KR102505277B1 - 전자 시냅스 소자 및 이의 제조 방법 - Google Patents

전자 시냅스 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102505277B1
KR102505277B1 KR1020200123143A KR20200123143A KR102505277B1 KR 102505277 B1 KR102505277 B1 KR 102505277B1 KR 1020200123143 A KR1020200123143 A KR 1020200123143A KR 20200123143 A KR20200123143 A KR 20200123143A KR 102505277 B1 KR102505277 B1 KR 102505277B1
Authority
KR
South Korea
Prior art keywords
electronic
active layer
nanoparticles
lower electrode
conductive nanoparticles
Prior art date
Application number
KR1020200123143A
Other languages
English (en)
Other versions
KR20220040213A (ko
Inventor
김태환
이정운
유범희
성시현
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020200123143A priority Critical patent/KR102505277B1/ko
Priority to US17/315,434 priority patent/US11672190B2/en
Publication of KR20220040213A publication Critical patent/KR20220040213A/ko
Application granted granted Critical
Publication of KR102505277B1 publication Critical patent/KR102505277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

하부 전극, 상부 전극, 및 상기 하부 전극과 상부 전극의 사이에 구비되고, 복수의 전도성 나노 입자를 포함하는 활성층을 포함하고, 상기 전도성 나노 입자는 연속 상을 형성하는 매트릭스 중에 분산되고, 상기 매트릭스는 단백질로 이루어지는, 전자 시냅스 소자가 개시된다.
본 발명에 따른 전자 시냅스 소자는, 스위칭 동작 전압이 낮고, 비교적 낮은 전압으로도 단기 기억 강화(short term potentiation) 상태에서 장기 기억 강화(long term potentiation) 상태로의 천이 현상을 구현할 수 있으며, 안정성이 우수하여 뉴로모픽 컴퓨팅 구현을 위한 멤리스티브 소자로서 바람직하게 적용될 수 있다.

Description

전자 시냅스 소자 및 이의 제조 방법{Electronic Synaptic Device and Method for Manufacturing Same}
본 발명은 전자 시냅스 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 뉴로모픽 컴퓨팅 구현을 위한 멤리스티브 소자로서 바람직하게 이용될 수 있는 전자 시냅스 소자 및 이의 제조 방법에 관한 것이다.
최근 인공지능 기술이 발달함에 따라, 기존의 폰 노이만 방식의 컴퓨팅 시스템의 대안책으로서, 적은 전력으로도 정보 처리가 가능한 뉴로모픽 컴퓨팅(neuromorphic computing) 기술이 각광을 받고 있으며, 뉴로모픽 컴퓨팅 구현을 위한 멤리스티브 소자(memristive device)로서, 전자 시냅스 소자에 대한 연구가 활발히 이뤄지고 있다.
이러한 전자 시냅스 소자 중 하나로, 금속-절연체-금속 구조를 가지며, 인가된 전압에 의해서 절연체의 저항이 큰 상태(전기 전도도가 낮은 상태)에서 절연체의 저항이 작은 상태(전기 전도도가 큰 상태)로 변하면서 동작하는, 저항 변화 물질을 이용한 저항 변화 메모리 소자(Resistance Random Access Memory, ReRAM)가 알려져 있다. 저항 변화 메모리 소자는 위와 같은 특성으로 인해 비휘발성 메모리 소자로 적용하기에 이상적이다.
종래의 저항 변화 메모리 소자의 대부분은 산소 결함형(oxygen vacancy type) 저항 변화 메모리 소자로서, 산소 결함 거동을 기반으로 필라멘트(filament)를 형성하여 높은 저항 상태에서 낮은 저항 상태로 상전이 함으로써 데이터(저항)를 기억한다. 예를 들어, 국제 공개공보 WO2010/074689에서는 2개의 전극 사이에 구비된 활성 영역이 산소 결함(oxygen vacancy)으로 이용되는 2개의 모바일 종을 포함하는 저항 변화 메모리 소자를 개시하고 있다.
그런데, 이러한 종래의 저항 변화 메모리 소자는 스위칭 동작 전압이 높고, 단기 기억 강화(short term potentiation) 상태에서 장기 기억 강화(long term potentiation) 상태로의 천이 현상을 구현하는 데에 높은 전압이 요구되며, 소자의 안정성이 낮은 단점이 있었다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위해 안출된 것으로써, 본 발명의 여러 목적 중 하나는, 스위칭 동작 전압이 낮고, 비교적 낮은 전압으로 단기 기억 강화(short term potentiation) 상태에서 장기 기억 강화(long term potentiation) 상태로의 천이 현상을 구현할 수 있으며, 높은 안정성을 갖는 전자 시냅스 소자를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 전자 시냅스 소자의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 전자 시냅스 소자를 포함하는 뉴로모픽 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 하부 전극; 상부 전극; 및 상기 하부 전극과 상부 전극의 사이에 구비되고, 복수의 전도성 나노 입자를 포함하는 활성층을 포함하고, 상기 전도성 나노 입자는 연속 상을 형성하는 매트릭스 중에 분산되고, 상기 매트릭스는 단백질로 이루어지는, 전자 시냅스 소자를 제공한다.
본 발명에 있어서, 상기 전도성 나노 입자는 Au, Zn, Cu, In, Ag, Sn, Sb, Ni, Fe 및 Pt로 이루어진 군으로부터 선택된 1종 이상의 금속을 포함하는 금속 나노 입자일 수 있다.
본 발명에 있어서, 상기 전도성 나노 입자는 SiO2, CaO, Cr2O3, MnO2, TiO2, ZrO2, Y2O3, MgO, HfO2, ZnO, Al2O3, SnO2, ITO(Indium tin oxide) 및 InZO(Indium zinc oxide)로 이루어진 군으로부터 선택된 1종 이상의 금속 산화물을 포함하는 금속 산화물 나노 입자일 수 있다.
본 발명에 있어서, 상기 전도성 나노 입자는 TiN, ZrN, NbN, CrN, VN, TaN, WN, AlN, GaN, InN 및 Si3O4로 이루어진 군으로부터 선택된 1종 이상의 금속 질화물을 포함하는 금속 질화물 나노 입자일 수 있다.
본 발명에 있어서, 상기 전도성 나노 입자는 폴리메틸 메타크릴레이트(polymethyl methacrylate, PMMA), 폴리에틸렌(polyethylene, PE), 폴리에틸렌이민(polyethylenimine, PEI), 폴리(3,4-에틸렌다이옥시싸이오펜)(poly(3,4-ethylenedioxythiophene), PEDOT), 폴리테트라풀루오로에틸렌(polytetrafluoroethylene, PTFE), 폴리비닐리덴 플로라이드(polyvinylidene fluoride, PVDF) 및 폴리(바이닐페놀)(poly(vinylpheno), PVP)로 이루어진 군으로부터 선택된 1종 이상의 전도성 고분자를 포함하는 전도성 고분자 나노 입자일 수 있다.
본 발명에 있어서, 상기 전도성 나노 입자는 CdS 양자점, ZnSe 양자점, ZnS 양자점, CdSe 양자점, CdTe 양자점, PbS 양자점, PbSe 양자점, InP 양자점, GaAs 양자점, GaN 양자점, 그래핀 양자점, CNT 양자점, CH3NH3PbBr 페로브스카이트(perovskite) 양자점, WS2 양자점, MoS2 양자점, CsPbCl3 페로브스카이트(perovskite) 양자점, CuInS2 양자점, Cu2ZnSnS4 양자점, 코어-쉘(core-shell) 구조의 CdTe/ZnTe 양자점, 코어-쉘(core-shell) 구조의 Au/Al2O3 양자점, 코어-쉘(core-shell) 구조의 InP/GaAs 양자점, 코어-쉘(core-shell) 구조의 CdTe/CdZnTe 양자점, 코어-쉘-쉘(core-shell-shell) 구조의 CdSe/CdS/ZnS 양자점, 코어-쉘(core-shell) 구조의 CdSe/ZnS 양자점으로부터 선택된 1종 이상의 양자점일 수 있다.
본 발명에 있어서, 상기 단백질은 젤라틴일 수 있다.
본 발명에 있어서, 상기 전도성 나노 입자의 평균 입경이 5 내지 100nm일 수 있다.
본 발명에 있어서, 상기 매트릭스의 전체 체적 대비 상기 전도성 나노 입자의 전체 체적의 비가 5:1 내지 10:1일 수 있다.
본 발명에 있어서, 상기 활성층의 두께는 10 내지 1000nm일 수 있다.
본 발명에 있어서, 상기 활성층은 2층 또는 3층의 다층 구조를 가질 수 있다.
본 발명에 있어서, 상기 전자 시냅스 소자는 인가되는 전압에 따라 저항이 변화되는 비휘발성 메모리 소자일 수 있다.
본 발명은 또한, 상기 전자 시냅스 소자를 포함하는 뉴로모픽 장치를 제공한다.
본 발명은 또한, 하부 전극을 형성하는 단계, 활성층을 형성하는 단계, 및 상부 전극을 형성하는 단계를 포함하는 전자 시냅스 소자의 제조 방법으로서, 상기 활성층을 형성하는 단계는, 단백질 용액을 준비하는 단계; 상기 단백질 용액에 전도성 나노 입자를 혼합하여 혼합 용액을 얻는 단계; 및 상기 하부 전극 상에 상기 혼합 용액을 코팅 또는 증착하는 단계를 포함하는, 전자 시냅스 소자의 제조 방법을 제공한다.
본 발명에 따른 전자 시냅스 소자는, 스위칭 동작 전압이 낮고, 비교적 낮은 전압으로도 단기 기억 강화(short term potentiation) 상태에서 장기 기억 강화(long term potentiation) 상태로의 천이 현상을 구현할 수 있으며, 안정성이 우수하여 뉴로모픽 컴퓨팅 구현을 위한 멤리스티브 소자로서 바람직하게 적용될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되는 것이 아니며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 전자 시냅스 소자의 모식도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 전자 시냅스 소자의 스위칭 메커니즘을 설명하기 위한 개념도이다.
도 3은 본 발명의 일 실시예에 따른 단백질-전도성 나노 입자 혼합 용액의 투과 전자 현미경(Transmission Electron Microscopy, TEM) 이미지이다.
도 4는 본 발명의 일 실시예에 따른 전자 시냅스 소자의 단면 주사 전자 현미경(Scanning Electron Microscopy, SEM) 이미지이다.
도 5(a)는 소자 I의 전류-전압(I-V) 곡선을 도시한 그래프이고, 도 5(b)는 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이다.
도 6은 소자 II의 전류-전압(I-V) 곡선(도 5(b))의 영역 A에서 V1/2 값에 대한 Ln(I) 값을 플롯한 그래프이다.
도 7은 소자 II의 전류-전압(I-V) 곡선(도 5(b))의 영역 B에서 Log(V) 값에 대한 Log(I) 값을 플롯한 그래프이다.
도 8은 소자 II에 대한 ON/OFF 스위칭의 내구성능(endurance capability)을 보여주는 그래프이다.
도 9(a)는 연속되는 양 전압 스윕(consecutive positive voltage sweep) 하에서의 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이고, 도 9(b)는 연속되는 음 전압 스윕(consecutive negative voltage sweep) 하에서의 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이며, 도 9(c)는 연속되는 듀얼 전압 스윕 하에서의 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이다.
도 10은 소자 II에 특정 펄스 신호를 입력한 후, 소자의 전류를 측정한 결과이다.
도 11은 소자 II에 연속 펄스를 인가한 후, 시간의 흐름에 따른 소자의 전류 변화를 측정한 결과이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 명세서에서, 기판 또는 층과 같은 구성 요소가 다른 구성 요소 "상에" 있다고 할 때, 이는 다른 구성 요소의 바로 위에 있는 경우뿐만 아니라 그 중간에 또 다른 구성요소가 존재하는 경우를 포함할 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 구성 요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 구성 요소, 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 예시하고 하기에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 전자 시냅스 소자의 모식도를 나타낸다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 전자 시냅스 소자는, 하부 전극(100), 하부 전극 상에 형성되는 활성층(200) 및 활성층 상에 형성되는 상부 전극(300)을 포함한다.
본 발명에서는 전자 시냅스 소자의 종류에 대해 구체적으로 한정하지 않으나, 예를 들면, 인가되는 전압에 따라 저항이 변화되는 비휘발성 메모리 소자일 수 있다.
본 발명에서 있어서, 하부 전극(100)은 도전성 금속 또는 도전성 산화물을 포함할 수 있다.
상기 하부 전극으로 이용되는 도전성 금속 또는 도전성 산화물의 종류에 대해서는 특별히 한정하지 않으나, 예를 들면, 도전성 금속은 알루미늄(Al), 은(Ag), 구리(Cu), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 텅스텐(W), 금(Au) 인듐(In), 갈륨(Ga), 아연(Zn), 몰리브덴(Mo), 또는 이들의 합금일 수 있고, 도전성 산화물은 TO(Tin oxide), ATO(Antimony doped Tin oxide), FTO(Fluorine doped Tin oxide), ITO(Indium Tin Oxide), FITO (Fluorinated Indium Tin oxide), IZO(Indium doped Zinc oxide), AZO(Al-doped ZnO) 및 ZnO(zinc oxide) 중 하나 이상일 수 있다.
상기 하부 전극(100)은 기판 상에 형성될 수 있고, 이 때, 기판은 하부 전극(100)을 지지하는 역할을 한다. 기판의 재질에 대해서는 특별히 한정하지 않으나, 유리, 실리콘, SOI(Silicon on insulator), PET(polyethylene terephthalate), PES(polyethersulfone), PS(polystyrene), PC(polycarbonate), PI(polyimide), PEN(polyethylene naphthalate) 및 PAR(polyarylate) 중에서 선택되는 적어도 하나를 포함할 수 있다. 이 중, 기판이 PET(polyethylene terephthalate), PES(polyethersulfone), PS(polystyrene), PC(polycarbonate), PI(polyimide), PEN(polyethylene naphthalate) 및 PAR(polyarylate) 중에서 선택되는 적어도 하나를 포함하는 플라스틱 기판인 경우, 전자 시냅스 소자에 플렉서블(flexibe)한 성질을 부여할 수 있는 이점이 있다.
하부 전극(100)은 기판 상에 하부 전극 형성을 위한 막을 형성한 다음, 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 마스크로 하여 기판 상에 패터닝함으로써 형성될 수 있다.
하부 전극(100)은 스퍼터링(sputtering), 펄스레이저 증착법(PLD, Pulsed Laser Deposition), 증발법(Thermal Evaporation), 전자빔 증발법(Electron-beam Evaporation), 물리기상증착법(PVD, Physical Vapor Deposition), 분자선 에피탁시 증착법(MBE, Molecular Beam Epitaxy), 화학기상증착법(CVD, Chemical Vapor Deposition) 및 용액공정법 중 어느 하나의 방법으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니다.
본 발명에 있어서, 상부 전극(300)은 도전성 금속 또는 도전성 산화물을 포함할 수 있다.
본 발명에서는 상부 전극으로 이용되는 도전성 금속 또는 도전성 산화물의 종류에 대해서는 특별히 한정하지 않으나, 예를 들면, 도전성 금속은 알루미늄(Al), 은(Ag), 구리(Cu), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 텅스텐(W), 금(Au) 인듐(In), 갈륨(Ga), 아연(Zn), 몰리브덴(Mo), 또는 이들의 합금일 수 있고, 도전성 산화물은 TO(Tin oxide), ATO(Antimony doped Tin oxide), FTO(Fluorine doped Tin oxide), ITO(Indium Tin Oxide), FITO (Fluorinated Indium Tin oxide), IZO(Indium doped Zinc oxide), AZO(Al-doped ZnO) 및 ZnO(zinc oxide) 중 하나 이상일 수 있다.
상부 전극(300)은 하부 전극(100)가 동일한 방법에 의해 형성할 수 있으며, 상부 전극(300)의 방향은 하부 전극(100)의 방향과 서로 교차되는 방향으로 형성할 수 있다.
본 발명에 있어서, 활성층(200)은 하부 전극(100) 및 상부 전극(300) 사이에 구비되어 전하를 저장한다.
활성층(200)은 1층의 단층 구조를 가질 수도 있고, 2층 또는 3층의 다층 구조를 가질 수도 있다.
상기 활성층(200)의 두께는 10 내지 1000nm일 수 있다. 이 경우, 스핀 코팅을 이용한 활성층 형성이 용이할 뿐만 아니라, 전도성 나노 입자의 크기에 영향을 받지 않는 활성층을 형성할 수 있다.
활성층(200)은 연속 상을 형성하는 매트릭스(210)를 포함하며, 이러한 매트릭스는 상온에서 절연체 특성을 나타내지만, 열 에너지를 받으면 변성되면서 전도성 특성을 나타내는 단백질(펩타이드를 포함)로 이루어질 수 있다.
본 발명에서는 이와 같이 활성층(200)의 매트릭스(210)가 단백질로 이루어짐에 따라, 소자가 유연성, 투명성, 무독성, 생체 적합성, 생분해성을 가질 뿐만 아니라, 소자의 제작이 용이한 이점이 있다.
본 발명에서 활성층(200)의 매트릭스(210)로서 이용되는 단백질로는, 예를 들어, 천연 단백질, 융합 단백질, 재조합 단백질 중 어느 하나일 수 있다.
활성층(200)의 매트릭스(210)를 이루는 단백질이 천연 단백질인 경우, 예를 들어, 젤라틴(gelatin), 피브로인(fibroin), 세리신(cericin), 알부민(albumin), 페리틴(ferritin), 콜라겐(collagne) 및 리그닌(lignin)으로 구성된 군에서 선택된 1종 이상일 수 있고, 바람직하게는 젤라틴(gelatin)일 수 있다. 젤라틴은 후술할 Au 나노 입자와 함께 사용시 동작 전압을 낮추어 소자 특성을 향상시키는 이점이 있다.
그런데, 단백질 매트릭스만을 이용하여 활성층(200)을 제작한 결과, 높은 저항 상태에서 낮은 저항 상태로 되는 스위칭 전압이 높다는 단점이 발견되었다. 이에 따라, 본 발명에서는 소자의 저항성을 변화시켜 스위칭 전압을 낮추고자 하였으며, 연속 상을 형성하는 매트릭스(210) 중에 전도성 나노 입자(220)를 분산시킴으로써 이를 해결하였다. 이러한 전도성 나노 입자(220)는 트랩 사이트(trap site)를 형성하여 캐리어(carrier) 전송 메커니즘에 기여한다. 한편, 전자는 소자의 구동 과정에서 위 트랩 사이트를 통해 음극에서 양극으로 이동하며 이로 인해 소자의 저항이 변화한다.
본 발명에서 활성층(200)의 매트릭스(210)에 분산되는 전도성 나노 입자(220)로는, 예를 들어, 금속 나노 입자, 금속 산화물 나노 입자, 금속 질화물 나노 입자, 전도성 고분자 나노 입자 및 양자점 중 어느 하나를 사용할 수 있고, 바람직하게는 금속 나노 입자를 사용할 수 있다.
전도성 나노 입자(220)가 금속 나노 입자인 경우, Au, Zn, Cu, In, Ag, Sn, Sb, Ni, Fe 및 Pt로 이루어진 군으로부터 선택된 1종 이상의 금속을 포함할 수 있고, 바람직하게는 Au 나노 입자 또는 Au 나노 입자와 다른 나노 입자의 혼합물일 수 있다. Au 나노 입자는 생체 적합(biocompatibility), 생체 접합(bioconjugation), 세포비독성(noncytotoxicity)의 특성을 나타내므로, 전도성 나노 입자로서 Au 나노 입자를 사용하는 경우에는, 전자 시냅스 소자의 생체 내로의 이식이 가능하며, 생체 신경 회로망에 직접 사용할 수 있는 이점이 있다.
또한, 전도성 나노 입자(220)가 금속 산화물 나노 입자인 경우, SiO2, CaO, Cr2O3, MnO2, TiO2, ZrO2, Y2O3, MgO, HfO2, ZnO, Al2O3, SnO2, ITO(Indium tin oxide) 및 InZO(Indium zinc oxide)로 이루어진 군으로부터 선택된 1종 이상의 금속 산화물을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 전도성 나노 입자(220)가 금속 질화물 나노 입자인 경우, TiN, ZrN, NbN, CrN, VN, TaN, WN, AlN, GaN, InN 및 Si3O4로 이루어진 군으로부터 선택된 1종 이상의 금속 질화물을 포함하는 금속 질화물 나노 입자을 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 전도성 나노 입자(220)가 전도성 고분자 나노 입자인 경우, 폴리메틸 메타크릴레이트(polymethyl methacrylate, PMMA), 폴리에틸렌(polyethylene, PE), 폴리에틸렌이민(polyethylenimine, PEI), 폴리(3,4-에틸렌다이옥시싸이오펜)(poly(3,4-ethylenedioxythiophene), PEDOT), 폴리테트라풀루오로에틸렌(polytetrafluoroethylene, PTFE), 폴리비닐리덴 플로라이드(polyvinylidene fluoride, PVDF) 및 폴리(바이닐페놀)(poly(vinylpheno), PVP)로 이루어진 군으로부터 선택된 1종 이상의 전도성 고분자를 포함할 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 전도성 나노 입자(220)가 양자점인 경우, CdS 양자점, ZnSe 양자점, ZnS 양자점, CdSe 양자점, CdTe 양자점, PbS 양자점, PbSe 양자점, InP 양자점, GaAs 양자점, GaN 양자점, 그래핀 양자점, CNT 양자점, CH3NH3PbBr 페로브스카이트(perovskite) 양자점, WS2 양자점, MoS2 양자점, CsPbCl3 페로브스카이트(perovskite) 양자점, CuInS2 양자점, Cu2ZnSnS4 양자점, 코어-쉘(core-shell) 구조의 CdTe/ZnTe 양자점, 코어-쉘(core-shell) 구조의 Au/Al2O3 양자점, 코어-쉘(core-shell) 구조의 InP/GaAs 양자점, 코어-쉘(core-shell) 구조의 CdTe/CdZnTe 양자점, 코어-쉘-쉘(core-shell-shell) 구조의 CdSe/CdS/ZnS 양자점, 코어-쉘(core-shell) 구조의 CdSe/ZnS 양자점으로부터 선택된 1종 이상의 양자점일 수 있으나, 반드시 이에 한정되는 것은 아니다.
전도성 나노 입자(220)의 평균 입경은 1 내지 100nm일 수 있으며, 5 내지 50nm가 더욱 바람직하다. 여기서, 입경이란 활성층의 일 단면을 관찰하여 검출한 입자들의 원 상당 직경(equivalent circular diameter)을 의미한다. 전도성 나노 입자의 평균 입경은 활성층의 두께를 고려하여 적절히 조절할 수 있다.
활성층(200)의 매트릭스(210)의 전체 체적 대비 전도성 나노 입자(220)의 전체 체적의 비는 5:1 내지 10:1일 수 있다.
본 발명에 따른 전자 시냅스 소자는 하부 전극을 형성하는 단계, 하부 전극 상에 활성층을 형성하는 단계, 및 상기 활성층 상에 상부 전극을 형성하는 단계를 포함하는 제조 방법에 의해 제조될 수 있다.
본 발명에서, 상기 하부 전극 및 상부 전극은 전술한 바와 같은 방법으로 형성될 수 있다.
본 발명에서, 상기 활성층은 단백질 용액을 준비하는 단계; 상기 단백질 용액에 전도성 나노 입자를 혼합하여 혼합 용액을 얻는 단계; 및 상기 하부 전극 상에 상기 혼합 용액을 코팅 또는 증착하는 단계를 포함하는 방법에 의해 형성될 수 있다.
상기 방법에서, 코팅은 스핀 코팅(spin coating) 또는 스프레이 코팅(spray coating)일 수 있고, 증착은 진공 열 증착(vacuum thermal evaporation)일 수 있으나, 반드시 이에 한정되는 것은 아니다.
상기 단백질-나노입자 혼합 용액에 있어서, 단백질 용액과 전도성 나노 입자의 부피비는 5:1 내지 10:1일 수 있다.
상기 활성층은 단일층으로 형성되거나, 또는 2층 또는 3층의 다층으로 형성될 수 있다.
활성층을 코팅 또는 증착시킨 후에는, 필요에 따라 활성층을 가열하는 단계를 더 포함할 수 있다.
도 2는 본 발명의 일 실시예에 따른 전자 시냅스 소자의 스위칭 메커니즘을 설명하기 위한 개념도로서, 도 2(a) 내지 도 2(c)는 각각 인가 전압이 없는 경우, 저전압의 경우, 고전압의 경우에 상응한다.
도 2(a)를 참고하면, 상부 전극이 증발(evaporation)하는 동안 상부 전극을 구성하는 금속 원자의 일부는 단백질 매트릭스로 확산되고, 이와 같이 확산된 금속 원자는 상부 전극/활성층의 이종 경계(heterointerface)에서 포획 사이트(trap site)로 작용한다.
도 2(b)를 참고하면, 상부 전극/활성층의 이종 경계(heterointerface)에 포획된 전자는 열 에너지(thermal energy)로 인해 여기되고(excited), 그 중 일부가 단백질 매트릭스의 장벽을 통과한다. 이는 아래의 TELC(Thermionic Emission Limited Conduction) 모델을 사용하여 설명될 수 있다.
Figure 112020101346854-pat00001
(여기서, I, V, A, T, φ, ε, k 및 q는 각각 전류, 인가 전압, 리처드슨 상수(Richardson constant), 절대 온도, 장벽 높이(barrier height), 유전 상수, 볼츠만 상수(Boltzmann constant) 및 전하(electron charge)를 나타낸다.)
도 2(c)를 참고하면, 고전압에서 여기된 전자는 전도성 나노 입자의 포획 사이트에 포획되고, 이는 본 발명의 전자 시냅스 소자에 있어서 지배적인 캐리어 전송 메커니즘에 해당한다. 이는 TCLC(Trapped Charge-Limited Current) 모델을 사용하여 설명될 수 있다.
한편, 산소 결함 거동을 기반으로 필라멘트(filament)를 형성하는 종래의 전자 시냅스 소자의 경우, 필라멘트가 형성이 된 상태에서의 강화(potentiation)와 억제(depression) 현상에 따른 전류 변화량이 작은 단점이 있었으나, 이와 달리, 본 발명의 전자 시냅스 소자는 놀랍게도 일정한 전압을 반복적으로 주었을 때 전류가 지속적으로 증가하거나 감소하는 모습을 보여준다. 이러한 특성은 생물학적 시냅스에서의 강화 및 억제 현상과 상당히 유사한 것이다.
이에 더해, 본 발명의 전자 시냅스 소자는 후술할 실시예에서 확인되는 바와 같이, 1V 미만의 저전압으로도 저항의 변화에 따른 시냅스 특성을 구현할 수 있고, 흥분성 시냅스 후 전류(excitatory postsynaptic current, EPSC), 단기 기억 강화(short term potentiation, STP)에서 장기 기억 강화(long term potentiation, LTP)으로의 천이 현상과 같은 생물학적 시냅스의 특성을 나타낼 뿐만 아니라, 일정한 장기 기억 강화 상태의 전류를 1500초 이상 유지하는바, 안정된 전기적 특성을 나타낸다.
이와 같은 본 발명의 전자 시냅스 소자는 저전압으로 동작이 가능하여, 뉴로모픽 컴퓨팅 구현을 위한 멤리스티브 소자로서 바람직하게 이용될 수 있다.
실시예
이하 실시예를 통하여 본 발명을 보다 상세하게 설명한다. 단, 이들 실시예는 본 발명을 예시적으로 설명하기 위하여 일부 실험방법과 조성을 나타낸 것으로, 본 발명의 범위가 이러한 실시예에 제한되는 것은 아니다.
제조예 1: 전도성 나노 입자가 혼합된 단백질 용액의 제조
젤라틴 분말(시그마-알드리치, CAS No.: 9000-70-8)을 증류수에 용해(3mol/L) 하고, 400rpm의 속도로 24시간 동안 교반하여 젤라틴 용액을 제조하고, 제조된 젤라틴 용액에 7.5:1의 부피비로 금 나노 입자(알드리치)를 혼합하였다. 그 후, 상온에서 30분 동안 초음파 처리하여 금 나노 입자가 혼합된 젤라틴 용액을 얻었다.
도 3(a) 내지 (c)는 금 나노 입자가 혼합된 젤라틴 용액의 투과 전자 현미경(Transmission Electron Microscopy, TEM) 이미지이다. 도 3을 참고하면, 금 나노 입자는 젤라틴 용액에 무작위로 분포되어 있으며, 평균 직경은 약 8nm이고, 격자 매개 변수(lattice parameter)는 0.24Å이며, 대략 구의 형상을 가지고 있다는 것을 알 수 있다.
제조예 2: 전자 시냅스 소자의 제조
ITO(Indium tin oxide) 코팅된 유리 기판에 대해 아세톤, 메탄올, 증류수 순으로 각 30분씩 초음파 처리를 하여 화학적으로 세정하였다. 세정된 유리 기판을 순도 99.999%의 질소 가스를 사용하여 건조하였다.
건조된 유리기판 상에 제조예 1에서 제조한 금 나노 입자가 혼합된 젤라틴 용액을 2,500rpm의 속도로 25초 동안 스핀-코팅한 후, 핫 플레이트에서 100℃로 20분간 어닐링하여 활성층을 형성하였다.
활성층 상에 1×10-6Torr의 시스템 압력에서 Al을 열 증착(thermal evaporation)하여 두께 220nm, 직경 1mm의 Al 상부 전극을 형성함으로써, 전자 시냅스 소자를 제조했다.
도 4는 본 발명의 일 실시예에 따른 전자 시냅스 소자의 단면 주사 전자 현미경(Scanning Electron Microscopy, SEM) 이미지이다. 도 4를 참고하면, 활성층과 그 상부 및 하부 전극 간의 경계가 명확하게 관찰되는 것을 확인할 수 있다. 활성층의 두께는 약 500nm이었다.
실험예 1: 전기적 특성 시험
전도성 나노 입자 함유 유무에 따른 전기적 특성 변화를 알아보기 위하여, 젤라틴 매트릭스만으로 이루어진 활성층을 갖는 전자 시냅스 소자(소자 I)와 젤라틴 매트릭스에 금 나노 입자가 분산된 활성층을 갖는 전자 시냅스 소자(소자 II, 제조예 2의 전자 시냅스 소자) 각각에 대하여 전압을 인가하고, 이에 따른 전류를 측정하였다. 도 5(a)는 소자 I의 전류-전압(I-V) 곡선을 도시한 그래프이고, 도 5(b)는 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이다. 도 5에 있어서 문턱 전압(threshold voltages) 특성은 전압 스윕(voltage sweep) 하에서 측정하였다.
도 5(a)를 참고하면, 소자 I에 대해, 인가 전압을 0V에서 2.5V로 증가시키면, 약 2V에서 소자 I에 흐르는 전류가 급격히 증가하는 것을 알 수 있으며, 이는 소자 I이 절연 상태에서 전도 상태로 변화되었음을 나타낸다. 소자 I에 흐르는 전류는 2.5V에서 0V로 역 전압 스윕(reverse voltage sweep)이 적용되면 오프 상태로 돌아간다.
도 5(b)를 참고하면, 소자 II에 대해, 인가 전압을 0V에서 2V로 증가시키면, 약 1.4V에서 소자 II에 흐르는 전류가 급격히 증가하는 것을 알 수 있으며, 이는 소자 II가 절연 상태에서 전도 상태로 변화되었음을 나타낸다. 소자 II에 흐르는 전류는 2V에서 0V로 역 전압 스윕이 적용되면 오프 상태로 돌아간다.
도 5의 결과로부터 활성층의 단백질 매트릭스에 전도성 나노 입자를 분산시킬 경우, 문턱 전압을 현저히 낮출 수 있으며, 이로 인해 낮은 전압에서도 소자의 구동이 가능해진다는 것을 알 수 있다.
실험예 2: 캐리어 전송 메커니즘의 규명
도 6은 소자 II의 전류-전압(I-V) 곡선(도 5(b))의 영역 A에서 V1/2 값에 대하여 Ln(I) 값을 플롯한 그래프이다. 도 6을 참고하면, 소자 II의 영역 A에서(즉, 약 1.4V 이하의 전압에서) ln(I)의 값은 V1/2의 값에 대해 선형적으로 증가하는바, 해당 영역에서의 소자의 캐리어 전송 메커니즘(carrier transport mechanism)은 TELC 모델을 사용하여 설명될 수 있음을 확인할 수 있다. 영역 A에서 소자 II의 전류는 상대적으로 낮은데, 이는 음의 인가 전압에서 생성된 적은 수의 전자만이 상부 전극/활성층의 이종 경계(heterointerface)에 포획되기 때문이며, 이러한 계면 포획은 상부 전극을 구성하는 금속 원자의 확산(diffusion)에서 비롯된다.
도 7은 소자 II의 전류-전압(I-V) 곡선(도 5(b))의 영역 B에서의 Log(V) 값에 대하여 Log(I) 값을 플롯한 그래프이다. 도 7을 참고하면, 소자 II의 영역 B에서(즉, 약 1.4V 이상 1.6V 이하의 전압에서) Log(I)의 값은 Log(V)의 값에 대해 선형적으로 증가하는바(α>>2), 이로부터 해당 영역에서의 소자의 캐리어 전송 메커니즘은 TCLC 모델을 사용하여 설명될 수 있음을 확인할 수 있다. 이는 도 2(C)에서의 캐리어 전송 메커니즘과 합리적으로 일치한다.
도 8은 소자 II에 대한 ON/OFF 스위칭의 내구성능(endurance capability)을 보여주는 그래프이다. 도 8을 참고하면, 소자 II에 대한 ON/OFF 스위칭은 50 사이클 이상 동안 유지되는바, 소자 II는 우수한 장치 안정성을 나타낸다는 것을 확인할 수 았다.
실험예 3: 시냅틱 반응 특성
도 9(a)는 연속되는 양 전압 스윕(consecutive positive voltage sweep) 하에서의 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이고, 도 9(b)는 연속되는 음 전압 스윕(consecutive negative voltage sweep) 하에서의 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이며, 도 9(c)는 연속되는 듀얼 전압 스윕 하에서의 소자 II의 전류-전압(I-V) 곡선을 도시한 그래프이다.
소자 II에 6번의 연속적인 양전압 스윕(0V에서 1V로, 1V에서 0V로)이 적용되면, 도 9(a)에 나타난 바와 같이, 인가 전압 1V에서의 전류는 약 3.64×10-7A에서 약 6.24×10-7A로 증가한다. 그런 다음, 소자 II에 6번의 연속적인 음전압 스윕(0V에서 -1V로, -1V에서 0V로)이 적용되면, 도 9(b)에 나타난 바와 같이, 인가 전압 -1V에서의 전류는 약 -5.95×10-7A에서 약 -5.16×10-7A로 감소한다.
연속적인 스윕으로 인해 인가 전압 1V 및 -1V에서의 전류가 점진적으로 증가하고 감소한다는 사실로부터, 본 발명의 전자 시냅스 소자는 생물학적 시냅스의 강화(potentiation) 현상과 억제(depression) 현상을 나타내며, 학습 및 암기와 관련한 생물학적 시냅스의 가중치 변화를 성공적으로 모방하고 있다는 것을 알 수 있다. 특히, 본 발명의 전자 시냅스 소자는 1V 미만의 저전압에서 저항의 변화에 따른 시냅스 특성을 구현할 수 있으며, 이는 저전력 하에서 작동하는 생물학적 시냅스의 거동과 유사한 것이다.
도 10은 생물학적 시냅스의 특성 중 하나인 흥분성 시냅스 후 전류(excitatory postsynaptic current, EPSC)를 측정하기 위하여, 소자 II에 특정 펄스 신호를 입력한 후, 소자의 전류를 측정한 결과이다. 참고로, 흥분성 시냅스 후 전류(이하, 'EPSC'라고 함)란 시냅스 전 뉴런에 인가된 전압 펄스(voltage pulse)에 의해 야기된, 시냅스 후 뉴런으로의 이온의 흐름에서 기인한 일시적인 전류(temporal current)를 말한다.
도 10을 참고하면, 시냅스 전 뉴런(presynaptic neuron)에 전압 진폭 0.7V, 주기 0.01 초 (0.7V, 0.01 초)의 시냅스 전 뉴런 스파이크(presynaptic neuron spike)가 적용되었다. EPSC를 측정하기 위해 0.1V의 판독 전압(read voltage)이 3.9초 동안 일정하게 적용되었으며, 0.7V의 시냅스 전 뉴런 스파이크 후 전류의 변화를 관찰했다. EPSC의 피크 값은 약 7.33Х10-4A이었고, 시냅스 전 뉴런 스파이크가 소자 II에 적용된 후, 소자의 전류는 점진적으로 감소하여 일정하게 유지(saturation)되었다. 이는 시냅스의 특징을 보여주는 중요한 거동 중 하나이다.
도 11은 생물학적 시냅스의 특성 중 하나인 단기 기억 강화(short term potentiation)에서 장기 기억 강화(long term potentiation, LTP)으로의 천이 현상을 관찰하기 위해, 소자 II에 연속 펄스를 인가한 후, 시간의 흐름에 따른 소자의 전류 변화를 측정한 결과이다. 도 11(a)에 전압 펄스의 모식도를 나타냈으며, 진폭은 0.6V였고, 주기는 0.02초였다.
도 11(b)를 참고하면, 소자 II의 전류는 전도성 경로(conductive path)의 존재로 인해 장기 기억 강화(LTP)를 달성하지는 하나, 5개의 연속 펄스만으로는 장기 기억 강화(LTP)로 완전히 이끌지 못한다는 것을 알 수 있다. 이는 소자에 완전한 전도성 경로를 형성하기에 충분치 않기 때문이다. 이와 달리, 소자 II에 적용되는 펄스 수가 30에 도달하면, 전류가 48초 동안 변하지 않는다는 것이 확인된다. 이와 같이, 반복된 펄스는 전하 포획(charge trapping)을 통해 안정적인 전도성 경로를 형성하므로, 단기 기억 강화(STP)에서 장기 기억 강화(LTP)로의 전환은 적용된 펄스의 수와 밀접한 관련이 있다.
도 11(c)를 참고하면, 소자 II의 전류가 단기 기억 강화(STP)에서 장기 기억 강화(LTP)로의 완전히 전환된 후, 1500초 동안 이를 유지하는 것을 관찰할 수 있다. 이는 본 발명의 전자 시냅스 소자의 안정된 성능을 보여준다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 하부 전극
200: 활성층
210: 단백질 매트릭스
220: 전도성 나노 입자
300: 상부 전극

Claims (15)

  1. 하부 전극;
    상부 전극; 및
    상기 하부 전극과 상기 상부 전극의 사이에 구비되고, 복수의 전도성 나노 입자를 포함하는 활성층을 포함하고,
    상기 전도성 나노 입자는 연속 상을 형성하는 매트릭스 중에 분산되고, Au 나노 입자를 포함하며,
    상기 매트릭스는 젤라틴(gelatin)을 포함하는 단백질로 이루어지는, 전자 시냅스 소자.
  2. 제 1 항에 있어서,
    상기 전도성 나노 입자가, Zn, Cu, In, Ag, Sn, Sb, Ni, Fe 및 Pt로 이루어진 군으로부터 선택된 1종 이상의 금속을 포함하는 금속 나노 입자를 더 포함하는, 전자 시냅스 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 단백질이 피브로인(fibroin), 세리신(cericin), 알부민(albumin), 페리틴(ferritin), 콜라겐(collagne) 및 리그닌(lignin)로 구성된 군에서 선택된 1종 이상을 더 포함하는, 전자 시냅스 소자.
  8. 제 1 항에 있어서,
    상기 전도성 나노 입자의 평균 입경이 5 내지 100nm인, 전자 시냅스 소자.
  9. 제 1 항에 있어서,
    상기 매트릭스의 전체 체적 대비 상기 전도성 나노 입자의 전체 체적의 비가 5:1 내지 10:1인, 전자 시냅스 소자.
  10. 제 1 항에 있어서,
    상기 활성층의 두께가 10 내지 1000nm인, 전자 시냅스 소자.
  11. 제 1 항에 있어서,
    상기 활성층이 2층 또는 3층의 다층 구조를 갖는, 전자 시냅스 소자.
  12. 제 1 항에 있어서,
    상기 전자 시냅스 소자가 인가되는 전압에 따라 저항이 변화되는 비휘발성 메모리 소자인, 전자 시냅스 소자.
  13. 제 1 항, 제 2 항 및 제 7 항 내지 제 12 항 중 어느 한 항의 전자 시냅스 소자를 포함하는 뉴로모픽 장치.
  14. 하부 전극을 형성하는 단계, 상기 하부 전극 상에 활성층을 형성하는 단계, 및 상기 활성층 상에 상부 전극을 형성하는 단계를 포함하는 전자 시냅스 소자의 제조 방법으로서,
    상기 활성층을 형성하는 단계는,
    젤라틴(gelatin)을 포함하는 단백질 용액을 준비하는 단계;
    상기 단백질 용액에 Au 나노 입자를 포함하는 전도성 나노 입자를 혼합하여 혼합 용액을 얻는 단계; 및
    상기 하부 전극 상에 상기 혼합 용액을 코팅 또는 증착하는 단계를 포함하는, 전자 시냅스 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 코팅은 스핀 코팅(spin coating) 또는 스프레이 코팅(spray coating)이고, 상기 증착은 진공 열 증착(vacuum thermal evaporation)인, 전자 시냅스 소자의 제조 방법.
KR1020200123143A 2020-09-23 2020-09-23 전자 시냅스 소자 및 이의 제조 방법 KR102505277B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200123143A KR102505277B1 (ko) 2020-09-23 2020-09-23 전자 시냅스 소자 및 이의 제조 방법
US17/315,434 US11672190B2 (en) 2020-09-23 2021-05-10 Electronic synaptic device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200123143A KR102505277B1 (ko) 2020-09-23 2020-09-23 전자 시냅스 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220040213A KR20220040213A (ko) 2022-03-30
KR102505277B1 true KR102505277B1 (ko) 2023-03-02

Family

ID=80740830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200123143A KR102505277B1 (ko) 2020-09-23 2020-09-23 전자 시냅스 소자 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US11672190B2 (ko)
KR (1) KR102505277B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115014584B (zh) * 2022-06-05 2024-04-05 江苏师范大学 一种皮肤触觉仿生系统及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186363A (ja) * 2004-12-24 2006-07-13 Samsung Electronics Co Ltd 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子
KR101962030B1 (ko) * 2017-09-20 2019-07-17 성균관대학교산학협력단 단백질 기반의 비휘발성 메모리 소자 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
KR101102157B1 (ko) * 2005-09-16 2012-01-02 삼성전자주식회사 금속 나노 입자를 이용한 휘발성 음저항 소자
US8605483B2 (en) 2008-12-23 2013-12-10 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
EP2944605B1 (en) * 2010-10-18 2018-12-05 University of Washington through its Center for Commercialization Chromophoric polymer dots
KR20130127078A (ko) * 2012-05-14 2013-11-22 한양대학교 산학협력단 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법
KR102013858B1 (ko) * 2017-03-20 2019-08-23 광주과학기술원 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법
US10817780B2 (en) * 2017-10-29 2020-10-27 Christopher J. Rourk Electron transport gate circuits and methods of manufacture, operation and use

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186363A (ja) * 2004-12-24 2006-07-13 Samsung Electronics Co Ltd 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子
KR101962030B1 (ko) * 2017-09-20 2019-07-17 성균관대학교산학협력단 단백질 기반의 비휘발성 메모리 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US11672190B2 (en) 2023-06-06
KR20220040213A (ko) 2022-03-30
US20220093854A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
Xiao et al. Recent advances in halide perovskite memristors: materials, structures, mechanisms, and applications
Simanjuntak et al. Status and prospects of ZnO-based resistive switching memory devices
US11374171B2 (en) Memristor and neuromorphic device comprising the same
Miller et al. Memristive behavior in thin anodic titania
US20180248117A1 (en) Memristor and method of production thereof
Qu et al. Recent progress in tungsten oxides based memristors and their neuromorphological applications
Gale et al. The effect of changing electrode metal on solution-processed flexible titanium dioxide memristors
CN101068038A (zh) 在下电极上具有缓冲层的可变电阻存储器件
Patil et al. Binary metal oxide-based resistive switching memory devices: A status review
Sahoo et al. Nano-ionic solid state resistive memories (re-RAM): A review
KR102505277B1 (ko) 전자 시냅스 소자 및 이의 제조 방법
KR102009569B1 (ko) 3차원 구조의 시냅스 소자 및 이의 제조 방법
Sun et al. Logic function and random number generator build based on perovskite resistive switching memory and performance conversion via flexible bending
Wang et al. Hybrid oxide brain-inspired neuromorphic devices for hardware implementation of artificial intelligence
Kim et al. Design of electrodeposited bilayer structures for reliable resistive switching with self-compliance
Sung et al. Biosynaptic devices based on chicken egg albumen: graphene quantum dot nanocomposites
So et al. Short-term memory characteristics in n-type-ZnO/p-type-NiO heterojunction synaptic devices for reservoir computing
CN111755600B (zh) 一种基于复合纳米线网络结构的忆阻器
Hsu et al. Write-once-read-many-times characteristics of CuO layer with Ag conductive bridges
Zhao et al. Unipolar nonvolatile memory devices based on the composites of poly (9-vinylcarbazole) and zinc oxide nanoparticles
Lin et al. Solution-processed, flexible, and transparent non-volatile memory with embedded graphene quantum dots in polymethylsilsesquioxane layers
Zhang et al. Coexistence of memory and threshold switching behaviors in natural milk-based organic memristor
Xiao et al. Understanding the complementary resistive switching in egg albumen-based single sandwich structure with non-inert Al electrode
US20210192313A1 (en) Electronic synaptic device based on nanocomposites including protein and method of manufacturing the same
Dwivedi et al. Albumen Based Flexible Memory Device for Bio-Sustainable Electronics

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right