KR20130127078A - 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 - Google Patents

비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130127078A
KR20130127078A KR1020120050711A KR20120050711A KR20130127078A KR 20130127078 A KR20130127078 A KR 20130127078A KR 1020120050711 A KR1020120050711 A KR 1020120050711A KR 20120050711 A KR20120050711 A KR 20120050711A KR 20130127078 A KR20130127078 A KR 20130127078A
Authority
KR
South Korea
Prior art keywords
electrode
barrier layer
active layer
charge barrier
organic active
Prior art date
Application number
KR1020120050711A
Other languages
English (en)
Inventor
김태환
유찬호
고성훈
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020120050711A priority Critical patent/KR20130127078A/ko
Publication of KR20130127078A publication Critical patent/KR20130127078A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 유기 쌍안정성 기억소자 및 그 제조방법을 제공한다. 비휘발성 유기 쌍안정성 기억소자는 기판 상에 위치하는 제1 전극; 제1 전극 상에 위치하는 제1 전하 장벽층; 제1 전하 장벽층 상에 위치하고, 고분자 매트릭스에 분산된 전하 포획 나노입자를 포함하는 유기 활성층; 및 유기 활성층 상에 위치하는 제2 전극을 포함한다. 본 발명에 따르면, 오프 상태의 누설 전류를 감소시켜 메모리 마진(온/오프 비율)을 향상시킬 수 있으며, 간단한 구조 및 높은 재현성을 갖는 기억소자를 비용 효율적인 공정으로 제조할 수 있다.

Description

비휘발성 유기 쌍안정성 기억소자 및 그 제조방법{Non-volatile organic bistable memory devices and method for fabricating the same}
본 발명은 반도체 기억소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 우수한 메모리 마진을 갖는 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법에 관한 것이다.
유기 쌍안정성 기억소자는 유기물을 이용한 쌍안정성(bistability)을 통하여 온/오프 상태(on/off state)를 표현하는 기억소자로서, 전압 변화를 가했을 때 동일 전압에서 상대적으로 높은 전류(저저항 상태)와 상대적으로 낮은 전류(고저항 상태)를 발생시키는 기억소자이다.
유기 쌍안정성 기억소자의 경우, 유기 재료 및 소자 구조 제어를 통하여 휘발성 또는 비휘발성 소자로의 제작이 가능한데, 최근의 주된 연구는 전원 제거 시에도 정보를 기억하고 있는 비휘발성 소자의 개발을 중심으로 이루어지고 있다.
유기 쌍안정성 기억소자는 전하가 포획되거나 방출되는 트랩층에 따라서 단일 유기물을 트랩층으로 사용하는 소자, 유기물 내에 금속층을 삽입하여 트랩층으로 사용하는 소자, 및 유기물 내에 나노입자를 삽입하여 트랩층으로 사용한 소자로 나눌 수 있다.
기존의 단일 유기물만을 사용한 유기 쌍안정성 기억소자는 제조 방법이 매우 간단하고 다양한 물질을 사용할 수 있다는 장점이 있으나, 전하 포획에 사용되는 불순물 트랩 자체를 공정 과정 중에 금속 전극으로부터 자연적으로 확산되는 트랩층에 의존하고 있으며, 그로 인해 공정상에서 트랩 농도의 조절이 힘들고 여러 가지 터널링 현상으로 인하여 상당량의 누설 전류가 발생한다. 기억소자에서 오프 상태의 누설 전류는 메모리 마진을 감소시켜 소자 특성에 치명적인 악영향을 미친다. 또한, 불순물 트랩의 농도 및 분포는 인위적으로 외부에서 조절하는 것이 매우 어렵기 때문에 소자마다 서로 다른 전기적 특성과 낮은 기억 특성을 보이는 문제가 있다. 따라서, 소자의 재현성이 극히 저조하여 유기 쌍안정성 기억소자를 상용화하는데 걸림돌이 되고 있다.
금속층과 나노입자를 활성층으로 사용한 유기 쌍안정성 기억소자들은 유기물만을 사용한 경우에 비해 높은 쌍안정성을 얻을 수 있다. 그러나 금속층이 삽입된 유기물 구조의 소자는 스트레스가 가해졌을 경우 확산에 의한 단락 위험이 크다. 나노입자를 활성층으로 사용한 기억소자는 비교적 높은 재현성을 얻을 수 있으나, 각각의 기억 상태에 따른 전류의 차이가 유기물을 이용한 소자에 비해 크지 않아 전류량으로부터 기억 상태를 판별하는 회로가 복잡해질 수 있다. 한편, 기존 기억소자는 3단자 구조의 소자인 트랜지스터 형태이기 때문에, 저항 형태의 기억소자에 비해 단일 소자의 크기가 커지게 된다. 이로 인해 소자 구동을 위한 배선이 복잡해지며 소자의 제작 단가가 높아지고 고집적화가 어려워지는 단점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 높은 재현성과 향상된 메모리 마진 특성을 갖는 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법을 제공함에 있다.
상기 기술적 과제를 해결하기 위하여 본 발명의 일 측면은 비휘발성 유기 쌍안정성 기억소자를 제공한다. 상기 기억소자는 기판 상에 위치하는 제1 전극; 상기 제1 전극 상에 위치하는 제1 전하 장벽층; 상기 제1 전하 장벽층 상에 위치하고, 고분자 매트릭스 및 상기 고분자 매트릭스에 분산된 전하 포획 나노입자를 포함하는 유기 활성층; 및 상기 유기 활성층 상에 위치하는 제2 전극을 포함한다.
상기 제1 전하 장벽층은 Al2O3, Si3N4, TiO2, MgO, Ga2O3, Ba(Zr1 - xTix)O3(0≤x≤1)및 Pb(Zr1 - xTix)O3(0≤x≤1) 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 고분자 매트릭스는 폴리비닐카바졸, 폴리스티렌, 폴리이미드, 폴리비닐피롤리돈, 폴리에틸렌옥사이드, 폴리포스파젠, 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리파라페닐렌, 폴리아세틸렌, 폴리설퍼나이트라이드, 폴리파라페닐렌비닐렌, 폴리프로필렌, 폴리비닐리덴플루오라이드, 폴리이소프렌, 폴리비닐아세테이트, 폴리우레탄, 폴리메틸메타크릴레이트 및 이들의 2 이상의 공중합체 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 전하 포획 나노입자는 플러렌 및 플러렌 유도체 중에서 선택되는 적어도 어느 하나일 수 있다.
바람직한 일 실시예로서, 상기 제1 전하 장벽층은 Al2O3층이고, 상기 유기 활성층은 폴리메틸메타크릴레이트 매트릭스에 분산된 플러렌을 포함할 수 있다.
또한, 상기 기억소자는 상기 유기 활성층과 상기 제2 전극 사이에 위치하는 제2 전하 장벽층을 더 포함할 수 있으며, 상기 제2 전하 장벽층은 Al2O3, Si3N4, TiO2, MgO, Ga2O3, Ba(Zr1 - xTix)O3(0≤x≤1)및 Pb(Zr1 - xTix)O3(0≤x≤1) 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 비휘발성 유기 쌍안정성 기억소자의 제조방법을 제공한다. 상기 제조방법은 제1 전극이 형성된 기판을 준비하는 단계; 상기 제1 전극 상에 제1 전하 장벽층을 형성하는 단계; 상기 제1 전하 장벽층 상에 전하 포획 나노입자가 분산된 고분자 용액을 코팅하여 유기 활성층을 형성하는 단계; 및 상기 유기 활성층 상에 제2 전극을 형성하는 단계를 포함한다.
상기 제1 전하 장벽층을 형성하는 단계는 열 증착법에 의해 수행할 수 있으며, 상기 유기 활성층을 형성하는 단계는 스핀 코팅법에 의해 수행할 수 있다.
또한, 상기 제2 전극을 형성하기 전에 상기 유기 활성층 상에 제2 전하 장벽층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 전극과 유기 활성층 사이에 전하 장벽층을 도입하여 오프 상태의 누설 전류를 감소시키고 메모리 마진(온/오프 비율)을 향상시킬 수 있다. 또한, 전하 장벽층의 도입에도 불구하고 소자를 낮은 전압 하에서 구동시킬 수 있다. 또한, 열 증착법 및 스핀코팅법을 이용하여 간단하면서 비용 효율적인 공정으로 소자를 제조할 수 있으며, 트랩 농도를 용이하게 조절할 수 있으므로 높은 재현성을 갖는 기억소자를 구현할 수 있다.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 내지 1e는 본 발명의 일 실시예에 따른 비휘발성 유기 쌍안정성 기억소자의 제조방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 유기 쌍안정성 기억소자의 사시도이다.
도 3a 및 3b는 각각 제조예 1 및 비교예 1에서 제조된 기억소자의 전류-전압 특성을 나타낸 그래프이다.
도 4a 및 4b는 각각 제조예 1 및 비교예 1에서 제조된 기억소자의 전류-사이클에 대한 데이터 유지 능력을 나타낸 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안 된다. 또한, "제1", "제2" 또는 "제3" 등의 용어는 구성요소들에 어떠한 한정을 가하려는 것이 아니라, 구성요소들을 구별하기 위해 사용되는 것으로 이해되어야 할 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1a 내지 1e는 본 발명의 일 실시예에 따른 비휘발성 유기 쌍안정성 기억소자의 제조방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 제1 전극(110)이 형성된 기판(100)을 준비한다. 상기 기판(100)은 기억소자를 제조하거나 제조된 기억소자를 지지하는 기초가 되는 구조체로서, 무기물 기판, 유기물 기판, 또는 이들이 동종 또는 이종으로 2 이상 적층된 구조의 기판일 수 있다. 상기 무기물 기판은 Si, GaAs, InP, AlN, Al2O3, SiC, 유리 및 석영 중에서 선택되는 적어도 어느 하나로 이루어질 수 있으며, 상기 유기물 기판은 PES(polyethersulfone), PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PS(polystyrene), PI(polyimide), PVC(polyvinyl chloride), PVP(polyvinylphenol) 및 PE(polyethylene) 중에서 선택되는 적어도 어느 하나로 이루어질 수 있다. 다만, 이에 제한되는 것은 아니다.
상기 제1 전극(110)은 전기 전도성을 갖는 물질이라면 특별히 제한되지 않으며, 금속, 금속 산화물, 탄소 동소체 및 전도성 고분자 중 적어도 어느 하나로 이루어지거나, 이들이 다층으로 적층된 구조일 수 있다. 예를 들어, 상기 제1 전극(110)은 Al, Au, Cu, Pt, Ag, W, Ni, Zn, Ti, Zr, Hf, Cd, Pd, ITO, F-도핑된 SnO, Al-도핑된 ZnO, Ga-도핑된 ZnO, In과 Ga-도핑된 ZnO, F-도핑된 ZnO, Al-도핑된 ZnO/Ag/Al-도핑된 ZnO, Ga-도핑된 ZnO/Ag/Ga-도핑된 ZnO, In-도핑된 ZnO/Ag/In-도핑된 ZnO, In 과 Ga-도핑된 ZnO/Ag/In 과 Ga-도핑된 ZnO, Ag 나노선, Au 나노선, ZnO 나노선, 그래핀 및 탄소나노튜브 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 제1 전극(110)은 스퍼터링(sputtering)법, 열 증착(thermal evaporation)법, 전자빔 증착(e-beam evaporation)법, 화학적 증착법 또는 금속을 포함하는 전극 형성용 페이스트를 도포한 후 열처리하는 방법 등 공지된 다양한 방법 중에서 적절하게 선택하여 형성할 수 있다. 상기 제1 전극(110)은 일체형 박막 구조 또는 라인형으로 패터닝된 구조일 수 있으며, 라인형으로 패터닝된 구조로 형성하는 경우 박막 형태의 전극을 증착한 후 식각 공정을 수행하거나, 패터닝된 마스크를 이용하여 전극 물질을 증착하는 방법을 사용할 수 있다.
도 1b를 참조하면, 상기 제1 전극(110) 상에 제1 전하 장벽층(120)을 형성한다. 상기 제 1 전하 장벽층(120)은 Al2O3, Si3N4, TiO2, MgO, Ga2O3, Ba(Zr1 - xTix)O3(0≤x≤1)및 Pb(Zr1 - xTix)O3(0≤x≤1) 중에서 선택되는 적어도 어느 하나를 포함할 수 있다. 상기 제1 전하 장벽층(120)은 공지된 다양한 방법에 의해 형성할 수 있으며, 바람직하게는 열 증착법을 이용하여 형성할 수 있다. 상기 제1 전하 장벽층(120)은 0.1nm 내지 30nm의 두께로 형성할 수 있다.
상기 제1 전하 장벽층(120)은 소자의 오프 상태의 누설 전류 발생을 방지하여 온 상태와 오프 상태의 전류 차를 증가시키는 기능을 수행한다. 따라서, 상기 제1 전하 장벽층(120)의 도입에 의해 소자의 메모리 마진을 향상시킬 수 있다. 반면, 온 상태의 전류 주입은 방해하지 않으므로 실질적인 구동 전압의 증가는 초래하지 않는다.
도 1c를 참조하면, 상기 제1 전하 장벽층(120) 상에 유기 활성층(130)을 형성한다. 상기 유기 활성층(130)은 고분자 매트릭스(132) 및 상기 고분자 매트릭스(132) 내에 분산된 전하 포획 나노입자(134)를 포함한다.
상기 고분자 매트릭스(132)는 폴리비닐카바졸, 폴리스티렌, 폴리이미드, 폴리비닐피롤리돈, 폴리에틸렌옥사이드, 폴리포스파젠, 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리파라페닐렌, 폴리아세틸렌, 폴리설퍼나이트라이드, 폴리파라페닐렌비닐렌, 폴리프로필렌, 폴리비닐리덴플루오라이드, 폴리이소프렌, 폴리비닐아세테이트, 폴리우레탄, 폴리메틸메타크릴레이트 및 이들의 2 이상의 공중합체 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
상기 나노입자(134)는 플러렌 및 플러렌 유도체 중에서 선택되는 어느 하나일 수 있다. 상기 플러렌은 예를 들어, C60, C70, C76, C78, C82, C90, C94 또는 C96일 수 있으며, 상기 플러렌 유도체는 예를 들어, PCBM([6,6]-phenyl-C61-butyric acid methyl ester), PC70BM([6,6]-phenyl-C70-butyric acid methyl ester), PC84BM([6,6]-phenyl-C85 butyric acid methyl ester) 또는 PCBCR([6,6]-phenyl-C61-butyric acid cholesteryl ester)일 수 있다. 다만, 이에 제한되는 것은 아니다.
상기 고분자 매트릭스(132)는 상기 나노입자(134)가 분산되어 수용되는 구조체 역할을 함과 동시에 소자에 쓰기 전압 및 지우기 전압이 인가됨에 따라 상기 나노입자(134)에 의한 전하의 포획 및 방출을 원활하게 해주는 기능층으로서의 역할을 수행할 수 있다.
바람직한 일 예로서, 상기 고분자 매트릭스(132)의 고분자는 폴리메틸메타크릴레이트일 수 있으며, 상기 나노입자(134)는 플러렌일 수 있다.
상기 유기 활성층(130)은 전하 포획 나노입자(134)가 분산된 고분자 용액을 제1 전하 장벽층(120) 상에 코팅하여 형성할 수 있다. 즉, 상기 유기 활성층(130)은 용액 공정을 통해 형성할 수 있으며, 바람직하게는 스핀 코팅법에 의해 형성할 수 있다. 상기 용액은 클로로벤젠, 톨루엔, N-메틸피롤리돈, N,N-다이메틸포름아마이드 또는 테트라하이드로퓨란 등과 같은 유기 용매에 나노입자(134) 및 고분자를 분산시켜 제조할 수 있으며, 나노입자(134) 및 고분자를 동일한 용매에 녹이거나, 서로 다른 용매에 녹인 후에 혼합하여 제조할 수 있다. 상기 용매는 나노입자(134)가 분산된 고분자 용액을 도포한 후 그 휘발성에 따라 상온 또는 소정의 온도로 열처리하여 제거할 수 있다.
도 1d를 참조하면, 상기 유기 활성층(130) 상에 제2 전극(150)을 형성한다. 상기 제2 전극(150)은 Al, Au, Cu, Pt, Ag, W, Ni, Zn, Ti, Zr, Hf, Cd, Pd 및 이들의 2 이상의 합금 중 적어도 어느 하나로 이루어질 수 있으며, 이들이 단층 또는 다층으로 적층된 구조일 수 있다. 상기 제2 전극(150)은 제1 전극(110)의 경우와 유사한 방법으로 형성할 수 있으며, 하부에 위치하는 유기 활성층(130)의 손상을 최소화하기 위해 바람직하게는 열 증착법에 의해 형성할 수 있다.
상기 제2 전극(150)은 공정상의 편의 및 소자의 기능을 고려하여 다양한 형상으로 제조될 수 있다. 일 예로, 상기 제2 전극(150)은 도트 패턴 구조를 가지거나, 도 2에 도시된 바와 같이 소자의 집적도를 향상시키기 위하여 제1 전극(110)과 교차되는 구조를 갖는 라인형으로 패터닝될 수도 있다.
한편, 도 1e에 도시된 바와 같이, 상기 기억소자는 제2 전극(150)을 형성하기 전에 상기 유기 활성층(130) 상에 제2 전하 장벽층(140)을 형성하여, 유기 활성층(130)과 제2 전극(150) 사이에 전하 장벽층이 추가로 도입된 구조를 갖도록 제조될 수도 있다. 상기 제2 전하 장벽층(140)은 유기 활성층(130)의 절연 특성, 제1 전하 장벽층(120) 도입에 따른 온/오프 비율 향상 정도 등을 고려하여 필요에 따라 선택적으로 도입할 수 있다. 상기 제2 전하 장벽층(140)은 Al2O3, Si3N4, TiO2, MgO, Ga2O3, Ba(Zr1 - xTix)O3(0≤x≤1)및 Pb(Zr1 - xTix)O3(0≤x≤1) 중에서 선택되는 적어도 어느 하나를 포함할 수 있으며, 바람직하게는 열 증착법을 이용하여 형성할 수 있다.
본 발명의 다른 실시예에 따르면, 상술한 방법에 의해 제조되는 비휘발성 유기 쌍안정성 기억소자를 제공한다. 즉, 도 1d에 도시된 바와 같이, 상기 소자는 기판(100) 상에 위치하는 제1 전극(110); 상기 제1 전극(110) 상에 위치하는 제1 전하 장벽층(120); 상기 제1 전하 장벽층(120) 상에 위치하고, 고분자 매트릭스(132) 및 상기 고분자 매트릭스(132)에 분산된 전하 포획 나노입자(134)를 포함하는 유기 활성층(130); 및 상기 유기 활성층(130) 상에 위치하는 제2 전극(150)을 포함한다.
또한, 도 1e에 도시된 바와 같이, 상기 유기 활성층(130) 및 상기 제2 전극(150) 사이에 위치하는 제2 전하 장벽층(140)을 더 포함할 수 있다.
본 실시예에 따른 기억소자의 동작 메커니즘은 개략적으로 다음과 같이 설명될 수 있다. 제1 전극(110)과 제2 전극(150)을 통해 외부에서 쓰기 전압을 인가하는 경우, 상기 고분자 매트릭스(132) 내에 포함된 나노입자(134)는 전하를 포획하여 저장하고, 포획된 전하에 의해 국부적인 내부 전계가 형성된다. 이 국부적인 내부 전계는 소자 내의 정전위 포텐셜에 변화를 일으키고 고분자 매트릭스(132) 내 전도도를 증가시킨다(저저항 상태, on 상태). 반면, 지우기 전압을 인가하는 경우, 나노입자(134)에 포획된 전하는 고분자 매트릭스(132)로 방출되고 이로 인해 고분자 매트릭스(134)의 전도도는 감소된다(고저항 상태, off 상태). 즉, 소자는 전기 전도도의 크기에 따라 전류의 흐름이 높은 상태와 낮은 상태로 구별될 수 있으며, 전도도의 크기가 다른 쌍안정성 전류 특성을 비교하여 기억 상태를 판별하게 된다.
상기 제1 전극(110)과 상기 유기 활성층(130) 사이에 도입된 제1 전하 장벽층(120)은 오프 상태에서 캐리어(전하) 주입을 차단함으로써 누설 전류 발생을 방지하며, 이에 따라 온/오프 전류 비율을 향상시킬 수 있다. 또한, 필요에 따라 유기 활성층(130)과 제2 전극(150) 사이에 제2 전하 장벽층(140)을 추가로 도입할 수 있으며, 이때 상기 제2 전하 장벽층(140)은 상기 제1 전하 장벽층(120)과 동일하거나 상이한 물질로 이루어질 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
비휘발성 유기 쌍안정성 기억소자의 제조
<제조예 1>
1) 하부 전극인 ITO가 코팅된 유리 기판을 메탄올, 아세톤, 그리고 증류수를 이용한 화학적 세척 방법으로 세척한 후 질소 가스를 이용하여 건조하였다.
2) 기판의 표면을 평탄화하기 위하여 UV O3 처리를 10분간 실시한 후, 열 증착법을 이용하여 Al2O3층을 ITO 위에 증착하였다.
3) 폴리메틸메타크릴레이트(PMMA) 28.5 mg과 플러렌(C60) 1.5 mg을 클로로벤젠 0.9 ml에 녹여 고분자 용액을 제조한 후, 이 용액이 고르게 섞이도록 초음파 교반기를 사용하여 교반하였다. 이때 스핀 막대기를 이용하여 교반을 촉진하기도 하였다.
4) 위 3)에서 제조된 용액을 Al2O3층 위에 3000 rpm으로 30초간 스핀코팅하여, 폴리메틸메타크릴레이트 매트릭스 내에 플러렌이 분산된 구조의 유기 활성층을 형성하였다. 이어서, 기판을 핫플레이트에 올리고 132℃로 20분간 가열하여 용매인 클로로벤젠을 제거하였다.
6) 유기 활성층 상에 마스크를 사용하여 열 증착법으로 상부 전극인 Al층을 형성하였다.
<비교예 1>
Al2O3층을 형성하는 단계를 생략한 것을 제외하고는, 상기 실험예 1과 동일한 방법을 수행하여 기억소자를 제조하였다.
도 3a 및 3b는 각각 제조예 1 및 비교예 1에서 제조된 기억소자의 전류-전압 특성을 나타낸 그래프이다.
도 3a에 도시된 바와 같이, 제조예 1에 따른 기억소자는 약 -5V ~ 5V의 전압 범위에서 두 가지 전류 상태를 나타내는 쌍안정 특성을 보인다. 소자의 전압이 약 5V로 증가될 때까지는 오프 상태를 유지하며, 약 5V의 쓰기 전압 인가 시에 오프 상태에서 온 상태로 급격한 전류 상태 변화가 일어남을 확인할 수 있다.
또한, 약 -5V까지 전압을 감소시키는 과정 동안에는 전류는 온 상태를 유지하며, 약 -5V의 지우기 전압 인가 시에 급격한 전류 상태 변화가 일어나 온 상태에서 오프 상태로 전환됨을 확인할 수 있다. 이러한 오프 상태는 이후 약 5V의 전압이 다시 인가되기 전까지 유지된다.
도 3a 및 3b를 비교하면, 제조예 1에서 제조된 기억소자가 비교예 1에서 제조된 기억소자에 비해 온/오프 전류 비율이 약 10배 정도 향상되었음을 확인할 수 있다. 이러한 메모리 마진 향상은 전극과 유기 활성층 사이에 삽입된 전하 장벽층에 의해 누설 전류를 효과적으로 감소시킨 결과이다.
도 4a 및 4b는 각각 제조예 1 및 비교예 1에서 제조된 기억소자의 전류-사이클에 대한 데이터 유지 능력을 나타낸 그래프이다.
도 4a 및 4b를 참조하면, 제조예 1에서 제조된 기억소자는 비교예 1에서 제조된 기억소자에 비해 약 10배 정도 향상된 온/오프 전류 비율을 가지며, 온 상태와 오프 상태의 전류값이 최소 10000~100000 번의 스트레스 인가에도 크게 변하지 않음을 확인할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
100: 기판 110: 제1 전극
120: 제1 전하 장벽층 130: 유기 활성층
132: 나노입자 134: 고분자 매트릭스
140: 제2 전하 장벽층 150: 제2 전극

Claims (11)

  1. 기판 상에 위치하는 제1 전극;
    상기 제1 전극 상에 위치하는 제1 전하 장벽층;
    상기 제1 전하 장벽층 상에 위치하고, 고분자 매트릭스 및 상기 고분자 매트릭스에 분산된 전하 포획 나노입자를 포함하는 유기 활성층; 및
    상기 유기 활성층 상에 위치하는 제2 전극을 포함하는 비휘발성 유기 쌍안정성 기억소자.
  2. 제1항에 있어서,
    상기 제1 전하 장벽층은 Al2O3, Si3N4, TiO2, MgO, Ga2O3, Ba(Zr1 - xTix)O3(0≤x≤1)및 Pb(Zr1 - xTix)O3(0≤x≤1) 중에서 선택되는 적어도 어느 하나를 포함하는 비휘발성 유기 쌍안정성 기억소자.
  3. 제1항에 있어서,
    상기 고분자 매트릭스는 폴리비닐카바졸, 폴리스티렌, 폴리이미드, 폴리비닐피롤리돈, 폴리에틸렌옥사이드, 폴리포스파젠, 폴리아닐린, 폴리피롤, 폴리티오펜, 폴리파라페닐렌, 폴리아세틸렌, 폴리설퍼나이트라이드, 폴리파라페닐렌비닐렌, 폴리프로필렌, 폴리비닐리덴플루오라이드, 폴리이소프렌, 폴리비닐아세테이트, 폴리우레탄, 폴리메틸메타크릴레이트 및 이들의 2 이상의 공중합체 중에서 선택되는 적어도 어느 하나를 포함하는 비휘발성 유기 쌍안정성 기억소자.
  4. 제1항에 있어서,
    상기 전하 포획 나노입자는 플러렌 및 플러렌 유도체 중에서 선택되는 적어도 어느 하나인 비휘발성 유기 쌍안정성 소자.
  5. 제1항에 있어서,
    상기 제1 전하 장벽층은 Al2O3층이고,
    상기 유기 활성층은 폴리메틸메타크릴레이트 매트릭스에 분산된 플러렌을 포함하는 비휘발성 유기 쌍안정성 기억소자.
  6. 제1항에 있어서,
    상기 유기 활성층과 상기 제2 전극 사이에 위치하는 제2 전하 장벽층을 더 포함하는 비휘발성 유기 쌍안정성 기억소자.
  7. 제6항에 있어서,
    상기 제2 전하 장벽층은 Al2O3, Si3N4, TiO2, MgO, Ga2O3, Ba(Zr1 - xTix)O3(0≤x≤1)및 Pb(Zr1 - xTix)O3(0≤x≤1) 중에서 선택되는 적어도 어느 하나를 포함하는 비휘발성 유기 쌍안정성 기억소자.
  8. 제1 전극이 형성된 기판을 준비하는 단계;
    상기 제1 전극 상에 제1 전하 장벽층을 형성하는 단계;
    상기 제1 전하 장벽층 상에 전하 포획 나노입자가 분산된 고분자 용액을 코팅하여 유기 활성층을 형성하는 단계; 및
    상기 유기 활성층 상에 제2 전극을 형성하는 단계를 포함하는 비휘발성 유기 쌍안정성 기억소자 제조방법.
  9. 제8항에 있어서,
    상기 제1 전하 장벽층을 형성하는 단계는 열 증착법에 의해 수행하는 비휘발성 유기 쌍안정성 기억소자 제조방법.
  10. 제8항에 있어서,
    상기 유기 활성층을 형성하는 단계는 스핀 코팅법에 의해 수행하는 비휘발성 유기 쌍안정성 기억소자 제조방법.
  11. 제8항에 있어서,
    상기 제2 전극을 형성하기 전에 상기 유기 활성층 상에 제2 전하 장벽층을 형성하는 단계를 더 포함하는 비휘발성 유기 쌍안정성 기억소자 제조방법.
KR1020120050711A 2012-05-14 2012-05-14 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법 KR20130127078A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120050711A KR20130127078A (ko) 2012-05-14 2012-05-14 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120050711A KR20130127078A (ko) 2012-05-14 2012-05-14 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130127078A true KR20130127078A (ko) 2013-11-22

Family

ID=49854744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120050711A KR20130127078A (ko) 2012-05-14 2012-05-14 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130127078A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095423A (ko) * 2015-02-03 2016-08-11 한국과학기술연구원 비휘발성 메모리 장치 및 이의 제조 방법
KR20210047804A (ko) * 2019-10-22 2021-04-30 한양대학교 산학협력단 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법
KR20220040213A (ko) * 2020-09-23 2022-03-30 한양대학교 산학협력단 전자 시냅스 소자 및 이의 제조 방법
US11532799B2 (en) 2019-10-22 2022-12-20 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Neuron behavior-imitating electronic synapse device and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095423A (ko) * 2015-02-03 2016-08-11 한국과학기술연구원 비휘발성 메모리 장치 및 이의 제조 방법
KR20210047804A (ko) * 2019-10-22 2021-04-30 한양대학교 산학협력단 뉴런 거동 모방 전자 시냅스 소자 및 이의 제조 방법
US11532799B2 (en) 2019-10-22 2022-12-20 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Neuron behavior-imitating electronic synapse device and method of fabricating the same
KR20220040213A (ko) * 2020-09-23 2022-03-30 한양대학교 산학협력단 전자 시냅스 소자 및 이의 제조 방법
US11672190B2 (en) 2020-09-23 2023-06-06 Industry-University Cooperation Foundation Hanyang University Electronic synaptic device and method for manufacturing same

Similar Documents

Publication Publication Date Title
Kim et al. Electrical memory devices based on inorganic/organic nanocomposites
Liu et al. Resistive switching memory based on organic/inorganic hybrid perovskite materials
Radosavljević et al. Nonvolatile molecular memory elements based on ambipolar nanotube field effect transistors
Kang et al. Synergistic high charge-storage capacity for multi-level flexible organic flash memory
TW200826290A (en) Vertical organic transistor and manufacturing method thereof
Wang et al. Graphene/metal contacts: bistable states and novel memory devices
Wang et al. Nonvolatile transistor memory with self-assembled semiconducting polymer nanodomain floating gates
Park et al. Multilevel nonvolatile memristive and memcapacitive switching in stacked graphene sheets
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
Koo et al. Nonvolatile electric double-layer transistor memory devices embedded with Au nanoparticles
KR20090079035A (ko) 강유전체 메모리 장치
Jung et al. Multistate resistive switching characteristics of ZnO nanoparticles embedded polyvinylphenol device
Mukherjee et al. High-performance molecular memory device using Ag− TCNQ crystals grown by solution process
Reddy et al. Carrier transport mechanism in aluminum nanoparticle embedded AlQ3 structures for organic bistable memory devices
Sun et al. Influence of blending ratio on resistive switching effect in donor-acceptor type composite of PCBM and PVK-based memory devices
KR20130127078A (ko) 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법
JPWO2004073079A1 (ja) スイッチング素子
Min et al. Synergistic effects of doping and thermal treatment on organic semiconducting nanowires
KR101190570B1 (ko) 플렉서블 유기 메모리 소자 및 그 제조방법
KR20110097444A (ko) 반도체 소자 및 그 제조 방법
KR101332959B1 (ko) 비휘발성 유기 메모리 소자 및 그 제조방법
KR101234225B1 (ko) 플렉서블 유기 메모리 소자 및 그 제조방법
Salaoru et al. Electrical bistability in a composite of polymer and barium titanate nanoparticles
KR20150040657A (ko) 그래핀 소자 및 그 제조 방법
Bobbara et al. Light-induced electroluminescence patterning: Interface energetics modification at semiconducting polymer and metal-oxide heterojunction in a photodiode

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid