JP2011066337A - 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2011066337A
JP2011066337A JP2009217787A JP2009217787A JP2011066337A JP 2011066337 A JP2011066337 A JP 2011066337A JP 2009217787 A JP2009217787 A JP 2009217787A JP 2009217787 A JP2009217787 A JP 2009217787A JP 2011066337 A JP2011066337 A JP 2011066337A
Authority
JP
Japan
Prior art keywords
memory cells
memory cell
wiring
dummy
nonvolatile semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009217787A
Other languages
English (en)
Inventor
Ryota Yuda
良太 油田
Toshiya Kotani
敏也 小谷
Takafumi Taguchi
尚文 田口
Chikaaki Kodama
親亮 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009217787A priority Critical patent/JP2011066337A/ja
Priority to US12/858,986 priority patent/US20110069531A1/en
Publication of JP2011066337A publication Critical patent/JP2011066337A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】積層構造を有する柱状の複数のメモリセル間のショート発生を防止した不揮発性半導体記憶装置の製造方法を提供すること。
【解決手段】本発明は、マトリクス状に配置された柱状の複数のメモリセルＭＣを形成する工程と、直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行なワードライン４７ａ，４７ｃ，４７ｅを形成する工程と、直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつワードラインと同一平面視で交差するビットライン５６ｂ，５６ｄを形成する工程とを含み、ワードラインを形成する工程では、複数のメモリセルのうち同じワードラインまたはビットラインに接触する一群のメモリセルの端部に位置する端部メモリセルＭＣｅ１，ＭＣｅ３と所定間隔を隔てて配置され、メモリセルＭＣと同じ積層構造を有するダミーメモリセルＤＭＣ１，ＤＭＣ２を形成する。
【選択図】図３

Description

本発明は、不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装に関する。
従来、不揮発性半導体装置の代表としてフラッシュメモリが多用されている。しかしながら、このフラッシュメモリは微細化にも限界がある上に書き換え処理が煩雑であることから、近年、フラッシュメモリに代わる不揮発性半導体記憶装置として、可変抵抗素子をメモリセルに使用した抵抗変化型メモリが提案されている。
この可変抵抗素子として、たとえば、カルコゲナイド化合物の結晶／アモルファス化の状態変化によって抵抗値を変化させる相変化メモリ素子、トンネル磁気抵抗効果による抵抗変化を用いるＭＲＡＭ素子、導電性ポリマーで抵抗素子が形成されるポリマー強誘電性ＲＡＭ（ＰＦＲＡＭ）のメモリ素子、電気パルス印加によって抵抗変化を起こすＲｅＲＡＭ素子等が知られている。そして、抵抗変化型メモリでは、この抵抗変化素子とショットキーダイオードとの直列回路によってメモリセルを構成することができる。このメモリセルの形状は柱状であり、柱の下面、上面にそれぞれワードラインおよびビットラインが接続されている（たとえば、特許文献１参照）。この抵抗変化型メモリは、メモリセルの形状が柱状であることからメモリセルを縦方向に積層することが可能であるため、メモリセルをマトリクス状に２次元的に配置できる上に、縦方向に複数のメモリセルを積層した３次元構造化を図ることも可能である。
近年、半導体回路上の最小線幅は、ＬＳＩの微細化にともない、現在主に製造に用いられる露光装置の光源波長の１／２以下の長さが求められるようになってきている。このように微細化が要求される昨今、上述した抵抗変化型メモリにおいては、従来から要求されていたラインパターン、ホールパターンの微細化に加えて、マトリクス状に残存させる柱状パターンの微細化も必要となっている。
この柱状パターンは、ショットキーダイオードと抵抗変化素子とを構成する各材料層およびハードマスク層を積層した後、フォトリソグラフィ工程およびエッチング工程を行なうことによって形成される。ここで、この柱状のメモリセルは密周期でマトリクス状に形成され、開口角が大きくなる周期端部ではエッチング工程で生じる加工変換差が大きくなってしまっていた。このため、端部に位置するメモリセルにおいては、開口角が広い方向に向かってテーパーが生じ、メモリセルのサイズが大きくなってしまっていた。特に、端部に位置するメモリセルにおいては、下層配線の幅方向の直径が大きくなってしまうという現象が発生していた。この結果、異なる配線上に形成された端部のメモリセル同士がショートしてしまい、このショートしたメモリセルを介して配線間でショートが発生しまうという問題があった。
特許第４０８８３２４号公報
本発明は、積層構造を有する柱状の複数のメモリセル間のショート発生を防止した不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置を提供することを目的とする。
本願発明の一態様によれば、半導体基板の主面側にマトリクス状に配置され、積層構造を有する柱状の複数のメモリセルを形成するメモリセル形成工程と、前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行な複数の第１の配線を形成する第１の配線形成工程と、前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつ前記第１の配線と同一平面視で交差する複数の第２の配線を形成する第２の配線形成工程と、を含み、前記メモリセル形成工程は、前記複数のメモリセルのうち同じ前記第１または第２の配線に接触する一群のメモリセルの端部に位置する端部メモリセルと所定間隔を隔てて配置され、前記メモリセルと同じ積層構造を有する前記第２の配線と接触しないダミーメモリセルを形成することを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本願発明の一態様によれば、半導体基板の主面側にマトリクス状に配置され、積層構造を有する柱状の複数のメモリセルと、前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行な複数の第１の配線と、前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつ前記第１の配線と同一平面視で交差する複数の第２の配線と、前記複数のメモリセルのうち同じ前記第１または第２の配線に接触する一群のメモリセルの端部に位置する端部メモリセルと所定間隔を隔てて配置され、前記メモリセルと同じ積層構造を有する前記第２の配線と接触しないダミーメモリセルと、を備えたことを特徴とする不揮発性半導体記憶装置が提供される。
本発明によれば、積層構造を有する柱状のメモリセルと同じ積層構造を有するダミーメモリセルを端部メモリセルと所定間隔を隔てて形成することによって、端部メモリセルにテーパーが生じることを防止できるため、複数のメモリセル間のショート発生を防止でき、不揮発性半導体記憶装置の微細化と正常動作化とを実現することができる。
また、本発明によれば、積層構造を有する柱状のメモリセルと同じ積層構造を有し端部メモリセルと所定間隔を隔てて配置されたダミーメモリセルを備えることによって、メモリセル間のショートのない微細かつ正常動作可能である不揮発性半導体記憶装置を実現することができる。
図１は、実施の形態にかかる不揮発性半導体記憶装置を構成するメモリセルの斜視図である。 図２は、実施の形態にかかる不揮発性半導体記憶装置を構成するメモリセルアレイの一部の斜視図である。 図３は、第１実施形態にかかる不揮発性半導体記憶装置要部の断面図である。 図４は、第１実施形態にかかる不揮発性半導体記憶装置の集積回路要部の平面図の一例を示す図である。 図５は、ダミーメモリセル、ダミー配線は設けられていない場合におけるメモリセルＭＣ加工後の半導体ウェハを上面から見た図である。 図６は、実施の形態におけるメモリセル加工後の半導体ウェハを上面から見た図である。 図７は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図８は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図９は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図１０は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図１１は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図１２は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図１３は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図１４は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。 図１５は、実施の形態の変形例１における集積回路要部の平面図である。 図１６は、実施の形態の変形例２における集積回路要部の平面図である。 図１７は、実施の形態の変形例３における集積回路要部の平面図である。
以下に添付図面を参照して、本発明の実施の形態にかかる不揮発性半導体記憶装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
（実施の形態）
先ず、図１を参照して、本発明の実施の形態にかかる不揮発性半導体記憶装置の概略構成について説明する。図１は、実施の形態にかかる不揮発性半導体記憶装置を構成するメモリセルの斜視図である。
図１に示すように、実施の形態にかかる不揮発性半導体記憶装置を構成するメモリセルＭＣは、柱状を有し、ダイオード素子と該ダイオード素子に直列接続する可変抵抗素子とが積層された構造を有する。ワードライン４７は所定方向に延伸し、ビットライン５６はワードライン４７と同一平面視で交差するように延伸する。メモリセルＭＣは、ワードライン４７およびビットライン５６の交差部に両配線に挟まれるように配置される。
そして、実施の形態にかかる不揮発性半導体記憶装置は、図２の斜視図に示すように、メモリセルＭＣがマトリクス状に等ピッチで２次元的に配置された複数のメモリセルアレイＭＣＡ１〜ＭＣＡ４が、メモリセルの高さ方向に積層された３次元構造を有する。メモリセルアレイＭＣＡ１は、複数のメモリセルＭＣ１によって構成され、メモリセルアレイＭＣＡ２は、メモリセルＭＣ１上に積層される複数のメモリセルＭＣ２によって構成され、メモリセルアレイＭＣＡ３は、メモリセルＭＣ２上に積層される複数のメモリセルＭＣ３によって構成され、メモリセルアレイＭＣＡ４は、メモリセルＭＣ３上に積層される複数のメモリセルＭＣ４によって構成される。そして、不揮発性半導体記憶装置は、互いに平行である複数本のワードライン４７ａ，４７ｃ，４７ｅと、互いに平行であるとともにワードライン４７ａ，４７ｃ，４７ｅと同一平面視で交差するビットライン５６ｂ，５６ｄとを備える。ワードライン４７ａ，４７ｃ，４７ｅは、マトリクス状に配置された複数のメモリセルＭＣのうち直線状に並んだ一群のメモリセルＭＣの一方の底面に各々接触し、ワードライン５６ｂ，５６ｄは、マトリクス状に配置された複数のメモリセルＭＣのうち直線状に並んだ一群のメモリセルＭＣの他方の底面に各々接触する。各メモリセルＭＣのうち、最下段のメモリセルアレイＭＣＡ１を構成するメモリセルＭＣ１は、下面において、複数のワードライン４７ａのうち所定のワードラインと接触し、上面においてビットライン５６ｂのうち所定のビットラインと接触する。また、メモリセルアレイＭＣＡ２を構成するメモリセルＭＣ２は、下面において、複数のビットライン５６ｂのうち所定のビットラインと接触し、上面においてワードライン４７ｃのうち所定のワードラインと接触する。また、メモリセルアレイＭＣＡ３を構成するメモリセルＭＣ３は、下面においてワードライン４７ｃのうち所定のワードラインと接触し、上面においてビットライン５６ｄのうち所定のビットラインと接触し、メモリセルアレイＭＣＡ４を構成するメモリセルＭＣ４は、下面においてビットライン５６ｄのうち所定のビットラインと接触し、上面においてワードライン４７ｅのうち所定のワードラインと接触する。なお、ビットライン５４ｂ，５４ｄは、ワードライン４７ａ，４７ｃ，４７ｅとそれぞれ直交している。
続いて、図３を参照して、本実施の形態にかかる不揮発性半導体記憶装置を詳細に説明する。図３は、本実施の形態にかかる不揮発性半導体記憶装置１０の要部の断面図である。図３は、ワードライン４７ａ，４７ｃ，４７ｅの延伸方向に沿って不揮発性半導体記憶装置１０を積層方向で切断した断面図であって、メモリセルアレイの端部領域を含む部分断面図である。
図３に示すように、ウェル４２が形成されたシリコン基板４１には周辺回路を構成するトランジスタの不純物拡散層４３およびゲート電極４４が形成されている。その上に酸化シリコン（ＳｉＯ２）膜等の多層の絶縁膜で形成された層間絶縁膜４５が堆積されている。この層間絶縁膜４５には、シリコン基板４１の表面に達するビア４６ａ、または、トランジスタのゲート電極４４に達するビア４６ｂ、ビア４６ｂに接続する配線４６ｃ、および配線４６ｃに到達するビア４６ｄが適宜形成されている。層間絶縁膜４５の上には、ビア４６ａ，４６ｄと接続するワードライン４７ａが、例えばタングステン（Ｗ）等の低抵抗金属で形成される。
このワードライン４７ａの上層に、複数のメモリセルＭＣ１が形成される。メモリセルＭＣ１は、バリアメタル４８、ダイオード素子４９、第１電極５０、可変抵抗素子５１および第２電極５２を構成する層が積層された積層構造を有する。まず、ワードライン４７ａ上には、メモリセルＭＣ１を構成するバリアメタル４８が形成されている。これらのバリアメタル４８は、チタン（Ｔｉ）およびチタン窒化物（ＴｉＮ）の両方又は一方により形成することができる。バリアメタル４８の上方には、ショットキーダイオード等のダイオード素子４９が形成されている。ダイオード素子４９は、たとえば、不純物を含むポリシリコン膜によって形成される。
そして、ダイオード素子４９の上には、第１電極５０、可変抵抗素子５１および第２電極５２がこの順に形成されている。第１電極５０は、たとえばＴｉＮによって形成される。そして、可変抵抗素子５１は、印加電圧によって抵抗変化を起こす材料によって形成され、たとえばチタン酸窒化物（ＴｉＯＮ）によって形成される。また、第２電極５２は、たとえばＴｉＮによって形成される。なお、可変抵抗素子５１は、たとえば、カルコゲナイド化合物の結晶／アモルファス化の状態変化によって抵抗値を変化させる相変化メモリ素子、トンネル磁気抵抗効果による抵抗変化を用いるＭＲＡＭ素子、導電性ポリマーで抵抗素子が形成されるポリマー強誘電性ＲＡＭ（ＰＦＲＡＭ）のメモリ素子、電気パルス印加によって抵抗変化を起こすＲｅＲＡＭ素子等によって形成されてもよい。
このようにバリアメタル４８から第２電極５２を有するメモリセルＭＣ１がマトリクス状に配置されることによって前述したメモリセルアレイＭＣＡ１が形成される。隣接するメモリセルＭＣ１と、メモリセルＭＣ１との間は層間絶縁膜５５ａで埋められている。この層間絶縁膜５５ａは、多層で形成されるほか、単層で形成されてもよい。
そして、各メモリセルＭＣ１の上に、ワードライン４７ａと直交する方向に延びるビットライン５６ｂが形成されている。このビットライン５６ｂは、例えばＷ等の低抵抗金属で形成される。
つぎに、メモリセルＭＣ１と同様に、バリアメタル４８、ダイオード素子４９、第１電極５０、可変抵抗素子５１および第２電極５２で構成されたメモリセルＭＣ２が、各ビットライン５６ｂ上に形成され、このメモリセルＭＣ２がマトリクス状に配置されることによってメモリセルアレイＭＣＡ２が形成される。隣接するメモリセルＭＣ２間は、層間絶縁膜５５ｂで埋められている。これらの各メモリセルＭＣ２の上に、ワードライン４７ｃが形成される。同様に、ワードライン４７ｃ上には、メモリセルＭＣ１，ＭＣ２と同じ積層構造を有するメモリセルＭＣ３が形成され、このメモリセルＭＣ３上にはビットライン５６ｄが形成される。そして、ビットライン５６ｄ上には、メモリセルＭＣ１，ＭＣ２，ＭＣ３と同じ積層構造を有するメモリセルＭＣ４が形成され、このメモリセルＭＣ４上にはワードライン４７ｅが形成される。隣接するメモリセルＭＣ２間および隣接するメモリセルＭＣ３間は、それぞれ層間絶縁膜５５ｃ，５５ｄで埋められている。そして、最上層のワードライン４７ｅ上に、所定の保護膜５７が形成されることによって、４層の多層構造である不揮発性半導体記憶装置１０を実現する。
さらに、不揮発性半導体記憶装置１０は、図３に示すように、ダミーメモリセルＤＭＣ１、ダミー配線ＤＬ１およびダミーメモリセルＤＭＣ２を備える。このダミーメモリセルＤＭＣ１，ＤＭＣ２は、柱状であるとともに、各メモリセルＭＣ１〜ＭＣ４と同じ積層構造を有し、ダイオード素子４９、第１電極５０、可変抵抗素子５１および第２電極５２の順に形成されている。また、ダミーメモリセルＤＭＣ１，ＤＭＣ２の一方の底面、図ではダミーメモリセルＤＭＣ１，ＤＭＣ２の上面は、いずれの配線にも接触していない。したがって、ダミーメモリセルＤＭＣ１，ＤＭＣ２は、メモリセルＭＣが行う記憶動作を行うことはない。なお、図示していないが、このダミーメモリセルＤＭＣ１，ＤＭＣ２は、全てのメモリセルアレイＭＣＡ１〜４に対して形成される。
ダミーメモリセルＤＭＣ１，ＤＭＣ２は、複数のメモリセルＭＣのうち同じワードライン４７ａ，４７ｃまたは同じビットライン５６ｂ，５６ｄに接触する一群のメモリセルの端部に位置する端部メモリセルの隣りに配置される。たとえば図３に示すように、ワードライン４７ａ上のメモリセルＭＣのうちワードライン４７ａの延長側端部に位置するメモリセルＭＣｅ１の隣りには、ダミーメモリセルＤＭＣ１が配置される。このダミーメモリセルＤＭＣ１は、端部メモリセルＭＣｅ１と同じワードライン４７ａ上に配置される。また、ワードライン４７ｃのラインエンド側端部に位置するメモリセルＭＣｅ３の隣りには、ダミーメモリセルＤＭＣ２が配置される。ダミーメモリセルＤＭＣ２は、ワードライン４７ｃの延長線上に形成されたダミー配線ＤＬ１上に配置される。このダミー配線ＤＬ１は、ワードライン４７ｃと同一平面上に配置される。そして、ダミー配線ＤＬ１は、ワードライン４７ｃと所定間隔を隔てて配置される。なお、後述するように、ダミー配線ＤＬ１は、ワードライン４７ｃの形成工程と同工程で形成される。
このように、本実施の形態にかかる不揮発性半導体記憶装置１０は、複数のメモリセルＭＣのうち同じワードライン４７ａ，４７ｃまたは同じビットライン５６ｂ，５６ｄに接触する一群のメモリセルの端部、すなわちメモリセルアレイの端部に位置する端部メモリセルの隣りに、ダミーメモリセルＤＭＣ１，ＤＭＣ２が配置される構成を有する。
次に、このダミーメモリセルＤＭＣ１，ＤＭＣ２およびダミー配線ＤＬ１と、各メモリセルＭＣおよび配線の配置関係について詳細に説明する。図４は、集積回路要部の平面図の一例であり、たとえばメモリセルアレイＭＣを構成する配線としてワードライン４７（ワードライン４７はワードライン４７ａ，４７ｃ，４７ｅの総称である。）と、このワードライン４７上に形成されるメモリセルＭＣとの一部を示す。
図４に示すように、平行に配置するワードライン４７１〜４７５は、それぞれ交互に図中右方向または図中左方向に延伸している。たとえば、図中、最も下部に位置するワードライン４７１は、図中右方向から左方向に引き出されるように配線が延伸しており、このワードライン４７１の図中上側に隣接するワードライン４７２は、図中左方向から右方向に引き出されるように配線が延伸している。そして、ワードライン４７３，４７５は、ワードライン４７１と同様に左方向に延伸し、ワードライン４７４は、ワードライン４７２と同様に右方向に延伸する。ワードライン４７１〜４７５は、配線幅と同じスペースを隔ててそれぞれ形成される。
このワードライン４７１〜４７５上には、各メモリセルＭＣが、ピッチＰでマトリクス状に形成される。このようにマトリクス状に配置されたメモリセルＭＣは、メモリセルアレイＭＣＡを形成する。なお、図４には図示していないが、各メモリセルＭＣ上には、各ワードライン４７１〜４７５の延伸方向と同一平面視で直交する方向にそれぞれ延伸する複数のビットラインが形成される。
そして、ダミーメモリセルＤＭＣ１は、メモリセルアレイＭＣＡの端部に位置するメモリセルＭＣのうち、ワードライン４７１〜４７５の延長側に位置する端部メモリセルＭＣａの隣りにそれぞれ配置される。ダミーメモリセルＤＭＣ１は、ワードライン４７１〜４７５の延長側に配置されることから、これらのワードライン４７１〜４７５上に配置されることとなる。
また、ダミーメモリセルＤＭＣ２は、メモリセルアレイＭＣＡの端部に位置するメモリセルＭＣのうち、ワードライン４７１〜４７５のラインエンド側に位置する端部メモリセルＭＣｂの隣りにそれぞれ配置される。ダミーメモリセルＤＭＣ２は、ワードライン４７１〜４７５のラインエンド側、すなわち、本来、ワードライン４７１〜４７５が形成されない領域であって隣接するワードライン４７１〜４７５に挟まれた領域に配置される。このため、本実施の形態では、図４に示すように、ワードライン４７１〜４７５と同一平面上に、ワードライン４７１〜４７５のラインエンド側端部と所定間隔を隔てた位置にダミー配線ＤＬ１のパターンを配置し、このダミー配線ＤＬ１上にダミーメモリセルＤＭＣ２が形成される。このダミー配線ＤＬ１は、いずれの配線にも接続せず、フローティングとなるように設計される。なお、配線形成工程に使用するフォトマスクには、各ワードライン４７１〜４７５のラインエンド部とダミー配線ＤＬ１との間に、ＳＲＡＦパターンを配置し、露光工程における配線端部のレジストの後退発生を防止してもよい。このフォトマスク上のＳＲＡＦパターンの配置位置および大きさは、マスクの作成ルールを満たす範囲であれば、いずれの位置および大きさであってもよい。
そして、これらのダミーメモリセルＤＭＣ１，ＤＭＣ２は、端部メモリセルＭＣａ，ＭＣｂの直径のうち端部メモリセルＭＣａ，ＭＣｂが下面で接触する下層配線の幅方向の直径の拡大化を防止するために、端部メモリセルＭＣａ，ＭＣｂと所定の間隔を隔てて配置される。
ダミーメモリセルＤＭＣ１は、ワードライン４７１〜４７５の延長方向においては、同じワードライン４７ａ上に位置する隣りの端部メモリセルＭＣａに対し、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌａを隔てて配置される。また、ワードライン４７１〜４７５のラインエンド側に配置されるダミーメモリセルＤＭＣ２は、ワードライン４７１〜４７５の延長方向においては、このダミーメモリセルＤＭＣ２が配置されるワードライン４７１〜４７５の幅方向側で隣り合うワードライン４７１〜４７５上のダミーメモリセルＤＭＣ１に対し、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌｂを隔てて配置される。したがって、ダミーメモリセルＤＭＣ２は、ワードライン４７１〜４７５の延長方向においては、ダミーメモリセルＤＭＣ２と隣りあうメモリセルＭＣｂに対し、メモリセルＭＣ間のピッチＰの２倍の間隔を隔てて配置されることとなる。そして、ダミー配線ＤＬ１は、ワードライン４７１〜４７５の延長方向においては、ワードライン４７１〜４７５のラインエンド側端部に対し、所定の距離Ｌｃを隔てて配置される。この距離Ｌｃは、ピッチＰの１／２以上となる。また、ダミー配線ＤＬ１は、ワードライン４７１〜４７５と等幅であり、ワードライン４７１〜４７５の幅方向においては、ワードライン４７１〜４７５の配置間隔と同じ間隔でワードライン４７１〜４７５間に交互に配置される。このため、このダミー配線ＤＬ１上に配置されるダミーメモリセルＤＭＣ２間の下層配線の幅方向の間隔Ｌｅは、ピッチＰの２倍となる。なお、ダミーメモリセルＤＭＣ１は、交互に右方向または左方向に延伸するワードライン４７１〜４７５の延長線上にそれぞれ形成されるため、ダミーメモリセルＤＭＣ１間のワードラインの幅方向の間隔Ｌｄは、メモリセルＭＣ間のピッチＰの２倍となる。
このように、本実施の形態においては、端部メモリセルＭＣａ，ＭＣｂと所定の間隔を隔ててダミーメモリセルＤＭＣ１，ＤＭＣ２を配置することによって、メモリセルＭＣ形成工程における端部メモリセルＭＣａ，ＭＣｂの下層配線の幅方向の直径の拡大化を防止する。
ところで、ダミーメモリセルおよびダミー配線が形成されていない場合には、メモリセルアレイの端部に位置する端部メモリセルの直径は、実際には拡大化してしまう。図５は、ダミーメモリセル、ダミー配線は設けられていない場合におけるメモリセルＭＣ加工後の半導体ウェハを上面から見た図である。この図５に示すように、メモリセルアレイ中央部に位置するメモリセルＭＣｔについては、メモリセル径の拡大化は生じず、ワードライン４７１〜４７３の幅方向の直径Ｄｔは、正常に形成できる。これに対し、開口角が大きくなるメモリセルアレイ端部に位置する端部メモリセルＭＣａ，ＭＣｂにおけるワードライン４７１〜４７３の幅方向の直径Ｄｅ０は、メモリセルＭＣｔと比較し、格段に大きくなってしまう。これは、端部メモリセルＭＣａ，ＭＣｂにおいては、開口角が広い方向に向かってテーパーが生じてしまうため、エッチング工程後に大きな加工変換差が生じるからである。さらに、この場合には、メモリセルＭＣａ，ＭＣｂの仕上がり径は、ばらつきも大きくなっている。この結果、ダミーメモリセルおよびダミー配線が形成されていない場合には、領域Ｓ０において、端部メモリセルＭＣａ，ＭＣｂ同士がショートしてしまい、このショートしたメモリセルＭＣａ，ＭＣｂを介して配線間でショートが発生しまう場合があった。
これに対し、メモリセルの端部に位置する端部メモリセルの隣りにダミーメモリセルＤＭＣ１，ＤＭＣ２およびダミー配線ＤＬ１を設けた本実施の形態では、ダミーメモリセルＤＭＣ１，ＤＭＣ２が開口角が大きくなるメモリセルアレイ端部に位置する。このため、このダミーメモリセルＤＭＣ１，ＤＭＣ２よりも内側に位置する端部メモリセルＭＣａ，ＭＣｂにおいては、開口角の広がりに起因したサイズ拡大が発生しない。図６は、本実施の形態におけるメモリセルＭＣ加工後の半導体ウェハを上面から見た図である。この図６に示すように、端部メモリセルＭＣａ，ＭＣｂの隣りに形成されるダミーメモリセルＤＭＣ１，ＤＭＣ２のワードライン４７１〜４７３の幅方向の直径は他のメモリセルＭＣと比較して格段に大きくなるものの、端部メモリセルＭＣａ，ＭＣｂの直径Ｄｅは、メモリセルアレイ中央部に位置するメモリセルＭＣｔの直径Ｄｔと同程度の大きさである。
ここで、各工程後のメモリセル径の目標値の一例について説明する。フォトリソグラフィ工程後のレジスト径の目標値は、ピッチＰの０．５８倍に設定されている。そして、エッチング工程後のメモリセル径の目標値は、メモリセルアレイＭＣＡの中央部のメモリセルＭＣについてはピッチＰの０．６３倍に設定されており、メモリセルアレイＭＣＡの端部メモリセルＭＣａ，ＭＣｂについては、下層配線の幅方向の直径がピッチＰの０．７３倍に設定されている。
実際に、ダミーメモリセルＤＭＣ１，ＤＭＣ２を図４において説明した配置法則に則って形成した場合、端部メモリセルＭＣａ，ＭＣｂの下層配線の幅方向の直径Ｄｅは、上述した目標値に対して、演算上、±１５％程度のばらつきで精度よく形成することが可能になる。すなわち、図６に示すように、端部メモリセルＭＣａ，ＭＣｂの配線方向の直径は目標値を超えて拡大することがない。言い換えると、端部メモリセルＭＣａ，ＭＣｂは、図６の領域Ｓ１分、離間した状態で形成される。したがって、ダミーメモリセルＤＭＣ１，ＤＭＣ２を形成することによって、端部メモリセルＭＣａ，ＭＣｂ同士の接触を確実に防止することができる。なお、メモリセルアレイ中央部に位置するメモリセルＭＣｔの直径Ｄｔは、目標値に対して、演算上、±１８％程度のばらつきで形成できる。
そして、ダミーメモリセルＤＭＣ１，ＤＭＣ２の一方の底面は、いずれの配線にも接続していない上、ダミーメモリセルＤＭＣ２が上部に形成されるダミー配線ＤＬ１はフローティングとなっている。このため、ダミーメモリセルＤＭＣ１，ＤＭＣ２の下層配線の幅方向の直径が拡大化し、ダミーメモリセルＤＭＣ１，ＤＭＣ２同士が接触した場合であっても、不揮発性半導体記憶装置１０の正常動作を阻害することはない。
したがって、本実施の形態では、領域Ｓ１における端部メモリセルＭＣａ，ＭＣｂ間のショート発生を確実に防止できるため、メモリセルＭＣａ，ＭＣｂを介する配線間ショートを阻止することができる。言い換えると、本実施の形態では、ダミーメモリセルＤＭＣ１，ＤＭＣ２を端部メモリセルＭＣａ，ＭＣｂの隣りにそれぞれ配置することによって、不揮発性半導体記憶装置の微細化と正常動作化とを確実に実現することができる。
次に、図７〜図１４を参照し、不揮発性半導体記憶装置１０の製造方法について説明する。図７〜図１４は、実施の形態にかかる不揮発性半導体記憶装置の製造工程を示す断面図である。なお、図７（１）〜図１４（１）は、ワードライン４７ａ，４７ｃ，４７ｅの延伸方向に沿って不揮発性半導体記憶装置１０の要部を積層方向に切断した断面図であり、図７（２）〜図１４（２）は、ビットライン５６ｂ，５６ｄの延伸方向に沿って不揮発性半導体記憶装置１０の要部を積層方向に切断した断面図である。
先ず、シリコン基板４１に各ウェル４２、ゲート電極４４および各不純物拡散層４３を形成し、層間絶縁膜４５の下層部分を堆積後、所定の平坦化処理を行ない、ビア４６ｂおよび配線４６ｃを形成する。次いで、層間絶縁膜４５の上層部分を堆積後、所定の平坦化処理を行なった後に、ビア４７ａ，４６ｄを形成する。そして、Ｗ等の低抵抗金属膜を形成した後、フォトリソグラフィ工程およびエッチング工程を行うことによって、ワードライン４７ａおよびダミー配線ＤＬ１を形成する。なお、ワードライン４７ａおよびダミー配線ＤＬ１の間に層間絶縁層を堆積後、所定の平坦化処理を行なっている（図示略）。続いて、ワードライン４７ａおよびダミー配線ＤＬ１上に、バリアメタル４８となる層４８Ａの形成、ダイオード素子４９となる層４９Ａの形成、第１電極５０となる層５０Ａの形成、可変抵抗素子５１となる層５１Ａの形成、および第２電極５２となる層５２Ａの形成を順次実行する。以上の工程により、図７に示す積層構造が形成される。
次に、図８に示すように、層５２Ａ上にハードマスク６１Ａおよびハードマスク６１Ｂを堆積する。そして、所定の反射膜を形成し、レジストをコーティング後、フォトリソグラフィ工程を行なうことによって、図９に示すように、ハードマスク６１Ｂ上に、パターニングされたレジスト６２を形成する。レジスト６２は、メモリセルＭＣの形状に対応するため、マトリクス状に形成される。
次に、図１０に示すように、レジスト６２をマスクとして、ハードマスク６１Ａ，６１Ｂをエッチングし、柱状のハードマスク６１，６１ｂを形成する。そして、図１１に示すように、レジスト６２およびハードマスク６１ｂを除去する。
続いて、図１２に示すように、ハードマスク６１をマスクとして、層４８Ａ〜５２Ａをエッチングして、柱状のバリアメタル４８、ダイオード素子４９、第１電極５０、可変抵抗素子５１、および第２電極５２を形成する。その後、ハードマスク６１を除去する。
次に、図１３に示すように、柱状のバリアメタル４８、ダイオード素子４９、第１電極５０、可変抵抗素子５１、および第２電極５２の間を埋めるように、層間絶縁膜５５を堆積する。そして、図１４に示すように、ＣＭＰ処理を行い、第２電極５２の上面まで平坦化する。この結果、メモリセルアレイ１を構成するメモリセルＭＣ１とともに、ダミーメモリセルＤＭＣ１，ＤＭＣ２が形成される。なお、ワードライン４７１〜４７５が形成されない領域に配置されるダミーメモリセルＤＭＣ２は、層間絶縁膜の直上ではなく、ダミー配線ＤＬ１上に形成される。ダミーメモリセルＤＭＣ２は他のメモリセルＭＣと同様に配線層上に形成されることから、層構成および高さの違いに起因するダミーメモリセルＤＭＣ２の倒壊を防止することができる。
以上の工程のうち、配線を構成する低抵抗金属膜形成工程（図７を参照。）からＣＭＰ工程（図１４を参照。）を繰り返すことによって、メモリセルアレイＭＣＡ２〜４を積層する。そして、最上層のメモリセルアレイＭＣＡ４の各メモリセルＭＣ４の上面と接触するワードライン４７ｅを形成した後、所定の保護膜５７を形成することによって、不揮発性半導体記憶装置１０を形成することができる。
（変形例１）
つぎに、本実施の形態の変形例１について説明する。図１５は、本変形例１における集積回路要部の平面図であり、たとえばメモリセルアレイＭＣを構成する配線としてワードライン４７と、このワードライン４７上に形成されるメモリセルＭＣとの一部を示す。図１５に示すように、本変形例１においては、図４に示す場合と比較し、ダミーメモリセルＤＭＣ２およびダミー配線ＤＬ１に代えて、ダミーメモリセルＤＭＣ３を配置している。
ダミーメモリセルＤＭＣ３は、ダミーメモリセルＤＭＣ１が配置されるワードライン４７１〜４７５上であって、ダミーメモリセルＤＭＣ１の隣りに形成される。このダミーメモリセルＤＭＣ３は、メモリセルＭＣと同じ積層構造を有するとともに、ダミーメモリセルＤＭＣ３の上面は、ダミーメモリセルＤＭＣ１と同様に、いずれの配線にも接触していない。このため、ダミーメモリセルＤＭＣ３は、ダミーメモリセルＤＭＣ１と同様に記憶動作を行うことはない。
ダミーメモリセルＤＭＣ３は、ワードライン４７１〜４７５の延長方向においては、ダミーメモリセルＤＭＣ１に対し、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌｆを隔てて配置される。したがって、ダミーメモリセルＤＭＣ１，ＤＭＣ３および端部メモリセルＭＣａは、ワードライン４７１〜４７５の延長方向においては、ピッチＰで配置される。すなわち、本変形例１では、ダミーメモリセルＤＭＣ１，ＤＭＣ３に示すように、ワードライン４７１〜４７５上に、メモリセルＭＣの配置間隔と同間隔で、端部メモリセルＭＣａの隣りに複数のダミーメモリセルが配置される。また、ダミーメモリセルＤＭＣ３は、交互に右方向または左方向に延伸するワードライン４７１〜４７５上の延長側に配置されるため、このダミーメモリセルＤＭＣ３間の下層配線の幅方向の間隔Ｌｇは、ピッチＰの２倍の間隔となる。
この場合、ダミーメモリセルＤＭＣ１は、同じワードライン上であって隣りに位置する端部メモリセルＭＣａの直径の拡大化を防止する。そして、ダミーメモリセルＤＭＣ３は、このダミーメモリセルＤＭＣ３が配置されるワードライン４７１〜４７５の幅方向側において隣りあったワードライン４７１〜４７５上に位置する端部メモリセルＭＣｂの直径の拡大を防止する。この場合も、実施の形態と同様に、ダミーメモリセルＤＭＣ１，ＤＭＣ３を近接して形成したメモリセルＭＣａ，ＭＣｂの直径Ｄｅは、目標値に対して、演算上、±１５％程度のばらつきで精度よく形成することが可能になる。
このように端部メモリセルＭＣａの隣りに複数のダミーメモリセルＤＭＣ１，ＤＭＣ３を配置した場合も、実施の形態と同様に、端部メモリセルＭＣａ，ＭＣｂの下層配線の幅方向の直径の拡大化を防止することができる。
（変形例２）
つぎに、本実施の形態の変形例２について説明する。図１６は、本変形例２における集積回路要部の平面図であり、たとえばメモリセルアレイＭＣを構成する配線としてワードライン４７と、このワードライン４７上に形成されるメモリセルＭＣとの一部を示す。図１６に示すように、本変形例２においては、図４に示す場合と比較し、ダミーメモリセルＤＭＣ１，ＤＭＣ２およびダミー配線ＤＬ１に加え、変形例１において説明したダミーメモリセルＤＭＣ３をさらに配置している。
ダミーメモリセルＤＭＣ１，ＤＭＣ２，ＤＭＣ３およびダミー配線ＤＬ１は、本実施の形態および変形例１で説明した配置法則に則って配置される。ダミーメモリセルＤＭＣ１の隣りに配置されるダミーメモリセルＤＭＣ３と、このダミーメモリセルＤＭＣ３が配置されるワードライン４７１〜４７５の幅方向側で隣り合うダミー配線ＤＬ１上に配置されるダミーメモリセルＤＭＣ２とは、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌｈを隔てて配置される。
この場合、ワードライン４７１〜４７５の延長側に位置する端部メモリセルＭＣａは、この端部メモリセルＭＣａの隣りに位置するダミーメモリセルＤＭＣ１によって、直径の拡大化を防止される。そして、ワードライン４７１〜４７５のラインエンド側に位置する端部メモリセルＭＣｂは、この端部メモリセルＭＣｂの隣りに位置するダミー配線ＤＬ１上のダミーメモリセルＤＭＣ２、および、この端部メモリセルＭＣｂが位置するワードライン４７１〜４７５の隣りのワードライン４７１〜４７５上のダミーメモリセルＤＭＣ３によって、直径の拡大化を防止される。
このように、配線上に、ダミーメモリセルＤＭＣ１，ＤＭＣ３およびダミー配線ＤＬ１上のダミーメモリセルＤＭＣ２を配置した場合も、実施の形態と同様に、端部メモリセルＭＣａ，ＭＣｂの下層配線の幅方向の直径の拡大化を防止することができる。
（変形例３）
つぎに、変形例３について説明する。図１７は、本変形例３における集積回路要部の平面図であり、たとえばメモリセルアレイＭＣを構成する配線としてワードライン４７と、このワードライン４７上に形成されるメモリセルＭＣとの一部を示す。図１７に示すように、本変形例３においては、図４に示す場合と比較し、ワードライン４７１〜４７５の延長側のみならず、ワードライン４７１〜４７３の延伸方向と直交する直線上にもダミーメモリセルＤＭＣ４，ＤＭＣ５が形成される。このダミーメモリセルＤＭＣ３は、メモリセルＭＣと同じ積層構造を有するとともに、ダミーメモリセルＤＭＣ４，ＤＭＣ５の上面は、ダミーメモリセルＤＭＣ１，ＤＭＣ２，ＤＭＣ３と同様に、いずれの配線にも接触しておらず、ダミーメモリセルＤＭＣ４，ＤＭＣ５は、ダミーメモリセルＤＭＣ１，ＤＭＣ２，ＤＭＣ３と同様に記憶動作を行うことはない。
そして、ダミーメモリセルＤＭＣ４，ＤＭＣ５は、メモリセルアレイＭＣＡ外のワードライン４７が形成されない領域に配置される。このため、変形例３においては、ワードライン４７１〜４７３と同一平面上にダミー配線ＤＬ２，３を形成している。このダミー配線ＤＬ２、ＤＬ３は、ワードライン４７１〜４７３の延伸方向と直交する直線上であって、ワードライン４７１の幅方向側の端部と所定間隔を隔てた位置に配置される。そして、ダミー配線ＤＬ２，ＤＬ３は、ワードライン４７１を構成する工程と同工程で形成される。変形例３においては、このダミー配線ＤＬ２，ＤＬ３上にダミーメモリセルＤＭＣ４，ＤＭＣ５が形成される。なお、ダミーメモリセルＤＭＣ４のパターンは、ダミー配線ＤＬ２上に配置され、ダミーメモリセルＤＭＣ５は、ダミー配線ＤＬ３上に配置される。
端部メモリセルＭＣａと、ワードライン４７１の幅方向側において隣り合うダミーメモリセルＤＭＣ４は、この端部メモリセルＭＣａに対し、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌｉを隔てて配置される。そして、このダミーメモリセルＤＭＣ４が配置されるダミー配線ＤＬ１は、ワードライン４７１の幅方向においては、ワードライン４７１に対し、所定の距離Ｌｍを隔てて配置される。この距離Ｌｍは、上述した距離Ｌｃと同じく、ピッチＰの１／２以上となる。
ダミーメモリセルＤＭＣ５は、隣り合うダミーメモリセルＤＭＣ４に対し、ワードライン４７１の延伸方向においては、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌｌを隔てて配置される。そして、ダミーメモリセルＤＭＣ５は、隣り合うダミーメモリセルＤＭＣ４に対し、ワードライン４７１の幅方向においては、メモリセルＭＣ間のピッチＰと同間隔の間隔Ｌｋを隔てて配置される。したがって、ダミーメモリセルＤＭＣ５は、メモリセルＭＣｃに対し、ワードライン４７１の幅方向側においては、間隔Ｌｉおよび間隔Ｌｋを加算した距離分を隔てて、すなわちメモリセルＭＣ間のピッチＰの２倍の間隔を隔てて配置されることとなる。そして、このメモリセルＭＣｃの隣りに位置するメモリセルＭＣｄと、ワードライン４７１の幅方向側で隣り合うダミーメモリセルＤＭＣ４は、ワードライン４７１の幅方向においては、メモリセルＭＣ間のピッチＰと同間隔を隔てて配置される。そして、ダミーメモリセルＤＭＣ４は、隣り合うダミーメモリセルＤＭＣ５に対し、ワードライン４７１の延伸方向においては、メモリセルＭＣ間のピッチＰと同間隔を隔てて配置される。したがって、ダミーメモリセルＤＭＣ４間は、ワードライン４７１の延伸方向においては、メモリセルＭＣ間のピッチＰの２倍の間隔である間隔Ｌｊを隔てて配置されることとなる。
このように、変形例３においては、ワードライン４７ａのラインエンド側のみならず、メモリセルアレイＭＣＡ端部に位置するワードライン４７１の幅方向側にも、ダミーメモリセルＤＭＣ４，ＤＭＣ５およびダミー配線ＤＬ２，ＤＬ３を配置している。このため、変形例３によれば、メモリセルアレイＭＣＡ端部の配線上に並ぶメモリセルＭＣの直径の拡大化も防止することが可能になる。
１０ 不揮発性半導体記憶装置、４１ シリコン基板、４２ ウェル、４３ 不純物拡散層、４４ ゲート電極、４５ 層間絶縁膜、４６ａ，４６ｂ，４６ｄ ビア、４６ｃ 配線、４７，４７ａ，４７ｃ，４７ｅ ワードライン、４８ バリアメタル、４９ ダイオード素子、５０ 第１電極、５１ 可変抵抗素子、５２ 第２電極、５５ａ〜５５ｄ 層間絶縁膜 ５６，５６ｂ，５６ｄ ビットライン、５７ 保護膜、ＤＭＣ１〜ＤＭＣ５ ダミーメモリセル、ＤＬ１〜ＤＬ３ ダミー配線

Claims (6)

  1. 半導体基板の主面側にマトリクス状に配置され、積層構造を有する柱状の複数のメモリセルを形成するメモリセル形成工程と、
    前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行な複数の第１の配線を形成する第１の配線形成工程と、
    前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつ前記第１の配線と同一平面視で交差する複数の第２の配線を形成する第２の配線形成工程と、
    を含み、
    前記メモリセル形成工程は、前記複数のメモリセルのうち同じ前記第１または第２の配線に接触する一群のメモリセルの端部に位置する端部メモリセルと所定間隔を隔てて配置され、前記メモリセルと同じ積層構造を有する前記第２の配線と接触しないダミーメモリセルを形成することを特徴とする不揮発性半導体記憶装置の製造方法。
  2. 前記メモリセルは、高さ方向に複数積層されていることを特徴とする請求項１に記載の不揮発性半導体記憶装置の製造方法。
  3. 前記ダミーメモリセルは、前記第１の配線上に、前記複数のメモリセルの配置間隔と同間隔を隔てて前記端部メモリセルの隣りに形成されることを特徴とする請求項１または２に記載の不揮発性半導体記憶装置の製造方法。
  4. 前記第１の配線形成工程は、前記第１の配線と間隔を隔てて、前記第１の配線と同一平面上に配置されたダミー配線を形成し、
    前記ダミーメモリセルは、前記ダミー配線上に形成されることを特徴とする請求項１〜３のいずれか一つに記載の不揮発性半導体記憶装置の製造方法。
  5. 前記ダミー配線は、前記第１の配線に対し、前記第１の配線の延長線上、および／または、前記第１の配線の延伸方向と直交する直線上に形成されることを特徴とする請求項４に記載の不揮発性半導体記憶装置の製造方法。
  6. 半導体基板の主面側にマトリクス状に配置され、積層構造を有する柱状の複数のメモリセルと、
    前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの一方の底面に各々接触し、互いに平行な複数の第１の配線と、
    前記複数のメモリセルのうち直線上に並んだ一群のメモリセルの他方の底面に各々接触し、互いに平行であり、かつ前記第１の配線と同一平面視で交差する複数の第２の配線と、
    前記複数のメモリセルのうち同じ前記第１または第２の配線に接触する一群のメモリセルの端部に位置する端部メモリセルと所定間隔を隔てて配置され、前記メモリセルと同じ積層構造を有する前記第２の配線と接触しないダミーメモリセルと、
    を備えたことを特徴とする不揮発性半導体記憶装置。
JP2009217787A 2009-09-18 2009-09-18 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 Pending JP2011066337A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009217787A JP2011066337A (ja) 2009-09-18 2009-09-18 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US12/858,986 US20110069531A1 (en) 2009-09-18 2010-08-18 Nonvolatile semiconductor storage device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009217787A JP2011066337A (ja) 2009-09-18 2009-09-18 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2011066337A true JP2011066337A (ja) 2011-03-31

Family

ID=43756495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009217787A Pending JP2011066337A (ja) 2009-09-18 2009-09-18 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US20110069531A1 (ja)
JP (1) JP2011066337A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012005003A1 (ja) * 2010-07-08 2012-01-12 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP2013065707A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 不揮発性記憶装置およびその製造方法
US8785980B2 (en) 2012-03-23 2014-07-22 Kabushiki Kaisha Toshiba Semiconductor memory device having a low resistance wiring line and method of manufacturing the same
KR20170097619A (ko) * 2014-12-23 2017-08-28 인텔 코포레이션 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입
KR20200089775A (ko) * 2019-01-17 2020-07-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11107987B2 (en) 2019-02-22 2021-08-31 Toshiba Memory Corporation Semiconductor storage device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US9673389B2 (en) 2012-01-24 2017-06-06 Kabushiki Kaisha Toshiba Memory device
JP5606479B2 (ja) * 2012-03-22 2014-10-15 株式会社東芝 半導体記憶装置
US20140120717A1 (en) * 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Semiconductor Integrated Circuit Fabrication
KR102066925B1 (ko) 2013-08-30 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9312306B2 (en) * 2013-09-03 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of manufacturing the same
KR20180120019A (ko) * 2017-04-26 2018-11-05 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
CN115377141A (zh) 2021-05-17 2022-11-22 联华电子股份有限公司 非挥发性存储器元件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101453A (ja) * 2003-09-26 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2005311132A (ja) * 2004-04-22 2005-11-04 Sony Corp 固体メモリ装置、及び固体メモリ装置の配列方法
JP2008252112A (ja) * 2008-05-15 2008-10-16 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4660095B2 (ja) * 2002-04-04 2011-03-30 株式会社東芝 相変化メモリ装置
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
JP4504402B2 (ja) * 2007-08-10 2010-07-14 株式会社東芝 不揮発性半導体記憶装置
US8225255B2 (en) * 2008-05-21 2012-07-17 International Business Machines Corporation Placement and optimization of process dummy cells

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101453A (ja) * 2003-09-26 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2005311132A (ja) * 2004-04-22 2005-11-04 Sony Corp 固体メモリ装置、及び固体メモリ装置の配列方法
JP2009130139A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2008252112A (ja) * 2008-05-15 2008-10-16 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012005003A1 (ja) * 2010-07-08 2012-01-12 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP4969707B2 (ja) * 2010-07-08 2012-07-04 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP2013065707A (ja) * 2011-09-16 2013-04-11 Toshiba Corp 不揮発性記憶装置およびその製造方法
US8649217B2 (en) 2011-09-16 2014-02-11 Kabushiki Kaisha Toshiba Non-volatile memory device and manufacturing method of the same
US8785980B2 (en) 2012-03-23 2014-07-22 Kabushiki Kaisha Toshiba Semiconductor memory device having a low resistance wiring line and method of manufacturing the same
US9142512B2 (en) 2012-03-23 2015-09-22 Kabushiki Kaisha Toshiba Semiconductor memory device having a wiring in which a step is provided
KR20170097619A (ko) * 2014-12-23 2017-08-28 인텔 코포레이션 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입
JP2018503972A (ja) * 2014-12-23 2018-02-08 インテル・コーポレーション ダミーアレイリーク減少のための相変化メモリセル注入
KR102439515B1 (ko) * 2014-12-23 2022-09-05 인텔 코포레이션 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입
KR20200089775A (ko) * 2019-01-17 2020-07-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102684975B1 (ko) * 2019-01-17 2024-07-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11107987B2 (en) 2019-02-22 2021-08-31 Toshiba Memory Corporation Semiconductor storage device

Also Published As

Publication number Publication date
US20110069531A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
JP2011066337A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US9099470B2 (en) Method of forming patterns for semiconductor device
US9099399B2 (en) Methods of forming fine patterns for semiconductor devices
KR101883294B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR101883327B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US8649217B2 (en) Non-volatile memory device and manufacturing method of the same
KR20110028525A (ko) 포지티브 포토레지스트를 사용하는 이중 패터닝에 의해 고밀도 필라 구조물을 제조하는 방법
TWI773165B (zh) 半導體裝置和製造半導體裝置的方法
US9093642B2 (en) Non-volatile memory device and method of manufacturing the same
US9257484B2 (en) Non-volatile memory device and method of manufacturing the same
TW202228272A (zh) 形成記憶結構的方法
US20140312509A1 (en) Semiconductor memory device and method of manufacturing the same
US11226552B2 (en) Method of manufacturing photomask set for forming patterns, and method of manufacturing semiconductor device using the photomask set
JP2010161137A (ja) 半導体記憶装置の製造方法
JP5684104B2 (ja) メタルブリッジ型記憶装置の製造方法
US8252623B2 (en) Phase change memory device with alternating adjacent conduction contacts and fabrication method thereof
KR101130014B1 (ko) 비휘발성 저장 장치의 제조 방법
US10515997B2 (en) Memory device and method for manufacturing the same
US11201191B2 (en) Semiconductor memory device having a plurality of memory cells each having a phase change material
WO2023157495A1 (ja) 不揮発性記憶装置及び不揮発性記憶装置の製造方法
JP2011211039A (ja) 記憶装置及びその製造方法
JP2014146776A (ja) 不揮発性記憶装置およびその製造方法
JP2014150234A (ja) 不揮発性記憶装置およびその製造方法
KR100894779B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JP2013105988A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529