KR102439515B1 - 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입 - Google Patents

더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입 Download PDF

Info

Publication number
KR102439515B1
KR102439515B1 KR1020177013622A KR20177013622A KR102439515B1 KR 102439515 B1 KR102439515 B1 KR 102439515B1 KR 1020177013622 A KR1020177013622 A KR 1020177013622A KR 20177013622 A KR20177013622 A KR 20177013622A KR 102439515 B1 KR102439515 B1 KR 102439515B1
Authority
KR
South Korea
Prior art keywords
layer
phase change
impurity
change material
electrode layer
Prior art date
Application number
KR1020177013622A
Other languages
English (en)
Other versions
KR20170097619A (ko
Inventor
러췬 제이. 류
우고 루쏘
막스 에프. 히네만
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170097619A publication Critical patent/KR20170097619A/ko
Application granted granted Critical
Publication of KR102439515B1 publication Critical patent/KR102439515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H01L45/165—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H01L27/2463—
    • H01L45/06—
    • H01L45/1233—
    • H01L45/1253—
    • H01L45/142—
    • H01L45/143—
    • H01L45/144—
    • H01L45/1608—
    • H01L45/1641—
    • H01L45/1675—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 개시내용의 실시예들은 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입을 설명한다. 일 실시예에서, 장치는 복수의 상변화 메모리(PCM) 소자를 포함할 수 있고, 여기서 상기 복수의 PCM 소자의 개별 PCM 소자들은, 하부 전극 층, 상기 하부 전극 층 상에 배치되는 선택 디바이스 층, 상기 선택 디바이스 층 상에 배치되는 중간 전극 층, 상기 중간 전극 층 상에 배치되는 상변화 재료 층, 및 상기 상변화 재료 층 상에 배치되는 상부 전극 층을 포함하는 더미 셀들이고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑된다. 다른 실시예들이 설명되고, 및/또는 주장될 수 있다.

Description

더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입{PHASE-CHANGE MEMORY CELL IMPLANT FOR DUMMY ARRAY LEAKAGE REDUCTION}
관련 출원의 교차 참조
본 출원은 2014년 12월 23일자로 출원된, 발명의 명칭이 "PHASE-CHANGE MEMORY CELL IMPLANT FOR DUMMY ARRAY LEAKAGE REDUCTION"인, 미국 출원 제14/581,921호의 우선권을 주장하고, 그 전체 내용이 모든 목적을 위해 참조로 본 명세서에 포함된다.
분야
본 개시내용의 실시예들은 일반적으로 집적 회로 분야에 관한 것이며, 더 구체적으로는, 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입에 관한 것이다.
다중-스택 교차점 PCM(multi-stack cross-point PCM)과 같은 상변화 메모리(Phase-change memory, PCM) 기술은 다른 비휘발성 메모리(NVM) 기술에 대한 유망한 대안이다. 현재, 로딩 효과들과 같은 비균일한 화학-기계적 폴리싱(chemical-mechanical polishing, CMP) 또는 다른 이슈들로 인해, 예를 들어, 어레이의 더미 셀들을 포함하는 셀들의 어레이로부터 수직 셀 누설이 초래될 수 있다.
실시예들은 첨부 도면과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이러한 설명을 용이하게 하기 위해서, 유사한 참조 번호들은 유사한 구조적 요소들을 지시한다. 실시예들은 첨부 도면들의 도면들에서 제한으로서가 아니라 예로서 도시된다.
도 1은, 일부 실시예들에 따른, 웨이퍼 형태의 그리고 싱귤레이팅된 형태의 예시적인 다이의 상면도를 개략적으로 예시한다.
도 2는, 일부 실시예들에 따른, IC(integrated circuit) 어셈블리의 측 단면도를 개략적으로 예시한다.
도 3은, 일부 실시예들에 따른, PCM 디바이스의 측 단면도를 개략적으로 예시한다.
도 4는 일부 실시예들에 따른, 불순물로 선택적으로 도핑되는 PCM 디바이스의 층들의 스택의 측 단면도를 개략적으로 예시한다.
도 5는 일부 실시예들에 따른, 활성 셀들 및 더미 셀들을 포함하는 PCM 디바이스의 셀들의 어레이를 개략적으로 예시한다.
도 6은 일부 실시예들에 따른, PCM 디바이스를 제조하는 방법의 흐름도이다.
도 7은 본 명세서에 설명된 다양한 실시예들에 따른 PCM 디바이스를 포함하는 예시적인 시스템을 개략적으로 예시한다.
본 개시내용의 실시예들은 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입을 설명한다. 다음의 상세한 설명에서는, 본 명세서의 일부를 형성하는 첨부 도면들을 참조하며, 도면들에서 유사한 번호들은 전체에 걸쳐 유사한 부분들을 지시하고, 도면들에는 본 개시내용의 발명 대상이 실시될 수 있는 실시예들이 예시로서 도시되어 있다. 본 개시내용의 범위에서 일탈하지 않고 다른 실시예들이 이용될 수 있고 구조적 또는 논리적 변경들이 이루어질 수 있다는 점이 이해되어야 한다. 그러므로, 다음의 상세한 설명은 제한하는 의미로 간주되어서는 안 되며, 실시예들의 범위는 첨부한 청구항들 및 그것의 등가물들에 의해 정의된다.
본 개시내용의 목적을 위해, 문구 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적을 위해, 문구 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 설명은 문구 "일 실시예에서" 또는 "실시예들에서"를 이용할 수 있으며, 이들 각각은 동일한 또는 상이한 실시예들 중 하나 이상을 지칭할 수 있다.
더욱이, 본 개시내용의 실시예들과 관련하여 사용되는 바와 같은, 용어 "포함하는(comprising)", "구비하는(including)", "갖는(having)", 및 그와 유사한 용어는 동의어들이다. 용어 "결합된(coupled)"은 직접 접속, 간접 접속, 또는 간접 통신을 지칭할 수 있다.
본 명세서에 사용된 바와 같이, 용어 "모듈"은 주문형 집적 회로(ASIC), 전자 회로, 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행하는 프로세서(공유, 전용 또는 그룹) 및/또는 메모리(공유, 전용 또는 그룹), 조합 로직 회로, 상태 머신 및/또는 설명된 기능성을 제공하는 다른 적절한 하드웨어 컴포넌트들을 지칭하거나, 그 일부이거나, 또는 이들을 포함할 수 있다.
도 1은, 일부 실시예들에 따른, 웨이퍼 형태(10)의 그리고 싱귤레이팅된 형태(100)의 예시적인 다이(102)의 상면도를 개략적으로 예시한다. 일부 실시예들에서, 다이(102)는 예를 들어, 실리콘이나 다른 적절한 재료와 같은 반도체 재료로 구성된 웨이퍼(11)의 복수의 다이(예를 들어, 다이들(102, 102a, 102b)) 중 하나일 수 있다. 복수의 다이들은 웨이퍼(11)의 표면상에 형성될 수 있다. 다이들 각각은 본 명세서에 설명된 바와 같은 상변화 메모리(PCM) 디바이스를 포함하는 반도체 제품의 반복적 유닛(repeating unit)일 수 있다. 예를 들어, 다이(102)는 일부 실시예들에 따른 PCM 디바이스의 회로(103)를 포함할 수 있다. 다양한 실시예들에 따르면, 회로(103)는 하나 이상의 PCM 소자(예를 들어, 셀들)을 포함할 수 있고, 이들은 어레이로 구성될 수 있다. PCM 소자들은, 예를 들어, 전류에 의해 생성된 열의 인가를 통해 결정질 상태와 비결정질 상태 사이에서 스위칭될 수 있는 칼코게나이드 유리와 같은 상변화 재료를 포함할 수 있다. 상변화 재료의 상태(예를 들어, 결정질/비결정질)는 PCM 소자들의 논리 값(예를 들어, 1 또는 0)과 대응할 수 있다. 회로(103)는 일부 실시예들에서 PCM 및 스위치(PCMS) 디바이스의 일부일 수 있다. 즉, PCM 소자들은, 예를 들어, PCM 소자들의 선택/프로그래밍 동작들에서 사용하기 위해 구성된 OTS(ovonic threshold switch)와 같은 스위치를 포함할 수 있다. 일부 실시예들에서, 회로(103)는, 본 명세서에 설명된 바와 같은, 불순물로 도핑된 더미 셀들을 포함할 수 있다.
회로(103)는 PCM 소자들에 결합된 하나 이상의 비트-라인과 하나 이상의 워드-라인을 추가로 포함할 수 있다. 일부 실시예들에서, PCM 소자들 각각이 각각의 개별 비트-라인과 워드-라인의 교차 지점에 배치되도록, 비트-라인들과 워드-라인들이 구성될 수 있다. 판독 또는 기록 동작을 위한 타겟 셀을 선택하기 위해, 전압 또는 바이어스가 워드-라인들 및 비트-라인들을 사용하여 PCM 소자들 중 타겟 PCM 소자에 인가될 수 있다. PCM 소자들의 디코딩/선택을 용이하게 하기 위해, 비트-라인 드라이버들이 비트-라인들에 결합될 수 있고, 워드-라인 드라이버들이 워드-라인들에 결합될 수 있다. 커패시터들 및 저항기들이 비트-라인들 및 워드-라인들에 결합될 수 있다. 회로(103)는 일부 실시예들에서 다른 적절한 디바이스들 및 구성들을 포함할 수 있다. 예를 들어, 회로(103)는 판독, 프로그램, 검증 및/또는 분석 동작들을 수행하도록 구성되는 하나 이상의 모듈을 포함할 수 있다.
일부 실시예들에서, 회로(103)는 PCM 제조 기법들 및/또는 다른 적절한 반도체 제조 기법들을 이용하여 형성될 수 있다. 회로(103)가 도 1에 단지 개략적으로 예시되어 있으며, 예를 들어, 판독, 프로그램, 검증 및/또는 분석 동작들과 같은 액션들을 수행하도록 구성된 스토리지 내의 회로 및/또는 명령어들(예를 들어, 펌웨어 또는 소프트웨어)을 포함하는 하나 이상의 상태 머신을 포함하는 회로의 형태로 매우 다양한 적절한 로직 또는 메모리를 나타낼 수 있다는 점에 유의해야 한다.
반도체 제품의 제조 공정이 완료된 이후, 웨이퍼(11)는, 다이들(예를 들어, 다이들(102, 102a, 102b)) 각각이 서로 분리되어 별개의 "칩들"의 반도체 제품을 제공하는 싱귤레이션(singulation) 공정을 거칠 수 있다. 웨이퍼(11)는 다양한 크기들 중 임의의 크기일 수 있다. 일부 실시예들에서, 웨이퍼(11)는 약 25.4㎜ 내지 약 450㎜의 범위인 직경을 갖는다. 웨이퍼(11)는 다른 실시예들에서 다른 크기들 및/또는 다른 형상들을 포함할 수 있다. 다양한 실시예들에 따르면, 회로(103)는 웨이퍼 형태(10) 또는 싱귤레이팅된 형태(100)로 반도체 기판 상에 배치될 수 있다. 일부 실시예들에서, 다이(102)는 로직 또는 메모리 또는 이들의 조합을 포함할 수 있다.
도 2는, 일부 실시예들에 따라, IC(integrated circuit) 어셈블리(200)의 측 단면도를 개략적으로 예시한다. 일부 실시예들에서, IC 어셈블리(200)는 패키지 기판(121)과 전기적으로 및/또는 물리적으로 결합된 하나 이상의 다이(이하, "다이(102)")를 포함할 수 있다. 다이(102)는 본 명세서에 설명된 바와 같은 PCM 디바이스(예를 들어, 도 3의 PCM 디바이스(300))와 같은 회로(예를 들어, 도 1의 회로(103))를 포함할 수 있다. 일부 실시예들에서는, 패키지 기판(121)은, 볼 수 있는 바와 같이, 회로 보드(122)와 결합될 수 있다.
다이(102)는 PCM 디바이스들의 형성과 관련하여 사용되는 박막 퇴적, 리소그래피, 에칭 등과 같은 반도체 제조 기법들을 이용하여 반도체 재료(예를 들어, 실리콘)로 만들어진 별개의 제품을 나타낼 수 있다. 일부 실시예들에서, 다이(102)는, 일부 실시예들의 프로세서, 메모리, 시스템-온-칩(SoC) 또는 ASIC이거나, 이들을 포함하거나, 또는 이들의 일부일 수 있다. 일부 실시예들에서, 예를 들어, 몰딩 화합물 또는 언더필 재료(도시되지 않음)와 같은 전기 절연성 재료는 다이(102) 및/또는 다이-레벨 인터커넥트 구조들(106)의 적어도 일부를 캡슐화할 수 있다.
다이(102)는, 예를 들어, 도시된 바와 같이 플립 칩 구성으로 패키지 기판(121)과 직접적으로 결합되는 것을 포함하는 매우 다양한 적절한 구성들에 따라 패키지 기판(121)에 부착될 수 있다. 플립-칩 구성에서, 활성 회로를 포함하는 다이(102)의 활성 측(S1)은, 또한 범프, 필러와 같은 다이-레벨 인터커넥트 구조들(106) 또는 다이(102)를 패키지 기판(121)과 전기적으로 결합시킬 수 있는 다른 적절한 구조들을 사용하여 패키지 기판(121)의 표면에 부착된다. 다이(102)의 활성 측(S1)은 예를 들어, PCM 소자들과 같은 회로를 포함할 수 있다. 비활성 측(S2)은, 볼 수 있는 바와 같이, 활성 측(S1)에 대향하여 배치될 수 있다. 다른 실시예들에서, 다이(102)는 다양한 적절한 스택형 다이 구성들 중 임의의 것으로 패키지 기판(121)과 결합되는 또 다른 다이 상에 배치될 수 있다. 예를 들어, 프로세서 다이는 플립-칩 구성으로 패키지 기판(121)과 결합될 수 있고, 다이(102)는 플립-칩 구성으로 프로세서 다이 상에 실장되고, 프로세서 다이를 통해 형성된 스루-실리콘 비아(through-silicon via)(TSV)들을 사용하여 패키지 기판과 전기적으로 결합될 수 있다. 또 다른 실시예들에서, 다이(102)는 패키지 기판(121)에 임베딩되거나 또는 패키지 기판(121)에 임베딩된 다이와 결합될 수 있다. 다른 다이들은 다른 실시예들에서, 다이(102)와 나란한 구성으로 패키지 기판(121)과 결합될 수 있다.
일부 실시예들에서, 다이-레벨 인터커넥트 구조들(106)은 다이(102)와 패키지 기판(121) 사이에 전기 신호들을 라우팅하도록 구성될 수 있다. 전기 신호들은 예를 들어 다이의 동작과 관련하여 이용되는 입력/출력(I/O) 신호들 및/또는 전력/접지 신호들을 포함할 수 있다. 다이-레벨 인터커넥트 구조들(106)은 다이(102)의 활성 측(S1)에 배치되는 대응하는 다이 콘택트들 및 패키지 기판(121) 상에 배치되는 대응하는 패키지 콘택트들과 결합될 수 있다. 다이 콘택트들 및/또는 패키지 콘택트들은, 예를 들어, 패드들, 비아들, 트렌치들, 트레이스들, 및/또는 다른 적절한 콘택트 구조들을 포함할 수 있다.
일부 실시예들에서, 패키지 기판(121)은, 예를 들어 ABF(Ajinomoto Build-up Film) 기판과 같은, 코어 및/또는 빌드업 층들을 갖는 에폭시 기반 라미네이트 기판이다. 패키지 기판(121)은, 예를 들어, 유리, 세라믹, 또는 반도체 재료들로 형성되는 기판들을 포함하는 다른 실시예들에서의 다른 적절한 유형의 기판들을 포함할 수 있다.
패키지 기판(121)은 다이(102)로 또는 다이로부터 전기 신호들을 라우팅하도록 구성되는 전기적 라우팅 피처들을 포함할 수 있다. 전기적 라우팅 피처들은, 예를 들어, 패키지 기판(121)의 하나 이상의 표면 상에 배치되는 패키지 콘택트들(예를 들어, 패드들(110)) 및/또는 예를 들어, 트렌치, 비아 또는 패키지 기판(121)을 통해 전기 신호들을 라우팅하기 위한 다른 인터커넥트 구조들과 같은, 내부 라우팅 피처들(도시되지 않음)을 포함할 수 있다.
회로 보드(122)는 에폭시 라미네이트와 같은 전기 절연성 재료로 구성되는 인쇄 회로 보드(PCB)일 수 있다. 예를 들어, 회로 보드(122)는, 예를 들어 폴리테트라플루오로에틸렌(polytetrafluoroethylene), FR-4(Flame Retardant 4), FR-1과 같은 페놀 코튼지(phenolic cotton paper) 재료들, CEM-1 또는 CEM-3와 같은 코튼지 및 에폭시 재료들, 또는 에폭시 수지 프리프레그 재료를 이용하여 함께 라미네이트되는 직조 유리 재료들과 같은 재료들로 구성되는 전기 절연 층들을 포함할 수 있다. 트레이스들, 트렌치들, 비아들과 같은 인터커넥트 구조들(도시되지 않음)이, 다이(102)의 전기 신호들을 회로 보드(122)를 통해 라우팅하도록, 전기 절연 층들을 통해 형성될 수 있다. 회로 보드(122)는 다른 실시예들에서 다른 적절한 재료들로 구성될 수 있다. 일부 실시예들에서, 회로 보드(122)는 마더보드(예를 들어, 도 7의 마더보드(702))이다.
예를 들어, 솔더 볼(112)과 같은 패키지-레벨 인터커넥트들이 패키지 기판(121) 상의 및/또는 회로 보드(122) 상의 패드들(110)에 결합되어 패키지 기판(121)과 회로 보드(122) 사이에 전기 신호들을 추가로 라우팅하도록 구성된 대응하는 솔더 연결부(solder joint)들을 형성할 수 있다. 패드(110)들은, 예를 들어, 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 구리(Cu), 및 이들의 조합을 포함하는 금속과 같은 임의의 적절한 전기 도전성 재료로 구성될 수 있다. 패키지-레벨 인터커넥트는, 예를 들어, LGA(land-grid array) 구조들 등을 포함하는 다른 구조들 및/또는 구성들을 포함할 수 있다.
IC 어셈블리(200)는, 예를 들어 플립 칩 및/또는 와이어 본딩 구성들, 인터포저들(interposers), SiP(system-in-package) 및/또는 PoP(package-on-package) 구성들을 포함하는 다중 칩 패키지 구성들의 적절한 조합을 포함하여, 다른 실시예들에서의 매우 다양한 다른 적절한 구성들을 포함할 수 있다. 다이(102)와 IC 어셈블리(200)의 다른 컴포넌트들 사이에서 전기 신호들을 라우팅하기 위한 다른 적절한 기법들을 일부 실시예에서 이용할 수 있다.
도 3은, 일부 실시예들에 따른, PCM 디바이스(300)의 측 단면도를 개략적으로 예시한다. 다양한 실시예들에 따르면, PCM 디바이스(300)는 기판(302) 상에 형성된 복수의 PCM 소자(예를 들어, 개별 PCM 소자(316A, 316B)들을 포함할 수 있다. 개별 PCM 소자(316A, 316B)들은 PCM 디바이스의 셀들의 어레이의 셀들에 대응할 수 있다.
일부 실시예들에서, 개별 PCM 소자(316A)는 더미 셀을 나타낼 수 있고, 개별 PCM 소자(316B)는 복수의 셀 중 활성 셀을 나타낼 수 있다. 더미 셀은 PCM 디바이스(300)의 정보를 저장하도록 의도되거나 지정된 것이 아닌 셀일 수 있지만, 달리 메모리 어레이 구조적 건강성 또는 다른 이유들을 위해 형성될 수 있다. 예를 들어, 일부 실시예들에서, 더미 셀들은 활성 셀들의 전기적인 또는 물리적인 절연을 위해 사용될 수 있다. 더미 셀들은 타일의 에지에 있는 셀들을 포함할 수 있고, 이들 셀은 더미 셀들의 전기적 특성(예를 들어, 임계 전압, Vt)에 있어서 정상적인 활성 셀들과는 예를 들어, 미리 결정된 분량만큼 상이한(예를 들어, 더 큰 Vt) 차이의 결과로서 저장용으로는 구성되지 않는다. 이러한 더미 셀들은 특히, 활성 셀들에 관련하여 더미 셀들의 전기적 성능에 악영향을 주는 방식으로 화학적-기계적 폴리싱(CMP)에 의해 영향을 받을 수 있다. 더미 셀들은 일부 실시예들에서 타일의 에지 외에 다른 영역들에 배치될 수 있다. 일부 실시예들에서, 더미 셀들은 정상 동작 중에 (예를 들어, 더미 셀과 동일한 비트-라인 또는 워드-라인을 공유하는 활성 셀이 선택될 때) 활성 셀들과 함께 바이어스될 수 있고, 더미 셀들은 (예를 들어, 비트-라인(324)으로부터 워드-라인(304)에) 수직으로 누설할 수 있다. 일부 실시예들에서, 더미 셀들은 활성 셀들보다 약간 상이하게 바이어스될 수 있어, 활성 셀들보다 더미 셀들을 통해 잠재적으로 더 큰 누설을 초래한다.
다양한 실시예들에 따르면, 더미 셀(예를 들어, 개별 PCM 소자(318A))들은 더미 셀들의 셀 누설을 감소시키기 위해 불순물(333)로 도핑된 PCM 디바이스의 셀들의 서브세트 중 일부일 수 있다. 더미 셀들은, 예를 들어, 주입 공정에 의해, 도핑될 수 있고, 이 주입 공정은 층들(예를 들어, 306, 308, 310, 312, 314)) 또는 층들 사이의 계면에 손상을 줄 수 있어, 손상된 더미 셀의 임계 전압(Vt)을 충분히 높게 시프트시켜 더미 셀을 셧다운하고, 및/또는 활성 셀들에 대한 정상적인 Vt에서 더미 셀 누설을 감소시킨다.
다양한 실시예들에 따르면, 개별 PCM 소자(316A, 316B)들 각각은 워드-라인(304) 상에 배치되는 층들의 스택을 포함할 수 있다. 도시되지 않았지만, 하나 이상의 개입하는 층들 및/또는 구조들(예를 들어, 회로)은 기판(302)과 워드-라인(304) 사이에 배치될 수 있다. 예를 들어, 회로는 워드-라인(304)과 기판(302) 사이에서 기판(302) 상에 형성된 상보적 금속-산화물-반도체(CMOS) 디바이스들 및/또는 금속화를 포함할 수 있다. 일부 실시예들에서, 회로는 충전 펌프 및/또는 선택 회로를 포함할 수 있다. 일부 실시예들에서, 기판(302)은 예를 들어, 실리콘과 같은 반도체 기판일 수 있다. 워드-라인(304)은, 예를 들어, 텅스텐을 포함할 수 있다. 기판(302) 및 워드-라인(304)을 위한 다른 적절한 재료들이 다른 실시예들에서 사용될 수 있다.
일부 실시예들에서, 개별 PCM 소자(316A, 316B)들은 각각 전극들 사이에 배치되는 선택 디바이스(SD) 층(308) 및 상변화 재료(PM) 층(312)을 포함할 수 있다. 예를 들어, 도시된 실시예에서, 워드-라인(304) 상에 형성될 수 있는 하부 전극 층(306) 상에는 SD 층(308)이 배치될 수 있다. SD 층(308) 상에는 중간 전극 층(310)이 배치될 수 있다. 중간 전극 층(310)상에는 PM 층(312)이 배치될 수 있고, PM 층(312) 상에는 상부 전극 층(314)이 배치될 수 있다. 개별 PCM 소자(316A, 316B)들은 예를 들어, SD 층(308) 및 PM 층(312)의 칼코게나이드 재료와 전극(306, 310, 314)들의 재료 사이에 확산 배리어 층들을 포함하여, 다양한 실시예들에 따라, 다른 개입하는 재료들 및/또는 층들을 포함할 수 있다. 다른 실시예들에서, 층들의 스택은 다른 구성으로 배치될 수 있다. 예를 들어, 일 실시예에서, 하부 전극 층(306)상에는 PM 층(312)이 배치될 수 있고, PM 층(312)상에는 중간 전극 층(310)이 배치될 수 있고, SD 층(308)은 중간 전극 층(310)상에 배치될 수 있고, SD 층(308)상에는 상부 전극 층이 배치될 수 있다. 즉, 도시된 구성에서는, PM 층(312)과 SD 층(308)이 전환될 수 있다.
다양한 실시예들에 따르면, 개별 PCM 소자(316A)의 층(306, 308, 310, 312, 314)들 중 하나 이상은 누설을 감소시키기 위해 불순물(333)로 도핑될 수 있다. 일부 실시예들에서, 더미 셀들의 셀 누설을 감소시키기 위해서 PM 층(312)이 불순물(333)로 도핑될 수 있다. PM 층(312)에서 주입 종(species)(예를 들어, 불순물(333))은 또한, 열 처리 중에 계면에서 PM 소자 확산을 감소시킬 수 있어, PM 재료 분리가 억제될 수 있고, 전체 셀 성능에 대한 비트 에러율(BER)이 개선될 수 있다. 일부 실시예들에서, 주입 공정을 위해 빔 라인 주입 및/또는 플라즈마 주입 기술들 중 어느 하나 또는 둘 다를 사용할 수 있다.
일반적으로, 하나 이상의 층(306, 308, 310, 312, 314)들을 향한 불순물(333)의 주입 방향은, 도 4의 화살표들(440)로 표시된 방향으로 될 수 있고, 즉 기판(302)의 표면(S)에 실질적으로 수직이고, 빔 라인 주입 공정을 위해 (예를 들어, 화살표들(440)로 표시된 방향에 대하여) 예를 들어, - 89° 내지 +89°의 임의의 주입 각도와 같은 다른 방향들을 포함할 수 있다. 하나 이상의 층(306, 308, 310, 312, 314)들에서 불순물(333)의 농도 프로파일은, 도 4와 관련하여 추가로 기술한 바와 같은 불순물의 종, 에너지, 및 도즈에 의존할 수 있다.
일부 실시예들에서, SD 층(308)은 불순물(333)로 도핑될 수 있다. 실험에서, SD 층(308)을 주입함으로써 더미 셀에서 최대 40%의 수직 누설 감소가 획득될 수 있다는 것이 발견되었다. 일부 실시예들에서, SD 층(308)에서의 불순물(333)의 농도 프로파일은, 다른 층(306, 310, 312, 314)들에서의 불순물(333)의 농도보다 클 수 있다. 이러한 실시예들에서, 층(310, 312 및 314)들은 제로보다 큰 농도의 불순물(333)을 가질 수 있는데, 그 이유는 SD 층(308)의 주입 중에 불순물(333)이 이들 층(310, 312 및 314)을 통과하고 이들 층에 임베딩될 수 있기 때문이다.
일부 실시예들에서, 도시된 것보다 더 많거나 더 적은 층(306, 308, 310, 312, 및 314)들이 불순물(333)로 도핑될 수 있다. 예를 들어, 일부 실시예들에서, 하부 전극 층(306)은 불순물(333)로 도핑될 수 있다. 다른 실시예들에서, 층(310, 312 및 314)들만이 불순물(333)로 도핑될 수 있다. 다른 실시예들에서, 층(312 및 314)들만이 불순물로 도핑될 수 있다.
다양한 실시예들에 따르면, 매우 다양한 적절한 불순물들이 PCM 디바이스(300)의 개별 PCM 소자(316A)를 도핑하는데 사용될 수 있고, 빔 라인 주입 및 플라즈마 주입 기술 모두가 주입 공정을 위해 사용될 수 있다. 일부 실시예들에서, 불순물(333)은 비소(As), 게르마늄(Ge), 산소(O), 실리콘(Si), 탄소(C), 붕소(B), 아르곤(Ar), 인(P), 수소(H), 불소(F), 셀레늄(Se), 인듐(In) 및 질소(N) 중 하나 이상을 포함할 수 있다. 일부 실시예들에서, 층(306, 308, 310, 312 및/또는 314)들이 동일한 불순물(333)로 도핑될 수 있다. 다른 실시예들에서, 층(306, 308, 310, 312, 및/또는 314)들이 상이한 불순물(예를 들어, 상이한 화학적 조성을 가짐)들로 도핑될 수 있다. 층(306, 308, 310, 312 및/또는 314)들은 다른 실시예들에서 다른 적절한 불순물들로 도핑될 수 있다.
다양한 실시예들에 따르면, 전극 층(306, 310 및 314)들은 탄소(C)로 구성될 수 있다. 전극 층(306, 310 및 314)들은 저항률, 평활도 및 C-본딩(sp2 또는 sp3)을 위해 주입에 의해서뿐만 아니라, 물리적 기상 퇴적(PVD) 공정에 의해서도 조정될 수 있다. 일부 실시예들에서, 전극 층(306, 310 및/또는 314)들은, 예를 들어, 탄소(C), 탄소 질화물(CxNy); n-도핑된 폴리실리콘 및 p-도핑된 폴리실리콘; Al, Cu, Ni, Cr, Co, Ru, Rh, Pd, Ag, Pt, Au, Ir, Ta, 및 W을 포함하는 금속들; TiN, TaN, WN, 및 TaCN을 포함하는 도전성 금속 질화물; 탄탈륨 규화물, 텅스텐 규화물, 니켈 규화물, 코발트 규화물 및 티타늄 규화물을 포함하는 도전성 금속 규화물; TiSiN 및 WSiN을 포함하는 도전성 금속 규화 질화물; TiCN 및 WCN을 포함하는 도전성 금속 카바이드 질화물; 및 RuO2을 포함하는 도전성 금속 산화물과 같은, 1 밀리옴·센티미터(mOhm·cm) 내지 100 mOhm·cm 범위인 저항성을 갖는 하나 이상의 금속 또는 반도전성 재료로 구성될 수 있다.
다양한 실시예들에 따르면, PM 층(312)은 게르마늄, 안티몬, 텔루륨, 실리콘, 인듐, 셀레늄, 황, 질소 및 탄소 중 2개 이상의 원소를 포함하는 합금과 같이, 전류에 의해 생성되는 열의 인가를 통해 결정 상태와 비결정 상태 사이에서 전환될 수 있는 칼코게나이드 유리와 같은 상변화 재료로 구성될 수 있다.
다양한 실시예들에 따르면, SD 층(308)은 저장 소자(예를 들어, PM 층(312))에 대해 설명한 칼코게나이드 합금계들 중 임의의 하나를 포함하는 조성을 갖는 칼코게나이드 합금들에 기초한 P-N 다이오드, MIEC(Mixed Ionic Electronic Conduction) 디바이스 또는 OTS(Ovonic Threshold Switch)를 포함할 수 있고, 추가로, 결정화를 억제할 수 있는 소자를 추가로 포함할 수 있다. 층(306, 308, 310, 312 및 314)들은, 다른 실시예들에서 다른 적절한 특성을 갖는 다른 적절한 재료들로 구성될 수 있다.
PCM 디바이스(300)는, 볼 수 있는 바와 같이, 개별 PCM 소자(316)들의 층들의 스택의 표면 상에 등각으로 퇴적된 유전체 라이너(318)를 추가로 포함할 수 있다. 유전체 충전 재료(320)는 임의의 적절한 기법을 이용하여 유전체 라이너(318) 상에 퇴적되어 개별 PCM 소자(316)들 사이의 영역을 채울 수 있다. 일부 실시예들에서, 유전체 라이너(318)는 실리콘 질화물(Si3N4 또는 일반적으로 SixNy, 여기서, x 및 y는 임의의 적절한 상대량을 나타냄)로 구성될 수 있고, 유전체 충전 재료(320)는 실리콘 산화물(SiO2)로 구성될 수 있다. 유전체 라이너(318) 및 유전체 충전 재료(320)는 다른 실시예들에서 다른 적절한 재료들로 구성될 수 있다.
PCM 디바이스(300)는, 볼 수 있는 바와 같이, 개별 PCM 소자(316)들과 결합된 비트-라인(324)을 추가로 포함할 수 있다. 일부 실시예들에서, 비트-라인(324)은 상부 전극(314)과 전기적으로 및/또는 직접 결합될 수 있다. 비트-라인 금속(324)은 예를 들어, 텅스텐을 포함하여 임의의 적절한 금속으로 구성될 수 있고, 임의의 적절한 기법을 이용하여 퇴적될 수 있다.
일부 실시예들에서, PCM 디바이스(300)는 약 30 마이크론 내지 약 50 마이크론의 폭을 갖고, 및/또는 2개의 트랜지스터(2T) 디코딩 방식을 포함하는 비트-라인 소켓을 나타낼 수 있다.
도 4는, 일부 실시예들에 따른, 불순물(333)로 선택적으로 도핑된(예를 들어, 화살표들(440)로 표시됨) PCM 디바이스(400)의 층(306, 308, 310, 312 및 314)들의 스택의 측 단면도를 개략적으로 예시한다. 층(306, 308, 310, 312 및 314)들의 퇴적 후이면서 층(306, 308, 310, 312 및 314)들의 스택 및 워드-라인(304)의 패터닝 이전의 PCM 디바이스(400)가 도시될 수 있다.
일부 실시예들에서, 층(306, 308, 310, 312 및 314)들의 스택의 각각의 층은 층(306, 308, 310, 312 및 314)의 스택을 형성하도록 순차적으로 퇴적될 수 있다. 주입 막(330)은 (예를 들어, 주입 장비의 환경 내로 층(306, 308, 310, 312 및 314)들의 스택의 재료들의 스퍼터링을 방지하기 위한) 금속 오염 제어를 제공하기 위해 층들의 스택 상에 퇴적될 수 있다. 일부 실시예들에서, 주입 막(330)은 40 옹스트롬 내지 100 옹스트롬 범위인 두께를 갖는 실리콘 산화물(예를 들어, SiO2) 막을 포함할 수 있다. 주입 막(330)은 다른 실시예들에서 다른 적절한 재료들로 구성되거나 다른 두께를 가질 수 있다. 주입 후에, 주입 막(330)은 예를 들어 에칭 공정을 포함하는 임의의 적절한 기법을 이용하여 제거될 수 있다.
일부 실시예들에서, 마스크 층(332)은 층(306, 308, 310, 312 및 314)들의 스택 상에 퇴적 및 패터닝될 수 있어, 패터닝된 마스크 층(332)이 활성 셀들(예를 들어, 도 3의 개별 PCM 소자(316B))이 형성될 영역(326)을 보호하도록 구성된다. 개구는 더미 셀들(예를 들어, 도 3의 개별 PCM 소자(316A))이 형성될 영역(328) 위의 마스크 층(332)에서 패터닝될 수 있다. 마스크 층(332)은, 예를 들어 실리콘 산화물과 같은 하드 마스크 재료, 또는 예를 들어 포토레지스트와 같은 감광성 재료를 포함하는 임의의 적절한 재료를 포함할 수 있다. 주입 후에, 마스크 층(332)은, 예를 들어 에칭 공정을 포함하여 임의의 적절한 기법을 이용하여 제거될 수 있다.
영역(328) 내의 층(306, 308, 310, 312 및 314)들의 스택 중 하나 이상의 층은, 주입 공정을 이용하여 불순물(333)로 도핑될 수 있다. 예를 들어, 일부 실시예들에서, 불순물(333)의 주입은 SD 층(308)을 타겟하여(예를 들어, PM 층(312)과 같은 다른 층들보다 SD 층(308)에 더 높은 농도의 불순물(333)을 제공하도록) 조정될 수 있다. 일부 실시예들에서, SD 층(308)에서의 불순물(333)의 농도(34)는 PM 층(312) 및/또는 상부 전극 층(314) 및 중간 전극 층(310)에서의 불순물(333)의 농도(33)보다 클 수 있다. 주입을 조정하는 것은, 층들의 스택을 통해 다양한 불순물들의 도즈, 에너지 및 종을 특징화하고, 주입을 위한 도즈, 에너지 및/또는 종을 결정하기 위해 각각의 층의 불순물의 농도를 측정하는 것을 포함할 수 있다.
측정은, 예를 들어 2 차 이온 질량 분광법(SIMS) 또는 에너지-분산 X-선 분광법(EDS)에 의해 수행될 수 있다. 빔 라인 주입 및 플라즈마 주입 기술 모두가 주입 공정에 사용될 수 있다. 불순물(333)은, 다양한 실시예들에 따라, 비소(As), 게르마늄(Ge), 산소(O), 실리콘(Si), 탄소(C), 붕소(B), 아르곤(Ar), 인(P), 수소(H), 불소(F), 셀레늄(Se), 인듐(In) 및 질소(N) 중 하나 이상을 포함할 수 있다. 일부 실시예들에 따르면, 주입 도즈는 1E14 내지 1E17 원자/cm2 일 수 있고, 및/또는 주입 에너지는 500eV 내지 80keV 일 수 있다. 일부 실시예들에서, 불순물(333)은 Si 또는 C를 포함할 수 있다. 다른 적절한 불순물 및 도즈/에너지가 다른 실시예들에서 사용될 수 있다.
다른 실시예들에서, 불순물(333)의 주입은 PCM 디바이스(400)의 다른 제조 단계 중에 수행될 수 있다. 예를 들어, 일부 실시예들에서, 불순물(333)은, SD 층(308)을 퇴적한 후이면서 중간 전극 층(310)을 퇴적하기 전에 더미 셀들이 (예를 들어, SD 층(308) 상의 마스크 층(332)을 사용하여) 형성될 영역에 주입될 수 있다. 다른 실시예들에서, 불순물(333)은, 층(306, 308, 310, 312 및 314)들의 스택 중 또 다른 층을 퇴적한 후이면서 상부 전극 층(314)을 퇴적하기 전에 주입될 수 있다. 다른 실시예들에서, 불순물(333)은, 도 3에서 유전체 재료(318 및 320)가 배치되는 트렌치들을 형성하기 위해, 층(306, 308, 310, 312 및 314)들의 스택을 패터닝한 후이면서 유전체 재료(318 및 320)를 퇴적하기 전에 주입될 수 있다. 다른 실시예들에서, 불순물(333)은 셀들의 어레이(예를 들어, 개별 PCM 소자(316A, 316B)들)를 형성한 후이면서 비트-라인(324)을 퇴적하기 전에 주입될 수 있다.
도 5는 일부 실시예들에 따른, 활성 셀(516B)들 및 더미 셀(516A)들을 포함하는 PCM 디바이스의 셀들의 어레이를 개략적으로 예시한다. 어레이는, 일부 실시예들에서 단일 타일(500)을 나타낼 수 있다. 타일(500)은 타겟 셀의 선택 동작 중에 개별 유닛으로서 취급될 수 있다. 즉, 일부 실시예들에서, 타일(500)은 어레이 내의 타겟 셀(예를 들어, 비트)을 선택하도록 바이어스되는 셀들의 어레이 유닛일 수 있다. 도시된 실시예에서, 타일(500)은 4 개의 워드-라인(504) 및 4 개의 비트-라인(524)(4 WL X 4 BL)의 교차 지점에 배치된 셀들(예를 들어, 활성 셀(516B)들 및 더미 셀(516A)들)을 포함하지만; 다른 적절한 타일 크기가 다른 실시예들에서 이용될 수 있다.
다양한 실시예들에 따르면, 더미 셀(516A)(예를 들어, 영역(555) 내에 있음)들은, 볼 수 있는 바와 같이 타일(500)의 에지에 배치될 수 있다. 활성 셀(516B)들은 워드-라인(504) 및 비트-라인(524)을 통해 더미 셀들(518A)과 전기적으로 결합될 수 있고, 선택 또는 다른 동작 중에 유사하게 바이어스될 수 있다. 일부 실시예들에서, 더미 셀(516A)들은 본 명세서에 설명된 바와 같이 누설을 감소시키기 위해 불순물로 도핑될 수 있고, 활성 셀(516B)들은 불순물로 도핑되지 않을 수 있다. 더미 셀(516A)들은 도 3의 개별 PCM 소자(316A)와 관련하여 설명한 실시예들과 부합할 수 있고, 활성 셀(516B)들은 도 3의 개별 PCM 소자(316B)와 관련하여 설명한 실시예들과 부합할 수 있다.
도 6은 일부 실시예들에 따른, PCM 디바이스(예를 들어, 도 3의 PCM 디바이스(300))를 제조하는 방법(600)의 흐름도이다. 방법(600)은 도 1 내지 도 5와 관련하여 설명한 실시예들과 부합할 수 있고, 그 반대일 수도 있다.
602에서, 방법(600)은 상변화 메모리(PCM) 디바이스(예를 들어, 도 4의 PCM 디바이스(400))의 층들의 스택(예를 들어, 도 4의 층들(306, 308, 310, 312 및/또는 314)의 스택)을 형성하는 단계를 포함할 수 있다. 다양한 실시예들에 따라, 임의의 적절한 퇴적 기법을 이용하여, 이 워드-라인 금속 층(예를 들어, 도 3의 워드 라인(304)) 상에 하부 전극 층(예를 들어, 하부 전극 층(306))을 퇴적하고, 하부 전극 층 상에 선택 디바이스 층(예를 들어, 도 3의 SD 층(308))을 퇴적하고, 선택 디바이스 층 상에 중간 전극 층(예를 들어, 도 3의 중간 전극 층(310))을 퇴적하고, 중간 전극 층 상에 상변화 재료 층(예를 들어, 도 3의 PM 층(312))을 퇴적하고, 및/또는 상변화 재료 층 상에 상부 전극 층(예를 들어, 도 3의 상부 전극 층(314))을 퇴적함으로써, 층들의 스택이 형성될 수 있다.
604에서, 방법(600)은 더미 셀들의 셀 누설을 감소시키기 위해 더미 셀들(예를 들어, 도 3의 개별 PCM 소자(318A))에 대응하는 영역(예를 들어, 도 4의 영역(328) 또는 도 5의 영역(555))에서 불순물(예를 들어, 도 4의 불순물(333))로 층들의 스택을 도핑하는 단계(예를 들어, 도 4의 화살표들(440)로 표시됨)를 포함할 수 있다. 일부 실시예들에서, 활성 셀들(예를 들어, 활성 셀(516B)들)의 영역(예를 들어, 도 4의 영역(326))은 패터닝된 마스크 층(예를 들어, 도 4의 마스크 층(332))에 의해 보호될 수 있어, 층들의 스택의 도핑 중에 활성 셀들이 불순물로 도핑되지 않는다.
일부 실시예들에서, 층들의 스택을 도핑하는 단계는 상변화 재료 층을 도핑하는 단계를 포함한다. 다른 실시예들에서, 도핑은 예를 들어, 선택 디바이스 층을 포함하는 층들의 스택의 다른 영역 내로 불순물을 도입하도록 구성될 수 있다. 예를 들어, 도핑은 선택 디바이스 층 및 상변화 재료 층을 포함하는 층들의 스택 상에 수행될 수 있고, 상변화 재료 층 및 선택 디바이스 층의 도핑은 불순물(예를 들면, 동일한 불순물)의 동일한 주입 공정 중에 동시에 수행될 수 있다. 일부 실시예들에서, 선택 디바이스 층을 도핑함으로써 상변화 재료 층에서의 불순물의 농도보다 더 높은 농도의 불순물을 선택 디바이스 층에 제공할 수 있다. 다른 실시예들을 위해, 층들의 스택은, 일부 실시예들에서 선택 디바이스 층이 도핑될 때 하부 전극 층 상에 선택 디바이스 층만을 포함할 수 있다. 층들의 스택의 다른 구성은 본 명세서에 설명된 바와 같은 불순물로 도핑되는 것일 수 있다.
다양한 동작들은 청구된 발명 대상을 이해하는데 있어서 가장 도움이 되는 방식으로 다수의 별개의 동작으로서 차례로 설명된다. 그러나, 설명의 순서는 이러한 동작들이 반드시 순서에 의존한다는 것을 의미하는 것으로 해석되지 않아야 한다. 특히, 이러한 동작들은 제시된 순서로 수행되지 않을 수 있다. 설명한 동작들은 설명한 실시예와는 상이한 순서로 수행될 수 있다. 다양한 추가적인 동작들이 수행될 수 있고, 및/또는 설명한 동작들은 추가적인 실시예들에서 생략될 수도 있다.
본 개시내용의 실시예들은 원하는 대로 구성하기 위해 임의의 적절한 하드웨어 및/또는 소프트웨어를 이용하여 시스템 내에 구현될 수 있다. 도 7는 본 명세서에 설명된 다양한 실시예들에 따른 PCM 디바이스(예를 들어, 도 3의 PCM 디바이스(300))를 포함하는 예시적인 시스템(예를 들어, 도 7의 컴퓨팅 디바이스(700))을 개략적으로 예시한다. 컴퓨팅 디바이스(700)는 마더보드(702)와 같은 보드를 (예를 들어, 하우징(709) 내에) 하우징할 수 있다. 마더보드(702)는 프로세서(704) 및 하나 이상의 통신 칩(706)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(704)는 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수 있다. 일부 구현들에서, 하나 이상의 통신 칩(706)이 또한 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수 있다. 추가의 구현들에서, 통신 칩(706)은 프로세서(704)의 일부일 수 있다.
그 응용들에 따라, 컴퓨팅 디바이스(700)는, 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수도 있고 결합되지 않을 수도 있는 다른 컴포넌트들을 포함할 수 있다. 이러한 다른 컴포넌트들은, 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, PCM(708) 또는 ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거 카운터(Geiger counter), 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예를 들어, 하드 디스크 드라이브, 콤팩트 디스크(CD), DVD(digital versatile disk) 등)을 포함할 수 있지만, 이에 제한되지 않는다.
다양한 실시예들에 따르면, PCM(708)은 본 명세서에 설명된 실시예들과 부합할 수 있다. 예를 들어, PCM(708)은 본 명세서에 설명된 바와 같이 PCM 디바이스(예를 들어, 도 3의 PCM 디바이스(300))를 포함할 수 있다.
통신 칩(706)은 컴퓨팅 디바이스(700)로, 그리고 컴퓨팅 디바이스로부터 데이터를 전송하기 위한 무선 통신을 가능하게 할 수 있다. 용어 "무선" 및 그 파생어는, 비고체 매체를 통한 변조된 전자기 방사의 이용을 통하여 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기법들, 통신 채널들 등을 설명하는데 이용될 수 있다. 이 용어는, 일부 실시예에서는 그렇지 않을 수도 있지만, 관련 디바이스들이 어떤 와이어도 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩(706)은, Wi-Fi(IEEE 802.11 계열)를 포함하는 전기 전자 기술자 협회(Institute for Electrical and Electronic Engineers, IEEE) 표준들, IEEE 802.16 표준들(예를 들어, IEEE 802.16-2005 개정), 임의의 개정들, 업데이트들 및/또는 정정들과 함께 하는 롱 텀 에볼루션(Long-Term Evolution, LTE) 프로젝트(예를 들어, 진보된 LTE 프로젝트, 울트라 모바일 광대역(ultra mobile broadband, UMB) 프로젝트("3GPP2"라고도 지칭됨) 등)을 포함하지만, 이에 한정되지 않는, 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환 BWA 네트워크들은 일반적으로, IEEE 802.16 표준들에 대한 적합성 및 상호 동작성 평가들을 통과한 제품들을 위한 인증 마크인 Worldwide Interoperability for Microwave Access를 의미하는 약어인 WiMAX 네트워크라고도 지칭한다. 통신 칩(706)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA) 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(706)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network) 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(706)은 코드 분할 다중 액세스(CDMA), 시분할 다중 액세스(TDMA), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 그들의 파생어들뿐만 아니라, 3G, 4G, 5G 및 그 이상의 것으로서 지시되는 임의의 다른 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(706)은 다른 실시예들에서는 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(700)는 복수의 통신 칩(706)을 포함할 수 있다. 예를 들어, 제1 통신 칩(706)은 Wi-Fi 및 Bluetooth와 같은 단거리 무선 통신에 전용될 수 있으며, 제2 통신 칩(706)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO 등과 같은 장거리 무선 통신에 전용될 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(700)는 모바일 컴퓨팅 디바이스, 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 뮤직 플레이어 또는 디지털 비디오 레코더일 수 있다. 추가의 구현들에서, 컴퓨팅 디바이스(700)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
예들
다양한 실시예들에 따르면, 본 개시내용은 장치를 설명한다.
장치의 예 1은 복수의 상변화 메모리(PCM) 소자를 포함할 수 있고, 여기서 상기 복수의 PCM 소자의 개별 PCM 소자들은, 하부 전극 층, 상기 하부 전극 층 상에 배치되는 선택 디바이스 층, 상기 선택 디바이스 층 상에 배치되는 중간 전극 층, 상기 중간 전극 층 상에 배치되는 상변화 재료 층, 및 상기 상변화 재료 층 상에 배치되는 상부 전극 층을 포함하는 더미 셀들이고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑된다. 예 2는 청구항 1의 장치를 포함할 수 있고, 여기서 상기 선택 디바이스 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑된다. 예 3은 청구항 2의 장치를 포함할 수 있고, 여기서 상기 선택 디바이스 층 및 상기 상변화 재료 층은 동일한 불순물로 도핑된다. 예 4는 청구항 3의 장치를 포함할 수 있고, 여기서 상기 선택 디바이스 층은 상기 상변화 재료 층보다 더 높은 농도의 불순물을 갖는다. 예 5는 청구항 1 내지 4 중 어느 하나의 장치를 포함할 수 있고, 여기서 상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고, 상기 불순물은, 비소(As), 게르마늄(Ge), 산소(O), 실리콘(Si), 탄소(C), 붕소(B), 및 질소(N)로 이루어지는 그룹으로부터 선택된다. 예 6은 청구항 5의 장치를 포함할 수 있고, 여기서 상기 불순물은 Si, C, 또는 Ge이다. 예 7은 청구항 6의 장치를 포함할 수 있고, 여기서 상기 불순물은 Si이다. 예 8은 청구항 1 내지 4 중 어느 하나의 장치를 포함할 수 있고, 셀들의 어레이를 포함하는 셀들의 타일을 추가로 포함하고, 여기서 상기 더미 셀들은 상기 타일의 에지에 배치된다. 예 9는 청구항 8의 장치를 포함할 수 있고, 셀들의 상기 타일의 활성 셀들은 상기 더미 셀들과 전기적으로 결합되고 상기 불순물로 도핑되지 않는다.
다양한 실시예들에 따르면, 본 개시내용은 방법을 설명한다.
방법의 예 10은 워드-라인 금속 층 상에 하부 전극 층을 퇴적하고, 상기 하부 전극 층 상에 선택 디바이스 층을 퇴적하고, 상기 선택 디바이스 층 상에 중간 전극 층을 퇴적하고, 상기 중간 전극 층 상에 상변화 재료 층을 퇴적하고, 더미 셀들의 셀 누설을 감소시키기 위해 상기 더미 셀들에 대응하는 상기 층들의 스택의 영역에서 상기 상변화 재료 층을 불순물로 도핑함으로써, 상변화 메모리(PCM) 디바이스의 층들의 스택을 형성하는 단계를 포함할 수 있다. 예 11은 청구항 10의 방법을 포함할 수 있고, 상기 더미 셀들의 셀 누설을 감소시키기 위해 상기 선택 디바이스 층을 불순물로 도핑하는 단계를 추가로 포함한다. 예 12는 청구항 11의 방법을 포함할 수 있고, 여기서 상기 선택 디바이스 층 및 상기 상변화 재료 층은 동일한 주입 공정 중에 동일한 불순물로 도핑된다. 예 13은 청구항 12의 방법을 포함할 수 있고, 여기서 상기 선택 디바이스 층을 도핑하는 단계는 상기 상변화 재료 층에서의 상기 불순물의 농도보다 더 높은 농도의 상기 불순물을 선택 디바이스 층에 제공한다. 예 14는 청구항 10 내지 13의 방법을 포함할 수 있고, 여기서 상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고, 상기 불순물은 비소(As), 게르마늄(Ge), 산소(O), 실리콘(Si), 탄소(C), 붕소(B), 및 질소(N)로 이루어지는 그룹으로부터 선택된다. 예 15는 청구항 14의 방법을 포함할 수 있고, 여기서 상기 불순물은 Si이다. 예 16은 청구항 10 내지 13의 방법을 포함할 수 있고, 여기서 상기 더미 셀들은 셀들의 어레이를 포함하는 셀들의 타일의 에지에 배치된다. 예 17은 청구항 16의 방법을 포함할 수 있고, 여기서 셀들의 상기 타일의 활성 셀들의 영역은 패터닝된 마스크 층에 의해 보호되어, 상기 상변화 재료 층의 도핑 중에 상기 활성 셀들이 상기 불순물로 도핑되지 않는다. 다양한 실시예들에 따르면, 본 개시내용은 시스템을 설명한다. 시스템의 예 18은 회로 보드, 및 상기 회로 보드에 결합된 다이를 포함할 수 있고, 상기 다이는 복수의 상변화 메모리(PCM) 소자를 포함할 수 있고, 여기서 상기 복수의 PCM 소자의 개별 PCM 소자들은, 하부 전극 층, 상기 하부 전극 층 상에 배치되는 선택 디바이스 층, 상기 선택 디바이스 층 상에 배치되는 중간 전극 층, 상기 중간 전극 층 상에 배치되는 상변화 재료 층, 및 상기 상변화 재료 층 상에 배치되는 상부 전극 층을 포함하는 더미 셀들이고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑된다. 예 19는 청구항 18의 시스템을 포함할 수 있고, 여기서 상기 선택 디바이스 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑된다. 예 20은 청구항 19의 시스템을 포함할 수 있고, 여기서 상기 선택 디바이스 층은 상기 상변화 재료 층보다 더 높은 농도의 불순물을 갖는다. 예 21은 청구항 18 내지 20 중 어느 하나의 시스템을 포함할 수 있고, 여기서 상기 시스템은, 상기 회로 보드와 결합되는 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거 계수기, 가속도계, 자이로스코프, 스피커 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스이다.
다양한 실시예들이 접속사 형태 (및) 그 이상으로 설명되는 실시예들(예를 들어, "및"은 "및/또는"일 수도 있음)의 대안적 (또는) 구현들을 포함하는 상술한 실시예들의 임의의 적절한 조합을 포함할 수 있다.
또한, 일부 실시예들은, 실행될 때 상술한 실시예들 중 임의의 것의 액션들을 초래하는, 명령어들을 저장하고 있는 하나 이상의 제조 물품(예를 들어, 비일시적 컴퓨터 판독가능 매체)을 포함할 수 있다.
또한, 일부 실시예들은 상술한 실시예들의 다양한 동작들을 수행하는 임의의 적절한 수단을 갖는 장치들 또는 시스템들을 포함할 수 있다.
요약서에 설명되는 것을 포함하여, 예시한 구현들의 이상의 설명은, 하나도 빠뜨리는 것 없이 철저한 것으로 의도되거나, 또는 본 개시내용의 실시예들을 개시된 정확한 형태로 제한하고자 의도된 것이 아니다. 예시적 목적을 위해 특정 구현들 및 예들이 본 명세서에 설명되었지만, 관련 기술분야의 통상의 기술자들이 인식할 수 있듯이, 본 개시내용의 범위 내에서 다양한 등가의 수정들이 가능하다.
이러한 수정들은 이상의 상세한 설명을 고려하여 본 개시내용의 실시예들에 대해 이루어질 수 있다. 다음의 청구항들에 사용되는 용어들은 본 개시내용의 다양한 실시예들을 명세서 및 청구항들에 개시되는 특정 구현들로 제한하는 것으로 해석해서는 안 된다. 오히려, 그 범위는 전적으로 다음의 청구항들에 의해 결정되어야 하며, 이는 청구항 해석의 확립된 원칙들에 따라 해석되어야 한다.

Claims (26)

  1. 복수의 상변화 메모리(PCM) 소자를 포함하고, 상기 복수의 PCM 소자는 더미 셀들, 및 상기 더미 셀들과 전기적으로 결합된 활성 셀들을 포함하고, 상기 더미 셀들은,
    하부 전극 층;
    상기 하부 전극 층 상에 배치되는 선택 디바이스 층;
    상기 선택 디바이스 층 상에 배치되는 중간 전극 층;
    상기 중간 전극 층 상에 배치되는 상변화 재료 층; 및
    상기 상변화 재료 층 상에 배치되는 상부 전극 층
    을 포함하고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고, 상기 활성 셀들은 불순물로 도핑되지 않는, 장치.
  2. 제1항에 있어서,
    상기 선택 디바이스 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되는, 장치.
  3. 제2항에 있어서,
    상기 선택 디바이스 층 및 상기 상변화 재료 층은 동일한 불순물로 도핑되는, 장치.
  4. 제3항에 있어서,
    상기 선택 디바이스 층은 상기 상변화 재료 층보다 더 높은 농도의 불순물을 갖는, 장치.
  5. 복수의 상변화 메모리(PCM) 소자를 포함하고, 상기 복수의 PCM 소자의 개별 PCM 소자들은,
    하부 전극 층;
    상기 하부 전극 층 상에 배치되는 선택 디바이스 층;
    상기 선택 디바이스 층 상에 배치되는 중간 전극 층;
    상기 중간 전극 층 상에 배치되는 상변화 재료 층; 및
    상기 상변화 재료 층 상에 배치되는 상부 전극 층
    을 포함하는 더미 셀들이고,
    상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고,
    상기 선택 디바이스 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고, 상기 선택 디바이스 층은 상기 상변화 재료 층보다 더 높은 농도의 상기 불순물을 갖는, 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고,
    상기 불순물은, 비소(As), 게르마늄(Ge), 산소(O), 실리콘(Si), 탄소(C), 붕소(B) 및 질소(N)로 이루어지는 그룹으로부터 선택되는, 장치.
  7. 제6항에 있어서,
    상기 불순물은 실리콘(Si), 탄소(C), 또는 게르마늄(Ge)인, 장치.
  8. 제7항에 있어서,
    상기 불순물은 실리콘(Si)인, 장치.
  9. 복수의 상변화 메모리(PCM) 소자를 포함하고, 상기 복수의 PCM 소자의 개별 PCM 소자들은,
    하부 전극 층;
    상기 하부 전극 층 상에 배치되는 선택 디바이스 층;
    상기 선택 디바이스 층 상에 배치되는 중간 전극 층;
    상기 중간 전극 층 상에 배치되는 상변화 재료 층; 및
    상기 상변화 재료 층 상에 배치되는 상부 전극 층
    을 포함하는 더미 셀들이고,
    상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고,
    상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고, 상기 불순물은 Si인, 장치.
  10. 제1항 내지 제5항 중 어느 한 항에 있어서,
    셀들의 어레이를 포함하는 셀들의 타일을 추가로 포함하고, 상기 더미 셀들은 상기 타일의 에지에 배치되는, 장치.
  11. 복수의 상변화 메모리(PCM) 소자를 포함하는 PCM 디바이스의 층들의 스택을 형성하는 단계를 포함하고, 상기 복수의 PCM 소자는 더미 셀들 및 상기 더미 셀들과 전기적으로 결합된 활성 셀들을 포함하고, 상기 형성하는 단계는,
    워드-라인 금속 층 상에 하부 전극 층을 퇴적하는 단계;
    상기 하부 전극 층 상에 선택 디바이스 층을 퇴적하는 단계;
    상기 선택 디바이스 층 상에 중간 전극 층을 퇴적하는 단계;
    상기 중간 전극 층 상에 상변화 재료 층을 퇴적하는 단계; 및
    더미 셀들의 셀 누설을 감소시키기 위해 상기 더미 셀들에 대응하는 층들의 스택의 영역에서 상기 상변화 재료 층을 불순물로 도핑하는 단계
    를 포함하고, 상기 활성 셀들은 불순물로 도핑되지 않는, 방법.
  12. 제11항에 있어서,
    상기 더미 셀들의 셀 누설을 감소시키기 위해 상기 선택 디바이스 층을 불순물로 도핑하는 단계를 추가로 포함하는, 방법.
  13. 제12항에 있어서,
    상기 선택 디바이스 층 및 상기 상변화 재료 층은 동일한 주입 공정 중에 동일한 불순물로 도핑되는, 방법.
  14. 제13항에 있어서,
    상기 선택 디바이스 층을 도핑하는 단계는 상기 상변화 재료 층에서의 상기 불순물의 농도보다 더 높은 농도의 불순물을 상기 선택 디바이스 층에 제공하는, 방법.
  15. 워드-라인 금속 층 상에 하부 전극 층을 퇴적하고;
    상기 하부 전극 층 상에 선택 디바이스 층을 퇴적하고;
    상기 선택 디바이스 층 상에 중간 전극 층을 퇴적하고;
    상기 중간 전극 층 상에 상변화 재료 층을 퇴적하고;
    더미 셀들의 셀 누설을 감소시키기 위해 상기 더미 셀들에 대응하는 층들의 스택의 영역에서 상기 상변화 재료 층을 불순물로 도핑함으로써,
    상변화 메모리(PCM) 디바이스의 층들의 상기 스택을 형성하는 단계를 포함하는 방법으로서, 상기 방법은,
    상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 상기 선택 디바이스 층을 도핑하는 단계를 추가로 포함하고, 상기 선택 디바이스 층을 도핑하는 단계는 상기 상변화 재료 층에서의 상기 불순물의 농도보다 더 높은 상기 선택 디바이스 층에서의 상기 불순물의 농도를 제공하는, 방법.
  16. 제11항 내지 제15항 중 어느 한 항에 있어서,
    상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고,
    상기 불순물은, 비소(As), 게르마늄(Ge), 산소(O), 실리콘(Si), 탄소(C), 붕소(B) 및 질소(N)로 이루어지는 그룹으로부터 선택되는, 방법.
  17. 제16항에 있어서,
    상기 불순물은 Si인, 방법.
  18. 워드-라인 금속 층 상에 하부 전극 층을 퇴적하고;
    상기 하부 전극 층 상에 선택 디바이스 층을 퇴적하고;
    상기 선택 디바이스 층 상에 중간 전극 층을 퇴적하고;
    상기 중간 전극 층 상에 상변화 재료 층을 퇴적하고;
    더미 셀들의 셀 누설을 감소시키기 위해 상기 더미 셀들에 대응하는 층들의 스택의 영역에서 상기 상변화 재료 층을 불순물로 도핑함으로써,
    상변화 메모리(PCM) 디바이스의 층들의 상기 스택을 형성하는 단계를 포함하고,
    상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고, 상기 불순물은 Si인, 방법.
  19. 제11항 내지 제15항, 및 제18항 중 어느 한 항에 있어서,
    상기 더미 셀들은 셀들의 어레이를 포함하는 셀들의 타일의 에지에 배치되는, 방법.
  20. 제19항에 있어서,
    셀들의 상기 타일의 활성 셀들의 영역은 패터닝된 마스크 층에 의해 보호되어, 상기 상변화 재료 층의 도핑 중에 상기 활성 셀들이 불순물로 도핑되지 않는, 방법.
  21. 시스템으로서,
    회로 보드; 및
    상기 회로 보드에 결합되는 다이를 포함하고, 상기 다이는,
    복수의 상변화 메모리(PCM) 소자를 포함하고, 상기 복수의 PCM 소자의 개별 PCM 소자들은 더미 셀들 및 상기 더미 셀들과 전기적으로 결합된 활성 셀들을 포함하고, 상기 더미 셀들은,
    하부 전극 층;
    상기 하부 전극 층 상에 배치되는 선택 디바이스 층;
    상기 선택 디바이스 층 상에 배치되는 중간 전극 층;
    상기 중간 전극 층 상에 배치되는 상변화 재료 층; 및
    상기 상변화 재료 층 상에 배치되는 상부 전극 층
    을 포함하고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고, 상기 활성 셀들은 상기 불순물로 도핑되지 않는, 시스템.
  22. 제21항에 있어서,
    상기 선택 디바이스 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되는, 시스템.
  23. 제22항에 있어서,
    상기 선택 디바이스 층은 상기 상변화 재료 층보다 더 높은 농도의 불순물을 갖는, 시스템.
  24. 시스템으로서,
    회로 보드; 및
    상기 회로 보드에 결합되는 다이를 포함하고, 상기 다이는,
    복수의 상변화 메모리(PCM) 소자를 포함하고, 상기 복수의 PCM 소자의 개별 PCM 소자들은 더미 셀들이고, 상기 더미 셀들은,
    하부 전극 층;
    상기 하부 전극 층 상에 배치되는 선택 디바이스 층;
    상기 선택 디바이스 층 상에 배치되는 중간 전극 층;
    상기 중간 전극 층 상에 배치되는 상변화 재료 층; 및
    상기 상변화 재료 층 상에 배치되는 상부 전극 층
    을 포함하고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고,
    상기 선택 디바이스 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고, 상기 선택 디바이스 층은 상기 상변화 재료 층보다 더 높은 농도의 불순물을 갖는, 시스템.
  25. 시스템으로서,
    회로 보드; 및
    상기 회로 보드에 결합되는 다이를 포함하고, 상기 다이는,
    복수의 상변화 메모리(PCM) 소자를 포함하고, 상기 복수의 PCM 소자의 개별 PCM 소자들은 더미 셀들이고, 상기 더미 셀들은,
    하부 전극 층;
    상기 하부 전극 층 상에 배치되는 선택 디바이스 층;
    상기 선택 디바이스 층 상에 배치되는 중간 전극 층;
    상기 중간 전극 층 상에 배치되는 상변화 재료 층; 및
    상기 상변화 재료 층 상에 배치되는 상부 전극 층
    을 포함하고, 상기 상변화 재료 층은 상기 더미 셀들의 셀 누설을 감소시키기 위해 불순물로 도핑되고,
    상기 상변화 재료 층 및 상기 선택 디바이스 층은 칼코게나이드 재료를 포함하고, 상기 불순물은 Si인, 시스템.
  26. 제21항 내지 제25항 중 어느 한 항에 있어서,
    상기 시스템은, 상기 회로 보드와 결합되는 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거 계수기, 가속도계, 자이로스코프, 스피커 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인, 시스템.
KR1020177013622A 2014-12-23 2015-11-20 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입 KR102439515B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/581,921 2014-12-23
US14/581,921 US9559146B2 (en) 2014-12-23 2014-12-23 Phase-change memory cell implant for dummy array leakage reduction
PCT/US2015/061974 WO2016105750A1 (en) 2014-12-23 2015-11-20 Phase-change memory cell implant for dummy array leakage reduction

Publications (2)

Publication Number Publication Date
KR20170097619A KR20170097619A (ko) 2017-08-28
KR102439515B1 true KR102439515B1 (ko) 2022-09-05

Family

ID=56130384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013622A KR102439515B1 (ko) 2014-12-23 2015-11-20 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입

Country Status (7)

Country Link
US (2) US9559146B2 (ko)
EP (1) EP3238283B1 (ko)
JP (1) JP6743008B2 (ko)
KR (1) KR102439515B1 (ko)
CN (1) CN107004693B (ko)
TW (1) TWI596661B (ko)
WO (1) WO2016105750A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559752B2 (en) * 2016-12-05 2020-02-11 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10008665B1 (en) 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US10825914B2 (en) * 2017-11-13 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device
US10957853B2 (en) 2018-09-18 2021-03-23 International Business Machines Corporation Modifying material parameters of a nanoscale device post-fabrication
KR20210047195A (ko) 2019-10-21 2021-04-29 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210061071A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 메모리 장치
KR20220037000A (ko) 2020-09-16 2022-03-24 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 장치
KR20220128111A (ko) 2021-03-12 2022-09-20 삼성전자주식회사 가변 저항 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007053229A (ja) * 2005-08-18 2007-03-01 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP2008078663A (ja) * 2006-09-20 2008-04-03 Samsung Electronics Co Ltd 互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム
JP2011066337A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP2014530491A (ja) * 2011-09-14 2014-11-17 インテル・コーポレーション 抵抗変化メモリ装置用電極

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085675A2 (en) * 2002-04-04 2003-10-16 Kabushiki Kaisha Toshiba Phase-change memory device
US7106096B2 (en) * 2004-11-11 2006-09-12 International Business Machines Corporation Circuit and method of controlling integrated circuit power consumption using phase change switches
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
KR100807230B1 (ko) * 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
KR100909754B1 (ko) 2008-01-30 2009-07-29 주식회사 하이닉스반도체 상 변화 메모리 장치
JP2008252112A (ja) * 2008-05-15 2008-10-16 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル
US8374019B2 (en) * 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
KR102022409B1 (ko) * 2013-03-13 2019-09-18 삼성전자주식회사 박막 형성 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR102126967B1 (ko) * 2013-10-11 2020-07-08 삼성전자주식회사 메모리 소자 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2007053229A (ja) * 2005-08-18 2007-03-01 Nec Electronics Corp 半導体記憶装置およびその製造方法
JP2008078663A (ja) * 2006-09-20 2008-04-03 Samsung Electronics Co Ltd 互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム
JP2011066337A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
JP2014530491A (ja) * 2011-09-14 2014-11-17 インテル・コーポレーション 抵抗変化メモリ装置用電極

Also Published As

Publication number Publication date
TWI596661B (zh) 2017-08-21
US9837604B2 (en) 2017-12-05
JP6743008B2 (ja) 2020-08-19
CN107004693B (zh) 2021-02-09
EP3238283A1 (en) 2017-11-01
TW201633382A (zh) 2016-09-16
WO2016105750A1 (en) 2016-06-30
JP2018503972A (ja) 2018-02-08
KR20170097619A (ko) 2017-08-28
CN107004693A (zh) 2017-08-01
US20160181324A1 (en) 2016-06-23
US20170125671A1 (en) 2017-05-04
EP3238283B1 (en) 2020-05-06
EP3238283A4 (en) 2018-08-22
US9559146B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
KR102439515B1 (ko) 더미 어레이 누설 감소를 위한 상변화 메모리 셀 주입
KR102432053B1 (ko) 상변화 메모리 소자들을 위한 배리어 막 기법들 및 구성들
CN107112345B (zh) 增加相变存储器元件的电热隔离的电极配置
KR101820740B1 (ko) Pcm 디바이스를 제조하는 방법
US10629652B2 (en) Dual-layer dielectric in memory device
KR20210142526A (ko) 인 도펀트 농도가 높은 소스 또는 드레인 구조물
US10861867B2 (en) Memory device with reduced capacitance

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant