CN107004693B - 用于虚设阵列泄漏减少的相变存储器单元注入 - Google Patents

用于虚设阵列泄漏减少的相变存储器单元注入 Download PDF

Info

Publication number
CN107004693B
CN107004693B CN201580063464.XA CN201580063464A CN107004693B CN 107004693 B CN107004693 B CN 107004693B CN 201580063464 A CN201580063464 A CN 201580063464A CN 107004693 B CN107004693 B CN 107004693B
Authority
CN
China
Prior art keywords
layer
phase change
change material
impurity
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580063464.XA
Other languages
English (en)
Other versions
CN107004693A (zh
Inventor
L·J·刘
U·拉索
M·F·海因曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107004693A publication Critical patent/CN107004693A/zh
Application granted granted Critical
Publication of CN107004693B publication Critical patent/CN107004693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本公开内容的实施例描述了用于虚设阵列泄漏减少的相变存储器单元注入。在一个实施例中，一种装置包括多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件是虚设单元，所述虚设单元包括底部电极层、设置在所述底部电极层上的选择器件层、设置在所述选择器件层上的中间电极层、设置在所述中间电极层上的相变材料层以及设置在所述相变材料层上的顶部电极层，其中，所述相变材料层被掺杂杂质以减少所述虚设单元的单元泄漏。可以描述和/或要求保护其他实施例。

Description

用于虚设阵列泄漏减少的相变存储器单元注入
相关申请的交叉引用
本申请要求于2014年12月23日提交的标题为“PHASE-CHANGE MEMORY CELLIMPLANT FOR DUMMY ARRAY LEAKAGE REDUCTION”的美国申请号14/581921的优先权，通过引用将其整体并入本文以用于所有目的。
技术领域
本公开内容的实施例总体上涉及集成电路领域，并且更具体地涉及用于虚设阵列泄漏减少的相变存储器单元注入。
背景技术
相变存储器(PCM)技术(例如，多堆叠交叉点PCM)是其他非易失性存储器(NVM)技术的有前途的替代方案。当前，不均匀的化学机械抛光(CMP)或诸如负载效应的其它问题可能导致从单元阵列的垂直单元泄漏，所述单元阵列包括例如阵列的虚设单元。
附图说明
结合附图通过以下详细描述将容易理解实施例。为了便于说明，相同的附图标记指代相同的结构要素。在附图中，通过范例的方式而非限制的方式来图示实施例。
图1示意性地图示了根据一些实施例的以晶片形式和单个形式的范例管芯(die)的顶视图。
图2示意性地图示了根据一些实施例的集成电路(IC)组件的横截面侧视图。
图3示意性地图示了根据一些实施例的PCM器件的横截面侧视图。
图4示意性地图示了根据一些实施例的被选择性掺杂杂质的PCM器件的堆叠层的横截面侧视图。
图5示意性地图示了根据一些实施例的包括有源单元和虚设单元的 PCM器件的单元阵列。
图6是根据一些实施例的制造PCM器件的方法的流程图。
图7示意性地图示了包括根据在本文中描述的各种实施例的PCM器件的范例系统。
具体实施方式
本公开内容的实施例描述了用于虚设阵列泄漏减少的相变存储器单元注入。在以下详细描述中，参考附图，所述附图形成所述描述的部分，其中，相同的附图标记始终表示相同的部分，并且其中，通过图示的方式示出了可以实施本发明的主题的实施例。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，以下详细描述不应被认为是限制性的，并且实施例的范围由权利要求及其等价方案来限定。
为了本公开内容的目的，短语“A和/或B”意指(A)、(B)或(A和 B)。为了本公开内容的目的，短语“A、B和/或C”意指(A)、(B)、(C)、 (A和B)、(A和C)、(B和C)、或(A、B和C)。
该描述可以使用术语“在实施例中”或“在各实施例中”，其可以各自指代相同实施例或不同实施例中的一个或多个。此外，关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。术语“耦合”可以指直接连接、间接连接或间接通信。
如在本文中所使用的，术语“模块”可以指执行一个或多个软件或固件程序、组合逻辑电路、状态机和/或提供所描述的功能的其它合适的部件的专用集成电路(ASIC)、电子电路、处理器(共享的、专用的或组)和/ 或存储器(共享的、专用的或组)，是它们的部分或包括它们。
图1示意性地图示了根据一些实施例的以晶片形式10和呈单个形式 100的范例管芯102的顶视图。在一些实施例中，管芯102可以是包括例如硅或其它合适材料的半导体材料的晶片11的多个管芯(例如，管芯102、 102a、102b)中的一个。多个管芯可以被形成在晶片11的表面上。管芯中的每个可以是包括如在本文中描述的相变存储器(PCM)器件的半导体产品的重复单元。例如，根据一些实施例，管芯102可以包括PCM器件的电路103。根据各种实施例，电路103可以包括一个或多个PCM元件(例如，单元)，其可以被配置在阵列中。PCM元件可以包括例如相变材料，例如，硫属化物玻璃，其能够通过施加由电流产生的热量而在结晶态和非晶态之间切换。相变材料的状态(例如，结晶态/非晶态)可以与PCM元件的逻辑值(例如，1或0)相对应。在一些实施例中，电路103可以是PCM和开关(PCMS)器件的部分。亦即，PCM元件可以包括诸如被配置用于PCM 元件的选择/编程操作的双向阈值开关(OTS)的开关。在一些实施例中，电路103可以包括如在本文中所描述的被掺杂杂质的虚设单元。
电路103还可以包括耦合到PCM元件的一个或多个位线和一个或多个字线。在一些实施例中，位线和字线可以被配置为使得PCM元件中的每个被设置在每个独立的位线和字线的交叉点处。能够使用字线和位线将电压或偏压施加到PCM元件中的目标PCM元件，以选择用于读取或写入操作的目标单元。位线驱动器可以耦合到位线，并且字线驱动器可以耦合到字线，以便于PCM元件的解码/选择。电容器和电阻器可以耦合到位线和字线。在一些实施例中，电路103可以包括其他合适的器件和配置。例如，电路 103可以包括被配置为执行读取、编程、验证和/或分析操作的一个或多个模块。
在一些实施例中，电路103可以使用PCM制造技术和/或其它合适的半导体制造技术来形成。注意，电路103在图1中仅是示意性地描绘的并且可以表示包括例如一个或多个状态机的电路的形式的多种合适的逻辑单元或存储器，所述状态机包括电路和/或存储器件中的指令(例如，固件或软件)，所述指令被配置为执行诸如读取、编程、验证和/或分析操作的动作。
在半导体产品的制造过程完成之后，晶片11可以经历单独的过程，其中，管芯中的每个(例如，管芯102、102a、102b)彼此分离以提供半导体产品的离散“管芯”。晶片11可以是各种尺寸中的任一种。在一些实施例中，晶片11的直径范围为约25.4mm至约450mm。在其他实施例中，晶片11可以包括其它尺寸和/或其它形状。根据各种实施例，电路103可以以晶片形式10或单个形式100被设置在半导体基板上。在一些实施例中，管芯102可以包括逻辑单元或存储器，或其组合。
图2示意性地图示了根据一些实施例的集成电路(IC)组件200的横截面侧视图。在一些实施例中，IC组件200可以包括与封装基板121电耦合和/或物理耦合的一个或多个管芯(以下称为“管芯102”)。管芯102可以包括如在本文中所描述的电路(例如，图1的电路103)，例如PCM器件 (例如，图3的PCM器件300)。在一些实施例中，如能够看到的，封装基板121可以与电路板122耦合。
管芯102可以表示使用半导体制造技术(例如与形成PCM器件结合使用的薄膜沉积、光刻、蚀刻等)由半导体材料(例如硅)制成的离散产品。在一些实施例中，管芯102在一些实施例中可以包括处理器、存储器、片上系统(SoC)或ASIC或者是它们的部分。在一些实施例中，诸如模制化合物或底部填充材料(未示出)的电绝缘材料可以包封管芯102和/或管芯级互连结构106的至少部分。
根据各种合适的配置，管芯102能够被附接到封装基板121，包括例如以倒装芯片配置与封装基板121直接耦合，如所描绘的。在倒装芯片配置中，使用也可以将管芯102与封装基板121电耦合的管芯级互连结构106 (例如，凸块、柱或其他合适的结构)将包括有源电路的管芯102的有源侧S1附接到封装基板121的表面。管芯102的有源侧S1可以包括诸如PCM元件的电路。能够看出，非有源侧S2可以被设置为与有源侧S1相对。在其他实施例中，管芯102可以以各种适合的堆叠管芯构造中的任一种被设置在与封装基板121耦合的另一管芯上。例如，处理器管芯可以以倒装芯片配置与封装基板121耦合，并且管芯102可以以倒装芯片配置被安装在处理器管芯上，并使用穿过处理器管芯形成的穿硅通孔(TSV)与封装基板电耦合。在另外的其他实施例中，管芯102可以嵌入封装基板121中或与嵌入封装基板121中的管芯耦合。在其他实施例中，其它管芯可以以与管芯102并排配置的方式与封装基板121耦合。
在一些实施例中，管芯级互连结构106可以被配置为在管芯102与封装基板121之间路由电信号。电信号可以包括例如与管芯的操作结合使用的输入/输出(I/O)信号和/或电源/接地信号。管芯级互连结构106可以与设置在管芯102的有源侧S1上的对应管芯触点和设置在封装基板121上的对应封装触点耦合。所述管芯触点和/或所述封装触点可以包括例如焊盘、通孔、沟槽、迹线和/或其它合适的接触结构。
在一些实施例中，封装基板121是具有芯和/或堆积层的基于环氧树脂的层压板基板，例如，味之素积层膜(ABF)基板。在其他实施例中，封装基板121可以包括其它合适类型的基板，包括例如由玻璃、陶瓷或半导体材料形成的基板。
封装基板121可以包括被配置为将电信号路由到管芯102或从管芯102 路由的电路由特征。电路由特征可以包括例如设置在封装基板121的一个或多个表面上的封装触点(例如，焊盘110)和/或内部路由特征(未示出)，例如，沟槽、通孔或将电信号路由通过封装基板121的其他互连结构。
电路板122可以是包括诸如环氧树脂层压板的电绝缘材料的印刷电路板(PCB)。例如，电路板122可以包括包含以下材料的电绝缘层：例如，聚四氟乙烯、酚醛棉纸材料(例如，阻燃剂4(FR-4)、FR-1、棉纸)、以及环氧树脂材料(例如，CEM-1或CEM-3)或使用环氧树脂预浸料材料层压在一起的编织玻璃材料。可以通过电绝缘层形成诸如迹线、沟槽、通孔的互连结构(未图示)，以通过电路板122来路由管芯102的电信号。在其他实施例中，电路板122可以包括其它合适的材料。在一些实施例中，电路板122是主板(例如，图7的主板702)。
封装级互连(例如，焊锡球112)可以耦合到封装基板121上和/或电路板122上的焊盘110，以形成对应的焊点，该焊点被配置为进一步在封装基板121与电路板122之间路由电信号。焊盘110可以包括诸如金属的任何合适的导电材料，包括例如镍(Ni)、钯(Pd)、金(Au)、银(Ag)、铜 (Cu)及其组合。封装级互连可以包括其他结构和/或配置，包括例如触点阵列封装(LGA)结构等。
在其它实施例中，IC组件200可以包括多种其他合适的配置，包括例如倒装芯片和/或引线接合配置、内插件、包括系统级封装(SiP)的多芯片封装配置和/或堆叠式封装(PoP)配置。在一些实施例中，可以使用在管芯 102与IC组件200的其它部件之间路由电信号的其它合适的技术。
图3示意性地图示了根据一些实施例的PCM器件300的横截面侧视图。根据各种实施例，PCM器件300可以包括形成在基板302上的多个PCM 元件(例如，个体PCM元件316A、316B)。个体PCM元件316A、316B 可以与PCM器件的单元阵列的单元相对应。
在一些实施例中，个体PCM元件316A可以表示虚设单元，并且个体 PCM单元316B可以表示多个单元的有源单元。虚设单元可以是不想要或非指定用于存储PCM器件300的信息、但是可以另外形成以用于存储器阵列结构健康或其他原因的单元。例如，在一些实施例中，虚设单元可以用于有源单元的电隔离或物理隔离。虚设单元可以包括例如由于与正常有源单元相差(例如，大于阈值电压Vt)例如预定量的虚设单元中的电特性(例如，Vt)的差异而未被配置用于存储的拼片(tile)的边缘处的单元。这样的虚设单元可以以不利地影响虚设单元相对于有源单元的电性能的方式特别受到化学机械抛光(CMP)的影响。在一些实施例中，虚设单元可以被放置在除了拼片的边缘之外的其他区中。在一些实施例中，在正常操作期间(例如，当选择与虚设单元共享相同的位线或字线的有源单元时)，虚设单元可与有源单元一起偏置，并且虚设单元可能垂直泄漏(例如，从位线 324到字线304)。在一些实施例中，虚设单元可以稍微不同于有源单元地偏置，导致通过虚设单元的比通过有源单元的潜在更大的泄漏。
根据各种实施例，虚设单元(例如，个体PCM单元316A)可以是被掺杂杂质333以减少虚设单元的单元泄漏的PCM器件的单元子集的部分。例如，可以通过可能损坏层(例如，层306、308、310、312、314)或层之间的界面的注入过程来掺杂虚设单元，以使损坏的虚设单元的阈值电压 (Vt)偏移足够高以关闭虚设单元和/或减少在针对有源单元的正常Vt下的虚设单元泄漏。
根据各种实施例，个体PCM元件316A、316B中的每个可以包括设置在字线304上的堆叠层。尽管未示出，但是一个或多个中间层和/或结构(例如，电路)可以设置在基板302与字线304之间。例如，电路可以包括在字线304与基板302之间的互补金属氧化物半导体(CMOS)器件和/或形成在基板302上的金属化。在一些实施例，电路可以包括电荷泵和/或选择电路。在一些实施例中，基板302可以是诸如硅的半导体基板。字线304 可以包括例如钨。在其它实施例中可以使用用于基板302和字线304的其它合适的材料。
在一些实施例中，个体PCM元件316A、316B都可以包括设置在电极之间的选择器件(SD)层308和相变材料(PM)层312。例如，在所描绘的实施例中，SD层308可以被设置在可以形成在字线304上的底部电极层 306上。中间电极层310可以被设置在SD层308上。PM层312可以被设置在中间电极层310上，并且顶部电极层314可以被设置在PM层312上。个体PCM元件316A、316B可以包括根据各种实施例的其它中间材料和/ 或层，包括例如，SD层308和PM层312的硫属化物材料与电极306、310、 341的材料之间的扩散阻挡层。在其它实施例中，堆叠层可以以其它配置被布置。例如，在一个实施例中，PM层312可以被设置在底部电极层306上，中间电极层310可以被设置在PM层312上，SD层308可以被设置在中间电极层310上，并且顶部电极层可以被设置在SD层308上。亦即，在所描绘的配置中，可以切换PM层312与SD层308。
根据各种实施例，个体PCM元件316A的层306、308、310、312、314 中的一个或多个可以被掺杂杂质333以减少泄漏。在一些实施例中，PM层 312可以被掺杂杂质333以减少虚设单元的单元泄漏。PM层312中的注入物类(例如，杂质333)也可以在热处置期间降低界面处的PM元素扩散，使得能够抑制PM材料分离，并且能够针对整体单元性能而改善误码率(BER)。在一些实施例中，束线注入和/或等离子体注入技术中的一个或两个可以用于注入过程。
通常，杂质333朝向一个或多个层306、308、310、312、314的注入方向可以在图4的箭头440所指示的方向上，其基本上垂直于基板302的表面S，并且可以包括诸如从-89°至+89°的任何注入角度(例如，相对于由箭头440指示的方向)的其他方向，以用于束线注入过程。一个或多个层306、308、310、312、314中的杂质333的浓度分布可以取决于杂质的物类、能量和剂量，如结合图4进一步描述的。
在一些实施例中，SD层308可以被掺杂杂质333。在实验中，发现通过注入SD层308能够获得虚设单元中高达40％的垂直泄漏减少。在一些实施例中，SD层308中的杂质333的浓度分布可以大于其它层(例如，层 306、310、312、314)中的杂质333的浓度。在这样的实施例中，层310、 312和314可以具有大于零的杂质333的浓度，这是因为杂质333可以在注入SD层308期间通过并嵌入这些层310、312和314中。
在一些实施例中，比所描绘的更多层或更少层306、308、310、312和 314可以被掺杂杂质333。例如，在一些实施例中，底部电极层306可以被掺杂杂质333。在其它实施例中，只有层310、312和314可以被掺杂杂质 333。在其它实施例中，仅层312和314可以被掺杂杂质。
根据各种实施例，可以使用各种合适的杂质来掺杂PCM器件300的个体PCM元件316A，并且束线注入和等离子体注入技术可以用于注入过程。在一些实施例中，杂质333可以包括砷(As)、锗(Ge)、氧(O)、硅(Si)、碳(C)、硼(B)、氩(Ar)、磷(P)、氢(H)、氟(F)、硒(Se)、铟(in) 和氮(N)中的一种或多种。在一些实施例中，层306、308、310、312和/ 或314可以被掺杂相同的杂质333。在其它实施例中，层306、308、310、 312和/或314可以被掺杂不同的杂质(例如，具有不同的化学组成成分)。在其它实施例中，层306、308、310、312和/或314可以被掺杂其它合适的杂质。
根据各种实施例，电极层306、310和314可以包括碳(C)。电极层 306、310和314可以通过注入过程以及用于电阻率、平滑度和C键合(sp2 或sp3)的物理气相沉积(PVD)过程来调谐。在一些实施例中，电极层306、 310和/或314可以包括一个或多个导电材料和/或半导电材料，其电阻率范围为1毫欧·厘米(mOhm·cm)至100mOhm·cm，例如，碳(C)，碳氮化物(CxNy)；n掺杂多晶硅和p掺杂多晶硅；包括Al、Cu、Ni、Cr、Co、 Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta和W的金属；包括TIN、TaN、WN和 TaCN的导电金属氮化物；包括硅化钽，硅化钨，硅化镍，硅化钴和硅化钛的导电金属硅化物；包括TiSiN和WSiN的导电金属硅化物氮化物；包括 TiCN和WCN的导电金属碳化物氮化物；以及包括RuO2的导电金属氧化物。
根据各种实施例，PM层312可以包括诸如硫属化物玻璃的相变材料，其可以通过施加由电流产生的热在结晶态与非晶态之间切换，例如为包括锗、锑、碲、硅、铟、硒、硫、氮和碳的元素中的至少两个元素的合金。
根据各种实施例，SD层308可以包括P-N二极管，MIEC(混合离子电子传导)器件或OTS(双向阈值开关)，其基于具有包括针对存储元件(例如，PM层312)所描述的硫属化合物合金系统中的任一种的组成成分，并且额外地，其还可以包括能够抑制结晶的元件。在其它实施例中，层306、 308、310、312和314可以包括具有其它合适性质的其它合适的材料。
能够看出，PCM器件300还可以包括保形地沉积在个体PCM元件316 的堆叠层的表面上的电介质衬里318。可以使用任何合适的技术将电介质填充材料320沉积在电介质衬里318上以填充个体PCM元件316之间的区域。在一些实施例中，电介质衬里318可以包括氮化硅(Si3N4或通常为SixNy，其中，x和y表示任何合适的相对量)，并且电介质填充材料320可以包括硅氧化物(SiO2)。在其他实施例中，电介质衬里318和电介质填充材料320 可以包括其它合适的材料。
如能够看到的，PCM器件300还可以包括与个体PCM元件316耦合的位线324。在一些实施例中，位线324可以与顶部电极314电耦合和/或直接耦合。位线324可以包括任何合适的金属(包括例如钨)，并且可以使用任何合适的技术进行沉积。
在一些实施例中，PCM器件300可以表示宽度为约30微米至约50微米和/或包括双晶体管(2T)解码方案的位线插座。
图4示意性地图示了根据一些实施例的被选择性掺杂(例如，由箭头 440指示)有杂质333的PCM器件400的堆叠层306、308、310、312和 314的横截面侧视图。可以在堆叠层306、308、310、312和314的沉积之后并且在堆叠层306、308、310、312和314以及字线304的图案化之前描绘PCM器件400。
在一些实施例中，堆叠层306、308、310、312和314的每个层可以按顺序地沉积以形成堆叠层306、308、310、312和314。注入膜330可以被沉积在堆叠层上以提供金属污染控制(例如，防止堆叠层306、308、310、 312和314的材料溅射到注入装备的环境中)。在一些实施例中，注入膜330 可以包括厚度范围为40埃至100埃的硅氧化物(例如，SiO2)膜。在其它实施例中，注入膜330可以包括其它合适的材料或具有其它厚度。在注入之后，可以使用包括例如蚀刻过程的任何合适的技术来去除注入膜330。
在一些实施例中，掩模层332可以被沉积在堆叠层306、308、310、312 和314上并且被图案化，使得图案化的掩模层332被配置为保护区域328，在所述区域328中要形成有源单元(例如，图3的个体PCM元件316B)。可以在要形成虚设单元(例如，图3的个体PCM单元316A)的区域328 上的掩模层332中对开口进行图案化。掩模层332可以包括任何合适的材料，包括硬掩模材料，例如，硅氧化物或感光材料，例如，光致抗蚀剂。在注入之后，可以使用包括例如蚀刻过程的任何合适的技术来去除掩模层 332。
区域328中的堆叠层306、308、310、312和314中的一层或多层可以使用注入过程而被掺杂杂质333。例如，在一些实施例中，杂质333的注入可以被调谐为靶向SD层308(例如，在SD层308中提供比其它层(例如，PM层312)更高浓度的杂质333)。在一些实施例中，SD层308中的杂质 333的浓度34可以大于PM层312和/或顶部电极层314和中间电极层310 中的杂质333的浓度33。调谐注入可以包括通过堆叠层表征各种杂质的剂量、能量和物类，以及测量各层中杂质的浓度来确定针对注入的剂量、能量和/或物类。可以例如通过二级离子质谱法(SIMS)或能量色散X射线光谱法(EDS)执行测量。束线注入和等离子体注入技术均能够被用于注入过程。根据各种实施例，杂质333可以包括砷(As)、锗(Ge)、氧(O)、硅 (Si)、碳(C)、硼(B)、氩(Ar)、磷(P)、氢(H)、氟(F)、硒(Se)、铟(In)和氮(N)中的一种或多种。根据一些实施例，注入剂量能够为1E14 至1E17原子/cm2和/或注入能量能够为500eV至80keV。在一些实施例中，杂质333可以包括Si或C。在其它实施例中，可以使用其它合适的杂质和剂量/能量。
在其他实施例中，杂质333的注入可以在PCM器件400的制造的其他阶段期间执行。例如，在一些实施例中，杂质333可以在沉积SD层308 之后并且在沉积中间电极层310之前被注入在要形成虚设单元的区域中(例如，使用SD层308上的掩模层332)。在其他实施例中，杂质333可以在沉积堆叠层306、308、310、312和314的另一层之后并且在沉积顶部电极层314之前被注入。在其他实施例中，杂质333可以在对堆叠层306、308、 310、312和314进行图案化以形成图3中电介质衬里318和电介质填充材料320被设置于其中的沟槽之后并且在沉积电介质衬里318和电介质填充材料320之前被注入。在其它实施例中，杂质333可以在形成单元阵列(例如，个体PCM元件316A、316B)之后并且在沉积位线324之前被注入。
图5示意性地图示了根据一些实施例的包括有源单元516B和虚设单元 516A的PCM器件的单元阵列。在一些实施例中，阵列可以表示单个拼片 500。在目标单元的选择操作期间，拼片500可以被视为离散单元。亦即，在一些实施例中，拼片500可以是被偏置以选择阵列中的目标单元(例如，位)的单元阵列的单位。在所描绘的实施例中，拼片500包括设置在四个字线504与四个位线524(4WL×4BL)的交叉点处的单元(例如，有源单元516B和虚设单元516A)；然而，在其他实施例中能够使用其它合适的拼片尺寸。
根据各种实施例，虚设单元516A(例如，在区域555内)可以被设置在拼片500的边缘处，如能够看到的。有源单元516B可以经由字线504和位线524与虚设单元516A电耦合，并且在选择或其它操作期间也可以被类似地偏置。在一些实施例中，虚设单元516A可以被掺杂杂质以如在本文中所描述地减少泄漏，并且有源单元516B可以不被掺杂杂质。虚设单元516A 可以与结合图3的个体PCM元件316A描述的实施例相一致并且有源单元 516B可以与结合图3的个体PCM元件316B描述的实施例相一致。
图6是根据一些实施例的制造PCM器件(例如，图3的PCM器件300) 的方法600的流程图。方法600可以与结合图1-图5描述的实施例相一致，反之亦然。
在602处，方法600可以包括形成相变存储器(PCM)器件(例如，图4的PCM器件400)的堆叠层(例如，图4的堆叠层306、308、310、 312和/或314)。根据各种实施例，可以使用任何合适的沉积技术通过在字线金属层(例如，图3的字线304)上沉积底部电极层(例如，底部电极层 306)，在底部电极层上沉积选择器件层(例如，在图3的SD层308)，在选择器件层上沉积中间电极层(例如，图3的中间电极层310)，在中间电极层上沉积相变材料层(例如，图3的PM层312)和/或在相变材料层上沉积顶部电极层(图3的顶部电极层314)来形成。
在604处，方法600可以包括在与虚设单元(例如，图3的个体PCM 元件316A)相对应的区域(例如，图4的区域328或图5的区域555)中对堆叠层掺杂(例如，由图4的箭头440指示)杂质(例如，图4的杂质333)，以减少虚设单元的单元泄漏。在一些实施例中，有源单元(例如，有源单元516B)的区域(例如，图4的区域326)可以由图案化掩模层(例如，图4的掩模层332)保护，使得有源单元在对堆叠层的掺杂期间不被掺杂杂质。
在一些实施例中，对堆叠层进行掺杂包括对相变材料层进行掺杂。在其他实施例中，掺杂可以被配置为将杂质引入堆叠层的其它区域，包括例如选择器件层。例如，可以在包括选择器件层和相变材料层的堆叠层上执行掺杂，并且可以在相同的杂质(例如，相同的杂质)注入过程期间同时对相变材料层和选择器件层进行掺杂。在一些实施例中，对选择器件层进行掺杂可以在选择器件层中提供比相变材料层中的杂质浓度更高的杂质的浓度。对于另一范例，在一些实施例中，当选择器件层被掺杂时，堆叠层可以仅包括底部电极层上的选择器件层。堆叠层的其它配置可以被掺杂如在本文中所描述的杂质。
以对所要求保护的主题的理解最有帮助的方式，各种操作依次被描述为多个离散操作。然而，描述的顺序不应被解释为隐含这些操作必然是依赖于顺序的。尤其地，这些操作可能不按照呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序执行。在额外的实施例中，可以执行各种额外的操作和/或可以省略描述的操作。
本公开内容的实施例可以被实施为使用任何合适的硬件和/或软件来根据需要进行配置的系统。图7示意性地图示了根据在本文中描述的各种实施例的包括PCM器件(例如，图3的PCM器件300)的范例系统(例如，图7的计算器件700)。计算器件700可以容纳(例如，在壳体709中)诸如主板702的板。主板702可以包括多个部件，包括但不限于处理器704 和至少一个通信芯片706。处理器704可以物理耦合且电耦合到主板702。在一些实施方式中，至少一个通信芯片706也可以物理耦合且电耦合到主板702。在另外的实施方式中，通信芯片706可以是处理器704的部分。
取决于其应用，计算器件700可以包括可以或可以不物理耦合和电耦合到主板702的其他部件。这些其他部件可以包括但不限于易失性存储器 (例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，PCM 708 或只读存储器(ROM))、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)器件、罗盘、盖格计数器、加速度计、陀螺仪、扬声器、相机和大容量存储器件 (例如，硬盘驱动器、压缩盘(CD)、数字通用盘(DVD)等)。
根据各种实施例，PCM 708可以与在本文中描述的实施例相一致。例如，PCM 708可以包括如在本文中所描述的PCM器件(例如，图3的PCM 器件300)。
通信芯片706可以使得能够进行用于将数据传送到计算器件700和从计算器件700传送数据的无线通信。术语“无线”及其衍生词可以用于描述电路、器件、系统、方法、技术、通信通道等，其可以通过使用经调制的电磁辐射通过非固态介质来通信数据。该术语并不隐含相关联的器件不包含任何电线，尽管在一些实施例中它们可能不是。通信芯片706可以实施多种无线标准或协议中的任一种，包括但不限于：电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修改)；长期演进(LTE)项目以及任何修改、更新和/或修订(例如，高级LTE项目，超移动宽带(UMB)项目(也被称为“3GPP2”)等)。IEEE 802.16兼容的BWA网络通常被称为WiMAX网络，这是代表全球微波接入互操作性的首字母缩略词，它是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片706可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统 (UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片706可以根据用于GSM演进的增强数据(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线电接入网(UTRAN)或演进 UTRAN(E-UTRAN)来操作。通信芯片706可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)、其衍生物以及任何被指定为3G、4G、5G及以上的其他无线协议。在其他实施例中，通信芯片706可以根据其他无线协议进行操作。
计算器件700可以包括多个通信芯片706。例如，第一通信芯片706 可以专用于较短范围的无线通信，例如，Wi-Fi和蓝牙，而第二通信芯片706 可以专用于较长距离的无线通信，例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO以及其它。
在各种实施方式中，计算器件700可以是移动计算器件、膝上型计算机、上网本、笔记本电脑、超级本、智能电话、平板电脑、个人数字助理 (PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字录像机。在另外的实施方式中，计算器件700可以是处理数据的任何其他电子器件。
范例
根据各种实施例，本发明公开了一种装置。装置的范例1可以包括多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件是虚设单元，所述虚设单元包括底部电极层、设置在所述底部电极层上的选择器件层、设置在所述选择器件层上的中间电极层、设置在所述中间电极层上的相变材料层以及设置在所述相变材料层上的顶部电极层，其中，所述相变材料层被掺杂杂质以减少所述虚设单元的单元泄漏。范例2可以包括根据范例1所述的装置，其中，所述选择器件层被掺杂杂质以减少所述虚设单元的单元泄漏。范例3可以包括根据范例2所述的装置，其中，所述选择器件层和所述相变材料层被掺杂相同的杂质。范例4可以包括根据范例3所述的装置，其中，所述选择器件层具有比所述相变材料层更高的所述杂质的浓度。范例5可以包括根据范例1-4中的任一项所述的装置，其中，所述相变材料层和所述选择器件层包括硫属化物材料，并且所述杂质选自由砷(As)、锗(Ge)、氧(O)、硅(Si)、碳(C)、硼(B)以及氮 (N)组成的组。范例6可以包括根据范例5所述的装置，其中，所述杂质是Si、C或Ge。范例7可以包括根据范例6所述的装置，其中，所述杂质是Si。范例8可以包括根据范例1-4中的任一项所述的装置，还包括包含单元阵列的单元的拼片，其中，所述虚设单元被设置在所述拼片的边缘处。范例9可以包括根据范例8所述的装置，其中，所述单元的拼片的有源单元与所述虚设单元电耦合，并且不被掺杂所述杂质。根据各种实施例，本公开内容描述了一种方法。方法的范例10可以包括通过以下操作形成相变存储器(PCM)器件的堆叠层：在字线金属层上沉积底部电极层；在所述底部电极层上沉积选择器件层；在所述选择器件层上沉积中间层电极层；在所述中间电极层上沉积相变材料层；并且在与虚设单元相对应的所述堆叠层的区域中对所述相变材料层掺杂杂质，以减少所述虚设单元的单元泄漏。范例11可以包括根据范例10所述的方法，还包括对所述选择器件层掺杂杂质以减少所述虚设单元的单元泄漏。范例12可以包括根据范例11 所述的方法，其中，所述选择器件层和所述相变材料层在相同的注入过程期间被掺杂相同的杂质。范例13可以包括根据范例12所述的方法，其中，对所述选择器件层进行掺杂在所述选择器件层中提供了比所述相变材料层中的所述杂质的浓度更高的所述杂质的浓度。范例14可以包括根据范例 10-13中的任一项所述的方法，其中，所述相变材料层和所述选择器件层包括硫属化物材料，并且所述杂质选自由砷(As)、锗(Ge)、氧(O)、硅(Si)、碳(C)、硼(B)以及氮(N)组成的组。范例15可以包括根据范例14所述的方法，其中，所述杂质是Si。范例16可以包括根据范例10-13中的任一项所述的方法，其中，所述虚设单元被设置在包括单元阵列的单元的拼片的边缘处。范例17可以包括根据范例16所述的方法，其中，所述单元的拼片的有源单元的区域被图案化的掩模层保护，使得在对所述相变材料层的所述掺杂期间所述有源单元不被掺杂所述杂质。根据各种实施例，本公开内容描述了一种系统。系统的范例18可以包括电路板以及与所述电路板耦合的管芯，所述管芯包括多个相变存储器(PCM)元件，其中，所述多个PCM元件中的个体PCM元件是虚设单元，所述虚设单元包括：底部电极层、设置在所述底部电极层上的选择器件层、设置在所述选择器件层上的中间电极层、设置在所述中间电极层上的相变材料层以及设置在所述相变材料层上的顶部电极层，其中，所述相变材料层被掺杂杂质以减少所述虚设单元的单元泄漏。范例19可以包括根据范例18所述的系统，其中，所述选择器件层被掺杂杂质以减少所述虚设单元的单元泄漏。范例20可以包括根据范例19所述的系统，其中，所述选择器件层具有比所述相变材料层更高的所述杂质的浓度。范例21可以包括根据范例18-20中的任一项所述的系统，其中，所述系统是包括以下与所述电路板耦合的项目中的一个或多个的移动计算器件：天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS) 器件、罗盘、盖格计数器、加速度计、陀螺仪、扬声器或相机。
各种实施例可以包括上述实施例的任何合适的组合，包括以上述联合形式(和)描述的实施例的替代(或)实施例(例如，“和”可以是“和/ 或”)。此外，一些实施例可以包括具有被存储在其上的指令的一个或多个制造品(例如，非瞬态计算机可读介质)，所述指令在被运行时得到任何上述实施例的动作。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何合适器件的装置或系统。
对所图示的实施方式的上述描述，包括摘要中描述的实施方式，并不旨在是穷尽性的或将本公开内容的实施例限制为所公开的精确形式。尽管为了说明的目的在本文中描述了特定的实施方式和范例，但是如相关领域的技术人员将认识到的，在本公开内容的范围内可以进行各种等同的修改。
根据上述详细描述，可以对本公开内容的实施例进行这些修改。权利要求书中使用的术语不应被解释为将本公开内容的各种实施例限制在说明书和权利要求中公开内容的特定实施方式。相反，范围将完全由权利要求确定，这些权利要求将根据已经建立的权利要求解释的理论来解释。

Claims (18)

1.一种存储器装置，包括：
多个相变存储器(PCM)元件，其中，所述多个相变存储器元件包括虚设单元和与所述虚设单元电耦合的有源单元，其中每个所述虚设单元包括：
底部电极层；
设置在所述底部电极层上的选择器件层；
设置在所述选择器件层上的中间电极层；
设置在所述中间电极层上的相变材料层；以及
设置在所述相变材料层上的顶部电极层，
其中，所述相变材料层被掺杂杂质以减少所述虚设单元的单元泄漏，其中所述有源单元没有被掺杂所述杂质。
2.根据权利要求1所述的装置，其中，所述选择器件层被掺杂杂质以减少所述虚设单元的单元泄漏。
3.根据权利要求2所述的装置，其中，所述选择器件层和所述相变材料层被掺杂相同的杂质。
4.根据权利要求3所述的装置，其中，所述选择器件层具有比所述相变材料层更高的所述杂质的浓度。
5.根据权利要求1-4中的任一项所述的装置，其中：
所述相变材料层和所述选择器件层包括硫属化物材料；并且
所述杂质选自由砷(As)、锗(Ge)、氧(O)、硅(Si)、碳(C)、硼(B)以及氮(N)组成的组。
6.根据权利要求1-4中的任一项所述的装置，还包括包含单元阵列的单元的拼片，其中，所述虚设单元被设置在所述拼片的边缘处。
7.一种制造存储器装置的方法，包括：
形成相变存储器(PCM)器件的堆叠层，所述堆叠层包括多个相变存储器元件，其中所述多个相变存储器元件包括虚设单元和与所述虚设单元电耦合的有源单元，其中形成所述堆叠层包括：
在字线金属层上沉积底部电极层；
在所述底部电极层上沉积选择器件层；
在所述选择器件层上沉积中间电极层；
在所述中间电极层上沉积相变材料层；以及
在与所述虚设单元相对应的堆叠层的区域中对所述相变材料层掺杂杂质，以减少所述虚设单元的单元泄漏，其中所述有源单元没有被掺杂所述杂质。
8.根据权利要求7所述的方法，还包括：
对所述选择器件层掺杂杂质以减少所述虚设单元的单元泄漏。
9.根据权利要求8所述的方法，其中，所述选择器件层和所述相变材料层在相同的注入过程期间被掺杂相同的杂质。
10.根据权利要求9所述的方法，其中，对所述选择器件层进行掺杂在所述选择器件层中提供了比所述相变材料层中的所述杂质的浓度更高的所述杂质的浓度。
11.根据权利要求7-10中的任一项所述的方法，其中：
所述相变材料层和所述选择器件层包括硫属化物材料；并且
所述杂质选自由砷(As)、锗(Ge)、氧(O)、硅(Si)、碳(C)、硼(B)以及氮(N)组成的组。
12.根据权利要求7-10中的任一项所述的方法，其中，所述虚设单元被设置在包括单元阵列的单元的拼片的边缘处。
13.根据权利要求12所述的方法，其中，所述单元的拼片的有源单元的区域被图案化的掩模层保护，使得在对所述相变材料层的所述掺杂期间所述有源单元不被掺杂所述杂质。
14.一种集成电路系统，包括：
电路板；以及
与所述电路板耦合的管芯，所述管芯包括：
多个相变存储器(PCM)元件，其中，所述多个相变存储器元件包括虚设单元和与所述虚设单元电耦合的有源单元，其中每个所述虚设单元包括：
底部电极层；
设置在所述底部电极层上的选择器件层；
设置在所述选择器件层上的中间电极层；
设置在所述中间电极层上的相变材料层；以及
设置在所述相变材料层上的顶部电极层，
其中，所述相变材料层被掺杂杂质以减少所述虚设单元的单元泄漏，其中所述有源单元没有被掺杂所述杂质。
15.根据权利要求14所述的系统，其中，所述选择器件层被掺杂杂质以减少所述虚设单元的单元泄漏。
16.根据权利要求15所述的系统，其中，所述选择器件层具有比所述相变材料层更高的所述杂质的浓度。
17.根据权利要求14-16中的任一项所述的系统，其中，所述系统是包括以下与所述电路板耦合的项目中的一个或多个的移动计算器件：天线、显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)器件、罗盘、盖格计数器、加速度计、陀螺仪、扬声器或相机。
18.根据权利要求17所述的系统，其中，所述显示器是触摸屏显示器。
CN201580063464.XA 2014-12-23 2015-11-20 用于虚设阵列泄漏减少的相变存储器单元注入 Active CN107004693B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/581,921 US9559146B2 (en) 2014-12-23 2014-12-23 Phase-change memory cell implant for dummy array leakage reduction
US14/581,921 2014-12-23
PCT/US2015/061974 WO2016105750A1 (en) 2014-12-23 2015-11-20 Phase-change memory cell implant for dummy array leakage reduction

Publications (2)

Publication Number Publication Date
CN107004693A CN107004693A (zh) 2017-08-01
CN107004693B true CN107004693B (zh) 2021-02-09

Family

ID=56130384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063464.XA Active CN107004693B (zh) 2014-12-23 2015-11-20 用于虚设阵列泄漏减少的相变存储器单元注入

Country Status (7)

Country Link
US (2) US9559146B2 (zh)
EP (1) EP3238283B1 (zh)
JP (1) JP6743008B2 (zh)
KR (1) KR102439515B1 (zh)
CN (1) CN107004693B (zh)
TW (1) TWI596661B (zh)
WO (1) WO2016105750A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180064084A (ko) * 2016-12-05 2018-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US10825914B2 (en) * 2017-11-13 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device
US10957853B2 (en) 2018-09-18 2021-03-23 International Business Machines Corporation Modifying material parameters of a nanoscale device post-fabrication
KR20210047195A (ko) 2019-10-21 2021-04-29 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210061071A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 메모리 장치
KR20220037000A (ko) 2020-09-16 2022-03-24 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 장치
KR20220128111A (ko) 2021-03-12 2022-09-20 삼성전자주식회사 가변 저항 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070041248A1 (en) * 2005-08-18 2007-02-22 Nec Electronics Corporation Semiconductor storage device and method of manufacturing the same
US20110069531A1 (en) * 2009-09-18 2011-03-24 Ryota Aburada Nonvolatile semiconductor storage device and method of manufacturing the same
CN102592664A (zh) * 2011-01-05 2012-07-18 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
US20140217349A1 (en) * 2013-02-05 2014-08-07 Micron Technology, Inc. Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003201760A1 (en) * 2002-04-04 2003-10-20 Kabushiki Kaisha Toshiba Phase-change memory device
US7106096B2 (en) * 2004-11-11 2006-09-12 International Business Machines Corporation Circuit and method of controlling integrated circuit power consumption using phase change switches
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
KR100807230B1 (ko) * 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
KR100909754B1 (ko) 2008-01-30 2009-07-29 주식회사 하이닉스반도체 상 변화 메모리 장치
JP2008252112A (ja) * 2008-05-15 2008-10-16 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
KR102022409B1 (ko) * 2013-03-13 2019-09-18 삼성전자주식회사 박막 형성 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR102126967B1 (ko) * 2013-10-11 2020-07-08 삼성전자주식회사 메모리 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070041248A1 (en) * 2005-08-18 2007-02-22 Nec Electronics Corporation Semiconductor storage device and method of manufacturing the same
US20110069531A1 (en) * 2009-09-18 2011-03-24 Ryota Aburada Nonvolatile semiconductor storage device and method of manufacturing the same
CN102592664A (zh) * 2011-01-05 2012-07-18 旺宏电子股份有限公司 具有快速写入特性的相变存储装置
US20140217349A1 (en) * 2013-02-05 2014-08-07 Micron Technology, Inc. Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures

Also Published As

Publication number Publication date
JP2018503972A (ja) 2018-02-08
EP3238283A4 (en) 2018-08-22
US9837604B2 (en) 2017-12-05
US9559146B2 (en) 2017-01-31
US20160181324A1 (en) 2016-06-23
CN107004693A (zh) 2017-08-01
KR102439515B1 (ko) 2022-09-05
KR20170097619A (ko) 2017-08-28
TW201633382A (zh) 2016-09-16
TWI596661B (zh) 2017-08-21
JP6743008B2 (ja) 2020-08-19
WO2016105750A1 (en) 2016-06-30
US20170125671A1 (en) 2017-05-04
EP3238283A1 (en) 2017-11-01
EP3238283B1 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN107004693B (zh) 用于虚设阵列泄漏减少的相变存储器单元注入
CN107112345B (zh) 增加相变存储器元件的电热隔离的电极配置
KR102432053B1 (ko) 상변화 메모리 소자들을 위한 배리어 막 기법들 및 구성들
US9397143B2 (en) Liner for phase change memory (PCM) array and associated techniques and configurations
US11605671B2 (en) Double selector element for low voltage bipolar memory devices
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices
KR20210142526A (ko) 인 도펀트 농도가 높은 소스 또는 드레인 구조물
WO2019066826A1 (en) ASYMMETRIC SELECTOR ELEMENT OF LOW VOLTAGE BIPOLAR MEMORY DEVICES

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant