TWI596661B - 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術 - Google Patents

用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術 Download PDF

Info

Publication number
TWI596661B
TWI596661B TW104138579A TW104138579A TWI596661B TW I596661 B TWI596661 B TW I596661B TW 104138579 A TW104138579 A TW 104138579A TW 104138579 A TW104138579 A TW 104138579A TW I596661 B TWI596661 B TW I596661B
Authority
TW
Taiwan
Prior art keywords
layer
phase change
impurity
cells
change material
Prior art date
Application number
TW104138579A
Other languages
English (en)
Other versions
TW201633382A (zh
Inventor
劉樂群
伍果 魯索
麥克斯Ｆ 海恩曼
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201633382A publication Critical patent/TW201633382A/zh
Application granted granted Critical
Publication of TWI596661B publication Critical patent/TWI596661B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術 發明領域
本文揭示之實施例大致上係有關於積體電路之領域，及更明確言之，係有關於用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術。
發明背景
相變記憶體(PCM)技術諸如多堆疊交叉點PCM乃其它非依電性記憶體(NVM)技術有展望的替代方案。目前，非一致化學機械研磨(CMP)或其它議題諸如負載效應可能導致一陣列之胞元包括例如該陣列的虛擬胞元之垂直胞元洩漏。
依據本發明之一實施例，係特地提出一種設備，其包含：多個相變記憶體(PCM)元件，其中該等多個PCM元件中之個別PCM元件為虛擬胞元包括：一底電極層；配置於該底電極層上之一選擇裝置層；配置於該選擇裝置層上之一中電極層；配置於該中電極層上之一相變材料層；及配置於該相變材料層上之一頂電極層，其中該相變材料 層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。
10‧‧‧晶圓形式
11‧‧‧晶圓
33、34‧‧‧濃度
100‧‧‧單一化形式
102、102a、102b‧‧‧晶粒
103‧‧‧電路
106‧‧‧晶粒層級互連結構
110‧‧‧襯墊
112‧‧‧焊料球
121‧‧‧封裝基體
122‧‧‧電路板
200‧‧‧IC總成
300、400‧‧‧PCM裝置
302‧‧‧基體
304、504‧‧‧字線
306‧‧‧底電極層
308‧‧‧選擇裝置(SD)層
310‧‧‧中電極層
312‧‧‧相變材料(PM)層
314‧‧‧頂電極層
316A-B‧‧‧個別PCM元件
318‧‧‧介電襯層
320‧‧‧介電填補材料
324、524‧‧‧位元線
326、328、555‧‧‧區域
330‧‧‧植入膜
332‧‧‧遮罩層
333‧‧‧雜質
440‧‧‧摻雜箭頭
500‧‧‧拼貼塊
516A‧‧‧虛擬胞元
516B‧‧‧主動胞元
600‧‧‧方法
602、604‧‧‧方塊
700‧‧‧計算裝置
702‧‧‧主機板
704‧‧‧處理器
706‧‧‧通訊晶片
708‧‧‧PCM
709‧‧‧殼體
S‧‧‧表面
S1‧‧‧主動側
S2‧‧‧非主動側
從後文詳細說明部分結合附圖將容易瞭解實施例。為了輔助本文描述，相似的元件符號標示相似的結構元件。實施例係藉附圖之圖式舉例例示而非限制性。
圖1示意地例示依據若干實施例呈晶圓形式及呈單一化形式的一晶粒實例的頂視圖。
圖2示意地例示依據若干實施例一積體電路(IC)總成的剖面側視圖。
圖3示意地例示依據若干實施例一PCM裝置的剖面側視圖。
圖4示意地例示依據若干實施例以雜質選擇性地摻雜的一PCM裝置之一層堆疊的剖面側視圖。
圖5示意地例示依據若干實施例包括主動胞元及虛擬胞元之一PCM裝置的一胞元陣列。
圖6為依據若干實施例一種製造一PCM裝置之方法的流程圖。
圖7示意地例示依據此處描述之各種實施例包括一PCM裝置的一系統實例。
較佳實施例之詳細說明
本文揭示之實施例描述用於縮減虛擬陣列洩漏的相變記憶體胞元植入。於後文詳細說明部分中，參考附圖其形成詳細說明的一部分，其中相似的元件符號標示全 文中相似的部件，及其中藉具體實施例顯示可實施本文揭示之主旨。須瞭解不背離本文揭示之範圍可利用其它實施例及可做出結構或邏輯變化。因此，後文詳細說明部分不應取為限制性意義，實施例之範圍係由隨附之申請專利範圍及其相當範圍界定。
為了本文揭示之目的，片語「A及/或B」表示(A)、(B)、或(A及B)。為了本文揭示之目的，片語「A、B、及/或C」表示(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。
描述中可使用片語「於一實施例中」或「於實施例中」，其可各自述及相同或相異實施例中之一或多者。又復，如就本文揭示之實施例使用，術語「包含」、「包括」、「具有」等為同義詞。術語「耦合」可指直接連結、間接連結、或間接通訊。
如此處使用，「模組」一詞可指稱、為其中部分、或包括特定應用積體電路(ASIC)、電子電路、執行一或多個軟體或韌體程式的處理器(分享、專用、或群組)及/或記憶體、綜合邏輯電路、狀態機、及/或提供所描述的功能之其它合宜組件。
圖1示意地例示依據若干實施例呈晶圓形式10及呈單一化形式100的一晶粒102實例的頂視圖。於若干實施例中，晶粒102可以是由半導體材料諸如矽或其它合宜材料組成的一晶圓11的多個晶粒(例如，晶粒102、102a、102b)中之一者。該等多個晶粒可形成於晶圓11表面上。該等晶 粒中之各者可以是半導體產品的重複單元，該產品包括如此處描述之相變記憶體(PCM)裝置。舉例言之，晶粒102可包括依據若干實施例一PCM裝置的電路103。依據各種實施例，電路103可包括一或多個PCM元件(例如，胞元)，其可以陣列組配。PCM元件可包括例如相變材料諸如硫屬化物玻璃，藉施加由電流產生的熱其可在結晶態與非晶態間切換。相變材料的態(例如，結晶/非晶)可對應PCM元件的邏輯值(例如，1或0)。於若干實施例中，電路103可以是PCM及切換(PCMS)裝置之部件。換言之，PCM元件可包括一開關，諸如經組配用於PCM元件之選擇/規劃操作的奧佛(ovonic)臨界值開關(OTS)。於若干實施例中，電路103可包括以如此處描述之雜質摻雜的虛擬胞元。
電路103可進一步包括耦合至PCM元件的一或多個位元線及一或多個字線。位元線及字線可經組配使得於若干實施例中，PCM元件中之各者位在各個個別位元線及字線的交叉。電壓或偏壓可使用字線及位元線施加至PCM元件的一目標PCM元件用以針對一讀或寫操作選擇目標元件。位元線驅動裝置可耦合至位元線，及字線驅動裝置可耦合至字線用以輔助PCM元件的解碼/選擇。電容器及電阻器可耦合至位元線及字線。於若干實施例中，電路103可包括其它合宜裝置及組態。舉例言之，電路103可包括一或多個模組經組配以從事讀取、規劃、驗證及/或分析操作。
於若干實施例中，電路103可使用PCM製造技術及/或其它合宜製造技術形成。注意電路103只示意地描繪 於圖1，可表示呈電路形式的寬廣多種合宜邏輯或記憶體，包括例如一或多個狀態機包括於儲存裝置的電路及/或指令(例如，韌體或軟體)經組配以從事諸如讀取、規劃、驗證及/或分析操作。
在半導體產品的製程完成之後，晶圓11可進行單一化製程，其中晶粒(例如，晶粒102、102a、102b)中之各者彼此分開而提供半導體產品的離散「晶片」。晶圓11可具有各種尺寸中之任一者。於若干實施例中，晶圓11具有約25.4毫米至約450毫米之範圍的直徑。於其它實施例中，晶圓11可包括其它尺寸及/或其它形狀。依據各種實施例，電路103可呈晶圓形式10或呈單一化形式100設置於半導體基體上。於若干實施例中，晶粒102可包括邏輯或記憶體，或其組合。
圖2示意地例示依據若干實施例一積體電路(IC)總成200的剖面側視圖。於若干實施例中，IC總成200可包括以電氣方式及/或實體耦合至一封裝基體121的一或多個晶粒(後文稱「晶粒102」)。晶粒102可包括電路(例如，圖1之電路103)諸如如此處描述的PCM裝置(例如，圖3之PCM裝置300)。於若干實施例中，封裝基體121可耦合一電路板122，如圖可知。
晶粒102可使用半導體製造技術，諸如關聯形成PCM裝置使用的薄膜沈積、光刻術、蝕刻等而從半導體材料(例如，矽)製成的離散產品。於若干實施例中，晶粒102可包括或成為處理器、記憶體、單晶片系統(SoC)或ASIC 的部分。於若干實施例中，電氣絕緣材料諸如模塑化合物或底填補材料(圖中未顯示)可包封晶粒102及/或晶粒層級互連結構106的至少部分。
依據寬廣多種合宜組態，晶粒102可附接至封裝基體121，例如，如圖描繪呈覆晶組態直接耦合封裝基體121。於覆晶組態中，包括主動電路的晶粒102的主動態S1係使用晶粒層級互連結構106，諸如凸塊、支柱、或也可電氣耦合晶粒102與封裝基體121的其它合宜結構而附接至封裝基體121表面。晶粒102的主動態S1可包括電路，諸如PCM元件。如圖可知，非主動側S2可設置成與主動態S1相對。於其它實施例中，晶粒102可設置於另一晶粒上，其係以多種合宜堆疊晶粒組態中之任一者與封裝基體121耦合的另一晶粒上。舉例言之，處理器晶粒可以覆晶組態耦合封裝基體121，晶粒102可以覆晶組態安裝於處理器晶粒上，及使用貫穿處理器晶粒形成的貫穿矽通孔(TSV)而與封裝基體電氣耦合。於又其它實施例中，晶粒102可嵌入封裝基體121，或耦合嵌入封裝基體121的晶粒。於其它實施例中，其它晶粒可以與晶粒102的併肩組態耦合封裝基體121。
於若干實施例中，晶粒層級互連結構106可經組配以安排晶粒102與封裝基體121間之電氣信號路徑。電氣信號可包括例如，輸入/輸出(I/O)信號及/或電源/接地信號其係連結晶粒的操作使用。晶粒層級互連結構106可耦合設置於晶粒102的主動態S1上的對應晶粒接點及設置於封裝基體121上的對應封裝接點。晶粒接點及/或封裝接點可包 括例如，襯墊、通孔、溝槽、線跡及/或其它合宜接點結構。
於若干實施例中，封裝基體121為具有核心及/或堆積層的以環氧樹脂為基的層合基體，諸如味之素堆積膜(ABF)基體。於其它實施例中，封裝基體121可包括其它合宜類型的基體，包括例如從玻璃、陶瓷、或半導體材料製成的基體。
封裝基體121可包括經組配以安排電氣信號至或自晶粒102的電氣路由特性件的路徑。電氣路由特性件可包括例如設置於封裝基體121及/或內部路由特性件(圖中未顯示)的一或多個表面上的封裝接點(例如，襯墊110)，例如，溝槽、通孔或其它互連結構用以安排電氣信號通過封裝基體121的路徑。
電路板122可以是由電氣絕緣材料諸如環氧樹脂積層體組成的印刷電路板(PCB)。舉例言之，電路板122可包括由下列材料組成的電氣絕緣層，諸如聚四氟乙烯；酚系棉紙材料諸如阻燃劑4(FR-4)、FR-1、棉紙及環氧樹脂材料諸如CEM-1或CEM-3；或使用環氧樹脂預浸材料積層在一起的編織玻璃材料。互連結構(圖中未顯示)諸如線跡、溝槽、通孔可透過電氣絕緣層形成而安排晶粒102的電氣信號通過電路板122的路徑。於其它實施例中，電路板122可由其它合宜材料組成。於若干實施例中，電路板122為主機板(例如，圖7之主機板702)。
封裝層級互連結構諸如焊料球112可耦合至封裝基體121上的及/或電路板122上的襯墊110而形成對應焊接 點，其係經組配以進一步在封裝基體121與電路板122間安排電氣信號的路徑。襯墊110可由任何合宜導電性材料組成，諸如金屬包括例如，鎳(Ni)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)、及其組合。封裝層級互連結構可包括其它結構及/或組態，包括例如，接點柵格陣列(LGA)結構等。
於其它實施例中，IC總成200可包括寬廣多種其它合宜組態，包括例如，覆晶及/或打線接合組態之合宜組合、中介件、多晶片封裝組態包括系統級封裝(SiP)及/或堆疊式封裝(PoP)組態。於若干實施例中，在晶粒102與IC總成200的其它組件間安排電氣信號的路徑之其它合宜技術。
圖3示意地例示依據若干實施例一PCM裝置300的剖面側視圖。依據各種實施例，PCM裝置300可包括形成於一基體302上的多個PCM元件(例如，個別PCM元件316A、316B)。個別PCM元件316A、316B可對應PCM裝置的一胞元陣列之胞元。
於若干實施例中，個別PCM元件316A可表示一虛擬胞元及個別PCM元件316B可表示多個胞元的一主動胞元。一虛擬胞元可以是意圖或分派用於儲存PCM裝置300的資訊之一胞元，但可以其它方式形成用於記憶體陣列結構穩健或其它理由。舉例言之，於若干實施例中，虛擬胞元可用於主動胞元的電氣或實體絕緣。虛擬胞元可包括例如，在一拼貼塊邊緣的胞元，其係未經組配用於儲存，因與標準主動胞元不同(例如，較大Vt)差異達一預定量的虛擬胞元中之電氣特性(例如，臨界電壓Vt)的結果。相對於主動 胞元以對虛擬胞元的電氣效能產生不良影響之方式，此等虛擬胞元可特別受化學機械研磨(CMP)影響。於若干實施例中，虛擬胞元可置於拼貼塊邊緣以外的其它區。於若干實施例中，於標準操作期間(例如，當主動胞元經選擇時，其分享與虛擬胞元相同的位元線或字線)可連同主動胞元一起施加偏壓，及虛擬胞元可垂直洩漏(例如，自位元線324至字線304)。於若干實施例中，虛擬胞元可與主動胞元略為不同施加偏壓，結果導致經由虛擬胞元而非主動胞元的潛在較大洩漏。
依據各種實施例，虛擬胞元(例如，個別PCM元件316A)可以是PCM裝置的一胞元子集的部分，係以雜質333摻雜用以減少虛擬胞元的胞元洩漏。虛擬胞元例如可藉植入法摻雜，其可能破壞各層(例如，層306、308、310、312、314)或層間介面用以偏移受損虛擬胞元的臨界電壓(Vt)夠高以關閉虛擬胞元及/或縮減針對主動胞元於標準Vt的虛擬胞元洩漏。
依據各種實施例，個別PCM元件316A、316B中之各者可包括設置於一字線304上的層之一堆疊。雖然於圖中未顯示，一或多個中間層及/或結構(例如，電路)可設置於基體302與字線304間。舉例言之，電路可包括形成於基體302上在基體302與字線304間之互補金氧半導體(CMOS)裝置及/或金屬化。於若干實施例中，電路可包括一充電泵浦及/或選擇電路。於若干實施例中，基體302可以是半導體基體，諸如矽。字線304可包括例如鎢。基體302及字線 304之其它合宜材料可用於其它實施例。
於若干實施例中，個別PCM元件316A、316B可各自包括設置於電極間的一選擇裝置(SD)層308及一相變材料(PM)層312。舉例言之，於該描繪實施例中，SD層308可設置於一底電極層306上，其可形成於字線304上。一中電極層310可設置於SD層308上。PM層312可設置於中電極層310上，及一頂電極層314可設置於PM層312上。依據各種實施例，個別PCM元件316A、316B可包括其它中間材料及/或層，包括例如，SD層308及PM層312之硫屬化物材料與電極306、310、314之材料間的擴散障層。於其它實施例中，層之堆疊可以其它組態排列。舉例言之，於一個實施例中，PM層312可設於底電極層306上，中電極層310可設於PM層312上，SD層308可設於中電極層310上，及頂電極層可設於SD層308上。換言之，於所描繪的組態中，可交換PM層312及SD層308。
依據各種實施例，個別PCM元件316A之層306、308、310、312、314中之一或多者可摻雜雜質333以減少洩漏。於若干實施例中，PM層312可摻雜雜質333以減少虛擬胞元的胞元洩漏。PM層312內的植入種類(例如，雜質333)也可於熱處理期間減少介面的PM元件擴散，使得PM材料的離析獲得遏止，及針對整個胞元效能可改良位元錯誤率(BER)。於若干實施例中，射束線植入及/或電漿植入技術中之一或二者可用於植入法。
一般而言，雜質333朝向一或多層306、308、310、 312、314的植入方向可於圖4箭頭440指示之方向，其係實質上垂直基體302的一表面S，且可包括其它方向，諸如針對射束線植入法的-89度至+89度的任何植入角度(例如，相對於箭頭440指示的方向)。於一或多層306、308、310、312、314中的雜質333之濃度概況可取決於雜質的種類、能量、及劑量，如參考圖4之進一步描述。
於若干實施例中，SD層308可以雜質333摻雜。實驗中，發現藉由植入SD層308可獲得虛擬胞元的高達40%垂直洩漏縮減。於若干實施例中，於SD層308中的雜質333之濃度概況可大於其它層(例如，層306、310、312、314)中的雜質333之濃度。於此等實施例中，層310、312、及314可具有大於零的雜質333之濃度，原因在於SD層308之植入期間，雜質333可通過且嵌置於此等層310、312、及314內。
於若干實施例中，比較描繪者，更多或更少層306、308、310、312、及314可以雜質333摻雜。舉例言之，於若干實施例中，底電極層306可以雜質333摻雜。於其它實施例中，只有層310、312、及314可以雜質333摻雜。於其它實施例中，只有層312及314可以雜質333摻雜。
依據各種實施例，寬廣多種合宜雜質可用以摻雜PCM裝置300之個別PCM元件316A，及射束線植入及電漿植入技術兩者可用於植入過程。於若干實施例中，雜質333可包括砷(As)、鍺(Ge)、氧(O)、矽(Si)、碳(C)、硼(B)、氬(Ar)、磷(P)、氫(H)、氟(F)、硒(Se)、銦(In)、及氮(N)中之一或多者。於若干實施例中，層306、308、310、312、及/ 或314可以雜質333摻雜。於其它實施例中，層306、308、310、312、及/或314可以不同雜質(例如，具有不同化學組成)摻雜。於其它實施例中，層306、308、310、312、及/或314可以其它合宜雜質摻雜。
依據各種實施例，電極層306、310及314可由碳(C)組成。電極層306、310及314可藉植入以及物理氣相沈積(PVD)法調整電阻係數、光滑度、及C-接合(sp2或sp3)。於若干實施例中，電極層306、310及/或314可由具有1毫歐姆．匣米(mOhm．cm)至100毫歐姆．匣米範圍的電阻係數之一或多個傳導性及/或半導性材料組成，例如，碳(C)、氮化碳(CxNy)；n-摻雜多晶矽及p-摻雜多晶矽；金屬包括Al、Cu、Ni、Cr、Co、Ru、Rh、Pd、Ag、Pt、Au、Ir、Ta、及W；傳導性金屬氮化物包括TiN、TaN、WN、及TaCN；傳導性金屬矽化物包括鉭矽化物、鎢矽化物、鎳矽化物、鈷矽化物、及鈦矽化物；傳導性金屬矽化物氮化物包括TiSiN及WSiN；傳導性金屬碳化物氮化物包括TiCN及WCN；及傳導性金屬氧化物包括RuO2。
依據各種實施例，PM層312可由相變材料諸如硫屬化物玻璃組成，其可藉施加由電流產生的熱而在結晶態與非晶態間切換，諸如包括鍺、銻、碲、矽、銦、硒、硫、氮、及碳等元素中之至少兩者的合金。
依據各種實施例，SD層308可包括一P-N二極體、一混合離子電子傳導(MIEC)裝置或以硫屬化物合金為基的奧佛臨界值開關(OTS)，其組成包括針對儲存元件(例 如，PM層312)描述的硫屬化物合金系中之任一者，及此外，可進一步包括能遏止結晶化的一種元素。於其它實施例中，層306、308、310、312、及314可由具有其它合宜性質的其它合宜材料組成。
如圖可知，PCM裝置300可進一步包括順形沈積在個別PCM元件316之層堆疊體表面上的一介電襯層318。一介電填補材料320可使用任何合宜技術沈積於介電襯層318上以填補個別PCM元件316間之區域。於若干實施例中，介電襯層318可由氮化矽(Si3N4或通稱SixNy，於該處x及y表示任何合宜的相對數量)組成，及介電填補材料320可由氧化矽(SiO2)組成。於其它實施例中，介電襯層318及介電填補材料320可由其它合宜材料組成。
如圖可知，PCM裝置300可進一步包括耦合個別PCM元件316的一位元線324。於若干實施例中，位元線324可電氣及/或直接耦合頂電極314。位元線324可由任何合宜金屬組成，包括例如鎢且可使用任何合宜技術沈積。
於若干實施例中，PCM裝置300可表示具有約30微米至約50微米及/或包括2-電晶體(2T)解碼方案之一位元線插座。
圖4示意地例示依據若干實施例以雜質333選擇性地摻雜(例如，以箭頭440指示)的一PCM裝置400的層306、308、310、312、及314堆疊之剖面側視圖。PCM裝置400可在層306、308、310、312、及314堆疊之沈積之後而在層306、308、310、312、及314堆疊及字線304的製作圖 樣之前描繪。
於若干實施例中，層306、308、310、312、及314堆疊之各層可循序地沈積而形成層306、308、310、312、及314堆疊。一植入膜330可沈積於層堆疊上以提供金屬污染控制(例如，防止層306、308、310、312、及314堆疊之材料濺鍍至植入設備的環境中)。於若干實施例中，植入膜330可包含具有40埃至100埃之範圍厚度的氧化矽(SiO2)膜。於其它實施例中，植入膜330可由其它合宜材料或具有其它厚度組成。植入之後，植入膜330可使用任何合宜技術去除，包括例如蝕刻法。
於若干實施例中，一遮罩層332可沈積於層306、308、310、312、及314堆疊上，及製作圖樣使得已製作圖樣之遮罩層332係經組配以保護一區域326，於該處形成主動胞元(例如，圖3之個別PCM元件316B)。在遮罩層332中在欲形成虛擬胞元(例如，圖3之個別PCM元件316A)的一區域328上方一開口可經製作圖樣。遮罩層332可包括任何合宜材料，包括硬遮罩材料諸如氧化矽或光敏材料諸如光阻。於植入之後，遮罩層332可使用任何合宜技術去除，包括例如蝕刻法。
於區域328中之層306、308、310、312、及314堆疊中之一或多層可使用植入法以雜質333摻雜。舉例言之，於若干實施例中，雜質333之植入可調整而靶定SD層308(例如，提供比其它層諸如PM層312更高濃度的雜質333於SD層308)。於若干實施例中，於SD層308中的雜質333之 濃度34可高於PM層312及/或頂電極層314及中電極層310中的雜質333之濃度33。調整植入可包括通過一層堆疊特徵化各種雜質之劑量、能量及種類，及測量個別層中之雜質濃度以判定植入的劑量、能量及/或種類。測量例如可藉二次離子質譜術(SIMS)或能量分散X光光譜術(EDS)執行。射束線植入及電漿植入技術兩者可用於植入法。依據各種實施例，雜質333可包括砷(As)、鍺(Ge)、氧(O)、矽(Si)、碳(C)、硼(B)、氬(Ar)、磷(P)、氫(H)、氟(F)、硒(Se)、銦(In)、及氮(N)中之一或多者。依據若干實施例，植入劑量可以是1E14至1E17原子/平方匣米及/或植入能可以是500eV至80keV。於若干實施例中，雜質333可包括矽或碳。其它合宜雜質或劑量/能量可用於其它實施例。
於其它實施例中，雜質333的植入可於PCM裝置400的其它製造階段期間進行。舉例言之，於若干實施例中，雜質333可在沈積SD層308之後而在沈積中電極層310之前在欲形成虛擬胞元的一區域植入(例如，使用SD層308上的一遮罩層332)。於其它實施例中，雜質333可於沈積層306、308、310、312、及314堆疊中之另一層之後而在沈積頂電極層314之前植入。於其它實施例中，雜質333可在層306、308、310、312、及314堆疊製作圖樣而形成溝槽之後，於該處配置圖3中之介電材料318及320，而在沈積介電材料318及320之前植入。於其它實施例中，雜質333可在形成胞元(例如，個別PCM元件316A、316B)之後而在沈積位元線324之前植入。
圖5示意地例示依據若干實施例包括主動胞元516B及虛擬胞元516A之一PCM裝置的一胞元陣列。於若干實施例中，該陣列可表示單一拼貼塊500。拼貼塊500可於一目標胞元之選擇操作期間視為一離散單元處理。換言之，於若干實施例中，拼貼塊500可以是一單元的一胞元陣列其係經施加偏壓而於該陣列選擇一目標胞元(例如，一位元)。於該描繪實施例中，拼貼塊500包括配置於四條字線504及四條位元線524(4 WLx4 BL)的交叉之胞元(例如，主動胞元516B及虛擬胞元516A)；然而，於其它實施例中，可使用其它合宜拼貼塊尺寸。
如圖可知，依據各種實施例，虛擬胞元516A(例如，於區域555內部)可配置於拼貼塊500的邊緣。主動胞元516B可透過字線504及位元線524電氣耦合虛擬胞元516A，且可於選擇或其它操作期間以類似方式施加偏壓。於若干實施例中，虛擬胞元516A可摻雜一雜質以如此處描述減少洩漏，及主動胞元516B可不摻雜該雜質。虛擬胞元516A可適合關聯圖3之個別PCM元件316A描述的實施例，及主動胞元516B可適合關聯圖3之個別PCM元件316B描述的實施例。
圖6為依據若干實施例一種製造一PCM裝置(例如，圖3之PCM裝置300)之方法600的流程圖。方法600可適合關聯圖1-5描述之實施例及反之亦然。
於602，方法600可包括形成一相變記憶體(PCM)裝置(例如，圖4之PCM裝置400)之一層堆疊(例如，圖4之層 306、308、310、312、及/或314堆疊)。依據各種實施例，層堆疊之形成方式可藉使用任何合宜沈積技術，沈積一底電極層(例如，底電極層306)至一字線金屬層(例如，圖3之字線304)上，沈積一選擇裝置層(例如，圖3之SD層308)至底電極層上，沈積一中電極層(例如，圖3之中電極層310)至選擇裝置層上，沈積一相變材料層(例如，圖3之PM層312)至中電極層上及/或沈積一頂電極層(例如，圖3之頂電極層314)至相變材料層上。
於604，方法600包括在對應虛擬胞元(例如，圖3之個別PCM元件316A)之一區域(例如，圖4之區域328或圖5之區域555)以一雜質(例如，圖4之雜質333)摻雜(例如，由圖4之箭頭440指示)層堆疊用以縮減虛擬胞元的胞元洩漏。於若干實施例中，主動胞元(例如，主動胞元516B)之一區域(例如，圖4之區域326)可藉一已製作圖樣的遮罩層(例如，圖4之遮罩層332)保護，使得於層堆疊之摻雜期間該等主動胞元不被雜質摻雜。
於若干實施例中，摻雜層之堆疊包括摻雜相變材料層。於其它實施例中，摻雜可經組配以將雜質導入該層堆疊之其它區域，包括例如選擇裝置層。舉例言之，摻雜可在包括選擇裝置層及相變材料層的一層堆疊上進行，及相變材料層及選擇裝置層之摻雜可於雜質(例如，相同雜質)的相同植入程序期間同時進行。於若干實施例中，摻雜選擇裝置層可提供於選擇裝置層中之雜質比於相變材料層中之雜質濃度更高的濃度。至於另一個實施例，於若干實施 例中，當選擇裝置層經摻雜時，層堆疊可只包括一選擇裝置層在底電極層上。如此處描述，層堆疊之其它組態可以雜質摻雜。
以最有助於瞭解本案所請主旨之方式，各項操作依次描述為多個離散操作。然而，描述順序不應解譯為暗示此等操作必然為順序相依性。更明確言之，此等操作可不以呈示順序進行。所描述之操作可以與所描述實施例不同的順序進行。可進行各項額外操作及/或於額外實施例中可刪除所描述之操作。
本文揭示之實施例可使用任何合宜硬體及/或軟體以視需要地組配而實現於系統。圖7示意地例示依據若干實施例包括一PCM裝置(例如，圖3之PCM裝置300)的一系統(例如，圖7之計算裝置700)實例。計算裝置700可罩住(例如，於殼體709內)一板諸如母板702。母板702可包括多個組件，包括但非限制性，一處理器704及至少一個通訊晶片706。處理器704可實體上及電氣上耦合至母板702。於若干實施例中，至少一個通訊晶片706也可實體上及電氣上耦合至母板702。於進一步實施例中，通訊晶片706可以是處理器704的部件。
取決於其應用，計算裝置700可包括其它組件，其可以或可不實體上及電氣上耦合至母板702。此等組件可包括，但非限制性，依電性記憶體(例如，動態隨機存取記憶體(DRAM))、非依電性記憶體(例如，PCM 708或唯讀記憶體(ROM))、快閃記憶體、圖形處理器、數位信號處理器 (DSP)、低溫處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、視訊編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速度計、陀螺儀、揚聲器、相機、及大容量儲存裝置(諸如硬碟驅動裝置、光碟(CD)、數位影音碟(DVD)等)。
依據各種實施例，PCM 708可適合此處描述之實施例。舉例言之，PCM 708可包括如此處描述之一PCM裝置(例如，圖3之PCM裝置300)。
通訊晶片706可啟用無線通訊用於移轉資料至及自計算裝置700。術語「無線」及其衍生詞可用以描述電路、裝置、系統、方法、技術、通訊通道等其可透過非固體媒體經由調變電磁輻射之使用而通訊資料。該術語並不暗示相關聯的不含任何導線，但於若干實施例中可能不含任何導線。通訊晶片706可執行多種無線標準或無線協定中之任一者，包括但非限制性，美國電機及電子工程師學會(IEEE)標準包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005修訂)、長期演進(LTE)計畫連同任何修訂、更新、及/或修正(例如，進階LTE計畫、超行動寬頻(UMB)計畫(又稱「3GPP2」)等)。IEEE 802.16可相容BWA網路通稱為WiMAX網路，代表微波接取全球互通服務的頭字語，其乃通過IEEE 802.16標準的一致性及交互操作性測試的產品之正字標記。通訊晶片706可根據全球行動通信系統(GSM)、通用封包無線服務(GPRS)、全球行動通訊系統 (UMTS)、高速封包接取(HSPA)、演進HSPA(E-HSPA)、或LTE網路操作。通訊晶片706可根據加強式GSM演進資料(EDGE)、GSM EDGE無線電接取網路(GERAN)、通用地面無線電接取網路(UTRAN)、或演進UTRAN(E-UTRAN)操作。通訊晶片706可根據劃碼多向接取(CDMA)、分時多向接取(TDMA)、數位加強式無線電信(DECT)、演進資料優化(EV-DO)、其衍生協定、以及標記為3G、4G、5G及其後的任何其它無線協定操作。於其它實施例中，通訊晶片706可根據其它無線協定操作。
計算裝置700可包括多個通訊晶片706。舉例言之，一第一通訊晶片706可專用於較短程無線通訊諸如Wi-Fi及藍牙，及一第二通訊晶片706可專用於較長程無線通訊諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO、及其它。
於各種實施例中，計算裝置700可以是行動計算裝置、膝上型電腦、小筆電、筆記型電腦、超筆電、智慧型電話、平板、個人數位助理器(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、列印器、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位視訊紀錄器。於進一步實施例中，計算裝置700可以是處理資料的任何其它電子裝置。
實施例
依據各種實施例，本文揭示一種設備。實施例1之一種設備可包括多個相變記憶體(PCM)元件，其中該等多 個PCM元件中之個別PCM元件為虛擬胞元包括：一底電極層；配置於該底電極層上之一選擇裝置層；配置於該選擇裝置層上之一中電極層；配置於該中電極層上之一相變材料層；及配置於該相變材料層上之一頂電極層，其中該相變材料層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。實施例2可包括請求項1之設備，其中該選擇裝置層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。實施例3可包括請求項2之設備，其中該選擇裝置層及該相變材料層係以一相同雜質摻雜。實施例4可包括請求項3之設備，其中該選擇裝置層具有比該相變材料層的該雜質更高之一濃度。實施例5可包括請求項1-4中任一項之設備，其中該相變材料層及該選擇裝置層包含一硫屬化物材料；及該雜質係選自於由下列所組成之該組群：砷(As)、鍺(Ge)、氧(O)、矽(Si)、碳(C)、硼(B)、氬(Ar)、磷(P)、氫(H)、氟(F)、硒(Se)、銦(In)、及氮(N)。實施例6可包括請求項5之設備，其中該雜質為矽(Si)、碳(C)、或鍺(Ge)。實施例7可包括請求項6之設備，其中該雜質為矽(Si)。實施例8可包括請求項1-4中任一項之設備，其進一步包括一陣列之胞元的胞元之一拼貼塊，其中該等虛擬胞元係配置於該拼貼塊之一邊緣。實施例9可包括請求項8之設備，其中該胞元之拼貼塊的主動胞元係電氣耦合該等虛擬胞元及係不被該雜質摻雜。依據各種實施例，本文揭示描述一種方法。實施例10之一種方法可包括藉下列步驟形成一相變記憶體(PCM)裝置的層之一堆疊：於一字線金屬層上沈積一底電極層；於該底電極 層上沈積一選擇裝置層；於該選擇裝置層上沈積一中電極層；於該中電極層上沈積一相變材料層；及在該層之堆疊對應虛擬胞元之一區域中以一雜質摻雜該相變材料層用以縮減該等虛擬胞元的胞元洩漏。實施例11可包括請求項10之方法，其進一步包含以一雜質摻雜該選擇裝置層用以縮減該等虛擬胞元的胞元洩漏。實施例12可包括請求項11之方法，其中於一相同植入程序期間該選擇裝置層及該相變材料層係以一相同雜質摻雜。實施例13可包括請求項12之方法，其中摻雜該選擇裝置層提供比於該相變材料層中該雜質之一濃度於該選擇裝置層中該雜質更高之一濃度。實施例14可包括請求項10-13中任一項之方法，其中該相變材料層及該選擇裝置層包含一硫屬化物材料；及該雜質係選自於由下列所組成之該組群：砷(As)、鍺(Ge)、氧(O)、矽(Si)、碳(C)、硼(B)、氬(Ar)、磷(P)、氫(H)、氟(F)、硒(Se)、銦(In)、及氮(N)。實施例15可包括請求項14之方法，其中該雜質為矽。實施例16可包括請求項10-13中任一項之方法，其中該等虛擬胞元係配置於包括一陣列之胞元的胞元之一拼貼塊之一邊緣。實施例17可包括請求項16之方法，其中該胞元之拼貼塊的主動胞元之區域係由一已製作圖樣的遮罩層保護使得於該相變材料層之該摻雜期間該等主動胞元係不被雜質摻雜。依據各種實施例，本文揭示描述一種系統。實施例18之一種系統可包括一電路板及耦合該電路板之一晶粒，該晶粒包含多個相變記憶體(PCM)元件，其中該等多個PCM元件中之個別PCM元件為虛擬胞元包括： 一底電極層；配置於該底電極層上之一選擇裝置層；配置於該選擇裝置層上之一中電極層；配置於該中電極層上之一相變材料層；及配置於該相變材料層上之一頂電極層，其中該相變材料層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。實施例19可包括請求項18之系統，其中該選擇裝置層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。實施例20可包括請求項19之系統，其中該選擇裝置層具有比該相變材料層的該雜質更高之一濃度。實施例21可包括請求項18-20中任一項之系統，其中該系統為一行動計算裝置包括耦合該電路板之一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋革計數器、一加速度計、一陀螺儀、一揚聲器、或一相機中之一或多者。
各種實施例可包括前述實施例之任何合宜組合，包括前述之替代例(或)以前述聯合形式描述之實施例(及)(例如，「及」可以是「及/或」)。又復，若干實施例可包括一或多個製作圖樣的遮罩層(例如，非暫態電腦可讀取媒體)具有儲存於其上的指令其當執行時結果導致前述實施例中之任一者的動作。再者，若干實施例可包括設備或系統具有用於執行前述實施例之各種操作的任何合宜構件。
具體實施例之前文描述，包括於摘要說明中描述者，絕非意圖為互斥或限制本文揭示之實施例於所揭示的 精確形式。雖然此處描述特定實施例及實例用於例示性目的，但如熟諳技藝人士將瞭解於本文揭示之範圍內各種相當修改皆屬可能。
鑑於前文詳細說明部分可對本文揭示之實施例做此等修改。下列申請專利範圍各項中使用的術語不應解譯為將本文揭示之各種實施例限於說明書及申請專利範圍中揭示的特定實施例。反而，該範圍係完全由如下申請專利範圍界定，其係根據已確立的申請專利範圍詮釋之原理解譯。
33、34‧‧‧濃度
302‧‧‧基體
304‧‧‧字線
306‧‧‧底電極層
308‧‧‧選擇裝置(SD)層
310‧‧‧中電極層
312‧‧‧相變材料(PM)層
314‧‧‧頂電極層
326、328‧‧‧區域
330‧‧‧植入膜
332‧‧‧遮罩層
333‧‧‧雜質
400‧‧‧PCM裝置
440‧‧‧箭頭
S‧‧‧表面

Claims (20)

  1. 一種電子設備，其包含：多個相變記憶體(PCM)元件，其中該等多個PCM元件包括虛擬胞元及與該等虛擬胞元電氣地耦接的主動胞元，其中該等虛擬胞元之各者包括：一底電極層；配置於該底電極層上之一選擇裝置層；配置於該選擇裝置層上之一中電極層；配置於該中電極層上之一相變材料層；及配置於該相變材料層上之一頂電極層，其中該相變材料層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏，其中該等主動胞元沒有以該雜質摻雜。
  2. 如請求項1之電子設備，其中該選擇裝置層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。
  3. 如請求項2之電子設備，其中該選擇裝置層及該相變材料層係以一相同雜質摻雜。
  4. 如請求項3之電子設備，其中該選擇裝置層具有比該相變材料層更高之該雜質之一濃度。
  5. 如請求項1之電子設備，其中：該相變材料層及該選擇裝置層包含一硫屬化物材料；及該雜質係選自於由下列所組成之一組群：砷(As)、 鍺(Ge)、氧(O)、矽(Si)、碳(C)、硼(B)、氬(Ar)、磷(P)、氫(H)、氟(F)、硒(Se)、銦(In)、及氮(N)。
  6. 如請求項5之電子設備，其中該雜質為矽(Si)、碳(C)、或鍺(Ge)。
  7. 如請求項6之電子設備，其中該雜質為矽(Si)。
  8. 如請求項1之電子設備，其進一步包含包括一陣列之胞元的胞元之一拼貼塊，其中該等虛擬胞元係配置於該拼貼塊之一邊緣。
  9. 一種用以形成一相變記憶體(PCM)裝置之方法，其包含：藉由下列步驟形成一相變記憶體(PCM)裝置之一堆疊層：於一字線金屬層上沈積一底電極層；於該底電極層上沈積一選擇裝置層；於該選擇裝置層上沈積一中電極層；於該中電極層上沈積一相變材料層；及在該堆疊層之與虛擬胞元對應之一區域中以一雜質摻雜該相變材料層用以縮減該等虛擬胞元的胞元洩漏，其中該等PCM裝置包括該等虛擬胞元及與該等虛擬胞元電氣地耦接之主動胞元，且其中該等主動胞元沒有以該雜質摻雜。
  10. 如請求項9之方法，其進一步包含：以一雜質摻雜該選擇裝置層用以縮減該等虛擬胞元的胞元洩漏。
  11. 如請求項10之方法，其中於一相同植入程序期間該選擇 裝置層及該相變材料層係以一相同雜質摻雜。
  12. 如請求項11之方法，其中摻雜該選擇裝置層提供於該選擇裝置層中該雜質之一濃度比於該相變材料層中該雜質之一濃度更高。
  13. 如請求項9之方法，其中：該相變材料層及該選擇裝置層包含一硫屬化物材料；及該雜質係選自於由下列所組成之一組群：砷(As)、鍺(Ge)、氧(O)、矽(Si)、碳(C)、硼(B)、氬(Ar)、磷(P)、氫(H)、氟(F)、硒(Se)、銦(In)、及氮(N)。
  14. 如請求項13之方法，其中該雜質為矽(Si)。
  15. 如請求項9之方法，其中該等虛擬胞元係配置於包括一陣列之胞元的胞元之一拼貼塊之一邊緣。
  16. 如請求項15之方法，其中該胞元之該拼貼塊的主動胞元之區域係藉由一經圖樣化的遮罩層所保護使得於該相變材料層之該摻雜期間該等主動胞元係不被該雜質摻雜。
  17. 一種電子系統，其包含：一電路板；及與該電路板耦合之一晶粒，該晶粒包含：多個相變記憶體(PCM)元件，其中該等多個PCM元件包括虛擬胞元及與該等虛擬胞元電氣地耦接的主動胞元，其中該等虛擬胞元之各者包括：一底電極層； 配置於該底電極層上之一選擇裝置層；配置於該選擇裝置層上之一中電極層；配置於該中電極層上之一相變材料層；及配置於該相變材料層上之一頂電極層，其中該相變材料層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏，其中該等主動胞元沒有以該雜質摻雜。
  18. 如請求項17之電子系統，其中該選擇裝置層係以一雜質摻雜用以縮減該等虛擬胞元的胞元洩漏。
  19. 如請求項18之電子系統，其中該選擇裝置層具有比該相變材料層更高之該雜質之一濃度。
  20. 如請求項17之電子系統，其中該系統為一行動計算裝置，該行動計算裝置包括與該電路板耦合的下列中之一或多者：一天線、一顯示器、一觸控螢幕顯示器、一觸控螢幕控制器、一電池、一音訊編解碼器、一視訊編解碼器、一功率放大器、一全球定位系統(GPS)裝置、一羅盤、一蓋革計數器、一加速度計、一陀螺儀、一揚聲器、或一相機。
TW104138579A 2014-12-23 2015-11-20 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術 TWI596661B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/581,921 US9559146B2 (en) 2014-12-23 2014-12-23 Phase-change memory cell implant for dummy array leakage reduction

Publications (2)

Publication Number Publication Date
TW201633382A TW201633382A (zh) 2016-09-16
TWI596661B true TWI596661B (zh) 2017-08-21

Family

ID=56130384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138579A TWI596661B (zh) 2014-12-23 2015-11-20 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術

Country Status (7)

Country Link
US (2) US9559146B2 (zh)
EP (1) EP3238283B1 (zh)
JP (1) JP6743008B2 (zh)
KR (1) KR102439515B1 (zh)
CN (1) CN107004693B (zh)
TW (1) TWI596661B (zh)
WO (1) WO2016105750A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559752B2 (en) * 2016-12-05 2020-02-11 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10008665B1 (en) 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US10825914B2 (en) * 2017-11-13 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor device
US10957853B2 (en) 2018-09-18 2021-03-23 International Business Machines Corporation Modifying material parameters of a nanoscale device post-fabrication
KR20210047195A (ko) 2019-10-21 2021-04-29 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법
KR20210061071A (ko) 2019-11-19 2021-05-27 삼성전자주식회사 메모리 장치
KR20220037000A (ko) 2020-09-16 2022-03-24 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 장치
KR20220128111A (ko) 2021-03-12 2022-09-20 삼성전자주식회사 가변 저항 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110069531A1 (en) * 2009-09-18 2011-03-24 Ryota Aburada Nonvolatile semiconductor storage device and method of manufacturing the same
US20140217349A1 (en) * 2013-02-05 2014-08-07 Micron Technology, Inc. Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085675A2 (en) * 2002-04-04 2003-10-16 Kabushiki Kaisha Toshiba Phase-change memory device
US7106096B2 (en) * 2004-11-11 2006-09-12 International Business Machines Corporation Circuit and method of controlling integrated circuit power consumption using phase change switches
JP2006156886A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP4783027B2 (ja) * 2005-01-24 2011-09-28 パナソニック株式会社 半導体記憶装置
JP2007053229A (ja) * 2005-08-18 2007-03-01 Nec Electronics Corp 半導体記憶装置およびその製造方法
KR100810615B1 (ko) * 2006-09-20 2008-03-06 삼성전자주식회사 고온 상전이 패턴을 구비한 상전이 메모리소자 및 그제조방법
KR100807230B1 (ko) * 2006-09-27 2008-02-28 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 장치
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
KR100909754B1 (ko) 2008-01-30 2009-07-29 주식회사 하이닉스반도체 상 변화 메모리 장치
JP2008252112A (ja) * 2008-05-15 2008-10-16 Renesas Technology Corp 不揮発性半導体記憶装置および不揮発性メモリセル
US8374019B2 (en) * 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
KR102022409B1 (ko) * 2013-03-13 2019-09-18 삼성전자주식회사 박막 형성 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
KR102126967B1 (ko) * 2013-10-11 2020-07-08 삼성전자주식회사 메모리 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110069531A1 (en) * 2009-09-18 2011-03-24 Ryota Aburada Nonvolatile semiconductor storage device and method of manufacturing the same
US20140217349A1 (en) * 2013-02-05 2014-08-07 Micron Technology, Inc. Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures

Also Published As

Publication number Publication date
US20160181324A1 (en) 2016-06-23
WO2016105750A1 (en) 2016-06-30
CN107004693A (zh) 2017-08-01
JP6743008B2 (ja) 2020-08-19
TW201633382A (zh) 2016-09-16
CN107004693B (zh) 2021-02-09
US20170125671A1 (en) 2017-05-04
KR102439515B1 (ko) 2022-09-05
US9837604B2 (en) 2017-12-05
EP3238283A4 (en) 2018-08-22
EP3238283B1 (en) 2020-05-06
KR20170097619A (ko) 2017-08-28
EP3238283A1 (en) 2017-11-01
JP2018503972A (ja) 2018-02-08
US9559146B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
TWI596661B (zh) 用於虛擬陣列洩漏縮減之相變記憶體胞元植入技術
CN107112345B (zh) 增加相变存储器元件的电热隔离的电极配置
KR102432053B1 (ko) 상변화 메모리 소자들을 위한 배리어 막 기법들 및 구성들
KR101820740B1 (ko) Pcm 디바이스를 제조하는 방법
TWI567831B (zh) 在積體電路裝置的金屬之間的選擇性擴散屏障
KR20210142526A (ko) 인 도펀트 농도가 높은 소스 또는 드레인 구조물