JP5684104B2 - メタルブリッジ型記憶装置の製造方法 - Google Patents
メタルブリッジ型記憶装置の製造方法 Download PDFInfo
- Publication number
- JP5684104B2 JP5684104B2 JP2011286094A JP2011286094A JP5684104B2 JP 5684104 B2 JP5684104 B2 JP 5684104B2 JP 2011286094 A JP2011286094 A JP 2011286094A JP 2011286094 A JP2011286094 A JP 2011286094A JP 5684104 B2 JP5684104 B2 JP 5684104B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- forming
- inter
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
Description
先ず、第1の実施形態について説明する。
図1は、本実施形態に係るメタルブリッジ型記憶装置を例示する斜視断面図である。
図2(a)及び(b)は、本実施形態に係るメタルブリッジ型記憶装置の動作を例示する断面図である。
なお、図2(a)及び(b)においては、図を見やすくするために、バリア層は図示を省略されている。
図3(a)〜(d)は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程断面図であり、
図4は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程斜視断面図であり、
図5(a)〜(c)は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程断面図であり、
図6は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程斜視断面図であり、
図7(a)及び(b)は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程断面図であり、
図8(a)及び(b)は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程断面図であり、
図9は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程斜視断面図であり、
図10(a)及び(b)は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程断面図である。
図3(a)に示すように、層間絶縁膜13上に、例えばタングステン(W)を堆積させて、金属膜41を成膜する。
次に、図3(b)に示すように、金属膜41上にフォトレジスト膜を形成し、リソグラフィ法によってワード線方向に延びるラインアンドスペース(L/S)パターンに加工する。これにより、金属膜41上にレジストパターン42が形成される。
次に、図3(d)に示すように、例えばシリコン酸化物を堆積させて、ワード線WLを覆うように絶縁膜43を成膜する。
次に、図5(b)に示すように、配線間絶縁膜27間であってワード線WLの上面上に、バリア層32を形成する。このとき、バリア層32の厚さは、ワード線WLの上面の後退量よりも小さくする。なお、図5(b)においては、バリア層32を平面状に描いているが、実際には、バリア層32は、配線間絶縁膜27及びワード線WLからなる溝の内面に沿ったコ字形状となる場合もある。この場合においても、特に問題は生じない。次に、全面に導電膜44を成膜する。
図7(a)に示すように、上述のワード線WLと同様なRIE法により、バリア層46上にビット線方向に延びる複数本のビット線BLを形成する。
次に、全面にシリコン酸化物を堆積させて、CMP等の平坦化処理を施すことにより、イオンメタル層33、バリア層34及びビット線BLからなる積層体の相互間に、配線間絶縁膜29を形成する。
次に、図8(b)に示すように、配線間絶縁膜29間であってビット線BLの上面上にバリア層34を形成する。次に、全面に金属層47を形成する。
図10(a)に示すように、ビット線配線層22上の全面に抵抗変化層23を形成し、全面に導電膜48を形成し、全面にバリア層49を形成する。
次に、図10(b)に示すように、RIE法により、バリア層49上に複数本のワード線WLを形成する。次に、ワード線WLをマスクとしてRIE等の異方性エッチングを施す。これにより、バリア層49が複数本のバリア層32に分断され、導電膜48が複数本の対向電極層31に分断される。このとき、抵抗変化層23は積極的にはエッチングしないが、対向電極層31のエッチングに伴って、抵抗変化層23の上部がエッチングされてもよい。但し、この場合も抵抗変化層23は分断しない。次に、対向電極層31、バリア層32及びワード線WLからなる積層体の相互間に、配線間絶縁膜27を形成する。
以後、同様に、抵抗変化層23、ビット線配線層22、抵抗変化層23、ワード線配線層21、抵抗変化層23、・・・の順に形成する。次に、コンタクト(図示せず)を形成し、ワード線WL及びビット線BLを駆動回路に接続する。これにより、本実施形態に係るメタルブリッジ型記憶装置1が製造される。
本実施形態においては、図7(b)に示す工程において、ビット線BLをマスクとしてバリア層46及び金属層45をエッチングすることにより、バリア層34及びイオンメタル層33を形成している。また、図10(b)に示す工程において、ワード線WLをマスクとしてバリア層49及び導電膜48をエッチングすることにより、バリア層32及び対向電極層31を形成している。このように、本実施形態においては、バリア層34及びイオンメタル層33からなる積層体、並びに、バリア層32及び対向電極層31からなる積層体を、二方向に沿って分断してピラー形状に加工するのではなく、一方向のみに沿って分断してラインアンドスペース形状としている。この結果、エッチングにより形成されたこれらの積層体のパターンにおいて、座屈及び倒壊が生じにくい。
このように、本実施形態によれば、メモリセル間のリーク電流を抑えつつ、製造が容易なメタルブリッジ型記憶装置を実現することができる。
本実施形態は、前述の第1の実施形態と比較して、ワード線WL及びビット線BLの形成方法が異なっている。
図11(a)〜(c)及び図12(a)〜(c)は、本実施形態に係るメタルブリッジ型記憶装置の製造方法を例示する工程断面図である。
次に、図11(a)に示すように、例えば、シリコン窒化物を堆積させて、層間絶縁膜13上の全面に芯材層51を形成する。なお、芯材層51の材料はシリコン窒化物には限定されず、後述する図12(a)に示す工程において側壁加工を施す金属膜54との間で選択比がとれる材料であればよく、例えばシリコン酸化物であってもよい。次に、芯材層51上の全面にフォトレジスト膜を形成し、リソグラフィ法によってL/Sパターンに加工する。これにより、ワード線方向に延びるレジストパターン52が形成される。
次に、図11(c)に示すように、例えば、タングステン又はモリブデン等の金属を堆積させて、金属膜54をコンフォーマルに成膜する。
次に、図12(b)に示すように、ウェットエッチング等を施して、芯材53を除去する。
このように、本実施形態においては、側壁法及びダマシン法により、ワード線配線層21及びビット線配線層22を形成する。
本実施形態における上記以外の構成、動作、製造方法及び効果は、前述の第1の実施形態と同様である。
更に、前述の各実施形態において、ワード線WLとビット線BLとを入れ替えてもよい。
Claims (6)
- 第1方向に延びる第1配線及び前記第1方向に延びる第1配線間絶縁膜が交互に配列された構造体を作製する工程と、
前記構造体上に抵抗変化層を形成する工程と、
前記抵抗変化層上にイオンメタル層を形成する工程と、
前記イオンメタル層上に、前記第1方向に対して交差した第2方向に延び、相互に離隔した複数本の第2配線を形成する工程と、
前記第2配線をマスクとして異方性エッチングを施すことにより、前記抵抗変化層を分断せずに前記イオンメタル層を分断する工程と、
前記第2配線間に第2配線間絶縁膜を形成する工程と、
を備えたメタルブリッジ型記憶装置の製造方法。 - 前記第1配線の上部を除去することにより、前記第1配線の上面を前記第1配線間絶縁膜の上面よりも下方に位置させる工程と、
前記第1配線間絶縁膜間であって前記第1配線の上面上に、対向電極層を形成する工程と、
をさらに備えた請求項1記載のメタルブリッジ型記憶装置の製造方法。 - 第1方向に延びる第1配線及び前記第1方向に延びる第1配線間絶縁膜が交互に配列された構造体を作製する工程と、
前記第1配線の上部を除去することにより、前記第1配線の上面を前記第1配線間絶縁膜の上面よりも下方に位置させる工程と、
前記第1配線間絶縁膜間であって前記第1配線の上面上に、第1対向電極層を形成する工程と、
前記第1配線間絶縁膜及び前記第1対向電極層の上方に第1抵抗変化層を形成する工程と、
前記第1抵抗変化層上に第1イオンメタル層を形成する工程と、
前記第1イオンメタル層上に、前記第1方向に対して交差した第2方向に延び、相互に離隔した複数本の第2配線を形成する工程と、
前記第2配線をマスクとして異方性エッチングを施すことにより、前記第1抵抗変化層を分断せずに前記第1イオンメタル層を分断する工程と、
前記第2配線間に第2配線間絶縁膜を形成する工程と、
前記第2配線の上部を除去することにより、前記第2配線の上面を前記第2配線間絶縁膜の上面よりも下方に位置させる工程と、
前記第2配線間絶縁膜間であって前記第2配線の上面上に、第2イオンメタル層を形成する工程と、
前記第2配線間絶縁膜及び前記第2イオンメタル層の上方に第2抵抗変化層を形成する工程と、
前記第2抵抗変化層上に第2対向電極層を形成する工程と、
前記第2配線間絶縁膜及び前記第2対向電極層の上方に、前記第1方向に延び、相互に離隔した複数本の第3配線を形成する工程と、
前記第3配線をマスクとして異方性エッチングを施すことにより、前記第2抵抗変化層を分断せずに前記第2対向電極層を分断する工程と、
前記第3配線間に第3配線間絶縁膜を形成する工程と、
前記第3配線の上部を除去することにより、前記第3配線の上面を前記第3配線間絶縁膜の上面よりも下方に位置させる工程と、
前記第3配線間絶縁膜間であって前記第3配線の上面上に、第3対向電極層を形成する工程と、
を備えたメタルブリッジ型記憶装置の製造方法。 - 前記第1抵抗変化層を形成する工程、前記第1イオンメタル層を形成する工程、前記第2配線を形成する工程、前記第1イオンメタル層を分断する工程、前記第2配線間絶縁膜を形成する工程、前記第2配線の上面を前記第2配線間絶縁膜の上面よりも下方に位置させる工程、前記第2イオンメタル層を形成する工程、前記第2抵抗変化層を形成する工程、前記第2対向電極層を形成する工程、前記第3配線を形成する工程、前記第2対向電極層を分断する工程、前記第3配線間絶縁膜を形成する工程、前記第3配線の上面を前記第3配線間絶縁膜の上面よりも下方に位置させる工程、及び、前記第3対向電極層を形成する工程を含むサイクルを、複数回繰り返す請求項3記載のメタルブリッジ型記憶装置の製造方法。
- 前記第2配線を形成する工程は、
金属膜を形成する工程と、
異方性エッチングを施すことにより、前記金属膜を選択的に除去する工程と、
を有した請求項1〜4のいずれか1つに記載のメタルブリッジ型記憶装置の製造方法。 - 前記第2配線を形成する工程は、
前記第2方向に延びる複数本の芯材を形成する工程と、
前記芯材を覆うように金属層を形成する工程と、
異方性エッチングを施すことにより、前記金属層を選択的に除去して前記芯材の側面上に残留させる工程と、
前記芯材を除去する工程と、
を有した請求項1〜4のいずれか1つに記載のメタルブリッジ型記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011286094A JP5684104B2 (ja) | 2011-12-27 | 2011-12-27 | メタルブリッジ型記憶装置の製造方法 |
US13/596,445 US9166157B2 (en) | 2011-12-27 | 2012-08-28 | Conductive bridging memory device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011286094A JP5684104B2 (ja) | 2011-12-27 | 2011-12-27 | メタルブリッジ型記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013135162A JP2013135162A (ja) | 2013-07-08 |
JP5684104B2 true JP5684104B2 (ja) | 2015-03-11 |
Family
ID=48653614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011286094A Expired - Fee Related JP5684104B2 (ja) | 2011-12-27 | 2011-12-27 | メタルブリッジ型記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9166157B2 (ja) |
JP (1) | JP5684104B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9040952B2 (en) * | 2013-10-02 | 2015-05-26 | SK Hynix Inc. | Semiconductor device and method of fabricating the same |
US9553132B1 (en) | 2015-09-09 | 2017-01-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2020150212A (ja) * | 2019-03-15 | 2020-09-17 | キオクシア株式会社 | 半導体メモリ装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003085675A2 (en) | 2002-04-04 | 2003-10-16 | Kabushiki Kaisha Toshiba | Phase-change memory device |
US7209378B2 (en) * | 2002-08-08 | 2007-04-24 | Micron Technology, Inc. | Columnar 1T-N memory cell structure |
US7816659B2 (en) * | 2005-11-23 | 2010-10-19 | Sandisk 3D Llc | Devices having reversible resistivity-switching metal oxide or nitride layer with added metal |
US7829875B2 (en) | 2006-03-31 | 2010-11-09 | Sandisk 3D Llc | Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse |
US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
US20080314738A1 (en) | 2007-06-19 | 2008-12-25 | International Business Machines Corporation | Electrolytic Device Based on a Solution-Processed Electrolyte |
JP4598147B2 (ja) | 2007-12-10 | 2010-12-15 | パナソニック株式会社 | 不揮発性記憶装置およびその製造方法 |
JP2009246085A (ja) | 2008-03-31 | 2009-10-22 | Hitachi Ltd | 半導体装置およびその製造方法 |
US8274812B2 (en) * | 2010-06-14 | 2012-09-25 | Crossbar, Inc. | Write and erase scheme for resistive memory device |
JP5348108B2 (ja) * | 2010-10-18 | 2013-11-20 | ソニー株式会社 | 記憶素子 |
-
2011
- 2011-12-27 JP JP2011286094A patent/JP5684104B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-28 US US13/596,445 patent/US9166157B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130161582A1 (en) | 2013-06-27 |
JP2013135162A (ja) | 2013-07-08 |
US9166157B2 (en) | 2015-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10475999B2 (en) | Metal landing on top electrode of RRAM | |
US8916847B2 (en) | Variable resistance memory device and method for fabricating the same | |
US11411181B2 (en) | Phase-change memory device and method | |
TWI540707B (zh) | 非揮發性記憶體裝置及其之製造方法 | |
CN111092152A (zh) | 存储单元和用于制造存储单元的方法 | |
WO2011090152A1 (ja) | 半導体装置及びその製造方法 | |
TWI759073B (zh) | 半導體元件與其形成方法 | |
US20230380310A1 (en) | Semiconductor memory devices with electrically isolated stacked bit lines and methods of manufacture | |
US9093642B2 (en) | Non-volatile memory device and method of manufacturing the same | |
CN113594177A (zh) | 半导体器件及其制造方法 | |
US9257486B2 (en) | RRAM array having lateral RRAM cells and vertical conducting structures | |
JP5684104B2 (ja) | メタルブリッジ型記憶装置の製造方法 | |
US10283709B2 (en) | Semiconductor device and method of manufacturing the same | |
US20110175053A1 (en) | Nonvolatile memory device and method for manufacturing the same | |
US10546896B2 (en) | Storage device having variable resistance layer | |
US20140021432A1 (en) | Variable resistance memory device and method for fabricating the same | |
CN115497955A (zh) | 存储单元、半导体装置及其制造方法 | |
CN113130533A (zh) | 半导体器件及其形成方法 | |
US9985205B2 (en) | Layered cross-point semiconductor memory device | |
US8890105B2 (en) | Nonvolatile memory | |
JP2013089789A (ja) | 記憶装置及びその製造方法 | |
CN117042445A (zh) | 存储器件及其制造方法 | |
JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2014146776A (ja) | 不揮発性記憶装置およびその製造方法 | |
CN117062443A (zh) | 三维存储器器件和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150114 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5684104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |