JP5670704B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents
不揮発性半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP5670704B2 JP5670704B2 JP2010252381A JP2010252381A JP5670704B2 JP 5670704 B2 JP5670704 B2 JP 5670704B2 JP 2010252381 A JP2010252381 A JP 2010252381A JP 2010252381 A JP2010252381 A JP 2010252381A JP 5670704 B2 JP5670704 B2 JP 5670704B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- semiconductor layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 318
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000000034 method Methods 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 238000001338 self-assembly Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 648
- 239000010410 layer Substances 0.000 description 193
- 239000000463 material Substances 0.000 description 48
- 239000000758 substrate Substances 0.000 description 21
- 238000007385 chemical modification Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 13
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 150000004032 porphyrins Chemical group 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- -1 trimethylphenyl groups Chemical group 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 8
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 8
- 125000005372 silanol group Chemical group 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 150000002894 organic compounds Chemical class 0.000 description 6
- 125000005370 alkoxysilyl group Chemical group 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 125000003396 thiol group Chemical group [H]S* 0.000 description 5
- ROFVEXUMMXZLPA-UHFFFAOYSA-N Bipyridyl Chemical group N1=CC=CC=C1C1=CC=CC=N1 ROFVEXUMMXZLPA-UHFFFAOYSA-N 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 150000002738 metalloids Chemical group 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KTWOOEGAPBSYNW-UHFFFAOYSA-N ferrocene Chemical group [Fe+2].C=1C=C[CH-]C=1.C=1C=C[CH-]C=1 KTWOOEGAPBSYNW-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 101001064542 Homo sapiens Liprin-beta-1 Proteins 0.000 description 2
- 101000650857 Homo sapiens Small glutamine-rich tetratricopeptide repeat-containing protein beta Proteins 0.000 description 2
- 101710113900 Protein SGT1 homolog Proteins 0.000 description 2
- 102100027722 Small glutamine-rich tetratricopeptide repeat-containing protein alpha Human genes 0.000 description 2
- 102100027721 Small glutamine-rich tetratricopeptide repeat-containing protein beta Human genes 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 125000001436 propyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])[H] 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229930195734 saturated hydrocarbon Natural products 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002736 metal compounds Chemical group 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 150000004033 porphyrin derivatives Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/50—Bistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
3次元積層メモリにおいて、集積度をさらに向上させるために改良の余地がある。
本発明の別の実施形態によれば、第1方向に沿って積層された複数の第1電極膜と、前記複数の第1電極膜どうしの間に設けられた第1電極間絶縁膜と、を有する第1積層構造体と、前記複数の第1電極膜の側面に対向する第1半導体層と、前記複数の第1電極膜の前記側面と前記第1半導体層との間に設けられた第1有機膜と、前記第1有機膜と前記第1半導体層との間に設けられた第1半導体側絶縁膜と、前記第1有機膜と前記複数の第1電極膜の前記側面との間に設けられた第1電極側絶縁膜と、を含む不揮発性半導体記憶装置の製造方法が提供される。前記第1方向に沿って複数の第1膜と複数の第2膜とを交互に積層し、前記第1積層構造体の少なくとも一部となる母積層体を形成する。前記母積層体を前記第1方向に沿って貫通する貫通ホールを形成し、前記貫通ホールの内側に半導体を埋め込んで前記第1半導体層を形成する。前記複数の第1膜を除去する。前記複数の第1膜の除去によって露出した前記第1半導体層の側面上に絶縁膜を形成して前記第1半導体側絶縁膜を形成する。前記第1半導体側絶縁膜の上に前記第1有機膜を形成する。前記第1有機膜の上に前記第1電極側絶縁膜を形成する。前記第1電極側絶縁膜の上に、導電膜を形成して、前記複数の第1電極膜を形成する。
本発明の別の実施形態によれば、第1方向に沿って積層された複数の第1電極膜と、前記複数の第1電極膜どうしの間に設けられた第1電極間絶縁膜と、を有する第1積層構造体と、前記複数の第1電極膜の側面に対向する第1半導体層と、前記複数の第1電極膜の前記側面と前記第1半導体層との間に設けられた第1有機膜と、前記第1有機膜と前記第1半導体層との間に設けられた第1半導体側絶縁膜と、前記第1有機膜と前記複数の第1電極膜の前記側面との間に設けられた第1電極側絶縁膜と、を含む不揮発性半導体記憶装置の製造方法が提供される。前記第1積層構造体を形成する。前記第1積層構造体を前記第1方向に沿って貫通する貫通ホールを形成する。前記貫通ホールの内壁面に絶縁層を形成して前記第1電極側絶縁膜を形成する。前記第1電極側絶縁膜の上に、自己組織化法によって前記第1有機膜を形成する。前記第1有機膜の上に前記第1半導体側絶縁膜を形成する。前記貫通ホールの残余の空間に半導体を埋め込んで前記第1半導体層を形成する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図2は、第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図3は、第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的斜視図である。
図3においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図4は、第1の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図5は、第1の実施形態に係る不揮発性半導体記憶装置の電極膜の構成を例示する模式的平面図である。
まず、図3及び図4を参照しつつ、本実施形態に係る不揮発性半導体記憶装置の構成の概要を説明する。
図4に表したように、回路部CUとメモリ部MUとの間には、例えば酸化シリコンからなる層間絶縁膜13が設けられている。
図4においては、マトリクスメモリセル部MU1として、図3のA−A’線断面の一部と、図3のB−B’線断面の一部が例示されている。
積層構造体MLは、第1方向に沿って交互に積層された複数の電極膜61と複数の電極間絶縁膜62とを有する。電極間絶縁膜62は、電極膜61どうしを絶縁する。
すなわち、不揮発性半導体記憶装置110は、第1半導体層SP1と第2半導体層SP2とを基板11の側で電気的に接続する接続部CP(例えば第1接続部CP)をさらに備える。接続部CPには、例えば、半導体を用いることができる。接続部CPには、例えば半導体層SPとなる材料を用いることができる。
図5に表したように、電極膜61Aと電極膜61Bとは、絶縁層ILによって互いに分断される。
図1に表したように、不揮発性半導体記憶装置110は、積層構造体MLと、半導体層SPと、有機膜48と、半導体側絶縁膜42と、電極側絶縁膜43と、を備える。
第1電極側絶縁膜43p1は、第1有機膜48p1と複数の第1電極膜61aの側面との間に設けられる。
第2電極側絶縁膜43p2は、第2有機膜48p2と複数の第2電極膜61bの側面との間に設けられる。
接続部CPは、第1半導体層SP1と第2半導体層SP2とを電気的に接続する。
第2選択ゲート電極SG2は、第2積層構造体ML2とZ軸方向において積層される。第2選択ゲート電極SG2は、第2半導体層SP2に貫通される。
すなわち、不揮発性半導体記憶装置110は、第1選択ゲート電極SG1と第1半導体層SP1との間に設けられた第1選択ゲート絶縁膜と、第2選択ゲート電極SG2と第2半導体層SP2との間に設けられた第2選択ゲート絶縁膜と、をさらに備えることができる。
図2に表したように、電極膜61に貫通ホールTHが設けられ、貫通ホールTHの中に第1半導体層SP1が設けられる。第1半導体層SP1の側面を取り囲むように第1半導体側絶縁膜42p1が設けられる。第1半導体側絶縁膜42p1の側面を取り囲むように第1有機膜48p1が設けられる。第1有機膜48p1の側面を取り囲むように第1電極側絶縁膜43p1が設けられている。第1電極側絶縁膜43p1の側面を取り囲むように第1電極膜61aが設けられている。
有機膜48(例えば第1有機膜48p1)への正孔の注入、及び、有機膜48(例えば第1有機膜48p1)からの電子の引き抜き、の少なくともいずれかを行う動作が消去動作とされる。
このようにして、不揮発性半導体記憶装置110において、メモリとしての動作が行われる。
これにより安定した薄い有機膜48が得やすい。
図7(a)〜図7(d)は、実施形態に係る不揮発性半導体記憶装置に用いられる材料を例示する図である。
図8(a)〜図8(c)は、実施形態に係る不揮発性半導体記憶装置に用いられる材料を例示する図である。
図9(a)〜図9(d)は、実施形態に係る不揮発性半導体記憶装置に用いられる材料を例示する図である。
図10(a)及び図10(b)は、実施形態に係る不揮発性半導体記憶装置に用いられる材料を例示する図である。
図8(b)に表したように、有機膜48には、上記の金属元素を含まない材料を用いても良い。
後述するように、有機膜48は、例えば自己組織化法によって形成されることができる。すなわち、有機膜48には、例えば、自己組織化単分子膜を用いることができる。
図11(a)は、実施形態に係る不揮発性半導体記憶装置110に対応する試料110tに対応する。図11(b)は、参考例の不揮発性半導体記憶装置に対応する試料119tに対応する。
ポリシリコン膜(半導体層SPt)の上に、SiO2膜をALD(Atomic Layer Deposition)法で堆積し、RTA(Rapid Thermal Anneal)装置でアニールした。このSiO2膜が半導体側絶縁膜42tとなる。
試料119tの作製においては、試料110tに関して説明した作製方法において、半導体側絶縁膜42tの形成が省略されている。
図12(a)は、試料110tに対応する。図12(b)は、試料119tに対応する。これらの図において、横軸は、電極膜61tと対向電極CEとの間に印加される印加電圧Vbである。縦軸は、キャパシタンスCtである。測定においては、印加電圧Vbを低下(正電圧から負電圧へ変化)させる過程と、上昇(負電圧から正電圧へ変化)させる過程と、における特性が評価された。これらの図において、図中の丸印は、測定結果を表す。実線は、別途実施したシミュレーションによる特性を表す。このシミュレーションにおいては、有機層48に一定の量のキャリアが蓄積されている場合として計算が行われた。
すなわち、実施形態の構成によれば、不揮発性半導体記憶装置が実現できる。
図13(a)及び図13(b)は、第1の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程順模式的断面図である。
図14(a)及び図14(b)は、第1の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程順模式的断面図である。
図15(a)及び図15(b)は、第1の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程順模式的断面図である。
図16(a)及び図16(b)は、第1の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程順模式的断面図である。
これにより、不揮発性半導体記憶装置110が形成される。
本製造方法では、Z軸方向に沿って複数の第1膜61fと複数の第2膜62fとを交互に積層し、第1積層構造体ML1の少なくとも一部となる母積層体MLfを形成する(ステップS110)。
図18は、第2の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図18に表したように、本実施形態に係る不揮発性半導体記憶装置111においては、第1半導体側絶縁膜42p1は、第1半導体層SP1と第1電極間絶縁膜62aとの間に延在している。第1有機膜48p1は、第1半導体側絶縁膜42p1と第1電極間絶縁膜62aとの間に延在している。第1電極側絶縁膜43p1は、第1有機膜48p1と第1電極間絶縁膜62aとの間に延在している。
図20は、第2の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程順模式的断面図である。
図19(a)に表したように、積層構造体MLを形成する。この例では、第1積層構造体ML1と第2積層構造体ML2とを分断する絶縁層ILを形成する。
そして、電極側絶縁膜43の上に、自己組織化法によって有機膜48を形成する。
そして、有機膜48の上に半導体側絶縁膜42を形成する。
これにより、本実施形態に係る不揮発性半導体記憶装置111が形成される。
この構成においては、有機膜48は、例えば、電極側絶縁膜43と結合している。
図21は、第3の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的斜視図である。
図21においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。
図22は、第3の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
すなわち、図22には、マトリクスメモリセル部MU1として、図21のA−A’線断面の一部と、図21のB−B’線断面の一部が例示されている。
そして、不揮発性半導体記憶装置120においては、電極膜61は、X−Y平面に平行な板状の導電膜である。
図23は、第4の実施形態に係る不揮発性半導体記憶装置の構成を例示する模式的断面図である。
図23に表したように、本実施形態に係る不揮発性半導体記憶装置130においても、積層構造体ML(第1積層構造体ML1及び第2積層構造体ML2)が設けられる。
第2積層構造体ML2に対向する半導体層SPが第2半導体層SP2に対応する。
各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (4)
- 第1方向に沿って積層された複数の第1電極膜と、前記複数の第1電極膜どうしの間に設けられた第1電極間絶縁膜と、を有する第1積層構造体と、前記複数の第1電極膜の側面に対向する第1半導体層と、前記複数の第1電極膜の前記側面と前記第1半導体層との間に設けられた第1有機膜と、前記第1有機膜と前記第1半導体層との間に設けられた第1半導体側絶縁膜と、前記第1有機膜と前記複数の第1電極膜の前記側面との間に設けられた第1電極側絶縁膜と、を含む不揮発性半導体記憶装置の製造方法であって、
前記第1方向に沿って複数の第1膜と複数の第2膜とを交互に積層し、前記第1積層構造体の少なくとも一部となる母積層体を形成し、
前記母積層体を前記第1方向に沿って貫通する貫通ホールを形成し、前記貫通ホールの内側に半導体を埋め込んで前記第1半導体層を形成し、
前記複数の第1膜を除去し、
前記複数の第1膜の除去によって露出した前記第1半導体層の側面上に絶縁膜を形成して前記第1半導体側絶縁膜を形成し、
前記第1半導体側絶縁膜の上に前記第1有機膜を形成し、
前記第1有機膜の上に前記第1電極側絶縁膜を形成し、
前記第1電極側絶縁膜の上に、導電膜を形成して、前記複数の第1電極膜を形成することを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第1有機膜の形成は、自己組織化法を用いた処理を含むことを特徴とする請求項1記載の不揮発性半導体記憶装置の製造方法。
- 前記複数の第1電極膜の形成は、前記導電膜を後退させることを含むことを特徴とする請求項1または2に記載の不揮発性半導体記憶装置の製造方法。
- 第1方向に沿って積層された複数の第1電極膜と、前記複数の第1電極膜どうしの間に設けられた第1電極間絶縁膜と、を有する第1積層構造体と、前記複数の第1電極膜の側面に対向する第1半導体層と、前記複数の第1電極膜の前記側面と前記第1半導体層との間に設けられた第1有機膜と、前記第1有機膜と前記第1半導体層との間に設けられた第1半導体側絶縁膜と、前記第1有機膜と前記複数の第1電極膜の前記側面との間に設けられた第1電極側絶縁膜と、を含む不揮発性半導体記憶装置の製造方法であって、
前記第1積層構造体を形成し、
前記第1積層構造体を前記第1方向に沿って貫通する貫通ホールを形成し、
前記貫通ホールの内壁面に絶縁層を形成して前記第1電極側絶縁膜を形成し、
前記第1電極側絶縁膜の上に、自己組織化法によって前記第1有機膜を形成し、
前記第1有機膜の上に前記第1半導体側絶縁膜を形成し、
前記貫通ホールの残余の空間に半導体を埋め込んで前記第1半導体層を形成することを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010252381A JP5670704B2 (ja) | 2010-11-10 | 2010-11-10 | 不揮発性半導体記憶装置及びその製造方法 |
US13/234,657 US8633526B2 (en) | 2010-11-10 | 2011-09-16 | Nonvolatile semiconductor memory device and method for manufacturing same |
US14/105,565 US9000504B2 (en) | 2010-11-10 | 2013-12-13 | Nonvolatile semiconductor memory device and method for manufacturing same |
US14/495,958 US9450065B2 (en) | 2010-11-10 | 2014-09-25 | Nonvolatile semiconductor memory device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010252381A JP5670704B2 (ja) | 2010-11-10 | 2010-11-10 | 不揮発性半導体記憶装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014183130A Division JP5843931B2 (ja) | 2014-09-09 | 2014-09-09 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104675A JP2012104675A (ja) | 2012-05-31 |
JP5670704B2 true JP5670704B2 (ja) | 2015-02-18 |
Family
ID=46018742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010252381A Active JP5670704B2 (ja) | 2010-11-10 | 2010-11-10 | 不揮発性半導体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US8633526B2 (ja) |
JP (1) | JP5670704B2 (ja) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8956968B2 (en) * | 2011-11-21 | 2015-02-17 | Sandisk Technologies Inc. | Method for fabricating a metal silicide interconnect in 3D non-volatile memory |
US8933502B2 (en) | 2011-11-21 | 2015-01-13 | Sandisk Technologies Inc. | 3D non-volatile memory with metal silicide interconnect |
JP5808708B2 (ja) * | 2012-04-10 | 2015-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5779138B2 (ja) * | 2012-06-07 | 2015-09-16 | 株式会社東芝 | 分子メモリ |
US8896052B2 (en) | 2012-09-05 | 2014-11-25 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
CN103730470B (zh) * | 2012-10-16 | 2016-02-10 | 旺宏电子股份有限公司 | 三维叠层半导体结构及其制造方法 |
US9231114B2 (en) | 2013-02-21 | 2016-01-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US9142562B2 (en) | 2013-02-21 | 2015-09-22 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US20150249010A1 (en) * | 2014-02-28 | 2015-09-03 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
JP2015170692A (ja) * | 2014-03-06 | 2015-09-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2015177127A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2015177128A (ja) | 2014-03-17 | 2015-10-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9331094B2 (en) * | 2014-04-30 | 2016-05-03 | Sandisk Technologies Inc. | Method of selective filling of memory openings |
KR102307487B1 (ko) * | 2014-06-23 | 2021-10-05 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
KR102171263B1 (ko) * | 2014-08-21 | 2020-10-28 | 삼성전자 주식회사 | 제어된 다결정 반도체 박막을 포함하는 집적회로 소자 및 그 제조 방법 |
US9917096B2 (en) * | 2014-09-10 | 2018-03-13 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
US9431419B2 (en) * | 2014-09-12 | 2016-08-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
US9425205B2 (en) * | 2014-09-12 | 2016-08-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2016063113A (ja) | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR102275543B1 (ko) * | 2014-10-27 | 2021-07-13 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
KR102282138B1 (ko) * | 2014-12-09 | 2021-07-27 | 삼성전자주식회사 | 반도체 소자 |
JP6352843B2 (ja) | 2015-03-24 | 2018-07-04 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP6400515B2 (ja) | 2015-03-24 | 2018-10-03 | 東芝メモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
JP6360457B2 (ja) | 2015-04-08 | 2018-07-18 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
KR102316267B1 (ko) * | 2015-04-15 | 2021-10-22 | 삼성전자주식회사 | 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법 |
KR102342549B1 (ko) * | 2015-06-05 | 2021-12-24 | 삼성전자주식회사 | 메모리 장치 및 그 제조 방법 |
KR102437779B1 (ko) * | 2015-08-11 | 2022-08-30 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
KR20170022481A (ko) * | 2015-08-20 | 2017-03-02 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
CN108140643B (zh) * | 2015-11-20 | 2022-03-15 | 桑迪士克科技有限责任公司 | 用于埋入源极线的包含支撑基座结构的三维nand设备及制造其的方法 |
US9911753B2 (en) * | 2016-01-15 | 2018-03-06 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing semiconductor device |
US10707121B2 (en) * | 2016-12-31 | 2020-07-07 | Intel Corporatino | Solid state memory device, and manufacturing method thereof |
CN106876401B (zh) * | 2017-03-07 | 2018-10-30 | 长江存储科技有限责任公司 | 存储器件的形成方法 |
JP2018170447A (ja) * | 2017-03-30 | 2018-11-01 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
US10332908B2 (en) | 2017-07-21 | 2019-06-25 | SK Hynix Inc. | Three-dimensional semiconductor device |
CN110121779B (zh) | 2017-08-21 | 2020-09-25 | 长江存储科技有限责任公司 | 三维存储器器件及用于形成其的方法 |
US10461125B2 (en) | 2017-08-29 | 2019-10-29 | Micron Technology, Inc. | Three dimensional memory arrays |
KR102627897B1 (ko) * | 2018-09-18 | 2024-01-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR20220028929A (ko) * | 2020-08-31 | 2022-03-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
JP2023081627A (ja) * | 2021-12-01 | 2023-06-13 | キオクシア株式会社 | 有機分子メモリ |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04177769A (ja) * | 1990-11-09 | 1992-06-24 | Olympus Optical Co Ltd | 電荷メモリ装置 |
US6944047B2 (en) * | 2002-12-19 | 2005-09-13 | North Carolina State University | Variable-persistence molecular memory devices and methods of operation thereof |
EP1748866B1 (en) | 2004-04-29 | 2011-03-09 | Zettacore, Inc. | Molecular memory and processing systems and methods therefor |
JP4729722B2 (ja) * | 2004-05-20 | 2011-07-20 | 富士電機株式会社 | スイッチング素子 |
FR2889620B1 (fr) * | 2005-08-02 | 2007-11-30 | Commissariat Energie Atomique | Polyoxometallates dans des dispositifs de memoire |
US7642546B2 (en) | 2005-12-01 | 2010-01-05 | Zettacore, Inc. | Molecular memory devices including solid-state dielectric layers and related methods |
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2008053631A (ja) | 2006-08-28 | 2008-03-06 | Toyota Motor Corp | 電気化学活性を有する有機薄膜、その製造方法、およびそれを用いた素子 |
JP2008211186A (ja) * | 2007-02-02 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 記憶素子及び半導体装置 |
KR100902313B1 (ko) * | 2007-09-27 | 2009-06-12 | 국민대학교산학협력단 | 다층의 전하저장층을 가지는 플로팅 게이트, 플로팅게이트의 제조방법, 이를 이용한 비휘발성 메모리 장치 및그 제조방법 |
KR101559868B1 (ko) * | 2008-02-29 | 2015-10-14 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법. |
JP4691124B2 (ja) | 2008-03-14 | 2011-06-01 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
KR101065140B1 (ko) * | 2008-03-17 | 2011-09-16 | 가부시끼가이샤 도시바 | 반도체 기억 장치 |
JP2010050127A (ja) | 2008-08-19 | 2010-03-04 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP5388537B2 (ja) | 2008-10-20 | 2014-01-15 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5356066B2 (ja) * | 2009-02-24 | 2013-12-04 | 株式会社東芝 | スイッチング素子及び不揮発性記憶装置 |
JP5330027B2 (ja) * | 2009-02-25 | 2013-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5395460B2 (ja) * | 2009-02-25 | 2014-01-22 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP2010205904A (ja) * | 2009-03-03 | 2010-09-16 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
US8164134B2 (en) * | 2009-06-09 | 2012-04-24 | Samsung Electronics Co., Ltd. | Semiconductor device |
-
2010
- 2010-11-10 JP JP2010252381A patent/JP5670704B2/ja active Active
-
2011
- 2011-09-16 US US13/234,657 patent/US8633526B2/en active Active
-
2013
- 2013-12-13 US US14/105,565 patent/US9000504B2/en active Active
-
2014
- 2014-09-25 US US14/495,958 patent/US9450065B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9000504B2 (en) | 2015-04-07 |
JP2012104675A (ja) | 2012-05-31 |
US8633526B2 (en) | 2014-01-21 |
US20120112171A1 (en) | 2012-05-10 |
US9450065B2 (en) | 2016-09-20 |
US20140097485A1 (en) | 2014-04-10 |
US20150044835A1 (en) | 2015-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5670704B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5843931B2 (ja) | 不揮発性半導体記憶装置 | |
JP4489359B2 (ja) | 不揮発性半導体記憶装置 | |
TWI413218B (zh) | 非揮發性半導體記憶體裝置及其製造方法 | |
US9818757B2 (en) | Semiconductor device | |
JP5376976B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8916921B2 (en) | Non-volatile semiconductor storage device including a dielectric with low permittivity in memory cells arranged in a three dimensional manner | |
JP5383241B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
TWI445164B (zh) | 非揮發性半導體記憶裝置 | |
KR101117398B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
US20130248962A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
JP2012009512A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2009505380A (ja) | 不連続な記憶要素群を含んだ電子デバイス | |
TW202006933A (zh) | 半導體記憶體及其製造方法 | |
US9929171B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP6334268B2 (ja) | 半導体装置およびその製造方法 | |
JP2011146631A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9536898B2 (en) | Nonvolatile semiconductor memory device | |
TWI704682B (zh) | 低電阻垂直通道立體記憶體元件 | |
JP6110911B2 (ja) | 不揮発性半導体記憶装置 | |
JP5196500B2 (ja) | 記憶素子及びその読み出し方法 | |
CN104637946A (zh) | 非易失性半导体存储装置 | |
US20170271356A1 (en) | Semiconductor memory device and method of manufacturing the same | |
US20220085053A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2024001421A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140401 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141218 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5670704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |