KR102316267B1 - 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법 - Google Patents

씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR102316267B1
KR102316267B1 KR1020150053163A KR20150053163A KR102316267B1 KR 102316267 B1 KR102316267 B1 KR 102316267B1 KR 1020150053163 A KR1020150053163 A KR 1020150053163A KR 20150053163 A KR20150053163 A KR 20150053163A KR 102316267 B1 KR102316267 B1 KR 102316267B1
Authority
KR
South Korea
Prior art keywords
memory
memory cell
semiconductor substrate
cell array
insulating layer
Prior art date
Application number
KR1020150053163A
Other languages
English (en)
Other versions
KR20160123081A (ko
Inventor
손재익
김성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150053163A priority Critical patent/KR102316267B1/ko
Priority to US15/015,120 priority patent/US9799672B2/en
Publication of KR20160123081A publication Critical patent/KR20160123081A/ko
Application granted granted Critical
Publication of KR102316267B1 publication Critical patent/KR102316267B1/ko

Links

Images

Classifications

    • H01L27/11551—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H01L27/11521—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

메모리 장치는 반도체 기판, 상기 반도체 기판의 상면에 형성되는 주변 회로, 상기 주변 회로를 덮는 하부 절연막, 상기 하부절연막의 상면에 형성되는 베이스 층, 상기 베이스 층의 상면에 형성되는 메모리 셀 어레이, 상기 메모리 셀 어레이를 덮는 상부 절연막 및 상기 반도체 기판의 하면에 형성되고 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성되는 입출력 패드들을 포함한다. 씨오피 구조를 채용하고 효율적인 인터페이스 배치를 통하여 메모리 장치의 사이즈를 감소한다.

Description

씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법{Memory device having COP structure, memory package including the same and method of manufacturing the same}
본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 씨오피(COP: cell over periphery) 구조의 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조방법에 관한 것이다.
최근, 반도체 장치의 고집적화를 위해 기판의 표면으로부터 수직하게 메모리 셀들이 적층되는 수직형 메모리 장치가 개발되고 있다. 상기 수직형 메모리 장치에서는 상기 기판의 상면으로부터 연장하는 수직 채널이 배치되며, 상기 수직 채널 주위로 게이트 라인들 및 절연막들이 반복적으로 적층될 수 있다.
이와 같이 메모리 장치의 사이즈를 감소하기 위하여 수직형 구조를 채용하더라도, 메모리 어레이를 구동하기 위한 주변 회로 및 외부 장치와의 전기적 연결을 위한 인터페이스로 인하여 메모리 장치의 사이즈 축소가 제한된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 외부와의 효율적인 인터페이스를 갖는 메모리 장치를 제공하는 것이다.
또한 본 발명의 일 목적은, 외부와의 효율적인 인터페이스를 갖는 메모리 장치들을 포함하는 메모리 패키지를 제공하는 것이다.
또한 본 발명의 일 목적은, 외부와의 효율적인 인터페이스를 갖는 메모리 장치의 제조 방법을 제공하는 것이다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 메모리 장치는, 반도체 기판, 상기 반도체 기판의 상면에 형성되는 주변 회로, 상기 주변 회로를 덮는 하부 절연막, 상기 하부 절연막의 상면에 형성되는 베이스 층, 상기 베이스 층의 상면에 형성되는 메모리 셀 어레이, 상기 메모리 셀 어레이를 덮는 상부 절연막 및 상기 반도체 기판의 하면에 형성되는 입출력 패드들을 포함한다.
예시적인 실시예에 있어서, 상기 입출력 패드들은 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성될 수 있다.
예시적인 실시예에 있어서, 상기 입출력 패드들은 상기 반도체 기판의 하면의 일 모서리에 인접하여 배열될 수 있다.
예시적인 실시예에 있어서, 상기 메모리 장치는 상기 하부 절연막의 일부 및 상기 반도체 기판을 관통하여 형성되는 관통-실리콘 비아들을 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 관통-실리콘 비아들은 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성될 수 있다.
예시적인 실시예에 있어서, 상기 관통-실리콘 비아들은 상기 입출력 패드들을 상기 하부 절연막 내에 형성되는 하부 배선들과 전기적으로 연결할 수 있다.
예시적인 실시예에 있어서, 상기 관통-실리콘 비아들은 상기 하부 절연막에 상기 하부 배선들이 형성된 후 상기 하부 배선들을 식각 저지막으로 이용하여 형성될 수 있다.
예시적인 실시예에 있어서, 상기 베이스 층은 폴리실리콘 혹은 단결정 실리콘을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 베이스 층은 복수의 베이스 층 패턴들로 물리적으로 분리되고, 상기 베이스 층 패턴들의 각각은 p형 웰(p-type well)로서 제공될 수 있다.
예시적인 실시예에 있어서, 상기 메모리 셀 어레이는 수직형 낸드 플래시 메모리 셀들을 포함할 수 있다.
예시적인 실시예에 있어서, 상기 메모리 셀 어레이는 수직 방향으로 연장하여 형성되는 채널들 및 상기 채널들의 외측벽 상에 구비되며 상기 수직 방향을 따라 순차적으로 서로 이격되도록 배치되는 게이트 라인들을 포함할 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 메모리 패키지는, 베이스 기판 및 상기 베이스 기판 위에 적층되는 복수의 메모리 칩들을 포함한다. 상기 메모리 칩들의 각각은, 반도체 기판, 상기 반도체 기판의 상면에 형성되는 주변 회로, 상기 주변 회로를 덮는 하부 절연막, 상기 하부 절연막의 상면에 형성되는 베이스 층, 상기 베이스 층의 상면에 형성되는 메모리 셀 어레이, 상기 메모리 셀 어레이를 덮는 상부 절연막 및 상기 반도체 기판의 하면에 형성되는 입출력 패드들을 포함한다.
예시적인 실시예에 있어서, 상기 메모리 칩들의 각각에 대하여, 상기 입출력 패드들은 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성될 수 있다.
예시적인 실시예에 있어서, 상기 메모리 칩들은 상기 반도체 기판의 하면이 위를 향하도록 뒤집힌 상태로 적층될 수 있다.
예시적인 실시예에 있어서, 상기 메모리 칩들의 각각에 대하여, 상기 입출력 패드들은 상기 반도체 기판의 하면의 일 모서리에 인접하여 배열될 수 있다.
예시적인 실시예에 있어서, 상기 메모리 칩들은 상기 입출력 패드들이 노출되도록 계단형태로 적층될 수 있다.
예시적인 실시예에 있어서, 상기 메모리 칩들은 본딩 와이어를 통하여 상기 베이스 기판과 전기적으로 연결될 수 있다.
상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 메모리 장치의 제조 방법은, 상기 반도체 기판의 상면에 주변 회로를 형성하는 단계, 상기 주변 회로를 하부 절연막으로 덮는 단계, 상기 하부 절연막의 상면에 베이스 층을 형성하는 단계, 상기 베이스 층의 상면에 메모리 셀 어레이를 형성하는 단계, 상기 메모리 셀 어레이를 상부 절연막으로 덮는 단계 및 상기 반도체 기판의 하면에 입출력 패드들을 형성하는 단계를 포함한다.
예시적인 실시예에 있어서, 상기 메모리 장치의 제조 방법은 상기 관통-실리콘 비아들이 상기 입출력 패드들과 상기하부 절연막 내에 형성되는 하부 배선들을 전기적으로 연결하도록 상기 하부 절연막의 일부 및 상기 반도체 기판을 관통하는 관통-실리콘 비아들을 형성하는 단계를 더 포함할 수 있다.
예시적인 실시예에 있어서, 상기 입출력 패드들 및 상기 관통-실리콘 비아들은 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성될 수 있다.
본 발명의 실시예들에 따른 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법은, 반도체 기판 위에 주변 회로를 형성하고 상기 주변 회로 위에 메모리 셀 어레이를 적층하는 씨오피 구조를 채용하여 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 감소할 수 있다.
본 발명의 실시예들에 따른 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법은, 메모리 셀 어레이 영역과 수직 방향으로 중첩되도록 입출력 패드들을 형성함으로써 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 더욱 감소할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 사시도이다.
도 2 및 도 3은 본 발명의 실시예들에 따른 메모리 장치의 사이즈 축소 효과를 설명하기 위한 도면들이다.
도 4 및 5는 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 평면도 및 저면도이다.
도 6 및 도 7은 도 4의 I-I'라인 및 II-II'라인을 따라 절단한 단면도들이다.
도 8은 도 6의 메모리 셀 영역에 형성되는 수직형 낸드 플래시의 메모리 셀 어레이의 일 예를 나타내는 등가 회로도이다.
도 9 내지 도 15는 본 발명의 일 실시예에 따른 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 단면도이다.
도 17은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 블록도이다.
도 18은 본 발명의 실시예들에 따른 메모리 패키지를 나타내는 도면이다.
도 19는 본 발명의 실시예들에 따른 에스에스디(SSD: solid state disk or solid state drive)를 나타내는 블록도이다.
도 20은 본 발명의 실시예들에 따른 임베디드 멀티 미디어 카드(eMMC: embedded multi-media card)를 나타내는 블록도이다.
도 21은 본 발명의 실시예들에 따른 유니버셜 플래시 스토리지(UFS: universal flash storage)를 나타내는 블록도이다.
도 22는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않는다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 발명에 있어서, 각 층(막), 영역, 전극, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 메모리 장치를 나타내는 사시도이다.
도 1에서, 기판 상면에 실질적으로 수직한 방향을 제1 방향, 상기 기판 상면에 평행하면서 서로 교차하는 두 방향을 각각 제2 방향 및 제3 방향으로 정의한다. 예를들면, 상기 제2 방향 및 상기 제3 방향은 실질적으로 서로 수직하게 교차할 수 있다. 도면상에 화살표로 표시된 방향과 이의 반대 방향은 동일 방향으로 설명한다. 전술한 방향에 대한 정의는 이후 모든 도면들에서 동일하다.
도 1을 참조하면, 메모리 장치(10)는 주변 회로가 형성되는 주변 회로 영역(PCR: peripheral circuit region), 메모리 셀 어레이가 형성되는 메모리 셀 영역(MCR: memory cell region) 및 입출력 패드들(IOPAD)을 포함한다.
주변 회로 영역(PCR)은 반도체 기판(11), 반도체 기판(11)의 상면에 형성되는 주변 회로(도시되지 않음) 및 상기 주변 회로를 덮는 하부 절연막(12)을 포함할 수 있다. 메모리 셀 영역(MCR)은 하부 절연막(12)의 상면에 형성되는 베이스 층(13), 베이스 층(13)의 상면에 형성되는 메모리 셀 어레이(도시되지 않음) 및 상기 메모리 셀 어레이를 덮는 상부 절연막(14)을 포함할 수 있다. 반도체 기판의 하면(11)에는 입출력 패드들(IOPAD)이 형성된다. 입출력 패드들(IOPAD)은 상기 메모리 셀 어레이의 일 부분, 즉 메모리 셀 영역(MCR)의 일 부분과 수직 방향으로 중첩되도록 형성될 수 있다. 후술하는 바와 같이 입출력 패드들(IOPAD)는 주변 회로 영역(PCR)에 형성된 관통-실리콘 비아들을 덮도록 형성될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 메모리 장치(10)는 반도체 기판(11) 위에 주변 회로를 형성하고 상기 주변 회로 위에 메모리 셀 어레이를 적층하는 씨오피 구조를 채용하여 메모리 장치의 사이즈를 감소할 수 있다. 또한, 본 발명의 실시예들에 따른 메모리 장치(10)는 메모리 셀 어레이 영역(MCR)과 수직 방향으로 중첩되도록 입출력 패드들(IOPAD)을 형성함으로써 메모리 장치의 사이즈를 더욱 감소할 수 있다.
도 2 및 도 3은 본 발명의 실시예들에 따른 메모리 장치의 사이즈 축소 효과를 설명하기 위한 도면들이다.
도 2를 참조하면, 메모리 장치(20)는 메모리 셀 영역(MCR)의 제2 방향으로의 측면에 패드 영역(PR)이 형성된다. 패드 영역(PR)의 상면에 입출력 패드(IOPAD)가 형성되고, 입출력 패드(IOPAD)의 하부에 주변 회로 영역(PCR)에 형성되는 주변 회로와 입출력 패드(IOPAD)를 전기적으로 연결하는 비아(VIA)가 형성된다. 이 경우 메모리 장치(20)의 제2 방향으로의 길이는 Lp+Lc가 된다.
플래시 메모리 장치에서 메모리 셀 어레이가 차지하는 비중은 전체 면적의 50%를 상회한다. 주변 회로 위에 메모리 셀 어레이를 형성하는 씨오피(COP: cell over periphery) 구조에서 메모리 셀 어레이의 하부에 나머지 구성 요소들을 모두 배치하여도 하부 공간에 면적이 남는다. 따라서, 주변 회로 외에도 메모리 코아에 포함되는 행 디코더, 열 디코더 등도 주변 회로 영역(PCR)에 배치될 수 있다. 그러나 웨이퍼 테스트 및 패키지 구성을 위해 메모리 칩의 상면에 입출력 패드가 배치되어야 하는 제약으로 인하여 패드 영역(PR)을 위한 추가적인 사이즈 증가가 유발된다.
도 3을 참조하면, 본 발명의 실시예들에 따른 메모리 장치(10)는 메모리 셀 영역(MCR)의 일부와 수직 방향으로 중첩되도록 패드 영역(PR)이 형성된다. 메모리 장치의 하면에 입출력 패드(IOPAD)가 형성되고, 입출력 패드(IOPAD)의 상부에 주변 회로 영역(PCR)에 형성되는 주변 회로와 입출력 패드(IOPAD)를 전기적으로 연결하는 관통-실리콘 비아(TSV)가 형성된다. 이 경우 메모리 장치(10)의 제2 방향으로의 길이는 Lc가 된다.
이와 같이, 메모리 셀 어레이 영역(MCR)과 수직 방향으로 중첩되도록 입출력 패드들(IOPAD)을 형성함으로써 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 더욱 감소할 수 있다.
도 4 및 5는 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 평면도 및 저면도이고, 도 6 및 도 7은 도 4의 I-I'라인 및 II-II'라인을 따라 절단한 단면도들이다.
예시적인 실시예들에 따르면, 상기 메모리 장치는 불휘발성 메모리 장치일 수 있고, 상기 불휘발성 메모리 장치는 주변 회로 상에 메모리 셀 구조물이 적층된 씨오피(COP: cell over periphery) 구조를 가질 수 있다. 상기 메모리 셀 구조물은 상기 기판 상면에 수직한 방향, 즉 제1 방향으로 복수의 낸드 플래시 메모리 셀들이 형성되는 수직형 낸드 플래시 메모리 장치 구조를 가질 수 있다.
설명의 편의를 위해 도 4에서는 상기 반도체 장치의 모든 구성을 도시하지 않았으며, 일부 구성들은 생략되었다. 예를 들면, 도 4에서는 베이스 층 패턴(201a, 201b, 201c), 분리막 패턴(206), 제2 불순물 영역(266), 패드들(240), 몰드 보호막(212), 제1 연결 콘택(248a) 및 제2 연결 콘택(248b)이 도시되었으며, 나머지 구성들의 도시는 생략되었다.
도 4 내지 도 7을 참조하면, 상기 메모리 장치는 반도체 기판(100) 상에 주변 회로 구조물이 형성되는 주변 회로 영역(PCR: peripheral circuit region) 및 상기 주변 회로 구조물 상에 메모리 셀 구조물이 형성되는 메모리 셀 영역(MCR: memory cell region)을 포함할 수 있다.
상기 주변 회로 구조물은 예를 들면, 기판(100) 상에 형성된 게이트 구조물(130) 및 소스/드레인 영역(103)을 포함하는 트랜지스터, 하부 절연막(140, 160), 하부 콘택(145) 및 하부 배선(150, 310) 등을포함할 수 있다.
기판(100)으로서 예를 들면, 단결정 실리콘 혹은 단결정 게르마늄을 포함하는 반도체 기판을 사용할 수 있다. 게이트 구조물(130)은 기판(100) 상에 순차적으로 적층된 게이트 절연막 패턴(110) 및 게이트 전극(120)을 포함할 수 있다. 이에 따라, 기판(100) 상에는 트랜지스터가 정의될 수 있다.
게이트 절연막 패턴(110)은 예를 들면, 실리콘 산화물 혹은 금속 산화물을 포함할 수 있다. 게이트 전극(120)은 예를 들면, 금속, 금속 질화물 혹은 도핑된 폴리실리콘을 포함할 수 있다. 소스/드레인 영역(103)은 n형 혹은 p형 불순물을 포함할 수 있다.
기판(100) 상에 상기 트랜지스터 등의 구조물들을 덮는 제1 하부 절연막(140)이 형성되며, 하부 콘택(145)은 제1 하부절연막(140)을 관통하여 소스/드레인 영역(103)에 접속될 수 있다.
하부 배선들(150, 310)은 제1 하부 절연막(140) 상에 배치되어, 하부 콘택(145) 및 관통-실리콘 비아(320)와 각각 전기적으로 연결될 수 있다. 제1 하부 절연막(140) 상에는 하부 배선(150, 310)을 덮는 제2 하부절연막(160)이 형성될 수 있다. 도 6에는 하부 배선들(150, 310)이 동일한 층에 형성되는 것으로 도시하였으나, 도 16을 참조하여 후술하는 바와 같이 하부 배선들(150, 310)은 서로 다른 배선층들에 분산되어 형성될 수 있다.
제1 및 제2 하부 절연막들(140, 160)은 예를 들면, 실리콘 산화물과 같은 절연 물질을 포함할 수 있다. 하부 콘택(145) 및 하부 배선(150, 310)은 예를 들면, 금속, 금속 질화물 혹은 도핑된 폴리실리콘을 포함할 수 있다.
메모리 셀 구조물은 하부 절연막(160) 상에 형성된 제1 내지 제3 베이스 층 패턴들(201a, 201b, 201c), 채널(225), 게이트 라인(260), 비트 라인(285), 연결 배선(296) 등을포함할 수 있다.
분리막 패턴(206)은 상기 제2 방향을 따라 연장되도록 형성될 수 있다. 또한, 복수의 분리막 패턴(206)이 상기 제3 방향을 따라 배치되어 베이스 층이 예를 들면, 제1 내지 제3 베이스 층 패턴들(201a, 201b, 201c)로 물리적으로 분리될 수 있다. 도 4 내지 도 7에서는 3개의 베이스 층 패턴들(201a, 201b, 201c)을 예시적으로 도시하였으며, 베이스 층 패턴들의 수가 특별히 한정되는 것은 아니다.
베이스 층 패턴들(201a, 201b, 201c)은 폴리실리콘 또는 단결정 실리콘을 포함할 수 있다. 일 실시예에 있어서, 베이스 층 패턴들(201a, 201b, 201c)은 붕소(B)와 같은 p형 불순물을 포함할 수도 있다. 이 경우, 베이스 층 패턴들(201a, 201b, 201c)은 p형 웰(well)로서 제공될 수 있다.
분리막 패턴(206)은 상기 제2 방향으로 연장하는 라인 형상을 가질 수 있다. 분리막 패턴(206)에 의해 베이스 층 패턴들(201a, 201b, 201c)은 서로 물리적으로 분리될 수 있다. 분리막 패턴(206)은 예를 들면, 실리콘 산화물과 같은 절연 물질을 포함할 수 있다.
채널(225)은 베이스 층 패턴들(201a, 201b, 201c) 상에 배치되어, 베이스 층 패턴들(201a, 201b, 201c)의 상면으로부터 상기 제1 방향을 따라 연장할 수 있다. 채널(225)은 내부가 빈 실린더(cylinder) 형상 혹은 컵(cup) 형상을 가질 수 있다. 채널(225)은 폴리실리콘 혹은 단결정 실리콘을 포함할 수 있으며, 붕소와 같은p형 불순물을 포함한 불순물 영역을 포함할 수도 있다.
복수의 채널들(225)이 상기 제2 방향을 따라 배치되어 채널 열(channel row)을 형성할 수 있으며, 복수의 상기 채널 열들이 상기 제3 방향을 따라 배치될 수 있다. 예시적인 실시예들에 따르면, 상기 채널 열들은 인접하는 채널들(225)이 지그재그(zigzag)로 서로 마주볼 수 있도록 형성될 수 있다. 따라서, 베이스 층 패턴(201a, 201b, 201c)의 단위 면적당 보다 많은 수의 채널들(225)이 수용될 수 있다.
채널(225)의 내부 공간에는 필라(pillar) 형상 혹은 속이 찬 원기둥 형상을 갖는 매립막 패턴(230)이 형성될 수 있다. 매립막 패턴(230)은 실리콘 산화물과 같은 절연물질을 포함할 수 있다.
일 실시예에 있어서, 채널(225)은 필라 혹은 속이 찬 원기둥 형상을 가질 수도 있다. 이 경우, 매립막 패턴(230)은 생략될 수 있다.
채널(225)의 외측벽 상에는 유전막 구조물(220)이 형성될 수 있다. 유전막 구조물(220)은 저면 중앙부가 개방된 컵 형상 또는 스트로우(straw) 형상을 가질 수 있다.
유전막 구조물(220)은 구체적으로 도시하지는 않았으나, 채널(225)의 상기 외측벽으로부터 순차적으로 적층된 터널 절연막, 전하 저장막 및 블로킹막을 포함할 수 있다. 상기 블로킹막은 실리콘 산화물, 또는 하프늄 산화물 혹은 알루미늄 산화물과 같은 금속 산화물을 포함할 수 있다. 상기 전하 저장막은 실리콘 질화물과 같은 질화물 또는 금속 산화물을 포함할 수 있으며, 상기터널 절연막은 실리콘 산화물과 같은 산화물을 포함할 수 있다. 예를 들어, 상기 블로킹 막, 상기전하 저장막 및 상기 터널 절연막의 적층 구조는 산화막-질화막-산화막이 순차적으로 적층된 ONO (Oxide-Nitride-Oxide) 구조를 가질 수 있다.
유전막 구조물(220), 채널(225) 및 매립막 패턴(230) 상에는 패드(240)가 형성될 수 있다. 예를 들면, 패드(240)는 유전막 구조물(220), 채널(225) 및 매립막 패턴(230)을 캡핑(capping)하는 형상을 가질 수 있다. 패드(240)는 폴리실리콘 또는 단결정 실리콘을 포함할 수 있으며, 인(P), 비소(As) 등과 같은 n형 불순물을 더 포함할 수도 있다.
도 4에 도시된 바와 같이, 패드(240)는 상기 채널 열에 대응하여 상기 제2 방향을 따라 복수로 형성되어 패드 열을 형성할 수 있으며, 상기 제3 방향을 따라 복수의 상기 패드 열들이 배치될 수 있다.
게이트 라인들(260)은 유전막 구조물(220)의 외측벽 상에 형성되어 상기 제1 방향을 따라 서로 이격되도록 적층될 수 있다. 예시적인 실시예들에 따르면, 각 게이트 라인(260)은 일 이상의 상기 채널 열들에 포함된 채널들(225)을 부분적으로 둘러싸면서 상기 제2 방향으로 연장될 수 있다.
예를 들면, 도 4 내지 도 7에 도시된 바와 같이 하나의 게이트 라인(260)은 6개의 채널 열들을 둘러싸며 연장할 수 있다. 그러나, 상기 하나의 게이트 라인(260)에 포함되는 상기 채널 열들의 개수가 특별히 한정되는 것은 아니다.
게이트 라인(260)은 금속 혹은 금속 질화물을 포함할 수 있다. 예를 들어, 게이트 라인(260)은 텅스텐, 텅스텐 질화물, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물, 백금 등의 전기 저항이 낮은 금속 혹은 금속 질화물을 포함할 수 있다. 일 실시예에 따르면, 게이트 라인(260)은 금속 질화물을 포함하는 배리어막 및 금속을 포함하는 금속막이 적층된 다층막 구조를 가질 수 있다.
예를 들면, 최하부에 형성되는 게이트 라인(260a)은 그라운드 선택 라인(Ground Selection Line: GSL)으로서 제공될 수 있으며, 최상부에 형성되는 게이트 라인(260f)은 스트링 선택 라인(String Selection Line: SSL)으로서 제공될 수 있다. 상기 GSL 및 SSL 사이에 배치되는 게이트 라인들(260b, 260c, 260d, 260e)은 워드 라인(Word Line)으로서 제공될 수 있다.
이 경우, 상기 GSL, 상기 워드 라인 및 상기 SSL이 각각 1개 층, 4개 층 및 1개 층에 걸쳐 배치될 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 상기 GSL 및 SSL은 각각 1개 층 혹은 2개 층 구조를 가지며, 상기 워드 라인은 4개, 8개 혹은 16개 층과 같은 2n개 층의 구조를 가질 수도 있다. 게이트 라인들(260)의 적층 수는 회로 설계 디자인 및/또는 상기 수직형 메모리 장치의 집적도를 고려하여 결정될 수 있다.
상기 제1 방향을 따라 인접하는 게이트 라인들(260) 사이에는 층간 절연막(202)이 구비될 수 있다. 층간 절연막(202)은 실리콘 산화물(SiO2),실리콘 탄산화물(SiOC) 혹은 실리콘 산불화물(SiOF)과 같은 실리콘 산화물을 포함할 수 있다. 층간 절연막(202)에 의해 게이트 라인들(260)이 상기 제1 방향을 따라 서로 절연될 수 있다.
인접하는 일부의 상기 채널 열들 사이에는 게이트 라인들(260) 및 층간 절연막들(202)을 상기 제1 방향을 따라 관통하는 게이트 라인 컷(cut) 영역(256)이 형성될 수 있다. 게이트 라인 컷 영역(256)은 상기 제2 방향으로 연장하는 라인 형상의 트렌치 혹은 도랑 형상을 가질 수 있다.
제2 불순물 영역(266) 상에는 상기 제2 방향으로 연장하는 게이트 라인 컷 패턴(270)이 구비될 수 있다. 제2 불순물 영역(266) 및 게이트 라인 컷 패턴(270)들은 상기 제3 방향을 따라 복수로 배치될 수 있다. 제2 불순물 영역(265)은 인, 비소 등과 같은 n형 불순물을 포함할 수 있다. 게이트 라인 컷 패턴(270)은 실리콘 산화물과 같은 절연 물질을 포함할 수 있다. 도시되지는 않았지만, 제2 불순물 영역(266) 상에는, 예를 들어 코발트 실리사이드 패턴 또는 니켈 실리사이드 패턴과 같은 금속 실리사이드 패턴이 더 형성될 수도 있다.
예시적인 실시예들에 따르면, 게이트 라인 컷 패턴(270)에 의해 게이트 라인들(260)이 공유되는 셀 블록들이 정의될 수 있다. 또한, 상기 셀 블록은 분리막 패턴(206)에 의해 서브 셀 블록으로 다시 구분될 수 있다. 따라서, 하나의 상기 셀 블록의 사이즈를 감소시킬 수 있으며, 이에 따라 보다 세분화된 동작 제어가 가능할 수 있다.
일 실시예에 따르면, 각 베이스 층 패턴(201a, 201b, 201c) 마다 하나의 제2 불순물 영역(266) 및 게이트 라인 컷 패턴(270)이 배치될 수 있다. 도 7에 도시된 바와 같이, 예를 들면, 제2 베이스 층 패턴(201b)의 중앙부에 제2 불순물 영역(266)이 형성되며, 제2 불순물 영역(266) 상에 게이트 라인 컷 패턴(270)이 구비될 수 있다.
연결 콘택 및 연결 배선은 각 베이스 층 패턴(201a, 201b, 201c) 마다 구비되어 주변 회로로부터 전기적 신호 및/또는 전압을 인가할 수 있다.
예시적인 실시예들에 따르면, 베이스 층 패턴들(201a, 201b, 201c) 및 분리막 패턴(206)의 측부들 상에 몰드 보호막(212)이 형성될 수 있다. 제1 연결 콘택(248a)은 몰드 보호막(212)을 관통하여 베이스 층 패턴들(201a, 201b, 201c)의 상기 측부에 형성된 제1 불순물 영역(248)과 접촉할 수 있다. 제2 연결콘택(248b)은 몰드 보호막(212), 베이스 층 패턴(201a, 201b, 201c) 및 제2 하부 절연막(160)을 관통하여 하부 배선(150)과 접촉할 수 있다. 제1 연결 콘택(248a) 및 제2 연결 콘택(248b) 측벽 상에는 각각 제1 절연막 패턴(241a) 및 제2 절연막 패턴(241b)이 형성될 수 있다.
제1 플러그(291) 및 제2 플러그(293)는 상부 절연막(275)을 관통하여 각각 제1 연결콘택(248a) 및 제2 연결 콘택(248b)과 접촉할 수 있다. 연결 배선(296)은 상부 절연막(275) 상에 형성되어 제1 플러그(291) 및 제2 플러그(293)를 서로 전기적으로 연결시킬 수 있다.
상부 게이트 라인 컷 영역(250) 내부에는 실리콘 산화물과 같은 절연 물질을 포함하는 상부 게이트 라인 컷 패턴(252)이 형성될 수 있다.
예시적인 실시예들에 따르면, 상부게이트 라인 컷 영역(250) 또는 상부 게이트 라인 컷 패턴(252)은 하나의 상기 셀 블록에 있어서 SSL을 분리하기 위해 제공될 수 있다. 이 경우, 상부 게이트 라인 컷 영역(250) 또는 상부 게이트 라인 컷 패턴(252)은 최상층의 층간 절연막(202g) 및 SSL(260f)을 관통하며, SSL(260f) 저면 바로 아래의 층간 절연막(202f)을 부분적으로 관통할 수 있다.
최상층 층간 절연막(202g), 패드(240), 상부 게이트 라인 컷 패턴(252), 게이트 라인 컷 패턴(270), 제1 연결 콘택(244a) 및 제2 연결콘택(244b) 상에는 상부 절연막(275)이 형성될 수 있다.
비트 라인 콘택(280)은 상부 절연막(275)을 관통하여 패드(240)와 접촉할 수 있다. 복수의 비트 라인 콘택들(280)이 형성되어 채널(225) 또는 패드(240)의 배열에 상응하는 어레이가 정의될 수 있다.
비트 라인(285)은 상부 절연막(275) 상에 배치되어, 비트 라인 콘택(280)과 전기적으로 연결될 수 있다. 예를 들면, 비트 라인(285)은 상기 제3 방향을 따라 연장되어 복수의 비트 라인 콘택들(280)과 전기적으로 연결될 수 있다. 이 경우, 비트 라인(285) 및 분리막 패턴(206)은 서로 실질적으로 동일한 방향으로 연장될 수 있다.
상술한 예시적인 실시예들에 따르면, 분리막 패턴(206)에 의해 베이스 층이 서로 물리적으로 분리될 수 있다. 따라서 예를 들면, 서로 독립된 동작이 가능한 제1 내지 제3 베이스 층 패턴들(201a, 201b, 201c)이 형성될 수 있다.
분리막 패턴(206)에 의해 상기 셀 블록들이 추가적으로 세분화될 수 있으므로, 상기셀 블록 사이즈 증가에 따른 동작 신호 간섭 또는 디스터번스(disturbance)를 제거할 수 있으며, 상기 반도체 장치의 동작 신뢰성이 향상될 수 있다.
도 5 및 도 6에 도시된 바와 같이, 입출력 패드들(330)이 반도체 기판(100)의 하면의 일 모서리에 인접하여 배열될 수 있다. 하부 절연막의 일부(140) 및 반도체 기판(100)을 관통하도록 관통-실리콘 비아들(320)이 형성될 수 있고, 관통-실리콘 비아들(320)은 입출력 패드들(330)을 하부 절연막(140, 160) 내에 형성되는 하부 배선들(310)과 전기적으로 연결할 수 있다. 관통-실리콘 비아들(320) 및 입출력 패드들(330)은 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성될 수 있다. 이와 같이, 메모리 셀 어레이 영역(MCR)과 수직 방향으로 중첩되도록 입출력 패드들(330)을 형성함으로써 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 더욱 감소할 수 있다.
도 8은 도 6의 메모리 셀 영역에 형성되는 수직형 낸드 플래시의 메모리 셀 어레이의 일 예를 나타내는 등가 회로도이다.
도 8을 참조하면, 메모리 셀 어레이(400)는 수직 구조를 가지는 복수의 스트링(410)들을 포함할 수 있다. 스트링(410)은 제2 방향을 따라 복수 개로 형성되어 스트링 열을 형성할 수 있으며, 상기 스트링 열은 제3 방향을 따라 복수 개로 형성되어 스트링 어레이를 형성할 수 있다. 복수의 스트링(410)들은 비트 라인들(BL(1), ..., BL(m))과 공통 소스 라인(CSL) 사이에 제1 방향을 따라 직렬로 배치되는 접지 선택 트랜지스터(GSTV)들, 메모리 셀(MC3)들 및 스트링 선택 트랜지스터(SSTV)들을 각각 포함할 수 있다.
접지 선택 트랜지스터(GSTV)들은 접지 선택 라인들(GSL11, GSL12, ..., GSLi1, GSLi2)에 각각 연결되고, 스트링 선택 트랜지스터(SSTV)들은 스트링 선택 라인들(SSL11, SSL12, ..., SSLi1, SSLi2)에 각각 연결될 수 있다. 동일한 층에 배열되는 메모리 셀(MC3)들은 워드 라인들(WL(1), WL(2), ..., WL(n-1), WL(n)) 중 하나에 공통으로 연결될 수 있다. 접지 선택 라인들(GSL11, ..., GSLi2) 및 스트링 선택 라인들(SSL11, ..., SSLi2)은 상기 제2 방향으로 연장되며 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 워드 라인들(WL(1), ..., WL(n))은 상기 제2 방향으로 연장되며 상기 제1 방향 및 상기 제3 방향을 따라 복수 개로 형성될 수 있다. 비트 라인들(BL(1), ..., BL(m))은 상기 제3 방향으로 연장되며 상기 제2 방향을 따라 복수 개로 형성될 수 있다. 메모리 셀(MC2)들은 워드 라인들(WL(1), ..., WL(n))에 인가되는 전압의 레벨에 따라 제어될 수 있다.
메모리 셀 어레이(400)를 포함하는 수직형 또는 삼차원 낸드 플래시 메모리 장치는 NAND 플래시 메모리 셀들을 포함하므로, 이차원 NAND 플래시 메모리 장치와 마찬가지로 페이지 단위로 기입 동작 및 독출 동작을 수행하며, 블록 단위로 소거 동작을 수행한다.
실시예에 따라서, 하나의 스트링(410)에 포함되는 두 개의 스트링 선택 트랜지스터들은 하나의 스트링 선택 라인에 연결되고 하나의 스트링에 포함되는 두 개의 접지 선택 트랜지스터들은 하나의 접지 선택 라인에 연결되도록 구현될 수도 있다. 또한, 실시예에 따라서, 하나의 스트링은 하나의 스트링 선택 트랜지스터 및 하나의 접지 선택 트랜지스터를 포함하여 구현될 수도 있다.
도 9 내지 도 15는 본 발명의 일 실시예에 따른 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다. 편의상 도 4 내지 도 7에 도시된 구조물들 중 일부에 대한 제조 과정에 설명은 생략될 수 있다.
도 9를 참조하면, 기판(100) 상에 게이트 구조물들(130) 및 소스/드레인 영역들(103)을 형성할 수 있다.
기판(100)으로서 단결정 실리콘 혹은 단결정 게르마늄과 같은 반도체 물질을 포함하는 반도체 기판을 사용할 수 있다. 예를 들면, 기판(100)은 실리콘 웨이퍼로부터 제조될 수 있다.
기판(100) 상에 게이트 절연막 및 게이트 전극막을 형성한 후, 이를 식각하여 게이트 절연막 패턴(110) 및 게이트 전극(120)을 형성할 수 있다. 따라서, 기판(100) 상에 순차적으로 적층된 게이트 절연막 패턴(110) 및 게이트 전극(120)을 포함하는 게이트 구조물(130)을 형성할 수 있다.
게이트 구조물(130)을 이온 주입 마스크로 사용하는 이온 주입 공정을 통해, 게이트 구조물들(130)과 인접한 기판(100) 상부에 소스/드레인 영역들(103)을 형성할 수 있다. 따라서, 게이트 구조물(130)과 각각 인접한 기판(100) 상부에 소스/드레인 영역들(103)이 형성될 수 있으며, 이들에 의해 기판(100) 상에 트랜지스터가 정의될 수 있다.
상기 게이트 절연막은 실리콘 산화물 혹은 금속 산화물을 사용하여 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정, 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition: PECVD) 공정, 스핀 코팅 공정, 원자층 증착(Atomic Layer Deposition) 공정 등을 통해 형성될 수 있다. 이와는 달리, 상기 게이트 절연막은 기판(100) 상면에 대해 열 산화 공정을 수행하여 형성될 수도 있다. 상기 게이트 전극막은 금속, 금속 질화물 혹은 도핑된 폴리실리콘을 사용하여, ALD 공정, 스퍼터링(sputtering) 공정 등을 통해 형성될 수 있다.
이후, 기판(100) 상에 게이트 구조물들(130)을 덮는 제1 하부 절연막(140)을 형성할 수 있다. 제1 하부 절연막(140)을 관통하여 소스/드레인 영역(103)과 접촉하는 하부 콘택(145)을 형성할 수 있다.
제1 하부 절연막(140) 상에는 하부 콘택(145)과 전기적으로 연결되는 하부 배선(150) 및 관통-실리콘 비아(미도시)와 전기적으로 연결되는 하부 배선(310)을 형성할 수 있다.
제1 하부 절연막(140) 상에는 하부 배선들(150)을 덮는 제2 하부 절연막(160)이 형성될 수 있다.
제1 및 제2 하부 절연막들(140, 160)은 실리콘 산화물과 같은 절연 물질을 사용하여 CVD 공정, 스핀 코팅 공정 등을 통해 형성될 수 있다. 하부 콘택(145) 및 하부 배선들(150, 310)은 금속 혹은 금속 질화물을 사용하여 ALD 공정 혹은 스퍼터링 공정 등을 통해 형성될 수 있다.
도 10에서는 1층의 하부 배선층이 형성되는 것으로 도시되었으나, 도 16에 도시된 바와 같이 추가적인 하부 절연막 및 하부 배선층들이 적층될 수도 있다.
이후, 제2 하부 절연막(160) 상에 베이스 층을 베이스 층을 형성하고, 분리막 패턴(206)을 형성함으로써 상기 베이스 층을 서로 물리적으로 분리된 예를 들면, 제1 내지 제3 베이스 층 패턴들(201a, 201b, 201c)로 패터닝할 수 있다.
일 실시예에 있어서, 상기 베이스 층은 폴리실리콘을 사용하여 스퍼터링 공정, CVD 공정, ALD 공정, 물리 기상 증착(Physical Vapor Deposition: PVD) 공정 등을 통해 형성될 수 있다. 상기 베이스 층은 예를 들면, p형 불순물이 도핑된 폴리실리콘을 사용하여 형성될 수도 있다. 이 경우, 상기 베이스 층 또는 상기 베이스 층 패턴들은 p형 웰로서 제공될 수 있다.
일 실시예에 있어서, 상기 베이스 층은 제2 하부 절연막(160) 상에 비정질 실리콘 층을 형성한 후, 열처리 또는 레이저 빔 조사에 의해 상기 비정질 실리콘 층을 단결정 실리콘 층으로 변화시킴으로써 형성될 수도 있다. 이 경우, 상기 베이스 층 내의 결함이 제거되어 예를 들면, p형 웰로서의 베이스 층의 기능을 향상시킬 수 있다.
일 실시예에 있어서, 상기 베이스 층은 웨이퍼 본딩(wafer bonding) 공정을 통해 형성될 수 있다. 이 경우, 제2 하부 절연막(160) 상에 예를 들면, 단결정 실리콘 웨이퍼를 부착시키고 상기 웨이퍼의 상부를 부분적으로 제거 혹은 평탄화하여 베이스 층을 형성할 수 있다.
도 6, 7 및 10을 참조하면, 베이스 층 패턴들(201a, 201b, 201c) 및 분리막 패턴들(206) 상에 층간 절연막들(202) 및 희생막들(204)을 교대로 반복적으로 적층하여 몰드 구조물을 형성할 수 있다.
예시적인 실시예들에 따르면, 층간 절연막들(202)은 실리콘 산화물, 실리콘 탄산화물 혹은 실리콘 산불화물과 같은 산화물 계열의 물질을 사용하여 형성될 수 있다. 희생막들(204)은 층간 절연막(202)에 대해 식각 선택비를 가지며, 습식 식각 공정에 의해 용이하게 제거될 수 있는 물질을 사용하여 형성할 수 있다. 예를 들어, 희생막들(204)은 실리콘 질화물(SiN) 또는 실리콘 붕질화물(SiBN)과 같은 질화물 계열의 물질을 사용하여 형성될 수 있다.
층간 절연막들(202) 및 희생막들(204)은 CVD 공정, PECVD 공정, 스핀 코팅 공정 등을 통해 형성할 수 있다. 일 실시예에 있어서, 최하층의 층간 절연막(202a)은 분리막 패턴(206)과 실질적으로 일체로 병합될 수 있다. 일 실시예에 있어서, 분리막 패턴(206) 형성을 위해 별도로 상기 분리막을 형성하지 않고, 최하층의 층간 절연막(202a)이 개구부를 채우면서 베이스 층 패턴들(201a, 201b, 201c)을 덮도록 형성할 수도 있다.
희생막들(204)은 후속 공정을 통해 제거되어 GSL, 워드 라인 및 SSL 이 형성되는 공간을 제공할 수 있다. 예를 들면, 상기 GSL 및 SSL은 각각 1개의 층으로 형성되고, 상기 워드 라인은 4개의 층으로 형성될 수 있다. 이 경우, 도 10에 도시된 바와 같이, 희생막들(204)은 모두 6개의 층으로 적층되며 층간 절연막들(202)은 모두 7개의 층으로 적층될 수 있다. 그러나, 층간 절연막들(202) 및 희생막들(204)이 적층되는 수는 특별히 한정되는 것은 아니다.
도 11을 참조하면, 상기 몰드 구조물의 측부를 제거한 후 베이스 층 패턴들(201a, 201b, 201c) 및 분리막 패턴(206) 상에 상기 몰드 구조물을 커버하는 절연막을 형성할 수 있다. 이후, 상기 절연막의 상부를 최상층의 층간 절연막(202g)이 노출될 때까지 평탄화하여 몰드 보호막(212)을 형성할 수 있다.
도 12를 참조하면, 상기몰드 구조물을 관통하는 채널 홀들(도시되지 않음)을 형성하고, 상기 채널 홀 내부에 유전막 구조물(220). 채널(225) 및 매립막 패턴(230)을 형성할 수 있다. 유전막 구조물(220). 채널(225) 및 매립막 패턴(230) 상에 상기 채널 홀을 캡핑하는 패드(240)를 형성할 수 있다.
이후, 제1 연결 콘택(248a) 및 제2 연결 콘택(248b)을 형성할 수 있다. 예를 들면, 몰드 보호막(212)을 부분적으로 식각하여 베이스 층 패턴(201a, 201b, 201c) 상면을 노출시키는 제1 관통홀을 형성하고, 상기제1 관통홀을 통해 베이스 층 패턴(201a, 201b, 201c) 상부로 불순물을 주입하여 제1 불순물 영역(248)을 형성할 수 있다. 또한, 몰드 보호막(212), 베이스 층 패턴(201a, 201b, 201c) 및 제2 하부 절연막(160)을 부분적으로 식각하여 주변 회로의 하부 배선(150)을 노출시키는 제2 관통홀을 형성할 수 있다. 상기 제1 및 제2 관통홀 측벽들에 제1 및 제2 절연막 패턴들(241a, 241b)를 형성한 후, 상기 제1 및 제2 관통홀들을 채우는 제1 연결 콘택(248a) 및 제2 연결콘택(248b)을 형성할 수 있다.
제1 및 제2 연결 콘택들(248a, 248b)의 쌍은 각 베이스 층 패턴(201a, 201b, 201c)마다 대응되어 형성될 수 있다.
이후, 도 6 및 7에 도시된 바와 같은 상부 게이트 라인 컷 패턴들(252), 게이트 라인 컷 영역(256)을 형성하고, 게이트 라인 컷 영역(256)을 통해 노출된 희생막들(204)을 제거하고, 희생막들(204)이 제거된 공간에 게이트 라인들(260)을 형성할 수 있다. 예시적인 실시예들에 따르면, 게이트 라인 컷 영역(256)은 각 베이스 층 패턴(201a, 201b, 201c)의 중앙부에 형성될 수 있다. 이후게이트 라인 컷 영역(256)을 통해 노출된 베이스 층 패턴(201a, 201b, 201c) 상부에 제2 불순물 영역(266)을 형성하고, 게이트 라인 컷 영역(256)을 채우는 게이트 라인 컷 패턴(270)을 형성할 수 있다.
제2 불순물 영역(266)은 상기 제2 방향으로 연장하며, 각 베이스 층 패턴(201a, 201b, 201c) 마다 형성되어 CSL로 기능할 수 있다.
이후, 최상층의 층간 절연막(202g), 상부 게이트 라인 컷 패턴(252), 게이트 라인 컷 패턴(270), 패드(240), 제1 및 제2 연결 콘택들(248a, 248b) 상에 상부 절연막(275)을 형성할 수 있다. 상부 절연막(275)은 실리콘 산화물과 같은 절연물질을 사용하여 CVD 공정 등을 통해 형성할 수 있다.
이후, 상부 절연막(275)을 관통하여 패드(240), 제1 연결 콘택(248a) 및 제2 연결콘택(248b)과 각각 접촉하는 비트 라인 콘택(280), 제1 플러그(291) 및 제2 플러그(293)를 형성할 수 있다.
이어서, 상부 절연막(275) 상에 비트 라인 콘택(280)과 전기적으로 연결되는 비트 라인(285)을 형성할 수 있다. 비트 라인(285)은 상기 제3 방향을 따라 연장되며, 복수의 비트 라인 콘택들(280)과 전기적으로 연결될 수 있다.
또한, 상부 절연막(275) 상에는 제1 플러그(291) 및 제2 플러그(293)를 서로 전기적으로 연결시키는 연결 배선(296)이 형성될 수 있다. 연결 배선(296)에 의해 상기 트랜지스터(130, 103)로부터 제1 내지 제3 베이스 층 패턴(201a, 201b, 201c)으로 각각 전기적 신호 혹은 전압이 전달될 수 있다.
예를 들면, 상부 절연막(275) 상에 금속 혹은 금속 질화물을 사용하여 상부 도전막을 형성 후, 상기 도전막을 패터닝하여 비트 라인(285) 및 연결 배선(296)을 형성할 수 있다. 비트 라인(285) 및 연결 배선(296)은 실질적으로 동일한 식각 공정을 통해 형성될 수 있다.
도 13을 참조하면, 메모리 셀 영역(MCR)에 대한 공정이 완료된 후에 하부 절연막의 일부(140) 및 반도체 기판(100)을 관통하는 트렌치(322)를 형성한다. 트렌치(322)는 메모리 셀 영역(MCR)과 수직 방향으로 중첩되도록 형성된다. 예를 들어, 반도체 기판(100)의 하면을 위로 향하도록 뒤집은 후에트렌치(322)가 형성될 부분을 부분적으로 노출시키는 포토레지스트 패턴(도시되지 않음)을 반도체 기판(100)의 하면 상에 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 반도체 기판(100) 및 하부 절연막(140)을 식각함으로써 트렌치(322)를 형성할 수 있다. 이때, 상기 관통-실리콘 비아(320)에 상응하는 트렌치(322)는 금속 배선(310)을 식각 저지막으로 이용하여 형성될 수 있다.
도 14를 참조하면, 트렌치(322)의 내부를 충분히 채우도록 도전막을 형성함으로써 관통-실리콘 비아(320)를 형성한다. 다른 실시예에서, 트렌치(322)의 내벽에 절연막 및 배리어막을 순차적으로 형성한 후에 도전막을 충진함으로써 관통-실리콘 비아(320)를 형성할 수 있다. 상기 절연막은 예를 들어, 실리콘 산화물과 같은 산화물 혹은 실리콘 질화물과 같은 질화물을 포함하도록 형성할 수 있고, 상기 배리어막은 예를 들어, 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 구리 질화물, 알루미늄 질화물 등과 같은 금속 질화물을 포함하도록 형성할 수 있으며, 상기 도전막은 예를 들어, 구리, 알루미늄, 텅스텐 등과 같은 금속 혹은 도핑된 폴리실리콘을 사용하여 형성할 수 있다. 특히, 상기 도전막이 구리나 알루미늄을 사용하여 형성되는 경우, 상기 배리어막 상에 시드막(도시되지 않음)을 형성한 후, 전기 도금법에 의해 상기 도전막을 형성할 수 있다.
도 15를 참조하면, 반도체 기판(100)의 하면에 노출된 관통-실리콘 비아(320)를 덮도록 입출력 패드(330)를 형성한다. 입출력 패드(330)는 예를 들어, 니켈(Ni), 구리(Cu), 텅스텐(W), 알루미늄(Al), 주석-은 합금(SnAg) 등을 포함할 수 있다.
결과적으로, 관통-실리콘 비아(320)는 입출력 패드(330)를 하부 절연막(140, 160) 내에 형성되는 하부 배선(310)을 전기적으로 연결한다. 입출력 패드(330) 및 관통-실리콘 비아(320)는 메모리 셀 어레이 영역(MCR)에 형성되는 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성된다.
이상 도 9 내지 도 15를 참조하여 관통-실리콘 비아(320)가 마지막 공정 단계에서 형성되는 실시예를 설명하였으나, 반드시 이에 한정되는 것은아니다. 다른 실시예에서, 관통-실리콘 비아(320)가 먼저 형성된 후에 주변 회로 영역(PCR) 및 메모리 셀 영역(MCR)에 대한 공정들이 수행될 수 있다. 또 다른 실시예에서, 주변 회로영역(PCR)에 대한 공정이 수행된 후에 관통-실리콘 비아(320)가 형성되고 이후 메모리 셀 영역(MCR)에 대한 공정이 수행될 수 있다.
도 16은 본 발명의 일 실시예에 따른 메모리 장치를 나타내는 단면도이다. 이하 도 4 내지 7에 대한 설명과 중복되는 설명은 생략한다.
하나의 하부 배선층을 포함하는 도 6의 메모리 장치와 비교하여 도 16의 메모리 장치는 복수의 하부배선층들을 포함한다. 즉, 제1 하부 절연막(140) 상에는 하부 배선(150)을 덮는 제2 하부절연막(160)이 형성되고, 제2 하부 절연막(160) 상에는 하부배선(152)을 덮는 제3 하부 절연막(162)이 형성되고, 제3 하부 절연막(162) 상에는 하부 배선(310)을 덮는 제4 하부 절연막(164)이 형성될 수 있다. 도 16에는 관통-실리콘 비아(320)가 최상층의 하부 배선(310)에 연결되는 예를 도시하였으나, 관통-실리콘 비아(320)는 배선 라우팅에 따라서 다양한 층의 하부 배선에 연결될 수 있다.
도 17은 본 발명의 실시예들에 따른메모리 장치를 나타내는 블록도이다.
도 17을 참조하면, 메모리 장치(500)는 메모리 셀 어레이(510), 어드레스 디코더(520), 읽기 및 쓰기부(530), 데이터 입출력부(540), 전압 생성부(550), 및 제어 로직(560)을 포함한다.
본 발명의 실시예들에 따라서, 메모리 셀 어레이(510)는 도 1의 메모리 셀 영역(MCR)에 형성되고, 어드레스 디코더(520), 읽기 및 쓰기부(530), 데이터 입출력부(540), 전압 생성부(550), 및 제어 로직(560)은 모두 도 1의 주변 회로 영역(PCR)에 형성될 수 있다.
메모리 셀 어레이(510)는 워드 라인들(WL) 및 선택 라인들(SSL, GSL)을통해 어드레스 디코더(520)에 연결된다. 예를 들면, 선택 라인들은 스트링 선택 라인들(SSL) 및 접지 선택 라인들(GSL)을 포함할 수 있다. 또한, 메모리 셀 어레이(510)는 비트 라인들(BL)을 통해 읽기 및 쓰기부(530)에 연결된다.
메모리 셀 어레이(510)는 복수의 메모리 셀들을 포함한다. 예를 들면, 메모리 셀 어레이(510)는 기판 상에 행 및 열 방향을 따라 배치된 메모리 셀들을 포함한다. 예시적으로, 메모리 셀 어레이(510)는 셀 당 하나 또는 그 이상의 비트를 저장할 수 있는 복수의 메모리 셀들로 구성된다. 메모리 셀 어레이(510)는 도 8에 도시된 바와 같은 수직형 낸드 플래시 구조를 가질 수 있다.
어드레스 디코더(520)는 워드 라인들(WL), 스트링 선택 라인들(SSL), 그리고 접지 선택 라인들(GSL)을 통해 메모리 셀 어레이(510)에 연결된다. 어드레스 디코더(520)는 제어 로직(560)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(520)는 외부로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(520)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(520)는 워드 라인들(WL) 중 디코딩된 행 어드레스에 대응하는 워드 라인을 선택하도록 구성된다. 어드레스 디코더(520)는 스트링 선택 라인들(SSL) 및 접지 선택 라인들(GSL)을 포함하는 선택 라인들 중 디코딩된 행 어드레스에 대응하는 선택 라인들을 선택하도록 구성된다.
어드레스 디코더(520)는 전압 생성부(550)로부터 수신되는 다양한 전압들을 선택된 워드 라인, 비선택된 워드 라인, 선택된 선택 라인, 그리고 비선택된 선택 라인에 전달하도록 구성된다.
어드레스 디코더(520)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(520)는 디코딩된 열 어드레스(DCA)를 읽기 및 쓰기부(530)에 전달한다.
예시적으로, 어드레스 디코더(520)는 행 어드레스를 디코딩하는 행 디코더, 열 어드레스를 디코딩하는 열 디코더, 수신된 어드레스(ADDR)를 저장하는 어드레스 버퍼를 포함할 수 있다.
읽기 및 쓰기부(530)는 비트 라인들(BL)을 통해 메모리 셀 어레이(510)에 연결되고, 데이터 라인들(DL)을 통해 데이터 입출력부(540)에 연결된다. 읽기및 쓰기부(530)는 제어 로직(560)의 제어에 응답하여 동작한다. 읽기및 쓰기부(530)는 어드레스 디코더(520)로부터 디코딩된 열 어드레스(DCA)를 수신한다. 디코딩된 열 어드레스(DCA)를 이용하여, 읽기 및 쓰기부(530)는 비트 라인들(BL)을 선택한다.
예시적으로, 읽기 및 쓰기부(530)는 데이터 입출력부(540)로부터 데이터를 수신하고, 수신된 데이터를 메모리 셀 어레이(510)에 기입한다. 읽기 및 쓰기부(530)는 메모리 셀 어레이(510)로부터 데이터를 읽고, 읽어진 데이터를 데이터 입출력부(540)에 전달한다. 읽기 및 쓰기부(530)는 메모리 셀 어레이(510)의 제 1 저장 영역으로부터 데이터를 읽고, 읽어진 데이터를 메모리 셀 어레이(510)의 제 2 저장 영역에 기입한다. 예를 들면, 읽기 및 쓰기부(530)는 카피-백(copy-back) 동작을 수행한다.
예시적으로, 읽기 및 쓰기부(530)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로 등과 구성 요소들을 포함할 수 있다. 다른 예로서, 읽기 및 쓰기부(530)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로 등과 같은 구성 요소들을 포함할 수 있다.
데이터 입출력부(540)는 데이터 라인들(DL)을 통해 읽기 및 쓰기부(530)에 연결된다. 데이터 입출력부(530)는 제어 로직(560)의 제어에 응답하여 동작한다. 데이터 입출력부(540)는 외부와 데이터(DATA)를 교환하도록 구성된다. 데이터 입출력부(540)는 외부로부터 전달되는 데이터(DATA)를 데이터 라인들(DL)을 통해 읽기 및 쓰기부(530)에 전달하도록 구성된다. 데이터 입출력부(540)는 읽기 및 쓰기부(530)로부터 데이터 라인들(DL)을 통해 전달되는 데이터(DATA)를 외부로 출력하도록 구성된다. 예시적으로, 데이터 입출력부(540)는 데이터 버퍼와 같은 구성 요소를 포함할 수 있다.
전압 생성부(550)는 메모리 셀 어레이(510), 어드레스 디코더(520), 그리고 제어 로직(560)에 연결된다. 전압 생성부(550)는 외부로부터 전원을 공급받는다. 예를 들면, 전압 생성부(550)는 외부로부터 전원 전압(Vcc) 및 접지 전압(Vss)을 공급받는다. 제어 로직(560)의 제어에 응답하여, 전압 생성부(550)는 전원 전압(Vcc) 및 접지 전압(Vss)으로부터 다양한 레벨들을 갖는 전압들을 생성하도록 구성된다. 예를 들면, 전압 생성부(550)는 고전압(Vpp), 프로그램 전압(Vpgm), 패스 전압(Vpass), 읽기 전압(Vread), 소거 전압(Vers) 등과 같은 다양한 전압들을 생성하도록 구성된다.
전압 생성부(550)에 의해 생성된 전압들은 제어 로직(560)의 제어 하에 어드레스 디코더(520) 및 메모리 셀 어레이(510)에 공급된다. 예를 들면, 프로그램 동작 시에 프로그램 전압(Vpgm) 및 패스 전압(Vpass)이 어드레스 디코더(520)에 공급될 것이다. 읽기 동작 시에, 읽기 전압(Vread)이 어드레스 디코더(520)에 공급될 것이다. 메모리 셀 어레이(510)의 소거 시에, 소거 전압(Vers)이 메모리 셀 어레이(510)에 공급될 것이다.
전압 생성부(550)에 의해 생성되는 다양한 전압들이 설명되었다. 그러나, 상술된 전압들은 전압 생성부(550)에 의해 생성되는 예시적인 전압들이다. 전압 생성부(550)에 의해 생성되는 전압들은 상술된 전압들로 한정되지 않는다.
제어 로직(560)은 어드레스 디코더(520), 읽기 및 쓰기부(530) 및 데이터 입출력부(550)에 연결된다. 제어 로직(560)은 메모리 장치(500)의 제반 동작을 제어하도록 구성된다. 제어 로직(560)은 외부로부터 전달되는 제어 신호(CTRL)에 응답하여 동작한다.
도 18은 본 발명의 실시예들에 따른 메모리 패키지를 나타내는 도면이다.
도 18을 참조하면, 메모리 패키지(700)는 베이스 기판(710) 및 베이스 기판(710) 위에 적층되는 복수의 메모리 칩들(CHP1, CHP2, CHP3)을 포함한다. 메모리 칩들(CHP1, CHP2, CHP3)의 각각은, 주변 회로 영역(PCR) 및 메모리 셀 영역(MCR)을 포함할 수 있다. 주변 회로 영역(PCR)은 반도체 기판, 상기 반도체 기판의 상면에 형성되는 주변 회로 및 상기 주변 회로를 덮는 하부 절연막을 포함할 수 있다. 메모리 셀 영역(MCR)은 상기 하부 절연막의 상면에 형성되는 베이스 층, 상기 베이스 층의 상면에 형성되는 메모리 셀 어레이 및 상기 메모리 셀 어레이를 덮는 상부 절연막을 포함할 수 있다. 상기 반도체 기판의 하면에는 입출력 패드들(IOPAD)이 형성된다. 입출력 패드들(IOPAD)는 주변 회로 영역(PCR)에 형성된 관통-실리콘 비아들(TSV)을 덮도록 형성된다.
메모리 칩들(CHP1, CHP2, CHP3)의 각각에 대하여, 입출력 패드들(IOPAD)은 상기 메모리 셀 어레이가 형성되는 메모리 셀 영역(MCR)의 일 부분과 수직 방향으로 중첩되도록 형성된다.
도 18에 도시된 바와 같이, 메모리 칩들(CHP1, CHP2, CHP3)은 상기 반도체 기판의 하면이 위를 향하도록 뒤집힌 상태로 적층된다. 즉 메모리 칩들(CHP1, CHP2, CHP3)의 각각에 대하여, 주변 회로 영역(PCR)이 위쪽에 메모리 셀 영역(MCR)이 아래쪽에 위치한다.
메모리 칩들(CHP1, CHP2, CHP3)의 각각에 대하여, 입출력 패드들(IOPAD)은 상기 반도체 기판의 하면의 일 모서리에 인접하여 배열된다. 이와 같이 상기 반도체 기판의 하면의 일 모서리에 인접하여 배열된 입출력 패드들이 노출되도록, 메모리 칩들(CHP1, CHP2, CHP3)은 도 18에 도시된 바와 같이 계단 형태로 적층될 수 있다. 이와 같이 계단 형태로 적층된 상태에서, 상기 메모리 칩들(CHP1, CHP2, CHP3)의 입출력 패드들(IOPAD)은 본딩 와이어(BW)을 통하여 베이스 기판(710)과 전기적으로 연결될 수 있다.
적층된 메모리 칩들(CHP1, CHP2, CHP3)과 본딩 와이어(BW)는 밀봉 부재(740)로 고정될 수 있고, 베이스 기판(710)과 메모리 칩들(CHP1, CHP2, CHP3) 사이에는 접착 부재(730)가 개재될 수 있다. 베이스 기판(710)의 하면에는 외부 장치와의 전기적인 연결을 위한 도전성 범프들(720)이 형성될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 메모리 칩 및 이를 포함하는 메모리 패키지는, 반도체 기판 위에 주변 회로를 형성하고 상기 주변 회로 위에 메모리 셀 어레이를 적층하는 씨오피 구조를 채용하여 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 감소할 수 있다. 또한 본 발명의 실시예들에 따른 메모리 칩 및 이를포함하는 메모리 패키지는 메모리 셀 어레이 영역과 수직 방향으로 중첩되도록 입출력 패드들을 형성함으로써 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 더욱 감소할 수 있다.
도 19는 본 발명의 실시예들에 따른 에스에스디(SSD: solid state disk or solid state drive)를 나타내는 블록도이다.
도 19를 참조하면, SSD(1000)는 복수의 비휘발성 메모리 장치들(1100) 및SSD 제어기(1200)를 포함한다.
비휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(VPP)을 제공받도록 구현될 수 있다. 비휘발성 메모리 장치들(1100)은 전술한 수직형 낸드 플래시 메모리 장치들을 포함할 수 있다. 비휘발성 메모리 장치들(1100)은 본 발명의 실시예들에 따른 씨오피 구조 및 입출력 패드들의 배치 구조를 가질 수 있다.
SSD 제어기(1200)는 복수의 채널들(CH1~CH4)을 통하여 비휘발성 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(1230), 호스트 인터페이스(1250) 및 비휘발성 메모리 인터페이스(1260)를 포함한다.
버퍼 메모리(1220)는 메모리 제어기(1200)의 구동에 필요한 데이터를 임시로 저장할 수 있다. 또한, 버퍼 메모리(1220)는 쓰기 요청시 파인 프로그램 동작에 이용될 데이터를 버퍼링해 놓을 수 있다. 도 19에서 버퍼 메모리(1220)는 SSD 제어기(1200) 내부에 존재하지만, 반드시 여기에 제한되지 않을 것이다. 버퍼 메모리는 SSD 제어기(1200)의 외부에 별도로 존재할 수도 있다.
에러 정정 회로(1230)는 쓰기 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 비휘발성 메모리 장치(1100)로부터 복구된 데이터의 에러를 정정할 수 있다. 도시되지 않았지만, 메모리 제어기(1200)를 구동하는 데 필요한 코드 데이터를 저장하는 코드 메모리가 더 포함될 수 있다. 코드 메모리는 비휘발성 메모리 장치로 구현될 수 있다.
호스트 인터페이스(1250)는 외부의 장치와 인터페이스 기능을 제공할 수 있다. 비휘발성 메모리 인터페이스(1260)는 비휘발성 메모리 장치(1100)와 인터페이스 기능을 제공할 수 있다.
도 20은 본 발명의 실시예들에 따른 임베디드 멀티 미디어 카드(eMMC: embedded multimedia card)를 나타내는 블록도이다.
도 20을 참조하면, eMMC(2000)는 적어도 하나의 낸드 플래시 메모리 장치(2100) 및 제어기(2200)를 포함할 수 있다.
낸드 플래시 메모리 장치(2100)는 도 1 내지 도 17을 참조하여 설명한 바와 같이 효율적인 입출력 패드 배치를 갖는 씨오피 구조의 메모리 장치로 구현될 수 있다.
메모리 제어기(2200)는 복수의 채널들을 통하여 낸드 플래시 메모리 장치(2100)에 연결된다. 메모리 제어기(2200)는 적어도 하나의 제어기 코어(2210), 호스트 인터페이스(2250) 및 낸드 인터페이스(2260)를 포함한다. 적어도 하나의 제어기 코어(2210)는 eMMC(2000)의 전반적인 동작을 제어한다. 호스트 인터페이스(2250)는 제어기(2210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(2260)는 낸드 플래시 메모리 장치(2100)와 제어기(2200)의 인터페이싱을 수행한다.
실시 예에 있어서, 호스트 인터페이스(2250)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, eMMC(2000)의 호스트 인터페이스(2250)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
eMMC(2000)는호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc, 예를 들어 3.3V)은 낸드 플래시 메모리 장치(2100) 및 낸드 인터페이스(2260)에 제공되고, 제 2 전원 전압(Vccq, 예를 들어 1.8V/3.3V)은 제어기(2200)에 제공된다. 실시 예에 있어서, eMMC(2000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
도 21은 본 발명의 실시예들에 따른 유니버셜 플래시 스토리지(USF: universalflash storage)를 나타내는 블록도이다.
도 21을 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 착탈형 UFS 카드(3400)를 포함할 수 있다. UFS 호스트(3100)는 모바일 장치의 어플리케이션 프로세서일 수 있다. UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 각각은 UFS 프로토콜에 의하여 외부의 장치들과 통신할 수 있다. UFS 장치들(3200, 3300), 임베디드 UFS 장치(3300), 및 착탈형 UFS 카드(3400) 중 적어도 하나는 도 1 내지 도 17을 참조하여 설명한 바와 같이 효율적인 입출력 패드 배치를 갖는 씨오피 구조의 메모리 장치를 포함할 수 있다.
한편, 임베디드 UFS 장치(3300)와 착탈형 UFS 카드(3400)는 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신할 수 있다. UFS 호스트(3100)와 착탈형 UFS 카드(3400)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC,SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
도 22는 본 발명의 실시예들에 따른 모바일 장치를 나타내는 블록도이다.
도 22를 참조하면, 모바일 장치(4000)는 어플리케이션 프로세서(4100), 통신 모듈(4200), 디스플레이/터치 모듈(4300), 저장 장치(4400), 및 모바일 램(4500)를 포함한다.
어플리케이션 프로세서(4100)는 모바일 장치(4000)의 전반적인 동작을 제어한다. 통신 모듈(4200)은 외부와의 유선/무선 통신을 제어하도록 구현될 수 있다. 디스플레이/터치 모듈(4300)은 어플리케이션 프로세서(4100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 수 있다. 저장 장치(4400)는 사용자의 데이터를 저장하도록 구현될 수 있다.
저장 장치(4400)는 eMMC, SSD, UFS 장치일 수 있다. 저장 장치(4400)는 도 1 내지 도 17을 참조하여 설명한 바와 같이 효율적인 입출력 패드 배치를 갖는 씨오피 구조의 메모리 장치를 포함할 수 있다.
모바일 램(4500)은 모바일 장치(4000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다.
본 발명의 실시 예에 따른 메모리 장치 혹은 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 실시 예에 있어서, 본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장 될 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따른 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법은, 반도체 기판 위에 주변 회로를 형성하고 상기 주변 회로 위에 메모리 셀 어레이를 적층하는 씨오피 구조를 채용하여 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 감소할 수 있다. 또한 본 발명의 실시예들에 따른 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법은, 메모리 셀 어레이 영역과 수직 방향으로 중첩되도록 입출력 패드들을 형성함으로써 메모리 장치 및 이를 포함하는 메모리 패키지의 사이즈를 더욱 감소할 수 있다.
본 발명의 실시예들에 따른 메모리 장치 및 그 제조 방법은 다양한 장치 및 시스템에 유용하게 적용될 수 있다. 특히 고속으로 동작하고 전력 감소가 요구되는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
MCR: 메모리 셀 영역
PCR: 주변 회로 영역
IOPAD, 330: 입출력 패드
TSV, 320: 관통-실리콘 비아

Claims (10)

  1. 반도체 기판;
    상기 반도체 기판의 상면에 형성되는 주변 회로;
    상기 주변 회로를 덮는 하부 절연막;
    상기 하부 절연막의 상면에 형성되는 베이스 층;
    상기 베이스 층의 상면에 형성되는 메모리 셀 어레이;
    상기 메모리 셀 어레이를 덮는 상부 절연막;
    상기 반도체 기판의 하면에 형성되고 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성되는 입출력 패드들; 및
    상기 하부 절연막의 일부 및 상기 반도체 기판을 관통하여 형성되고, 상기 입출력 패드들을 상기 하부 절연막 내에 형성되는 하부 배선들과 전기적으로 연결하고, 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성되는 관통-실리콘 비아들을 포함하는 메모리 장치.
  2. 제1 항에 있어서,
    상기 입출력 패드들은 상기 반도체 기판의 하면의 일 모서리에 인접하여 배열되는 것을 특징으로 하는 메모리 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 관통-실리콘 비아들은 상기 하부 절연막에 상기 하부배선들이 형성된 후 상기 하부 배선들을 식각 저지막으로 이용하여 형성되는 것을 특징으로 하는 메모리 장치.
  7. 제1 항에 있어서,
    상기 베이스 층은 폴리실리콘 혹은 단결정 실리콘을 포함하는 것을 특징으로 하는 메모리 장치.
  8. 베이스 기판; 및
    상기 베이스 기판 위에 적층되는 복수의 메모리 칩들을 포함하고,
    상기 메모리 칩들의 각각은,
    반도체 기판;
    상기 반도체 기판의 상면에 형성되는 주변 회로;
    상기 주변 회로를 덮는 하부 절연막;
    상기 하부 절연막의 상면에 형성되는 베이스 층;
    상기 베이스 층의 상면에 형성되는 메모리 셀 어레이;
    상기 메모리 셀 어레이를 덮는 상부 절연막; 및
    상기 반도체 기판의 하면에 형성되고 상기 메모리 셀 어레이의 일 부분과 수직 방향으로 중첩되도록 형성되는 입출력 패드들 포함하는 메모리 패키지.
  9. 제8 항에 있어서,
    상기 메모리 칩들은 상기 반도체 기판의 하면이 위를 향하도록 뒤집힌 상태로 적층되고,
    상기 메모리 칩들의 각각에 대하여, 상기 입출력 패드들은 상기 반도체 기판의 하면의 일 모서리에 인접하여 배열되고,
    상기 메모리 칩들은 상기 입출력 패드들이 노출되도록 계단 형태로 적층되고,
    상기 메모리 칩들은 본딩 와이어를 통하여 상기 베이스 기판과 전기적으로 연결되는 것을 특징으로 하는 메모리 패키지.
  10. 삭제
KR1020150053163A 2015-04-15 2015-04-15 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법 KR102316267B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150053163A KR102316267B1 (ko) 2015-04-15 2015-04-15 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법
US15/015,120 US9799672B2 (en) 2015-04-15 2016-02-03 Memory device having cell over periphery (COP) structure, memory package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150053163A KR102316267B1 (ko) 2015-04-15 2015-04-15 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160123081A KR20160123081A (ko) 2016-10-25
KR102316267B1 true KR102316267B1 (ko) 2021-10-22

Family

ID=57129426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150053163A KR102316267B1 (ko) 2015-04-15 2015-04-15 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9799672B2 (ko)
KR (1) KR102316267B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7226857B2 (en) * 2004-07-30 2007-06-05 Micron Technology, Inc. Front-end processing of nickel plated bond pads
KR102408657B1 (ko) * 2015-07-23 2022-06-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102579920B1 (ko) * 2015-12-17 2023-09-18 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지
KR102589301B1 (ko) * 2016-04-29 2023-10-13 삼성전자주식회사 비휘발성 메모리 장치
US9911754B1 (en) * 2016-10-07 2018-03-06 Macronix International Co., Ltd. 3D memory structure
CN108346664B (zh) * 2017-01-25 2023-08-22 三星电子株式会社 具有外围上单元结构的存储器件和包括其的存储器封装
JP6832817B2 (ja) * 2017-09-08 2021-02-24 キオクシア株式会社 記憶装置
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
JP2019057532A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ
KR102631350B1 (ko) * 2017-10-12 2024-01-31 삼성전자주식회사 메모리 플레인들을 포함하는 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
US11211328B2 (en) * 2017-10-16 2021-12-28 SK Hynix Inc. Semiconductor memory device of three-dimensional structure
KR102400100B1 (ko) * 2017-11-17 2022-05-19 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 제조 방법
US10354987B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
CN111247636B (zh) * 2018-03-22 2024-04-19 闪迪技术有限公司 包含具有贯穿衬底通孔结构的键合芯片组件的三维存储器件及其制造方法
US10354980B1 (en) 2018-03-22 2019-07-16 Sandisk Technologies Llc Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same
KR102612406B1 (ko) 2018-04-06 2023-12-13 삼성전자주식회사 반도체 메모리 소자
US11164638B2 (en) 2018-07-03 2021-11-02 Samsung Electronics Co., Ltd. Non-volatile memory device
US11631465B2 (en) 2018-07-03 2023-04-18 Samsung Electronics Co., Ltd. Non-volatile memory device
KR102601213B1 (ko) 2018-07-03 2023-11-10 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
US10707228B2 (en) 2018-08-21 2020-07-07 Sandisk Technologies Llc Three-dimensional memory device having bonding structures connected to bit lines and methods of making the same
JP2020038911A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR102668014B1 (ko) 2018-10-25 2024-05-22 삼성전자주식회사 비휘발성 메모리 장치, 수직형 낸드 플래시 메모리 장치 및 이를 포함하는 에스에스디 장치
US11720263B2 (en) * 2018-10-26 2023-08-08 Nokia Technologies Oy Arrangement of memory cells for a quantum-computing device
US11380369B2 (en) * 2018-11-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory cells and method for manufacturing thereof
KR102546653B1 (ko) * 2018-12-11 2023-06-22 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
CN109844949B (zh) * 2019-01-18 2020-09-25 长江存储科技有限责任公司 三维存储器件的源极接触结构及该存储器件的制造方法
JP2020155543A (ja) * 2019-03-19 2020-09-24 キオクシア株式会社 半導体記憶装置
KR20200112013A (ko) * 2019-03-20 2020-10-05 삼성전자주식회사 수직형 반도체 소자
KR102174334B1 (ko) * 2019-04-22 2020-11-04 삼성전자주식회사 Cop가 적용된 3차원 플래시 메모리
CN113728434A (zh) 2019-04-22 2021-11-30 三星电子株式会社 三维闪存及其操作方法
WO2020232573A1 (en) * 2019-05-17 2020-11-26 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with static random-access memory
KR102653228B1 (ko) 2019-10-15 2024-03-29 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20210063527A (ko) * 2019-11-22 2021-06-02 삼성전자주식회사 3차원 반도체 메모리 장치
CN111758161B (zh) 2020-05-29 2021-08-17 长江存储科技有限责任公司 垂直存储器件
KR102410781B1 (ko) * 2020-07-15 2022-06-20 한양대학교 산학협력단 Tsv 기반 고집적도를 갖는 3차원 플래시 메모리
KR20220049214A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 씨오피 구조를 갖는 비휘발성 메모리 장치
KR20220054118A (ko) * 2020-10-23 2022-05-02 삼성전자주식회사 적층 칩 패키지
KR20220067884A (ko) * 2020-11-18 2022-05-25 삼성전자주식회사 비휘발성 메모리 칩 및 비휘발성 메모리 칩을 포함하는 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090286A1 (en) 2008-10-09 2010-04-15 Seung-Jun Lee Vertical-type semiconductor device and method of manufacturing the same
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
JP2012104675A (ja) 2010-11-10 2012-05-31 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US8097964B2 (en) 2008-12-29 2012-01-17 Texas Instruments Incorporated IC having TSV arrays with reduced TSV induced stress
US8552563B2 (en) 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
KR20100123140A (ko) 2009-05-14 2010-11-24 삼성전자주식회사 Ｔｓｖ를 사용하는 스택 구조의 플래시 메모리 장치
KR101033468B1 (ko) * 2009-06-30 2011-05-09 주식회사 하이닉스반도체 워드 라인의 저항을 개선할 수 있는 상변화 메모리 장치, 그것의 배열 구조, 및 그것의 제조방법
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8264067B2 (en) 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US8294261B2 (en) 2010-01-29 2012-10-23 Texas Instruments Incorporated Protruding TSV tips for enhanced heat dissipation for IC devices
KR101688598B1 (ko) * 2010-05-25 2017-01-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
JP2012151169A (ja) * 2011-01-17 2012-08-09 Toshiba Corp 半導体記憶装置
JP2012231075A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体デバイス及びその製造方法
KR101959715B1 (ko) 2012-11-06 2019-03-20 삼성전자 주식회사 반도체 장치
WO2014077154A1 (ja) * 2012-11-13 2014-05-22 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US9000599B2 (en) 2013-05-13 2015-04-07 Intel Corporation Multichip integration with through silicon via (TSV) die embedded in package
KR102128469B1 (ko) * 2013-11-08 2020-06-30 삼성전자주식회사 반도체 장치
KR20150139223A (ko) * 2014-06-03 2015-12-11 삼성전자주식회사 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090286A1 (en) 2008-10-09 2010-04-15 Seung-Jun Lee Vertical-type semiconductor device and method of manufacturing the same
JP2011171567A (ja) * 2010-02-19 2011-09-01 Elpida Memory Inc 基板構造物の製造方法及び半導体装置の製造方法
JP2012104675A (ja) 2010-11-10 2012-05-31 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US9799672B2 (en) 2017-10-24
US20160307910A1 (en) 2016-10-20
KR20160123081A (ko) 2016-10-25

Similar Documents

Publication Publication Date Title
KR102316267B1 (ko) 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법
KR102579920B1 (ko) 씨오피 구조를 갖는 메모리 장치 및 이를 포함하는 메모리 패키지
US10566343B2 (en) Semiconductor memory device including 3-dimensional structure and method for manufacturing the same
US11171116B2 (en) Semiconductor devices and manufacturing methods of the same
US11737279B2 (en) Semiconductor memory
KR102589301B1 (ko) 비휘발성 메모리 장치
US10680004B2 (en) Semiconductor memory device of three-dimensional structure
US10971520B2 (en) Method for manufacturing semiconductor device
US10777520B2 (en) Semiconductor memory device
US20200303300A1 (en) Semiconductor memory device
KR102387099B1 (ko) 타겟 게이트 라인의 전압 강하를 보상하는 비휘발성 메모리 장치
CN111755459B (zh) 具有布线结构的半导体存储器装置
US10896918B1 (en) Semiconductor memory device and manufacturing method thereof
CN108630261B (zh) 半导体存储装置
CN108346664B (zh) 具有外围上单元结构的存储器件和包括其的存储器封装
KR20150037165A (ko) 반도체 메모리 소자
CN112310108A (zh) 具有三维结构的半导体存储器装置及其制造方法
US20220293622A1 (en) Semiconductor device and electronic system including the same
US20220181273A1 (en) Semiconductor devices and data storage systems including the same
KR20220073014A (ko) 반도체 메모리 장치
US20230088551A1 (en) Semiconductor memory device and manufacturing method thereof
US20230115503A1 (en) Semiconductor device and electronic system therewith
CN117119805A (zh) 半导体存储器装置和半导体存储器装置的制造方法
KR20240105868A (ko) 적층형 패스 트랜지스터들을 포함하는 메모리 장치
KR20230093394A (ko) 반도체 메모리 장치 및 이를 포함하는 전자 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant