CN107658317B - 一种半导体装置及其制备方法 - Google Patents

一种半导体装置及其制备方法 Download PDF

Info

Publication number
CN107658317B
CN107658317B CN201710831396.8A CN201710831396A CN107658317B CN 107658317 B CN107658317 B CN 107658317B CN 201710831396 A CN201710831396 A CN 201710831396A CN 107658317 B CN107658317 B CN 107658317B
Authority
CN
China
Prior art keywords
layer
peripheral components
nand
contact
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710831396.8A
Other languages
English (en)
Other versions
CN107658317A (zh
Inventor
朱继锋
吕震宇
陈俊
胡禺石
陶谦
杨士宁
杨伟毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710831396.8A priority Critical patent/CN107658317B/zh
Publication of CN107658317A publication Critical patent/CN107658317A/zh
Priority to KR1020217027268A priority patent/KR102492585B1/ko
Priority to EP18855889.4A priority patent/EP3583625B1/en
Priority to JP2020502420A priority patent/JP7348161B2/ja
Priority to PCT/CN2018/077939 priority patent/WO2019052127A1/en
Priority to CN201880005575.9A priority patent/CN110140213B/zh
Priority to EP21186115.8A priority patent/EP3916784B1/en
Priority to KR1020197037499A priority patent/KR102477908B1/ko
Priority to TW107108776A priority patent/TWI653743B/zh
Priority to US15/934,730 priority patent/US10283452B2/en
Application granted granted Critical
Publication of CN107658317B publication Critical patent/CN107658317B/zh
Priority to US16/386,817 priority patent/US11031333B2/en
Priority to US16/386,844 priority patent/US11462474B2/en
Priority to US17/340,596 priority patent/US11699657B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

一种半导体装置及其制备方法，所述半导体装置由下到上依次包括：硅衬底；形成在所述硅衬底上方的一个或多个NAND串；形成在所述NAND串上方的一个或多个外围器件；形成在所述一个或多个外围器件上方的单晶硅层，和形成在所述一个或多个外围器件和一个或多个NAND串之间的一个或多个第一互联层。外围器件和阵列器件通过粘结界面结合。本发明通过将阵列器件和外围器件的制作分开，能够避免两个器件制造时互相影响对方的制作过程，因此解决了现有技术中后面的层的制作受前面的层制作后温度限制的问题，从而获得了良好的外围器件性能。另外由于外围器件叠加在阵列器件之上，实现了高器件密度。

Description

一种半导体装置及其制备方法
技术领域
本发明涉及一种半导体装置及其制备方法，尤其涉及一种形成3D NAND闪存的半导体装置及其制备方法。
背景技术
随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3D NAND是业界所研发的一种新兴的闪存类型，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。
平面结构的NAND闪存已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。新的3D NAND技术，垂直堆叠了多层数据存储单元，具备卓越的精度。基于该技术，可打造出存储容量比同类NAND技术高达数倍的存储设备。该技术可支持在更小的空间内容纳更高存储容量，进而带来很大的成本节约、能耗降低，以及大幅的性能提升以全面满足众多消费类移动设备和要求最严苛的企业部署的需求。
在一种方法中，平面存储器单元(例如NAND存储器单元)形成在常规的水平阵列中。然后多个水平阵列在垂直方向上堆叠。由于在实现最小特征尺寸中对于每个层都需要临界光刻步骤，因此与此方法相关的局限性包括所得到的器件中可靠性低以及很难通过光刻实现16nm制造，从而很难进一步提高存储容量。此外，在这种构造中，用来驱动控制栅极的驱动晶体管的尺寸是层数的函数；因此，驱动晶体管的规模为层数的倍数。这会导致集成化的问题和散热方面的问题。在另一种方法中，已经发展了具有垂直取向的沟道的多层存储器。在一个构造中，多个栅极层形成在衬底上，垂直沟道穿过该多个栅极层。在每个垂直沟道中，下栅极层构造为用作下选择栅极(lower select gate)，多个中间栅极层构造为用作控制栅极，上栅极层构造为用作上选择栅极(upper select gate)。连接在第一水平方向上彼此相邻的上选择栅极以用作器件的行选择线。连接在第二水平方向上彼此相邻的垂直沟道以用作器件的位线(bit line)。其他尝试垂直取向沟道的方法已经取得的成果有限。然而，难以在此方法下实现浮置栅极。此外，其他的方法已经尝试了采用多晶硅垂直沟道区域的垂直取向沟道的方法。这会导致在所得到的器件中电阻增大，从而降低器件速度并增大器件功率消耗。其他尝试垂直取向沟道的方法已经采用了CVD形成的隧穿氧化物形成ONO电荷俘获层的隧穿氧化层。以此方式形成的隧穿氧化物会随时间迅速退化，导致器件的可靠性低和耐久性差。
目前，关于3D NAND闪存技术，在国内外已有广泛的专利申请。例如中国发明专利申请公开号CN101483194A，公开一种垂直型非易失性存储器器件及其制造方法。在该半导体器件及其制造方法中,器件包括沿水平方向延伸的单晶半导体材料的衬底以及在该衬底上的多个层间电介质层。多个栅极图案被提供,每个栅极图案在相邻下层间电介质层与相邻上层间电介质层之间。单晶半导体材料的垂直沟道沿垂直方向延伸穿过多个层间电介质层和栅极图案,栅极绝缘层在每个栅极图案与垂直沟道之间并使栅极图案与垂直沟道绝缘。如附图1所示，为该垂直沟道存储器器件的剖面图。该垂直沟道存储器器件由下到上依次形成Si衬底层300、外围电路区域302、以及阵列器件层。
然而上述专利技术的缺点是，上述垂直沟道存储器器件由于只在一个Si衬底层上顺序制作，导致后面的层在制作时温度必需有所限制，否则会因为温度过高而导致前面制作好的层产生离子扩散，从而影响产品性能。也就是说各个层之间制造的要求会互相之间有所限制。
如何能够避免制造过程中各层间的互相影响，保证产品的性能是目前需要解决的问题。
发明内容
针对上述存在的问题，本发明公开了一种半导体装置，由下到上依次包括：硅衬底，形成在所述硅衬底上的阵列器件，形成在所述阵列器件上的一个或多个互连层和形成在一个或多个互连层上的外围器件。在一些实施例中，所述外围器件进一步包括形成在所述外围器件上端的单晶硅层。
在一些实施例中，所述半导体装置进一步包括形成在外围器件上方的多个后段制程(back-end-of-line，BEOL)互联层和衬垫层。
在一些实施例中，外围器件包括多个金氧半导体场效应晶体管(MOSFETs)。在一些实施例中，所述外围器件形成在硅衬底上。在一些实施例中，所述硅衬底具有掺杂区和隔离区。在一些实施例中，所述外围器件的金氧半导体场效应晶体管(MOSFETs)用作存储器的不同功能器件，例如页缓存器、传感放大器、列译码器或行译码器。在一些实施例中，所述外围器件进一步包括形成在所述外围器件上方的单晶硅层。在一些实施例中，所述单晶硅层是硅衬底的一部分并在后续工艺中通过合适的技术被减薄，例如背部研磨、湿/干蚀刻，和/或化学机械抛光技术。在一些实施例中，所述单晶硅层的厚度介于200纳米到50微米之间。在一些实施例中，所述单晶硅层的厚度介于500纳米到10微米之间。在一些实施例中，所述单晶硅层的厚度介于500纳米到5微米之间。在一些实施例中，使用n型和/或p型掺杂剂对所述单晶硅层进行部分或全部掺杂。
在一些实施例中，一个或多个互联层包括外围互连；在一些实施例中，所述外围互连包括多个互联层和接触层。在一些实施例中，所述互联层包括多个金属层。所述金属层可以由钨、铜、铝或其他适合的材料制成。在一些实施例中，所述接触层可由钨、铜、铝或其他适合的材料制成。在一些实施例中，所述一个或多个互联层形成用于在不同的外围晶体管间传递电信号，或者在外围晶体管和阵列器件之间传递电信号。
在一些实施例中，一个或多个互联层包括阵列互联。在一些实施例中，所述阵列互联包括多个互联层和接触层。在一些实施例中，所述互联层包括多个金属层。所述金属层可以由钨、铜、铝或其他适合的材料制成。在一些实施例中，所述接触层可由钨、铜、铝或其他适合的材料制成。在一些实施例中，所述外围互连形成用于在阵列器件的不同区域间传递电信号，或者在外围晶体管和阵列器件之间传递电信号。
在一些实施例中，所述阵列器件包括多个NAND串。在一些实施例中，所述阵列器件进一步包括多个形成在所述多个NAND串上方的互联层。在一些实施例中，每个所述NAND串包括：在竖直方向延伸并穿过所述多个导体/绝缘体叠层的半导体通道(例如硅通道)。每个这样的导体层或绝缘体层可以称作一个等级层。多个导体/绝缘体叠层也可以称作等级层堆栈。导体层可以用作字线(或控制门)。多个层可以位于导体层和半导体通道之间。在一些实施例中，所述多个层包括隧道层，例如，隧道氧化物层，半导体通道中的电子或空穴可以通过这层隧道层隧穿至NAND串的充电存储单元层中。在一些实施例中，所述多个层包括能够存储电荷的存储单元层。存储单元层中的电荷的存储或是移除决定了半导体通道的开/关状态。在一些实施例中，存储单元层可由多晶硅层或氮化硅层制成。在一些实施例中，所述多个层进一步包括阻隔层，例如一个氧化硅层或一个由氧化硅/氮化硅/氧化硅(ONO)三层构成的复合层。在一些实施例中，所述阻隔层可以进一步包括一个高K介电层(例如氧化铝)。
在一些实施例中，所述NAND串进一步包括一个外延硅层，其形成在所述半导体通道的下端。在一些实施例中，所述外延硅层从所述NAND串下方的硅衬底外延生长。
在一些实施例中，所述NAND串进一步包括选择门，其由等级层堆栈中的一个或多个上导体层形成。在一些实施例中，所述选择门控制所述NAND串的半导体通道的开/关状态。在一些实施例中，所述NAND串的选择门由等级层堆栈上方的一个独立导体层形成。在一些实施例中，所述NAND串进一步包括由等级层堆栈中的一个或多个下导体层形成选择门。在一些实施例中，所述NAND串的选择门由等级层堆栈下方的一个独立导体层形成。
在一些实施例中，所述NAND串通过形成在NAND串下方的硅衬底层的掺杂区连接源触点。在一些实施例中，所述硅衬底层的掺杂区由p型掺杂剂掺杂。在一些实施例中，所述源触点竖直延伸穿过等级层堆栈并在下端与硅衬底层接触。在一些实施例中，所述源触点的上端与一个或多个形成在源触点上方的触点接触。
在一些实施例中，阵列器件进一步包括多个字线触点。在一些实施例中，所述多个字线触点垂直延伸并且所述多个字线触点的每一个具有一个与字线接触的端，由此，阵列器件的字线可以通过字线触点分别进行寻址。在一些实施例中，每一字线触点形成在字线之上并与所述字线连接。在一些实施例中，多个字线触点通过采用湿法蚀刻或干法蚀刻形成接触空穴或接触沟槽，然后使用导体(例如钨)填充所述接触孔空穴或接触沟槽。在一些实施例中，填充接触孔或接触沟槽包括在沉积所述导体前沉积阻挡层和/或粘结层。
在一些实施例中，所述NAND串上方形成的互联层包括多个位线触点，其与所述NAND串的上部接触。在一些实施例中，多个所述位线触点的接触孔互相独立。在一些实施例中，所述位线触点连接每个NAND串从而使得每个NAND串能够独立通过触点寻址。在一些实施例中，所述位线触点的形成方式如下：首先由湿法刻蚀或干法刻蚀形成接触孔或接触沟槽，然后使用导体(例如钨)填充所述接触孔或接触沟槽。在一些实施例中，使用化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)完成接触孔或接触沟槽的填充。
在一些实施例中，一个或多个互联层进一步包括粘结界面。在一些实施例中，所述粘结界面可以形成在两个绝缘层之间，例如氮化硅层和氧化硅层之间。所述粘结界面也可以形成在两个金属层之间，例如一个铜层和另一个铜层之间。在一些实施例中，所述粘结界面既可以包括绝缘层之间的界面也可以包括金属层之间的界面。在一些实施例中，粘结界面由位于粘结界面两侧的绝缘层和/或导体层之间的化学键合形成。在一些实施例中，粘结界面由位于粘结界面两侧的绝缘层和/或导体层之间的物理相互作用(例如互扩散)形成。在一些实施例中，在结合工艺之前，通过对粘结界面两侧的表面进行等离子体处理后形成所述粘结界面。在一些实施例中，在结合工艺之前，通过对粘结界面两侧的表面进行热处理后形成所述粘结界面。
在一些实施例中，所述存储器进一步包括多个等级层堆栈。在一些实施例中，在相邻等级层堆栈间可以形成中间堆栈层。在一些实施例中，所述中间堆栈层连接上侧等级层堆栈的NAND串和下侧等级层堆栈的NAND串。在一些实施例中，上侧等级堆栈的NAND串的和下侧等级层堆栈的NAND串通过中间堆栈层的导体部分进行电连接以形成更长的NAND串。
在一些实施例中，所述装置进一步包括所述多个贯穿硅层触点，所述贯彻贯穿硅层触点垂直延伸通过所述单晶硅层。在一些实施例中，多个贯穿硅层触点既连接外围器件下方形成的多个互联层，也连接外围器件上方形成的多个互联层。在一些实施例中，所述多个贯穿阵列触点的形成方式如下：首先由干法刻蚀形成接触孔和/或接触沟槽，然后使用导体材料(例如钨、铜或硅化物)填充所述接触孔或接触沟槽。
在一些实施例中，形成的所述BEOL互联层用于传输半导体装置的电信号，包括阵列器件和外围器件的电信号。在一些实施例中，形成的所述衬垫层用于传输半导体装置的电信号到外部电信号通道。在一些实施例中，所述BEOL互联层包括互联导体层和接触层。所述互联导体层和接触层包括导电材料，例如钨、铜、铝、硅化物、和/或其他合适导电材料。在一些实施例中，衬底层包括导体，例如钨、铜、铝、硅化物和/或其他合适导电材料。
针对上述存在的问题，本发明还公开了一种半导体装置的制备方法。其中，制备半导体装置方法包括如下步骤:
形成阵列器件；
形成外围器件；
将所述外围器件和阵列器件相对布置并通过粘结界面结合所述外围器件和阵列器件。
优选的，其中，制备阵列器件具体包括如下步骤：
形成第一硅衬底；
在所述第一硅衬底内形成掺杂区和隔离区；
在所述第一硅衬底上形成一个或多个NAND串；其中，每个所述NAND串包括：多个导体/绝缘体叠层，在竖直方向延伸并穿过所述多个导体/绝缘体叠层的半导体通道，多个形成在所述半导体通道和导体层之间的存储单元，形成在所述存储单元和半导体通道之间的隧道层，形成在存储单元和导体层之间的阻隔层，和形成在所述半导体通道底端的单晶硅外延层；其中，所述一个或多个NAND串与所述第一硅衬底接触。在一些实施例中，所述单晶硅外延层从所述第一硅衬底外延生长；其中，所述一个或多个NAND串进一步包括形成在NAND串一端或两端的选择门。
在NAND串上形成阵列互联层，其中形成阵列互联层的步骤中包括形成与一个或多个NAND串接触的位线触点。形成阵列互联层进一步包括形成一个或多个互联层和接触层，其中所述互联层和接触层包括导电材料，例如钨、铝、铜、和/或其他合适材料。
根据一些实施例，形成阵列互联层进一步包括形成一个或多个NAND串的源触点。在一些实施例中，所述源触点竖直延伸并贯穿多个导体/绝缘体叠层。在一些实施例中，所述源触点的一端与所述第一硅衬底接触，而另一端与阵列触点的互联层接触。在一些实施例中，所述源触点通过第一硅衬底电性连接一个或多个NAND串。
优选的，其中，制备外围器件具体包括如下步骤：
形成第二硅衬底；
在第二硅衬底上形成外围器件，其中所述外围器件包括MOS晶体管；
在所述外围器件上方形成外围互联。
粘结步骤具体包括：将所述外围器件和所述阵列器件相对布置并通过粘结界面粘结结合，然后减薄第二硅衬底层的背侧，在所述背侧上形成Pad层，并在PAD层上形成BEOL介质层。
在粘结界面将外围器件和阵列器件结合，其中结合外围器件和阵列器件的步骤包括：将所述外围器件倒置，对齐面对阵列器件的阵列互联层和面对阵列器件的外围互联层，将外围器件放置于阵列器件之上，从而使得阵列互联层的表面接触外围互联层的表面，执行结合处理以形成粘结界面。在一些实施例中，结合处理包括等离子体处理工艺、湿法工艺和/或热处理工艺，以使得面对粘结界面的阵列互联层的表面和外围互联层的表面形成物理或化学结合。在一些实施例中，阵列互联层的表面包括一个氮化硅层而外围互联层的表面包括一个氧化硅层。在一些实施例中，阵列互联层的表面包括一个氧化硅层而外围互联层的表面包括一个氮化硅层。在一些实施例中，阵列互联层的表面导体和外围互联层的表面导体均包括铜。
在一些实施例中，阵列互联层和外围互联层表面的结合是通过在两侧的绝缘层(例如氮化硅层或氧化硅层)和/或导体层之间形成物理相互作用(例如互扩散)完成的。阵列互联层和外围互联层表面之间的界面是结合界面。在一些实施例中，在结合工艺之前，对阵列互联层和外围互联层表面的等离子体处理能够加强两个表面之间的结合力。在一些实施例中，在结合工艺之前，对阵列互联层和外围互联层表面的湿法工艺处理能够加强两个表面之间的结合力。在一些实施例中，将阵列互联层放置于外围互联层之上包括对齐阵列互联层和外围互联层的触点区域，从而两个互联层的触点区域在两侧结合在一起时能够接触。在一些实施例中，当阵列互联层和外围互联层的表面接触时，执行热处理操作。在一些实施例中，这种热处理促进了阵列互联层和外围互联层的导电材料(例如铜)之间的互扩散。
在一些实施例中，在制造方法中可以形成一个或多个粘结界面。在一些实施例中，多个阵列器件与一个外围器件结合。在一些实施例中，一个阵列器件可以与多个外围器件结合。在一些实施例中，多个阵列器件与多个外围器件结合。
在一些实施例中，阵列器件包括多个等级层堆栈。每个等级层堆栈包括多个导体/绝缘层。在一些实施例中，在相邻等级层堆栈间可以形成中间堆栈层。在一些实施例中，所述中间堆栈层连接上侧等级层堆栈的NAND串和下侧等级层堆栈的NAND串。
在结合阵列器件和外围器件之后，减薄所述外围器件的第二硅衬底。在一些实施例中，减薄第二硅衬底的工艺由化学机械平坦化(CMP)工艺完成。在一些实施例中，减薄第二硅衬底的工艺也可以由其他合适工艺完成，例如，湿法刻蚀和/或干法刻蚀。
由于阵列器件和外围器件分别独立形成，形成阵列器件/阵列互联层和外围器件/外围互联层的工艺顺序能够互换。
本发明的优点在于：
本发明通过将阵列器件和外围器件的制作分开在两个硅片上完成，能够避免两个器件制造时互相影响对方的制作过程，因此解决了现有技术中后面的层的制作受前面的层制作后温度限制的问题。
本发明公开的半导体装置，通过将阵列器件层设置在外围电路层的顶端，从而增加了装置的密度。并且简化了外围电路层和阵列器件层的制备方法，从而获得了更好的外围电路层性能(例如，CMOS性能)。CMOS性能的提高是由于外围电路和阵列器件分别制备，使得后段阵列器件的高温工艺对前段外围器件没有影响，后端器件的性能可以得到提升(比如掺杂物不会有额外的扩散，比如离子注入形成的结深可以比较好的控制，等等。)
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1是传统的垂直沟道存储器器件的剖面图。
图2是根据本发明实施方式的NAND存储器的结构示意图；
图3A-3D是根据本发明实施方式的NAND存储器的外围器件的制备步骤示意图；
图4A-4D是根据本发明实施方式的NAND存储器的阵列器件的制备步骤示意图；
图5A-5C是根据本发明实施方式的阵列器件与外围器件粘结得到NAND存储器的制备步骤示意图。
图6是形成外围器件和外围互联层示例方法600的流程图。
图7是形成阵列器件和阵列互联层示例方法700的流程图。
图8是结合阵列器件和外围器件的示例方法800的流程图。
具体实施方式
下文将参照附图更充分地描述本发明的实施例，本发明的优选实施例在附图中示出。然而，本发明可以以不同的方式实施，而不应被解释为仅限于此处所述的实施例。在整个说明书中相同的附图标记始终指代相同的元件。
应当理解，虽然这里可使用术语第一、第二等描述各种元件，但这些元件不应受限于这些术语。这些术语用于使一个元件区别于另一个元件。例如，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件，而不背离本发明的范围。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任意及所有组合。
应当理解，当称一个元件在另一元件“上”、“连接到”或“耦合到”另一元件时，它可以直接在另一元件上或者连接到或耦合到另一元件，或者还可以存在插入的元件。相反，当称一个元件“直接在”另一元件上或者“直接连接到”或“直接耦合到”另一元件时，不存在插入的元件。其他的用于描述元件之间关系的词语应当以类似的方式解释(例如，“在...之间”相对于“直接在...之间”、“相邻”相对于“直接相邻”等)。这里当称一个元件在另一元件上时，它可以在另一元件上或下，直接耦合到另一元件，或者可以存在插入的元件，或者元件可以通过空隙或间隙分隔开。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一(a)”、“一(an)”和“该(the)”均同时旨在包括复数形式。还应当理解，术语“包括(comprise)”、“包括(comprising)”、“包括(include)”和/或“包括(including)”，当在此处使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他的特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
如图2所示，为根据本发明的优选实施例的示意性器件结构图。包括一个第一硅衬底202。在一些实施例中，第一硅衬底202可由单晶硅制成。在一些实施例中，第一硅衬底202可由其他合适材料制成，例如但不限于，硅锗、锗、绝缘体上硅薄膜(SOI)。第一硅衬底202可由其他合适材料制成，例如但不限于，硅锗、锗、绝缘体上硅薄膜(SOI)。在一些实施例中，第一硅衬底202具有掺杂区域250和隔离区域246。
阵列器件形成在第一硅衬底202上。阵列器件包括多个NAND串230，其延伸贯穿多个导体234和绝缘体236叠层242。多个导体/绝缘体叠层242也可称作等级层堆栈。在一些实施例中，等级层堆栈242可以包括比多个导体/绝缘体叠层更多的由不同材料制成和/或不同厚度的导体层或绝缘层。在一些实施例中，导体层234由导电材料制成，包括但不限于钨、钴、铜、铝、掺杂硅和/或硅化物。绝缘层236由绝缘材料制成，包括但不限于氧化硅、氮化硅、氮氧化硅或以上材料的组合。多个NAND串230包括半导体通道228和介质层229。在一些实施例中，半导体通道228由非结晶、多结晶、或单晶硅制成。在一些实施例中，介质层229包括一个隧道层，一个存储单元层和一个阻隔层。所述隧道层由氧化硅、氮化硅或者其组合制成。所述阻隔层由氧化硅、氮化硅、高绝缘常数绝缘材料或者其组合制成。存储单元层由氮化硅、氮氧化硅、硅或以上材料的组合制成。
在一些实施例中，多个NAND串230包括多个控制门(或字线)。在一些实施例中，导体层234用作NAND串的控制门。在一些实施例中，多个NAND串230进一步包括选择门238，其形成在靠近NAND串的下端。在一些实施例中，多个NAND串230进一步包括选择门240，其形成在靠近NAND串的上端。在一些实施例中，选择门238和240由导电材料制成，包括但不限于钨、钴、铜、铝、掺杂硅和/或硅化物。
在一些实施例中，多个NAND串230进一步包括外延硅层251，其覆盖形成在NAND串230的半导体通道228的下端。在一些实施例中，外延硅层251从第一硅衬底202外延生长而形成。
在一些实施例中，阵列器件进一步包括一个或多个源触点232，其延伸贯穿等级层堆栈242。在一些实施例中，源触点232由导电材料制成，包括但不限于钨、钴、铜、铝、和/或硅化物。
在一些实施例中，阵列器件进一步包括一个或多个字线触点258。在一些实施例中，多个字线触点在绝缘层259内垂直延伸。在一些实施例中，多个字线触点的每一个具有一个与字线接触的端，由此，阵列器件的每一个字线能够通过字线触点分别进行寻址。在一些实施例中，每一字线触点形成在字线之上并与所述字线连接。在一些实施例中，多个字线触点通过采用湿法蚀刻或干法蚀刻形成接触孔或接触沟槽，然后使用导体(例如钨)填充所述接触孔或接触沟槽。在一些实施例中，填充接触孔或接触沟槽包括在沉积所述导体前沉积阻挡层和/或粘结层。
在一些实施例中，阵列互联层223形成在阵列器件上方。在一些实施例中，阵列互联层223包括位线触点226、字线通孔接触257、一个或多个导体层(例如层224)，和一个或多个绝缘层(例如绝缘层225和绝缘层221)。所述导体层可以由导电材料制成，包括但不限于钨、钴、铜、铝和/或硅化物。所述绝缘层由绝缘材料制成，包括但不限于氧化硅、氮化硅、高绝缘常数绝缘材料或者其组合。在一些实施例中，所述字线通孔接触257与所述多个字线触点258的低端接触。在一些实施例中，每一个字线通孔接触257与每一个字线触点258接触，由此，字线通孔可以分别于NAND串的每一个字线分别寻址。
在一些实施例中，源触点232和NAND串230均与所述第一硅衬底202接触，因此当第一硅衬底202传导电信号时，源触点232能够与NAND串230电性连接(例如当第一硅衬底202形成导电的反型层时)。在一些实施例中，位线触点226接触多个NAND串230的上端。在一些实施例中，每个位线触点226分别与一个NAND串230接触，从而位线触点分别独立寻址每个NAND串。
在一些实施例中，外围互联层222形成在阵列互联层223的上方。在一些实施例中，外围互联层222包含触点(例如触点207)接触晶体管206以进行电信号传导。外围互联层222包括一个或多个触点，例如触点207和触点214，以及一个或多个互联导体层，例如层216和220。互联层222进一步包括一个或多个层间绝缘(ILD)层，例如绝缘层210、212和218。触点由导电材料制成，包括但不限于钨、钴、铜、铝、和/或硅化物。导电层由导电材料制成，包括但不限于钨、钴、铜、铝、和/或硅化物。层间绝缘层由绝缘材料制成，包括但不限于氧化硅、氮化硅、氮氧化硅、和/或掺杂氧化硅。
粘结界面219形成在外围互联层222的绝缘层218和阵列互联层223的绝缘层221之间。在一些实施例中，粘结界面219也可以形成在导体层224和导体层220之间。在一些实施例中，绝缘层218是氮化硅层而绝缘层221是氧化硅层。在一些实施例中，绝缘层218是氧化硅层而绝缘层221是氮化硅层。
在一些实施例中，外围器件包括一个或多个晶体管206。在一些实施例中，外围器件进一步包括单晶硅层244，其覆盖形成在外围器件的上端。在一些实施例中，单晶硅层244由单晶硅制成。在一些实施例中，单晶硅层244也可以由其他材料制成，包括但不限于硅锗或锗。在一些实施例中，单晶硅层244具有掺杂区域208和隔离区204。在一些实例中，外围器件形成在第二硅衬底上，经过倒置外围器件，并减薄第二硅衬底形成单晶硅层244，使单晶硅层244形成在外围器件之上。
在一些实施例中，所述优选实施例进一步包括一个或多个穿透硅层触点211。在一些实例中，所述穿透硅层触点211由导电材料制成，包括但不限于钨、钴、铜、铝、和/或硅化物。在一些实例中，穿透硅层触点211通过采用湿法蚀刻或干法蚀刻穿透单晶硅层244形成接触孔或接触沟槽，然后使用导体(例如钨)填充所述接触孔或接触沟槽。在一些实施例中，填充接触孔或接触沟槽包括在沉积所述导体前沉积或形成绝缘层。在一些实例中，绝缘层由绝缘材料制成，包括但不限于氧化硅、氮化硅、氮氧化硅、和/或掺杂氧化硅。
图2所示的优选实施例进一步包括一个或多个后段制程互联绝缘层和导体层(例如导体层248和绝缘层252)和衬垫层(例如衬垫层256)。所述后段制程互联层和衬垫层形成在单晶硅层244的上方。在一些实例中，所述后段制程互联层和衬垫层在所述实施例的装置和外部电路之间传送电信号。后段制程导体层可以由导电材料制成，包括但不限于钨、钴、铜、铝和/或硅化物。所述后段制程绝缘层由绝缘材料制成，包括但不限于氧化硅、氮化硅、高绝缘常数绝缘材料或者其组合。衬垫层由导电材料制成，包括但不限于钨、钴、铜、铝和/或硅化物。
图3A-3D是根据本发明实施方式的NAND存储器的外围器件和外围互联层的制备步骤示意图；图6是形成外围器件和外围互联层示例方法600的流程图。
示例方法600开始于操作602，如图6所示，即在第一硅衬底上形成外围器件。如图3A所示，首先提供了第二硅衬底302，用以形成外围器件。在一些实施例中，外围器件包括多个晶体管器件304。所述多个晶体管器件304形成在第二硅衬底302上。在一些实施例中，形成晶体管器件304包括多个步骤，包括但不限于光刻、干法/湿法刻蚀、薄膜沉淀、热生长、注入、化学机械平坦化(CMP)、和/或以上的组合。在一些实施例中，掺杂区308也形成在第二硅衬底302上。在一些实施例中，隔离区306也形成在第二硅衬底302上。
示例方法600继续于操作604，如图6所示，在外围器件上形成一个或多个绝缘层和导体层。所述一个或多个绝缘层和导体层是外围互联层的一部分，能够传输外围器件的电信号。如图3B所示，第一层绝缘层310形成在第二硅衬底302上，接触层308形成并电性连接外围器件。如图3C所示，第二绝缘层316形成在第一绝缘层310上。在一些实施例中，第二绝缘层316可以是多个层的组合并且由独立步骤形成。导体层312和接触层314形成在第二绝缘层316上。在一些实施例中，导体层312、接触层308和导体层314由导电材料制成。形成导体层和接触层的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)和电镀工艺。形成导体层和接触层的工艺也可以使用光刻、化学机械平坦化、干法/湿法刻蚀。形成绝缘层的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。
示例方法600继续于操作606，如图6所示，形成外围互联层的一个顶部绝缘层和一个顶部导体层。如图3D所示，第三绝缘层318形成在第二绝缘层316上，导体层320形成在第三绝缘层318内。如此形成了外围互联层322。形成导体层的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)和电镀工艺。形成导体层和接触层的工艺也可以使用光刻、化学机械平坦化、干法/湿法刻蚀。形成绝缘层的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。
图4A-4D是根据本发明实施方式的NAND存储器的阵列器件和阵列互联层的制备步骤示意图；图7是形成阵列器件和阵列互联层示例方法700的流程图。
示例方法700开始于操作702，如图7所示，在第一硅衬底上形成掺杂区和隔离区。如图4A所示，第一硅衬底402用于形成阵列器件。在一些实施例中，掺杂区404形成在第一硅衬底402上。在一些实施例中，隔离区406形成在第一硅衬底402上。形成掺杂区404可以使用注入和/或扩散工艺。形成隔离区406的工艺可以采用热生长或薄膜沉淀。光刻和干法/湿法刻蚀工艺可用于形成隔离区图案。
示例方法700继续于操作704，如图7所示，在第一硅衬底上形成多个绝缘层对。如图4B所示，多个绝缘层对410和412形成在第一硅衬底402上。在一些实施例中，多个绝缘层对形成等级层堆栈408。在一些实施例中，绝缘层对包括氮化硅层410和氧化硅层412。在一些实施例中，等级层堆栈408中具有更多的绝缘层对，所述绝缘层对由不同材料制成并具有不同厚度。在一些实施例中，形成多个绝缘层对的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、或原子层沉积法(ALD)。
示例方法700继续于操作706，如图7所示，在第一硅衬底上形成多个阵列器件的NAND串。如图4C所示，多个NAND串418形成在第一硅衬底402上。在一些实施例中，等级层堆栈408的绝缘层对中的绝缘层410可以替换为导体层416，从而在等级层堆栈414中形成多个导体/绝缘层对。在一些实施例中，使用导体层416替换绝缘层410的工艺可以采用对于绝缘层412有选择性的湿法刻蚀方法刻蚀绝缘层410，这种刻蚀不刻蚀或微量刻蚀绝缘层412，然后将导体层416填入绝缘层410被刻蚀后形成的结构中。在一些实施例中，填充导体层416可以采用CVD、ALD和其他合适的方法。在一些实施例中，导体层416由导电材料制成，包括但不限于钨、钴、铜、铝和/或硅化物。在一些实施例中，形成NAND串进一步包括形成半导体通道420，其在竖直方向延伸并穿过所述等级层堆栈414。在一些实施例中，形成NAND串进一步包括介质层422，其位于半导体通道420和多个导体/绝缘层对之间。在一些实施例中，介质层422是多个层的组合，包括但不限于隧道层、存储单元层、和阻隔层。在一些实施例中，所述隧道层包括绝缘材料，包括但不限于氧化硅、氮化硅、氮氧化硅或上述材料的组合。在一些实施例中，存储单元层包括的材料可以用于存储操作NAND的电荷。存储单元层的材料包括但不限于氮化硅、氮氧化硅、或氧化硅和氮化硅的组合、或上述材料的组合。在一些实施例中，所述阻隔层包括绝缘材料，例如一个氧化硅层或一个包含氧化硅/氮化硅/氧化硅(ONO)的复合层。在一些实施例中，所述阻隔层可以进一步包括一个高K介电层(例如氧化铝)。在一些实施例中，形成介质层422可以采用ALD、CVD、PVD和其他合适的方法。
在一些实施例中，形成NAND串进一步包括形成在所述NAND串一端的外延层。如图4C所示，外延层426形成在NAND串418的底端。在一些实施例中，外延层426是硅层，其与第一硅衬底402直接接触并且从第一硅衬底402上外延生长。在一些实施例中，外延层426进一步被掺杂到期望的掺杂水平。
在一些实施例中，操作706进一步包括形成一个或多个源触点。如图4C所示，垂直延伸并贯穿等级层堆栈414的源触点424形成在第一硅衬底402上。在一些实施例中，源触点424的一端直接接触第一硅衬底402的掺杂区404。在一些实施例中，源触点424通过第一硅衬底402的接触掺杂区404电性连接多个NAND串418。在一些实施例中，选择门428形成在等级层堆栈414的底端，并通过开关第一硅衬底402的接触掺杂区404来控制源触点424和多个NAND串418之间的导电。在一些实施例中，源触点424由导电材料制成，包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或以上材料的组合。在一些实施例中，形成源触点424可以通过使用干法/湿法刻蚀工艺来形成垂直贯穿等级层堆栈414的开口，然后将导体材料或者其他材料例如绝缘材料填充所述开口。所述填充材料可以采用ALD、CVD、PVD和其他合适的方法。
在一些实施例中，操作706进一步包括形成一个或多个字线接触点。如图4C所示，字线接触点425形成在第一硅衬底402上。字线接触点425垂直延伸并贯穿绝缘层423。在一些实施例中，字线接触点425的一端位于NAND串的字线上。例如，一个导体层416可以作为NAND串的一个字线。由此，字线接触点425电连接到导体层416。在一些实施例中，每一个字线接触点425的与一个导体层416连接，由此，导体层416通过字线接触点是可寻址的。在一些实施例中，字线接触点425能够进一步与硅衬底402或NAND串的选择门(例如，选择门428和/或选择门430)接触。在一些实施例中，形成字线接触点425包括使用干法/湿法蚀刻工艺形成通过绝缘层423的垂直开口，然后将导体材料或者其他材料，例如用于导体填充、粘结和/或其它目的阻隔层材料填充所述开口。在一些实施例中，字线接触点425的导体材料由导体材料制成，包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或以上材料的组合。在一些实施例中，使用导体材料或者其他材料填充所述开口可以采用ALD、CVD、PVD和/或其他合适的方法。
示例方法700继续于操作708，如图7所示，在多个NAND串上形成阵列互联层。如图4D所示，阵列互联层438形成在多个NAND串418上。在一些实施例中，阵列互联层用于传输NAND串和其他电路之间的电信号。在一些实施例中，形成阵列互联层438包括形成绝缘层434，然后形成多个位线触点432，其在绝缘层434中并与NAND串418接触。在一些实施例中，绝缘层434是一层或多层绝缘材料，例如氧化硅、氮化硅、氮氧化硅或者其组合。在一些实施例中，位线触点432的形成过程为：首先在绝缘层434中形成开口，然后使用导体材料或绝缘材料填充所述开口。在一些实施例中，制造位线触点432的导体材料包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或以上材料的组合。在一些实施例中，使用导体材料或者其他材料填充所述开口可以采用ALD、CVD、PVD和/或其他合适的方法。
在一些实施例中，形成阵列互联层438进一步包括在绝缘层434上形成多个字线通孔接触437。在一些实施例中，每一个字线通孔接触437与字线接触点425的一端接触以能够进行电连接。在一些实施例中，字线通孔接触437通过在绝缘层434中形成开口，然后使用导体材料进行填充来形成。在一些实施例中，在填充导体材料之前，使用其他材料例如隔离材料部分填充所述开口以增强所述导体材料的粘性或填充性能。在一些实施例中，形成字线通孔接触的导体材料包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或或以上材料的组合。在一些实施例中，使用导体材料和隔离材料填充所述开口，可以采用ALD、CVD、PVD和/或其他合适的方法。
在一些实施例中，形成阵列互联层438进一步包括形成其他导电层，例如在绝缘层434中的导体层440和导体接触层444。在一些实施例中，具有一个或多个导体层440和/或导体接触层444。在一些实施例中，制造导体层440和导体接触层444的导体材料包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或以上材料的组合。形成导体层和导体接触层的工艺可以采用公知的后段制程方法。
在一些实施例中，形成阵列互联层438进一步包括形成顶部导电层442和顶部绝缘层436。在一些实施例中，制造顶部导电层442的导体材料包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或以上材料的组合。在一些实施例中，制造顶部绝缘层436的绝缘材料包括但不限于氧化硅、氮化硅、氮氧化硅、或上述材料的组合。
图5A-5C是根据本发明实施方式的结合上述阵列器件和外围器件的步骤示意图；图8是结合上述阵列器件和外围器件的示例方法800的流程图。
示例性方法800开始于步骤802，如图8所示，将第二硅衬底上的外围器件上下倒置从而使得外围互联层位于第二硅衬底下方，并将外围互联层和阵列互联层对齐。如图5A所示，外围互联层322被置于第二硅衬底302下方。在一些实施例中，对齐外围互联层322和阵列互联层438的方法为对齐外围互联层322的导体层320和阵列互联层438的导体层442。如此，当外围器件和阵列器件结合时导体层320与442接触。
示例性方法800继续于步骤804，如图8所示，结合阵列互联层和外围互联层。如图5B所示，阵列互联层438和外围互联层322结合并形成粘结界面503。在一些实施例中，如图5A所示，在两个互联层结合之前或结合时，处理工艺502可用于加强阵列互联层和外围互联层之间的结合力。在一些实施例中，绝缘层436为氧化硅层而绝缘层318为氮化硅层。在一些实施例中，绝缘层436为氮化硅层而绝缘层318为氧化硅层。在一些实施例中，处理工艺502包括等离子体处理工艺，处理阵列互联层的表面和外围互联层的表面以增强在两个绝缘层436和318之间形成的化学结合。在一些实施例中，处理工艺502包括湿法化学处理工艺，处理阵列互联层的表面和外围互联层的表面以增强在两个绝缘层436和318之间形成的化学结合。
在一些实施例中，处理工艺502为热处理工艺，在结合工艺中进行。在一些实施例中，热处理的操作温度是250℃到600℃。在一些实施例中，热处理工艺使得导体层442和320之间产生互扩散。由此，导体442和320在结合处理后相互混合。在一些实施例中，导体层442和320都由铜制成。
示例性方法800继续于步骤806，如图8所示，减薄第二硅衬底以形成一个单晶硅层。如图5B所示，根据本发明的实施例，第二硅衬底302减薄以形成单晶硅层504。在一些实施例中，经过减薄，单晶硅层504的厚度介于200nm到5000nm之间。在一些实施例中，单晶硅层504的厚度介于150nm到50μm之间。在一些实施例中，减薄所述第二硅衬底302的工艺包括但不限于晶圆研磨、干法刻蚀、湿法刻蚀、化学机械抛光或上述工艺的组合。
示例性方法800继续于步骤808，如图8所示，在单晶硅层上形成后段制程互联层和衬垫层。如图5C所示，单晶硅层504上形成后段制程互联层和衬垫层512。在一些实施例中，后段制程互联层包括一个或多个绝缘层506、一个或多个触点508和一个或多个导体层510。在一些实施例中，形成后段制程互联层进一步包括形成一个或多个穿透硅层触点514。在一些实例中，穿透硅层触点514垂直穿透单晶硅层504，并且在下端连接外围互联层(例如导体层312)。在一些实施例中，绝缘层506是多个绝缘层的组合，所述多个绝缘层可以通过独立的步骤制作。在一些实施例中，触点508、穿透硅层触点514、导体层510和衬垫层512可由导电材料制成，包括但不限于钨、钴、铜、铝、掺杂硅、硅化物或以上材料的组合。在一些实施例中，制造绝缘层506的绝缘材料包括但不限于氧化硅、氮化硅、氮氧化硅、或上述材料的组合。在一些实施例中，绝缘层506可进一步包括高K绝缘材料。在一些实例中，形成穿透硅层触点514进一步包括形成在穿透硅层触点514和单晶硅层504之间的绝缘体层516。在一些实施例中，衬垫层512与外部电路连接以在结合的阵列/外围器件和外部电路之间传递电信号。
总之，本发明通过将阵列器件和外围器件的制作分开，避免了两个器件制造时互相影响对方的制作过程，解决了现有技术中后面的层的制作受前面的层制作后温度限制的问题，获得了高器件密度和良好的外围器件性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种NAND存储器，包括：
硅衬底；
形成在所述硅衬底上方的一个或多个NAND串；
形成在所述NAND串上方的一个或多个外围器件；
形成在所述一个或多个外围器件上方的单晶硅层，和
形成在所述一个或多个外围器件和一个或多个NAND串之间的一个或多个第一互联层；
形成在所述一个或多个外围器件上方的第二互联层，其中，所述第二互联层包含一个或多个形成在一个或多个绝缘层中的导体层。
2.如权利要求1所述的一种NAND存储器，其中,所述一个或多个外围器件包括一个或多个MOSFET器件。
3.如权利要求1所述的一种NAND存储器，其中,每一个NAND串包括：
多个导体/绝缘体叠层；
垂直延伸穿过所述多个导体/绝缘体叠层的半导体通道；
形成在所述多个导体/绝缘体叠层和所述半导体通道之间的隧道层；
和形成在所述隧道层和多个导体/绝缘体叠层之间的存储单元层。
4.如权利要求1所述的一种NAND存储器，进一步包括第一触点，其中，所述第一触点垂直延伸穿过所述多个导体/绝缘体叠层，并且具有与所述硅衬底接触的下端。
5.如权利要求1所述的一种NAND存储器，其中，当形成多个NAND串时，所述多个NAND串包括形成在另一个NAND串上的一个NAND串。
6.如权利要求5所述的一种NAND存储器，其中，所述形成在另一NAND串上的所述NAND串通过形成在所述NAND串和另一个NAND串之间的导体部分与另一个NAND串连接。
7.如权利要求1所述的一种NAND存储器，进一步包括贯穿硅触点，其中所述贯穿硅触点垂直延伸贯穿所述单晶硅层，并且所述贯穿硅触点的一端与所述第一互联层连接。
8.一种制造NAND存储器的方法，包括：
在第一硅衬底上形成一个或多个NAND串；
在第二硅衬底上形成一个或多个外围器件；
将所述一个或多个外围器件放置在所述一个或多个NAND串上方，从而使得第二硅衬底位于所述一个或多个外围器件上方；
通过结合处理将所述一个或多个NAND串和所述一个或多个外围器件结合在一起；并且
减薄所述第二硅衬底以使其形成所述一个或多个外围器件上方的单晶硅层。
9.如权利要求8所述的方法，其中，形成所述NAND串包括：在第一硅衬底上形成多个导体/绝缘体叠层。
10.如权利要求8所述的方法，进一步包括形成一个或多个第一触点，其中，每个所述第一触点垂直延伸并且具有一个与所述第一硅衬底连接的接触端。
11.如权利要求8所述的方法，进一步包括形成在所述第一硅衬底上方的所述一个或多个NAND串的第一互联层，用以连接所述NAND串和所述一个或多个外围器件。
CN201710831396.8A 2017-09-15 2017-09-15 一种半导体装置及其制备方法 Active CN107658317B (zh)

Priority Applications (13)

Application Number Priority Date Filing Date Title
CN201710831396.8A CN107658317B (zh) 2017-09-15 2017-09-15 一种半导体装置及其制备方法
EP21186115.8A EP3916784B1 (en) 2017-09-15 2018-03-02 Three-dimensional memory devices and methods for forming the same
EP18855889.4A EP3583625B1 (en) 2017-09-15 2018-03-02 Three-dimensional memory devices and methods for forming the same
JP2020502420A JP7348161B2 (ja) 2017-09-15 2018-03-02 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
PCT/CN2018/077939 WO2019052127A1 (en) 2017-09-15 2018-03-02 THREE DIMENSIONAL MEMORY DEVICES AND METHODS OF FORMING THE SAME
CN201880005575.9A CN110140213B (zh) 2017-09-15 2018-03-02 三维存储器件及其制作方法
KR1020217027268A KR102492585B1 (ko) 2017-09-15 2018-03-02 3차원 메모리 장치 및 그 형성 방법
KR1020197037499A KR102477908B1 (ko) 2017-09-15 2018-03-02 3차원 메모리 장치 및 그 형성 방법
TW107108776A TWI653743B (zh) 2017-09-15 2018-03-15 三維記憶體裝置及其製作方法
US15/934,730 US10283452B2 (en) 2017-09-15 2018-03-23 Three-dimensional memory devices having a plurality of NAND strings
US16/386,817 US11031333B2 (en) 2017-09-15 2019-04-17 Three-dimensional memory devices having a plurality of NAND strings
US16/386,844 US11462474B2 (en) 2017-09-15 2019-04-17 Three-dimensional memory devices having a plurality of NAND strings
US17/340,596 US11699657B2 (en) 2017-09-15 2021-06-07 Three-dimensional memory devices having a plurality of NAND strings located between a substrate and a single crystalline silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710831396.8A CN107658317B (zh) 2017-09-15 2017-09-15 一种半导体装置及其制备方法

Publications (2)

Publication Number Publication Date
CN107658317A CN107658317A (zh) 2018-02-02
CN107658317B true CN107658317B (zh) 2019-01-01

Family

ID=61130227

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710831396.8A Active CN107658317B (zh) 2017-09-15 2017-09-15 一种半导体装置及其制备方法
CN201880005575.9A Active CN110140213B (zh) 2017-09-15 2018-03-02 三维存储器件及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201880005575.9A Active CN110140213B (zh) 2017-09-15 2018-03-02 三维存储器件及其制作方法

Country Status (6)

Country Link
EP (2) EP3583625B1 (zh)
JP (1) JP7348161B2 (zh)
KR (2) KR102477908B1 (zh)
CN (2) CN107658317B (zh)
TW (1) TWI653743B (zh)
WO (1) WO2019052127A1 (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
JP7304335B2 (ja) 2017-08-21 2023-07-06 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
WO2020019282A1 (zh) * 2018-07-27 2020-01-30 长江存储科技有限责任公司 存储器结构及其形成方法
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
JP2019165135A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置
KR102624519B1 (ko) * 2018-04-25 2024-01-12 삼성전자주식회사 수직형 메모리
CN108598084B (zh) * 2018-04-27 2019-08-30 长江存储科技有限责任公司 半导体器件及其制造方法
CN111430356B (zh) * 2018-06-28 2021-05-25 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法
CN109417077B (zh) 2018-09-10 2019-10-18 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
WO2020051731A1 (en) 2018-09-10 2020-03-19 Yangtze Memory Technologies Co., Ltd. Memory device using comb-like routing structure for reduced metal line loading
JP7458380B2 (ja) * 2018-09-14 2024-03-29 長江存儲科技有限責任公司 三次元メモリデバイス及びその形成方法
CN109417075B (zh) * 2018-09-20 2020-06-26 长江存储科技有限责任公司 多堆叠层三维存储器件
TWI713195B (zh) * 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
CN109326557B (zh) * 2018-09-28 2021-07-06 长江存储科技有限责任公司 三维存储器结构及制造方法
CN109390303B (zh) * 2018-09-28 2022-01-04 长江存储科技有限责任公司 三维存储器结构的制造方法
CN109449161B (zh) * 2018-09-28 2021-04-09 长江存储科技有限责任公司 3d存储器件的制造方法
CN109300903A (zh) * 2018-09-28 2019-02-01 长江存储科技有限责任公司 基于硅通孔堆叠的三堆存储器结构及制造方法
CN109496360A (zh) 2018-10-09 2019-03-19 长江存储科技有限责任公司 用于减少三维存储器件中的半导体插塞中的缺陷的方法
CN109768050B (zh) * 2018-12-18 2020-11-17 长江存储科技有限责任公司 三维存储器及其制备方法
CN110914991B (zh) * 2018-12-18 2021-04-27 长江存储科技有限责任公司 具有转移的互连层的三维存储器件以及其形成方法
CN110896669B (zh) * 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
CN110896668B (zh) 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
CN109727989B (zh) * 2018-12-29 2020-07-07 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN109712989B (zh) * 2018-12-29 2021-04-23 长江存储科技有限责任公司 一种三维存储器
JP7328334B2 (ja) 2019-01-02 2023-08-16 長江存儲科技有限責任公司 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法
CN109817573B (zh) * 2019-01-22 2022-06-03 长江存储科技有限责任公司 存储器及其形成方法
CN109860103A (zh) * 2019-01-22 2019-06-07 长江存储科技有限责任公司 半导体结构及其形成方法
WO2020154954A1 (en) * 2019-01-30 2020-08-06 Yangtze Memory Technologies Co., Ltd. Hybrid bonding using dummy bonding contacts and dummy interconnects
CN113383415A (zh) * 2019-01-30 2021-09-10 日升存储公司 使用晶片键合的具有嵌入式高带宽、高容量存储器的设备
CN114334806A (zh) * 2019-02-15 2022-04-12 长江存储科技有限责任公司 键合结构及其形成方法
EP3903346B1 (en) * 2019-02-18 2024-04-03 Yangtze Memory Technologies Co., Ltd. Novel through silicon contact structure and method of forming the same
CN110024127B (zh) * 2019-03-01 2020-05-26 长江存储科技有限责任公司 具有增大数量的位线的架构的三维存储设备
JP2020155487A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置およびその製造方法
CN110114880B (zh) * 2019-03-29 2020-10-30 长江存储科技有限责任公司 具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法
WO2020198943A1 (en) 2019-03-29 2020-10-08 Yangtze Memory Technologies Co., Ltd. Memory stacks having silicon oxynitride gate-to-gate dielectric layers and methods for forming the same
JP7352649B2 (ja) * 2019-04-12 2023-09-28 長江存儲科技有限責任公司 半導体プラグが堆積された三次元メモリデバイス及びその形成方法
CN110731012B (zh) 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
KR20240045345A (ko) * 2019-04-15 2024-04-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
KR102639431B1 (ko) 2019-04-15 2024-02-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 이종 메모리를 갖는 통합 반도체 디바이스 및 이를 형성하는 방법
WO2020220484A1 (en) 2019-04-30 2020-11-05 Yangtze Memory Technologies Co., Ltd. Bonded unified semiconductor chips and fabrication and operation methods thereof
JP7311615B2 (ja) * 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
CN110720143B (zh) 2019-04-30 2021-01-29 长江存储科技有限责任公司 具有处理器和nand闪存的键合半导体器件及其形成方法
CN110211928B (zh) * 2019-05-17 2021-11-26 上海新储集成电路有限公司 一种三维存储器结构的制备方法
EP3915147A4 (en) * 2019-06-27 2022-11-23 Yangtze Memory Technologies Co., Ltd. NOVEL 3D NAND MEMORY DEVICE AND METHOD OF MAKING THERE
CN112968011B (zh) * 2019-08-28 2024-04-23 长江存储科技有限责任公司 半导体器件及其制造方法
KR20210026432A (ko) 2019-08-30 2021-03-10 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2021048204A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置及びその製造方法
JP2021048304A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
WO2021068221A1 (en) * 2019-10-12 2021-04-15 Yangtze Memory Technologies Co., Ltd. Semiconductor devices having interposer structure and methods thereof
CN115036325A (zh) * 2019-10-14 2022-09-09 长江存储科技有限责任公司 用于三维nand的位线驱动器的隔离的结构和方法
WO2021072700A1 (en) 2019-10-17 2021-04-22 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with backside isolation structures
CN110914988A (zh) 2019-10-17 2020-03-24 长江存储科技有限责任公司 用于半导体器件阵列的后侧深隔离结构
CN110970348A (zh) * 2019-11-04 2020-04-07 长江存储科技有限责任公司 半导体结构及其制备方法
WO2021095232A1 (ja) 2019-11-15 2021-05-20 キオクシア株式会社 ストレージシステム及びウェハ
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
KR20210088810A (ko) 2020-01-06 2021-07-15 에스케이하이닉스 주식회사 3차원 반도체 메모리 장치
CN111211126B (zh) * 2020-01-13 2023-12-12 长江存储科技有限责任公司 三维存储器及其形成方法
CN111223871B (zh) * 2020-01-14 2023-07-04 长江存储科技有限责任公司 一种存储器件的制备方法以及存储器件
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
WO2021159028A1 (en) 2020-02-07 2021-08-12 Sunrise Memory Corporation High capacity memory circuit with low effective latency
CN111357110A (zh) * 2020-02-17 2020-06-30 长江存储科技有限责任公司 用于在三维存储器件中形成沟道结构的方法
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
CN111312719B (zh) * 2020-02-27 2021-08-13 长江存储科技有限责任公司 半导体结构及其制备方法
CN111326499B (zh) * 2020-02-27 2021-05-04 长江存储科技有限责任公司 半导体结构及其制备方法
US11515319B2 (en) * 2020-05-05 2022-11-29 Macronix International Co., Ltd. Semiconductor memory structure and manufacturing method thereof
CN111771282B (zh) 2020-05-22 2021-08-03 长江存储科技有限责任公司 存储器件及其形成方法
WO2021237488A1 (en) * 2020-05-27 2021-12-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices
CN112424934B (zh) * 2020-05-27 2024-04-09 长江存储科技有限责任公司 三维存储器件
US11877448B2 (en) 2020-05-27 2024-01-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices
US11963349B2 (en) 2020-05-27 2024-04-16 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with backside source contacts
KR20210147687A (ko) 2020-05-29 2021-12-07 에스케이하이닉스 주식회사 수직형 구조를 갖는 메모리 장치
CN111758161B (zh) * 2020-05-29 2021-08-17 长江存储科技有限责任公司 垂直存储器件
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11380669B2 (en) 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11729997B2 (en) 2020-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. 3D stackable memory and methods of manufacture
US11444069B2 (en) * 2020-06-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. 3D semiconductor package including memory array
WO2022021428A1 (en) 2020-07-31 2022-02-03 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with supporting structure for staircase region
WO2022021429A1 (en) 2020-07-31 2022-02-03 Yangtze Memory Technologies Co., Ltd. Methods for forming three-dimensional memory devices with supporting structure for staircase region
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
CN112185980B (zh) * 2020-09-09 2022-10-11 长江存储科技有限责任公司 一种三维存储器及其制作方法
WO2022052029A1 (en) 2020-09-11 2022-03-17 Yangtze Memory Technologies Co., Ltd Semiconductor devices with shielding structures
CN112185981B (zh) * 2020-09-30 2022-06-14 长江存储科技有限责任公司 三维存储器结构制备方法
KR20220057834A (ko) 2020-10-30 2022-05-09 삼성전자주식회사 반도체 장치 및 이를 포함하는 대용량 데이터 저장 시스템
CN112635474A (zh) * 2020-12-11 2021-04-09 中国科学院微电子研究所 一种三维nand存储器及其制备方法
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
WO2022173700A1 (en) 2021-02-10 2022-08-18 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
CN115968585A (zh) * 2021-06-30 2023-04-14 长江存储科技有限责任公司 三维存储器装置及其形成方法
CN113782538B (zh) * 2021-09-07 2023-12-26 长江存储科技有限责任公司 三维存储器及其制备方法
US20230371252A1 (en) * 2022-05-11 2023-11-16 Macronix International Co., Ltd. Memory device, circuit structure and production method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055875A (zh) * 2006-03-27 2007-10-17 株式会社东芝 非易失性半导体存储器件及其制造方法
JP2010098067A (ja) * 2008-10-15 2010-04-30 Toshiba Corp 半導体装置
KR20150053628A (ko) * 2013-11-08 2015-05-18 삼성전자주식회사 반도체 장치
CN104681561A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 三维半导体存储器器件
CN106169307A (zh) * 2015-05-21 2016-11-30 三星电子株式会社 三维半导体存储器装置及其操作方法
US9530790B1 (en) * 2015-12-24 2016-12-27 Sandisk Technologies Llc Three-dimensional memory device containing CMOS devices over memory stack structures
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
CN107731828A (zh) * 2017-08-21 2018-02-23 长江存储科技有限责任公司 Nand存储器及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042749B2 (en) * 2002-05-16 2006-05-09 Micron Technology, Inc. Stacked 1T-nmemory cell structure
KR100824637B1 (ko) 2007-06-26 2008-04-25 주식회사 동부하이텍 Ｎｏｒ 플래쉬 디바이스 및 그의 제조 방법
JP5401661B2 (ja) 2008-08-22 2014-01-29 株式会社ムサシノエンジニアリング 原子拡散接合方法及び前記方法により接合された構造体
JP2011204829A (ja) * 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
JP5553693B2 (ja) 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2014103291A (ja) 2012-11-21 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US11018149B2 (en) 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device
KR102135181B1 (ko) * 2014-05-12 2020-07-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6397221B2 (ja) 2014-05-14 2018-09-26 キヤノン株式会社 基板、ヘッドおよび記録装置
US9691884B2 (en) * 2014-08-26 2017-06-27 Sandisk Technologies Llc Monolithic three dimensional NAND strings and methods of fabrication thereof
JP6203152B2 (ja) * 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US9443865B2 (en) * 2014-12-18 2016-09-13 Sandisk Technologies Llc Fabricating 3D NAND memory having monolithic crystalline silicon vertical NAND channel
US9437543B2 (en) * 2015-01-22 2016-09-06 Sandisk Technologies Llc Composite contact via structure containing an upper portion which fills a cavity within a lower portion
KR102316267B1 (ko) * 2015-04-15 2021-10-22 삼성전자주식회사 씨오피 구조를 갖는 메모리 장치, 이를 포함하는 메모리 패키지 및 그 제조 방법
KR102342549B1 (ko) * 2015-06-05 2021-12-24 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9853043B2 (en) * 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US10020317B2 (en) 2015-08-31 2018-07-10 Cypress Semiconductor Corporation Memory device with multi-layer channel and charge trapping layer
US9576967B1 (en) * 2016-06-30 2017-02-21 Sandisk Technologies Llc Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
US9716105B1 (en) * 2016-08-02 2017-07-25 Sandisk Technologies Llc Three-dimensional memory device with different thickness insulating layers and method of making thereof
CN106910746B (zh) * 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101055875A (zh) * 2006-03-27 2007-10-17 株式会社东芝 非易失性半导体存储器件及其制造方法
JP2010098067A (ja) * 2008-10-15 2010-04-30 Toshiba Corp 半導体装置
KR20150053628A (ko) * 2013-11-08 2015-05-18 삼성전자주식회사 반도체 장치
CN104681561A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 三维半导体存储器器件
CN106169307A (zh) * 2015-05-21 2016-11-30 三星电子株式会社 三维半导体存储器装置及其操作方法
US9530790B1 (en) * 2015-12-24 2016-12-27 Sandisk Technologies Llc Three-dimensional memory device containing CMOS devices over memory stack structures
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
CN107731828A (zh) * 2017-08-21 2018-02-23 长江存储科技有限责任公司 Nand存储器及其制备方法

Also Published As

Publication number Publication date
KR20210111865A (ko) 2021-09-13
KR102492585B1 (ko) 2023-01-26
KR20200008606A (ko) 2020-01-28
EP3583625A4 (en) 2020-02-12
CN107658317A (zh) 2018-02-02
JP7348161B2 (ja) 2023-09-20
TW201916323A (zh) 2019-04-16
KR102477908B1 (ko) 2022-12-14
TWI653743B (zh) 2019-03-11
EP3583625A1 (en) 2019-12-25
WO2019052127A1 (en) 2019-03-21
JP2020527293A (ja) 2020-09-03
EP3916784A1 (en) 2021-12-01
CN110140213A (zh) 2019-08-16
EP3583625B1 (en) 2021-07-21
EP3916784B1 (en) 2023-09-27
CN110140213B (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN107658317B (zh) 一种半导体装置及其制备方法
CN107658315B (zh) 半导体装置及其制备方法
CN107731828B (zh) Nand存储器及其制备方法
CN107887395B (zh) Nand存储器及其制备方法
TWI685953B (zh) 使用梳狀繞線結構減少金屬線裝載的記憶元件
KR102271600B1 (ko) 3차원 메모리 장치의 하이브리드 본딩 컨택 구조
CN104752337B (zh) 半导体结构及其形成方法
JP7250139B2 (ja) マルチデッキ３次元メモリデバイスおよびそれらを形成するための方法
CN110121779A (zh) 三维存储器器件及用于形成其的方法
US9012292B2 (en) Semiconductor memory device and method of fabricating the same
CN109417075A (zh) 多堆叠层三维存储器件
JP7273183B2 (ja) ３次元メモリデバイスを形成するための方法
KR20220129607A (ko) 후면 소스 콘택을 갖는 3차원 메모리 디바이스를 형성하기 위한 방법
CN108063139A (zh) 半导体器件
TWI753488B (zh) 用於形成三維記憶體元件的方法
TW202145517A (zh) 三維記憶體裝置及其製作方法
US11322483B1 (en) Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
CN109461737A (zh) 一种半导体器件及其制造方法
US9412736B2 (en) Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
CN109727989A (zh) 一种三维存储器及其制造方法
US11501821B2 (en) Three-dimensional memory device containing a shared word line driver across different tiers and methods for making the same
KR100975332B1 (ko) 반도체 장치 및 그 제조 방법
TWI779318B (zh) 三維記憶體元件及其製作方法
WO2023077288A1 (en) Three-dimensional memory device and fabrication method for enhanced reliability
TW202412180A (zh) 在主動裝置形成之前通過晶圓接合結合背面功率分配網路的循序互補式fet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant