JPH04177769A

JPH04177769A - 電荷メモリ装置

Info

Publication number: JPH04177769A
Application number: JP2305172A
Authority: JP
Inventors: Masamichi Morimoto; 森本　正倫; Hiroshi Nakano; 洋中野
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1990-11-09
Filing date: 1990-11-09
Publication date: 1992-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、電荷メモリ装置に係り、特に、一定の保持時
間を有する電荷メモリ装置に関する。

［従来の技術］情報を一定時間保持するメモリ装置として、第８図に示
すようなＥＰＲＯｌｖｉｌＯＯか知られている。このＥ
ＰＲＯＭ１．ＯＯは、ｎ形半導体基板（ザブ）１、ＯＩ
Ｊ二に形成されたｐウェル］０２中にｎ　ソース拡散領
域１０３及びｎ　ト　し　イン拡散領域１０４が形成さ
れ、これらｐウェル１０２」二及びソース及びトレイン
拡散領域］ｏ３゜］０４の一部」二に、ＳＩＯっで構成
されたゲート酸化膜１０５か形成されている。このゲー
ト酸化膜１０５上には、８１３Ｎ４て構成されたフロー
ティングゲー１−１０６か形成され、その土に、厚い５
１０２酸化膜１０７を介して、コントロールゲート電極
１０８か形成されている。また、ソース拡散領域］０３
ソース電極１０９が、トレイン拡散領域１０４にはドレ
イン電極１１０か接続形成されている。

このような構成のＥ　Ｐ　ＲＯ’Ｍ　１００ては、ソー
ス拡散領域１０３（即ちソース電極１０９）とトレイン
拡散領域］０４（即ちドレイン電極１］ｏ）との間に比
較的大きな電圧をかけてホットエレクトロンヲ作り、ソ
ース電極１０つとコントロールゲート電極１０８との間
にかけたバイアスにより、このホットエレクトロン通過させて、フローティングケー１−　１　９　６中の
、該フローティング炉−１−　１．　０　６のＳｉ３Ｎ
４　とゲート酸化膜］０５のＳ　ｒ．　０　２との界面
近くのトラップ１１１に書ぎ込み、情報電荷とする。

この情報電荷の電界により、ソース拡散領域１０３（即
ちソース電極１０９）とトレイン拡散領域１０４（即ち
ドレイン電極１］０）との間を流れるチャンネル電流か
変化するため、これを読み取ることにより情報電荷の有
無を読み取ることかできる。

また、情報電荷の消去は、チップ全体に紫外線を数分照
射することにより、トラップ１１１に捕まった情報電荷
を界面から追い出すことにより行なわれる。

一方、本発明の発明者等は、有機絶縁トンネル膜を金属
で挟んたＭＩＭ素子とキャパシタとを結合することによ
り↑Ｊ′１報を一定時間保持するメモリ装置を特開平２
−６３１５９号として既に発明している。

［発明か解決しようとする課題］しかしなから、前述したようなＥＰＲＯＭては、Ｓｌ等
の半導体基板を必要とし、作り込み技術か面倒であり、
またＳｉＯっとＳ１３Ｎ４の積層膜の界面近くのトラッ
プ］１］の制御に手間がかかるという問題点を有してい
る。

また、本発明者等の発明したＭＩＭ素子とキャパシタに
よるメモリ装置は、通常のキャパシタを用いた場合には
情報の保持性が現在のところ数時間と低く、強誘電体キ
ャパシタを用いた場合には、読み出しか破壊型で面倒で
あり、情報の保持を維持するためにリーク電流対策か面
倒なものであった。

そこで本発明は、保持情報を非破壊で読出すことかでき
、リーク電流対策か不要で、必ずしもＳｉ等の半導体基
板を必要とぜす、作り込み技術か容易で、界面近くのト
ラップ制御を不要とする電荷メモリ装置を提供すること
を目的とする。

［課題を解決するための手段］即ぢ、本発明による電荷メモリ装置は、導電体電極層−
絶縁有機膜−導電体電極層の積層構造で構成されたＭＩ
Ｍ素子を備え、上記ＭＩＭ素子の有機膜を帯電し易い物
質で形成し、上記ＭＩＭ素子に所定の電流を流すことに
より上記有機膜に帯電電荷として情報を書き込み、上記
ＭＩＭ素子に所定電圧を短時間印加することにより、上
記ＩＶＩＩＭ素子を流れる電流の減少として情報を読出
すようにしたことを特徴している。

また本発明による電荷メモリ装置は、ソース及びトレイ
ン領域の形成された半導体基板状に形成されたゲート絶
縁膜と、上記ゲート絶縁膜上に帯電し易い物質で形成さ
れた有機膜と、上記有機膜の上に絶縁膜を介して形成さ
れた制御用ゲート電極とを備えている。

［作用］本発明の電荷メモリ装置によれば、ＭＩＭ素子の絶縁有
機膜を帯電し易い物質で形成し、そこに電荷を保持する
ようにしたため、キャパシタ並びに８１基板を不要とし
、保持情報を非破壊で読出すことかでき、リーク電流対
策か不要で、必すしもＳｉ等の半導体基板を必要とせず
、作り込み技術を容易にすることかできる。

また、８１３Ｎ４のフローティング炉−１・の代イつり
に有機膜を用いたため、保持情報を非破壊で読出すこと
かでき、リーク電流対策か不要で、作り込み技術か容易
で、界面近くのトラップ制御を不要にすることかできる
。

［実施例］以下、図面を参照して本発明の詳細な説明する。

第１図（ａ）は本発明の第１実施例に係る電荷メモリ装
置１０の構成を示すもので、絶縁有機膜１１を２つの金
属１２．１３で挟んだＭＩＭ構造を有している。この場
合、絶縁有機膜］１は、帯電体として動作するもので、
帯電し易い物質で形成されている。同図（ｂ）はこのよ
うな構成の電荷メモリ装置の回路記号を示す。

このような構成の電荷メモリ装置１０は、２つの金属電
極１．２．：１．３に電圧を印加し、かなり大きな電流
を流すことにより、絶縁有機膜］１を帯電させる。この
帯電を情報とし、読み取りは、帯電後に電流か流れ難く
なることを利用する。

第２図（ａ、　）は、上記構造の電荷メモリ装置］Ｏの
帯電前の対数電流電圧特性曲線（図中、曲線Ａで示す）
と帯電後の対数電流電圧特性曲線（図中、曲線Ｂで示す
）との双方を示すものである。同図に於いて、記号■７
は書き込み電流、■ｔｈは閾値電流、Ｉｏは“１“値に
対応する読み出し電流、■、は′０”値に対応する読み
出し電流、ＶＲＤは読み出し電圧、ＶＷＲは書き込み電
圧、ΔＶは電圧右シフト値、Δ■は電流降下値をそれぞ
れ示す。

また、同図（ｂ）は、絶縁有機膜（帯電体）］］の断面
を示している。ここで、簡単のために、Ｉ・ラップ綿密
度ｎｏのトラップ１４が中央にあるとし、膜圧をｐとす
ると、ΔＶ　−（ｎ　ｏ　−（！　）　／２の電界か上
下に新たに生し、ファウラートンネル電流の場合、キャ
リア注入側の表面（＝Ｉ近の電界かΔ■たけ弱まる。

成る一定値以」二の電流１　　　　（＝Ｉ、　　Ｖ＝ｈ ■　　）以上の電流（例えば、１ｗ（〉ＩＯ）ｈが流れると帯電か起こり、実効電圧Ｖｅｆｆ（−Ｖ　　
（ｎ　ｏ−ρ）／２）か変化し、その結果、電流電圧曲
線か曲線Ａから曲線Ｂのように右ヘシフトする。両袖線
Ａ、Ｂは増加関数を示すので、一定の電圧で比較すると
電流降下ΔＩを生じる。

上記現象を利用し、書き込み電圧ＶＷＲて書き込み、弱
電圧（読み出し電圧）ＶＲＤでの電流値を検出し、電流
降下か起こっていれば情報“１“か読み取られる。これ
に対して、電流降下かなければ情報“０”か読み取られ
る。

ｆ５３図は、第１図（ａ）の電荷メモリ装置１０をメモ
リセルとしてＸＹアドレス型のアレイメモリ装置に組ん
たものである。この図は、電荷メモリ装置１０を第１図
（ｂ）に示した記号を用いて示している。

第４図（ａ）は上記第１図（ｂ）と同様に電荷メモリ装
置］０の記号を示し、第４図（ｂ）は帯電しないＭＩＭ
トンネルスイッチ１５の記号を示している。このＭＩＭ
）ンネルスイッチ１５は、第１図（ａ）に示したのと同
様の金属１２−絶縁有機膜］１−金属１３のＭＩＭ構造
を有するが、絶縁有機膜１１は、帯電性を有さない物質
で形成されている。

第４図（Ｃ）は、このような電荷メモリ装置１０とＭ　
Ｉ　Ｍ　＋−ンネルスイッチ１５をメモリセルとして用
いてＸＹアドレス型のアレイメモリ装置を組んたもので
ある。この場合、Ｍ　Ｉ　Ｍ　＋−ンネルスイッチ］５
としては、リークの少ないものを用いる。また、電荷メ
モリ装置１ｏとしては、蓄積電荷量の多いものを用いる
。このような構成とすることにより、アクセスしたいメ
モリセルと列又は行を同しくするメモリセルに書き込み
又は読み出し電圧の半分がかかることによる電荷の出入
りを極力抑えることかできるようになる。

なお、情報電荷の消去は、メモリチップ全体に紫外線を
数分照射することにより一括してなされ−］　〇　　− る。即ち、情報の消去に関しては、従来のＥＰＲＯＭと
同様である。

次に、Ｓｉ等の半導体基板を使用する場合を説明する。

第５図はそのような電荷メモリ装置２ｏの（＋１１成を
示す断面図で、ｎ形半導体基板（ザブ）２１上に形成さ
れたｐ−形半導体基板２２中にｎ＋ソース拡散領域２３
及びｎ　トレイン拡散領域２４が形成され、これらｐ−
形半導体基板２２上及びソース及びドレイン拡散領域２
３．２４の一部上に、ＳｉＯ２で構成されたゲート酸化
膜２５が形成されている。このゲート酸化膜２５上には
、帯電し易い物質で形成された有機膜２６か形成され、
その上に、厚いＳ　ｉＯ２酸化膜２７を介して、コント
ロールゲ−１・電極２８が形成されている。また、ソー
ス拡散領域２３ソース電極２９が、トレイン拡散領域２
４にはトレイン電極３ｏが接続形成されている。なお、
図中の参照番号３１は、トラップを示している。

このように、半導体基板を使用する電荷メモリ装置２０
は、ＭＯＳＦＥＴの作り込みプロセスを採用するが、Ｓ
ｉ３Ｎ４とＳ　１０２界面のトラップを採用せずに、５
１３Ｎ４膜の代わりに帯電を示す有機膜２６を採用して
いる。

第６図は、第５図とは入力法を変えた場合の電荷メモリ
装置４０の構成を、第５図に対応する参照番号を用いて
示している。即ちこの電荷メモリ４０は、ゲート酸化膜
２５の代イっりに、トンネル膜４１を採用している。

この電荷メモリ装置４０のための入力方法は、トンネル
現象を利用している。即ち、ソース電極２つ（ソース領
域２３）、ドレイン電極３０（ドレイン領域２４）、サ
ブ（ｎ形半導体基板２１）を共通電位にし、これらの電
極２９．３０とコントロールゲート電極２８との間に電
圧を印加し、トンネル膜４］を通じて有機膜（帯電膜）
２６にキャリアを注入し、帯電させるというものである
。

これらの電荷メモリ装置２０．４０の情報電荷の読み出
し及び消去方法は、従来のＥＰＲＯＭと同様である。

次に、上記有機膜１１．２６を形成する材料について説
明する。第２図（ａ）に示したような電流電圧カーブが
得られる物質の典型例としてポリイミド薄膜がある。こ
のポリイミド薄膜て有機膜１１、、２６を形成した場合
、１５０乃至２００オングストロームの厚さのもので０
．５乃至ＩＶの電圧変化ΔＶか得られる（書き込み電圧
ＶｗＲは約１０Ｖ）。現在のところ、保持時間は１日程
度であることが実験により確かめられている。

また、トラップ制御（増加）の方法として、原理的に、
第７図に示すように、中性不純物分子のイオン注入が考
えられる。同図に於いて、参照番号５］は８１半導体基
板、５２は５ＩＯ２トンネル膜、５３は有機帯電膜（有
機物の母体）、５４は中性不純物を示している。このよ
うな方法を前述の電荷メモリ装置１０，２０．４０の製
造に用いることにより、有機膜（帯電体）の帯電量等を
制御できる。このような中性不純物分子のイオン注入は
、基礎的なトラップや伝導物性研究の一貫として用いら
れてきていたか、本発明者等は、帯電体のトラップ制御
に適用可能なものとして捉えなおした。有機膜を形成す
る物質としては、ポリジアセチレンがある。この物質は
、有機半導体であるか、イレトリンシックであり、中性
不純物を含ませることにより、帯電体となり得る。

また、中性不純物をジアセチレン系物質に含ませる他の
方法としては、側鎖の異なるジアセチレン分子を重合前
に混入させた後、重合させるということが考えられる。

この方法も、帯電体の制御法として利用可能である。

「発明の効果コ以」二詳述したように本発明によれば、保持情報を非破
壊で読出すことかでき、リーク電流対策か不要で、必す
しもＳｉ等の半導体基板を必要とせず、作り込み技術が
容易で、界面近くのトラップ制御を不要とする電荷メモ
リ装置を提供することができる。

また、コンパクトで高密度化が可能な電荷メモリ装置を
提供できる。

さらに、ＭＯＳに比べて作り込みが容易な電荷メモリ装
置を提供できる。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）はそれぞれ本発明の一実施例に
係る一七荷メモリ装置の断面（１η成図及び回路記号を
示す図、第２図（ａ）及び（ｂ）はそれぞれ上記（ｂ″
ｇ造の電荷メモリ装置の対数電流電圧特性を示す線図及
びこの特性の説明に用いる有機膜の断面図、第３図は第
１図（ａ）の電荷メモリ装置をメモリセルとして組んた
ＸＹアドレス型のアレイメモリ装置の回路構成図、第４
図（ａ）及び（ｂ）はそれぞれ電荷メモリ装置及びＭＩ
Ｍトンネルスイッチの回路記号を示す図、同図（Ｃ）は
電荷メモリ装置とＭＩＭＩ−ンネルスイッチをメモリセ
ルとして組んだＸＹアドレス型のアレイメモリ装置の回
路＋１４成図、第５図及び第６図はそれぞれ本発明の他
の実施例に係る電荷メモリ装置の断面構成図、第７図は
トラップ制御方法を説明するための図、第８図は従来の
電荷メモリ装置としてのＥＰＲＯＭの断面構成図である
。１０．２０．４０・電荷メモリ装置、１１゜２６・有機
膜、１２．１３・・金属電極、］５・ＭＩＭトンネルス
イッチ、２５　ケ−１・酸化膜、２７・厚い酸化膜、２
８・・コントロールゲ−１・電極、４］・　トンネル膜
。出願人代理人　弁理士　坪井　　淳 Σ 〉−Σ Ｏ０

Claims

【特許請求の範囲】１、導電体電極層−絶縁有機膜−導電体電極層の積層構
造で構成されたＭＩＭ素子を具備し、上記ＭＩＭ素子の
有機膜を帯電し易い物質で形成し、上記ＭＩＭ素子に所定の電流を流すことにより上記有機
膜に帯電電荷として情報を書き込み、上記ＭＩＭ素子に
所定電圧を短時間印加することにより、上記ＭＩＭ素子
を流れる電流の減少として情報を読出すようにしたこと
を特徴する電荷メモリ装置。２、ソース及びドレイン領域の形成された半導体基板状
に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に帯電し易い物質で形成された有機
膜と、上記有機膜の上に絶縁膜を介して形成された制御用ゲー
ト電極とを具備することを特徴とする電荷メモリ装置。３、上記ソース領域とドレイン領域との間に電圧を印加
することによりホットエレクトロンを作り、上記ゲート
絶縁膜を通して、上記半導体基板のチャネル上の上記有
機膜に電荷として情報を書き込むことを特徴とする請求
項２に記載の電荷メモリ装置。４、上記ゲート酸化膜としてトンネル熱酸化薄膜を用い
、上記ゲート酸化膜を通したトンネル電流により上記有機
膜に電荷として情報を書き込むことを特徴とする請求項
２に記載の電荷メモリ装置。５、上記有機膜に書き込まれた情報電荷は、紫外線を照
射することにより消去されることを特徴とする請求項１
乃至４の何れかに記載の電荷メモリ装置。