JP2964412B2 - 不揮発性メモリ - Google Patents

不揮発性メモリ

Info

Publication number
JP2964412B2
JP2964412B2 JP2097578A JP9757890A JP2964412B2 JP 2964412 B2 JP2964412 B2 JP 2964412B2 JP 2097578 A JP2097578 A JP 2097578A JP 9757890 A JP9757890 A JP 9757890A JP 2964412 B2 JP2964412 B2 JP 2964412B2
Authority
JP
Japan
Prior art keywords
electrode
floating electrode
control electrode
floating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2097578A
Other languages
English (en)
Other versions
JPH0394474A (ja
Inventor
隆 森江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to US07/541,911 priority Critical patent/US5111430A/en
Priority to DE4020007A priority patent/DE4020007C2/de
Publication of JPH0394474A publication Critical patent/JPH0394474A/ja
Application granted granted Critical
Publication of JP2964412B2 publication Critical patent/JP2964412B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アナログ情報の蓄積に適し、電気的に書換
え可能な不揮発性メモリの構造に関するものである。
〔従来の技術〕 最近、生体の神経回路網をまねて、パターン認識など
の実用的な機能を有する認識装置を作ろうとする試みが
なされている。こうした装置を、現在高度に集積化が進
むSiLSIで実現できれば、そのメリットは極めて大き
い。その場合、神経細胞間の結合部位であるシナプスと
同様の機能を有する素子の開発が必要である。その機能
とは、アナログ的な結合強度を記憶しており、学習によ
りこの結合強度を増減させることができるというもので
ある。有力候補として、電気的消去可能な読出し専用メ
モリ(Electrically Erasable Programmable Read Only
Memory,以下「EEPROM」と略記する)があげられてい
る。しかし、EEPROMには以下に述べるような欠点があ
る。
現在主流となっているEEPROMとしては、第10図に示す
ような浮遊電極型と第11図に示すようなMNOS(Metal−N
itride−Oxide−Semiconductor)型とがある。第10図お
よび第11図において、1は制御電極、2は浮遊電極、3
はトンネル絶縁膜、4はソース領域、5はドレイン領
域、6はアルミ配線、7はSi基板、8はゲート、9は酸
化膜、10は窒化膜、T1は電源端子である。情報書込み
は、絶縁膜を通してのトンネル電流か若しくはチャネル
ホットエレクトロン注入によって、浮遊電極もしくは酸
化膜・窒化膜界面のトラップに電荷を注入することによ
り実現される。
いずれの構造の素子においても、電荷注入速度は電荷
注入側と電荷蓄積積側との間の電位差に強く依存するの
で、電荷を蓄積していくにつれて蓄積部位の電位が変化
していくと、電荷の連続的・線形的な蓄積が困難にな
る。これを浮遊電極にトンネル効果により電荷を注入す
る場合を例にとって説明する。
第12図に、シリコン酸化膜(厚み100Å,面積250×25
0μm)におけるトンネル効果による代表的な電流−電
圧特性を示す。電流が小さい場合、トンネル電流は印加
電圧に対してはほぼ指数関数的に増加する。一方、一般
的なEEPROMでは、第10図に示すように、浮遊電極2上に
設けられた制御電極1に電圧が印加され、容量結合でト
ンネル絶縁膜3に電圧がかかる。この電界によって、基
板7から電子がトンネル効果により浮遊電極2に注入さ
れる。浮遊電極2に電子が蓄積されてくると、トンネル
絶縁膜3にかかる電圧が低下する。すると、第12図の特
性にしたがってトンネル電流は指数関数的に減少する。
このため、一定電圧で書込みを行なっていくと、浮遊電
極の電位変化は第13図に示すように、時間に対してほぼ
対数的に変化する。ここで、第13図の縦軸は浮遊電極2
をゲートとするMOSトランジスタのしきい値の変化量で
あり、浮遊電極2に蓄積された電荷量に比例した量であ
る。
〔発明が解決しようとする課題〕
以上の理由から、従来のEEPROMではアナログ情報の書
込みは困難で、従来は1か0(書き込んでいるか、書き
込んでいないか)のデジタル情報しか蓄積できなかっ
た。
もし、従来のEEPROMにアナログ情報を蓄積しようとす
ると、例えば講演集「10240浮遊ゲート・シナプスを有
する、電気的訓練可能な人工ニューラル・ネットワー
ク、ニューラル・ネットワークに関する国際ジョイント
会議、1989年、論文集第2巻、191頁(M.Holler,S.Tam,
H.Castro,R.Benson、“An Electrically Trainable Art
ificial Neural Network(ETANN) with 10240“Floati
ng Gate"Synapses,"IJCNN(International Joint Confe
rence on Neural Network)」に見られるように、書き
込みたいアナログ量に対応した電荷量がちょうど注入で
きるだけの書込み電圧値を外部のコンピュータで計算し
て印加するというように、LSI外部からの複雑な制御が
必要となる。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、アナログ情報の蓄積が容易な
不揮発性メモリの構造を提供することにある。また、本
発明の他の目的は、一定の書込み/消去電圧において、
書込み/消去時間と蓄積電荷量がほぼ線形であるEEPROM
の構造を提供することにある。
〔課題を解決するための手段〕
以上説明したように本発明は、浮遊電極に電荷を蓄積
することによりメモリ効果をもたせる不揮発性メモリに
おいて、トンネル効果によってホットキャリアを発生さ
せる電荷注入用電極と、この電荷注入用電極と浮遊電極
との間に設けられたトンネル電圧設定用の制御電極と、
制御電極と浮遊電極との間に設けられた絶縁膜とを備
え、ホットキャリアは浮遊電極を覆っている絶縁膜のエ
ネルギー障壁を越えて浮遊電極に注入されるようにした
ものである。
〔作用〕
本発明による不揮発性メモリにおいては、浮遊電極に
蓄積された電荷によってトンネル電流が低下するという
ことがなく、浮遊電極をゲートとするトランジスタのし
きい値は注入時間に比例して変化する。
〔実施例〕
本願で開示する不揮発性メモリは、電荷注入用電極と
浮遊電極の間に、トンネル電圧設定用の極めて薄い制御
電極が設けられていることを特徴とする浮遊電極型不揮
発性メモリである。その動作原理を次に説明する。
電荷注入用電極と制御電極との間の電位差により、電
荷注入用電極からトンネル効果により制御電極に向かっ
て注入されたキャリア(電子またはホール)はホット
(高エネルギー)な状態で制御電極に入る。このキャリ
アは制御電極が極めて薄いために、制御電極をホットな
まま通過し、制御電極と浮遊電極の間に設けられた絶縁
膜のエネルギー障壁を飛び越えて浮遊電極に達する。
以上の原理により、浮遊電極に正負いずれの電荷でも
蓄積することができる。トンネルのための電位差は電荷
注入用電極と制御電極の間の電位差で決まり、浮遊電極
の電位には影響されない。したがって、電荷注入速度は
浮遊電極に蓄積された電荷量には依存しない。したがっ
て、書込み時間と蓄積電荷量はほぼ比例し、アナログ情
報の蓄積が可能となる。
従来の構造では制御電極が浮遊電極の上に設けられて
おり、トンネル絶縁膜にかかる電圧は、電荷注入用電極
と制御電極との間の電圧の容量分割分であった。これは
蓄積電荷量に依存し、したがって、蓄積電荷量が増加す
るにしたがって電荷蓄積速度が指数関数的に遅くなって
いた。
本発明の要旨にしたがってSiLSIの製造技術を利用し
て構成した実施例を以下に示す。もちろん、GaAs等の化
合物半導体を用いても同様に構成できる。
本発明による不揮発性メモリの第1の実施例の構造を
第1図に示す。また、書込み動作時等のエネルギーバン
ド図を第2図に示す。これらにしたがって構造および動
作原理を説明する。
なお、ここでは読出しトランジスタ11はエンハンスメ
ント型PMOSトランジスタとしたので、アナログメモリと
して利用できる範囲は、ゲート電圧が負の場合だけであ
る。したがって、浮遊電極2にトータルとして正の電荷
が蓄えられている状態は考えない。ただし、読出しトラ
ンンジスタ11は一般的にはデプレッション型でもよい
し、NMOSでもよい。読出しトランジスタ11の目的は浮遊
電極2の電位変化を検出することであるから、この目的
に沿うものなら、なんでもよい。読出しトランジスタ11
の構成にしたがって、浮遊電極2に蓄える電荷の種類が
異なってくる。
アナログ・メモリでは、デジタル・メモリと違って、
書込み、消去という表現だけでは不適当である。本実施
例では、浮遊電極2に電子を注入することにより浮遊電
極の電位を下げ、読出しトランジスタ11のチャネル抵抗
を下げることができる。逆に、ホールを注入することに
より浮遊電極2の電位を下げ、チャネル抵抗を上げるこ
とができる。ここでは、前者を負書込み、後者を正書込
みと呼ぶことにする。
また、本実施例では電荷注入用電極はSi基板上に形成
した拡散層を利用し、なおかつ正・負書込みの際のトン
ネル効果の対称性を考慮して、p,nそれぞれの導電型の
拡散層を用いたが、原理的には電荷注入用電極は単一の
導電型の拡散層でも良いし、基板上に設けられ制御電極
と同様な金属でもよい。
次に、本実施例の構造を第1図を用いて説明する。制
御電極1および浮遊電極2の材料としては、導電性を有
する材料であればなんでもよいが、例えば、ドープト・
ポリSi、アルミニウム、金、モリブデン、タングステン
等が用いられる。制御電極1の膜厚は高エネルギーキャ
リアの散乱・吸収を最低限にするために、できるだけ薄
くする。例えば100Å程度とする。浮遊電極2の膜厚は
注入されたキャリアが通り抜けないように、1000Å以上
とする。
トンネル絶縁膜3および制御電極1・浮遊電極2間の
絶縁膜12はシリコン酸化膜を用いる。上記に挙げた制御
電極材料とシリコン酸化膜との仕事関数差は3〜4eV程
度である。そこで、浮遊電極2に蓄積される電荷による
浮遊電極の最大の電位変化を3Vとした場合、トンネリン
グを起こした直後のキャリアのエネルギーは浮遊電極2
からみて少なくとも7eV以上は必要になる。このエネル
ギー差では、絶縁破壊に至らずに十分なトンネル電流が
流せられる酸化膜厚は80Å程度である。この場合のトン
ネル電流はファウラ・ノルドハイム型であり、キャリア
はトンネル効果で酸化膜の伝導帯に抜け、そこで加速さ
れる。
一方、絶縁膜12の膜厚は以下のように決定される。ま
ず、書込み時には高エネルギーなキャリアが絶縁膜12の
導電帯を通過するが、この際キャリアはフォノンにより
散乱されてエネルギーを失う。この割合を最小にするた
めに、絶縁膜12はできるだけ薄いのが望ましい。しか
し、浮遊電極2に蓄積された電荷が、スタンバイ状態や
読出し状態においてトンネル効果で制御電極1側に抜け
ないだけ厚くなければならない。上記のように浮遊電極
2の電位変化の最大値が3Vの場合、絶縁膜12の膜厚は70
Å程度である。
電荷注入用電極13ないし14はキャリア濃度1020cm-3
度以上の拡散層である。
なお、第1図(a)でWBはウエル分離溝、WLはnウエ
ルである。また、第1図(b)は(a)のA−A′線断
面図、(c)は(a)のB−B′線断面図である。
次に、本発明の第1の実施例の動作について第2図を
用いて説明する。まず、浮遊電極2に蓄積電荷がなく、
書込みバイアスもかかっていない場合のエネルギーバン
ド図を第2図(a)に示す。ここでは電極材料の接触電
位差は重要ではないので、無視してある。以下の説明で
は、電荷注入用電極13ないし14を常に0電位とする。な
お、第2図において、2aは浮遊電極(金属)の位置、12
aは絶縁膜12の位置、1aは制御電極(金属)1の位置、3
aはトンネル絶縁膜の位置、13aは電荷注入用電極(n+S
i)13の位置を示す。また、縦方向はエネルギーレベル
を示し、斜線部は電子の在るエネルギー範囲を示す。
負書込み状態を第2図(b)に示す。負書込みの場合
は制御電極1に正バイアス(7V以上)を与え、矢印AR1
で示すように電子を電荷注入電極13から注入させる。浮
遊電極2の電位が電子が蓄積されていくにつれて低下し
ていっても、絶縁膜12に入射したときの電子のエネルギ
ー分布が絶縁膜12のエネルギー障壁よりも十分高い限
り、浮遊電極2の電位に依存することなく電子を注入す
ることが可能である。
正書込み状態を第2図(c)に示す。正書込みの場合
は制御電極1に負バイアス(例えば−4V以上)を与え、
矢印AR2で示すようにホールを電荷注入用電極(p+Si)1
4から注入させる。初めに述べたように、本構造では浮
遊電極2の電位は制御電極1よりも常に高くはならない
から、ホールに与えるエネルギーは制御電極1と絶縁膜
12の仕事関数差(約4eV)以上あれば良い。
以上説明した第1の実施例では、浮遊電極2に蓄えら
れた電荷によって浮遊電極2の電位が制御電極1よりも
低くなり、キャリアは、絶縁膜12のエネルギー障壁を越
えるために、浮遊電極2の電位低下分を含んだエネルギ
ーを持たねばならなかった。このため、トンネル絶縁膜
3をシリコン酸化膜で構成する場合、膜厚に制約があ
り、トンネル電流はファウラ・ノルドハイム型になっ
た。この場合、キャリアは絶縁膜の伝導帯を長く走るこ
とになり、エネルギーロスが大きくなるという問題があ
る。また、制御電極1中でも高エネルギーなキャリアほ
ど散乱・吸収が激しく起こるので、全体として浮遊電極
2に達する電子の量が減少するという結果をもたらす。
そこで、次に示す第2の実施例ではこの欠点を解決し、
キャリアに過剰のエネルギーをもたせることなく、浮遊
電極2に任意の電荷量を蓄積できる構造を開示する。
本発明の第2の実施例では、第1の実施例に加え、浮
遊電極2の上に絶縁膜15を介して第2の制御電極(以下
「補助制御電極」という)16を設ける(第3図
(b))。これによって第1の実施例に比べて構造が複
雑になるが、以下に述べるような利点がある。
補助制御電極16の材料は制御電極1や浮遊電極2と同
様である。また、補助制御電極16は電位設定ができれば
よいので、特に膜厚に制限はなく、例えば1000Åとす
る。絶縁膜15の材料は絶縁膜3,14と同様、シリコン酸化
膜とする。絶縁膜15の膜厚は絶縁膜12と同程度の70Åと
する。
補助制御電極16の機能は、負書込み時に補助制御電極
16に制御電極1にかけたバイアスよりも深い正バイアス
をかけておき、浮遊電極2に電子が蓄積されていって
も、浮遊電極2の電位が制御電極1の電位よりも低くな
らないようにしておくことにある(第4図(b))。こ
れにより、電子の蓄積によって浮遊電極2の電位が低下
することによる絶縁膜12のエネルギー障壁の増加を防ぐ
ことができる。したがって、電子が必要とするエネルギ
ーは、浮遊電極2と制御電極12の仕事関数(約4eV)以
上あれば良い。これは浮遊電極2に蓄えられる電荷量に
は依存しない。なお、第4図において、15aは絶縁膜15
の位置、16aは補助制御電極(金属)16の位置を示し、
同図において第2図と同一部分又は相当部分には同一符
号が付してある。
電子に必要とされるエネルギーが第1の実施例に比べ
て少なくて良いということは、別の利点をもたらす。す
なわち、浮遊電極2に印加する電圧が4V程度以上であれ
ば良いため、トンネル絶縁膜3の厚さを薄くできるの
で、酸化膜の伝導帯を通らないトンネル機構である直接
トンネルに近い領域で酸化膜を使えるという利点であ
る。伝導帯を通る距離が短いために、エネルギーロスが
小さくなる。シリコン酸化膜で直接トンネルとなる条件
は、ゲート電極の材料にもよるが、ドープト・ポリSiの
場合は酸化膜厚40Å以下、印加電界10MV/cm以下であ
る。しかし、この条件では電流密度は10-6A/cm2程度と
小さく、高速書込みにはトンネル面積を大きくとらなけ
ればならない。そこで、ファウラ・ノルトハイム・トン
ネル条件に入る膜厚も利用される。その膜厚は40〜80Å
程度である。この第2の実施例では、トンネル酸化膜3
の膜厚を50Åとした。さらに、ホットキャリアが制御電
極中を通過する際も電子のエネルギーが第1の実施例に
比べて小さいために散乱・吸収される割合が小さい。し
たがって、第1の実施例に比べて浮遊電極2に達する電
子の割合が大きくなるという利点が生じる。
正書込みの場合は制御電極1に負バイアス(例えば−
4V以上)を与え、ホールを電荷注入用電極(p+Si)14か
ら注入させる。このとき、補助制御電極16に制御電極1
にかけたバイアスよりも深い負バイアスをかけて、浮遊
電極2にホールが蓄積されていっても、浮遊電極2の電
極にが制御電極1の電位よりも高くならないようにして
おけばよい。ただし、通常はすでに負書込みを行なって
いて浮遊電極2の電位が低くなっているので、補助制御
電極16には制御電位と同じバイアスをかけておけばよい
(第4図(c))。
また、絶縁膜12の膜厚の制限がなくなるので、厚さ10
0Å以上にもすることができ、電荷保持特性を向上させ
ることができる。これは、従来の浮遊電極型EEPROMが、
低書込み電圧を目指してトンネル絶縁膜を薄くしたため
に保持特性の向上が図れなかったのに対し、本実施例の
大きな利点の一つである。
なお、補助制御電極16は浮遊電極2と容量結合をすれ
ばよいので、必ずしも第3図に示すように浮遊電極の上
部に位置する必要はない。また、読出しトランジスタ11
との容量結合を利用することにより、補助制御電極16を
省略することもできる。第4図において(a)は第2図
(a)と同様に無バイアス蓄積電荷無しの初期状態を示
すエネルギーバンド図である。
第2の実施例の有効性を検証するために行なった実験
結果について説明する。そこでは浮遊電極に端子を設
け、浮遊電極の電位を変えていったときに浮遊電極に流
れ込む電流を調べた。もはや「浮遊」電極ではないの
で、以下の説明ではプローブ電極と呼ぶことにする。ト
ンネル絶縁膜の膜厚は75Å、トンネル領域面積は1.1μm
2である。制御電極には厚さ130Åで不純物濃度が約5×
1019cm-3のリンドープ・ポリSiを用いた。プローブ電極
には、同じリンドープ・ポリSiを1500Åの厚さで用い
た。制御電極とプローブ電極の間の絶縁膜(絶縁膜12に
相当)には150ÅのSi酸化膜を用いた。第5図(a)お
よび(b)に、プローブ電極の電位と、制御電極および
プローブ電極に流れる電流との関係を示す。ここでは制
御電極を0電位にとった。第5図(b)において電荷注
入用電極に−11.3Vを印加したときを例にとると、プロ
ーブ電極の電位が0.7Vを越えると、プローブ電極電流が
流れ出し、プローブ電極電位が1Vから3Vまで増加したと
きにプローブ電極電流は15%以下しか増加しない。従来
のEEPROM構造では指数関数的に電流が増加することと比
較すると、この結果は、プローブ電極電流がプローブ電
極電位にほとんど依存しないということを示している。
したがって、第2の実施例の有効性が実証された。
ここで注意するべきことは、プローブ電極電位が0.7V
以下でほとんどプローブ電極電流が流れない点である。
これは、制御電極に用いたポリSiの不純物濃度が十分高
濃度でないために、薄い制御電極全体が高い印加電圧の
ために空乏化してしまって、制御電極の電位が0Vにおさ
えられていないためと考えられる。プローブ電極電位を
増加していって0.7Vを越えたところで制御電極の空乏化
がプローブ電極の電圧のためにとけ、制御電極の電位が
固定され、プローブ電極電流が突然流れ出したと考えら
れる。以上の解釈は、制御電極電流の特性(第5図
(a))も正しく説明している。もし制御電極の電位が
完全に固定されていれば、制御電極電流はプローブ電極
電位に関係なく一定のはずだからである。したがって、
第1の実施例で説明したようなプローブ電極が制御電極
よりも電位が低い状態で電流が流れるという原理が第5
図(b)で否定されたというわけではない。
次に、第2の実施例を従来のEEPROM製造技術であるポ
リシリコンゲート・プロセスを利用してより具体化した
第3の実施例について、第6図および第7図を用いて説
明する。
この実施例では、正・負それぞれの書込み動作に応じ
て異なった導電型の電荷注入用電極と制御電極の対(n
型の17と18、およびp型の19と20)を用意する。電荷注
入用電極としてはシリコン基板中に形成した拡散層を、
制御電極としてはドープト・ポリSiを用いる。トンネル
絶縁膜3および制御電極18,20と浮遊電極2間の絶縁膜
(シリコン酸化膜)12を用いる。
また、読出し用トランジスタ11は浮遊電極2に蓄積さ
れた電荷量を検出するためのもので、ゲート21を備えて
いる。このゲートによって第1の実施例の冒頭で説明し
た読出しトランジスタの型は問題でなくなる。すなわ
ち、従来例と同様に浮遊電極に蓄えられた電荷量は読出
しトランジスタのしきい値変化として検出される。した
がって、ゲート21は従来のEEPROMの制御電極に相当す
る。また、本発明では第2の実施例で説明した補助制御
電極としても機能する。ゲート絶縁膜22は書込み時にこ
の部分から電荷が浮遊電極に注入されないようにトンネ
ル絶縁膜3に比べて十分厚くなければならない。例えば
120Å以上は必要である。
第7図(a)に負書込み時のエネルギーバンド図を示
す。ゲート21は浮遊電極2と容量結合しているので、負
書込み時にゲート21に制御電極18にかけたバイアスより
も深い正バイアスをかけておき、浮遊電極2に電子が蓄
積されていっても、浮遊電極2の電位が制御電極18の電
位よりも低くならないようにしておく。
第7図(b)に正書込みの場合を示す。上と同様にゲ
ート21に適当なバイアスをかけて、浮遊電極2にホール
が蓄積されていっても、浮遊電極2の電位が制御電極20
の電位よりも高くならないようにしておく。
ここで、正・負書込みでそれぞれ異なった導電型の電
極対が必要な理由を説明する。まず電流供給の関係か
ら、電荷注入用電極には負書込みの場合にはn型半導体
が、正書込みの場合にはp型半導体が適当である。次
に、制御電極として例えば、制御電極18(n+ポリSi)に
負バイアスをかけて制御電極側にホールを注入しようと
しても、同時に制御電極18から電荷注入用電極に向かっ
て電子が抜けていく。この電流によってトンネル絶縁膜
3にそれ以上の電界がかけられず、ホットホールの注入
が困難になる。逆の場合も同様である。
第1ないし第3の実施例では電荷注入用電極と制御電
極の間のトンネリングを絶縁膜3を通して行なったが、
第8図および第9図に示すように、電荷注入用電極13
(p++),14(n++)と制御電極1(n++とp++)を半導体
基板中の高濃度の反対導電型の拡散層で形成し、逆バイ
アス下でのpn接合での強いバンドの曲がりによるバンド
間トンネリングによりキャリアを注入することもでき
る。この場合も制御電極1を構成する拡散層は、1000Å
程度以下の極めて薄いものでなければならない。なお第
9図において第4図と同一部分又は相当部分には同一符
号が付してある。
〔発明の効果〕
以上説明したように本発明は、トンネル効果によって
ホットキャリアを発生させる電荷注入用電極と、この電
荷注入電極と浮遊電極との間に設けられたトンネル電圧
設定用の制御電極と、制御電極と浮遊電極との間に設け
られた絶縁膜とを備え、ホットキャリアを浮遊電極を覆
っている絶縁膜のエネルギー障壁を越えて浮遊電極に注
入させるようにしたことにより、トンネルのための電位
差は電荷注入用電極と制御電極の間の電位差で決まり、
浮遊電極の電位には影響されず、制御電極を極めて薄い
ものとすれば、浮遊電極に蓄積された電荷によってトン
ネル電流が低下するということがないので、注入時間に
比例して浮遊電極に電荷を蓄積することができ、浮遊電
極をゲートとするトランジスタのしきい値を注入時間に
比例して変えることができる。これにより、アナログ値
を記憶させることが容易な不揮発性メモリを構成するこ
とができる。
また、浮遊電極の上に絶縁膜を介して補助制御電極を
設ければ、第2の実施例で示すように、浮遊電極を従来
の浮遊電極型EEPROMセルの場合以上に厚い絶縁膜で覆う
ことができるので、電荷保持特性の良好なEEPROMを構成
することができる。
さらに、従来のEEPROMが電荷注入用電極と浮遊電極の
間の容量および浮遊電極と制御電極の間の容量の容量分
割により電荷注入用電極と浮遊電極の間に設けられたト
ンネル絶縁膜に電圧をかけていたため、制御電極に印加
する書込み電圧をトンネル絶縁膜に有効にかけるために
は、電荷注入用電極と浮遊電極の間の容量と浮遊電極と
制御電極の間の容量の比をできるだけ小さくしなければ
ならず、前者の容量を小さくすることには限界があり、
後者の容量を大きくするために浮遊電極と制御電極の間
の絶縁膜を薄くすることは電荷保持特性を劣化させるた
めに望ましくないため、結局浮遊電極と制御電極の間の
オーバーラップ面積をできるだけ大きくしなければなら
ず、そのためにセル面積の縮小が困難になっていたのに
対し、本発明は容量結合という方法をとっていないた
め、各部分の容量に制限がなく、そのためにセル面積を
縮小することが容易であるという効果がある。また、浮
遊電極の容量を小さくできるために少ない電荷量で十分
な読出しトランジスタのしきい値電圧変化が得られると
いう効果がある。
以上の利点によって、本発明で、容易にアナログ情報
を不揮発的に蓄積できる高密度・高性能なメモリを構成
できる。すなわち、メモリ外部に複雑な制御回路を必要
とせずに、一定の電圧値を有する書込み電圧パルスによ
り、パルス数に比例した情報を不揮発的に且つ高い保持
特性を有して蓄積することができる。これを例えば神経
回路網を利用したLSIに適用するならば、高密度で高性
能な神経回路網型アナログLSIが構成でき、極めて高性
能なパターン認識装置や音声認識装置などを作ることが
できる。
【図面の簡単な説明】
第1図および第2図は本発明の第1の実施例の構造模式
図および各種動作時のエネルギーバンド図、第3図およ
び第4図は本発明の第2の実施例の構造模式図および各
種動作時のエネルギーバンド図、第5図は第2の実施例
の有効性を実証する実験データ(プローブ電極(浮遊電
極)の電位と制御電極およびプローブ電極(浮遊電極)
に流れる電流との関係を示すグラフ、第6図および第7
図は本発明の第3の実施例の構造模式図および各種動作
時のエネルギーバンド図、第8図および第9図は本発明
の第4の実施例の構造模式図および各種動作時のエネル
ギーバンド図、第10図および第11図は従来から使われて
いる不揮発性メモリの典型例である浮遊電極型およびMN
OS型のEEPROMセルを示す断面模式図、第12図はシリコン
酸化膜における代表的なトンネル特性を示すグラフ、第
13図はEEPROMにおける書込み時間と浮遊電極をゲートと
するトランジスタのしきい値変化量の関係を示すグラフ
である。 1……制御電極、2……浮遊電極、3……トンネル絶縁
膜、11……読出しトランジスタ、12……絶縁膜、13,14
……電荷注入用電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792 G11C 27/00 101

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】浮遊電極に電荷を蓄積することによりメモ
    リ効果をもたせる不揮発性メモリにおいて、トンネル効
    果によってホットキャリアを発生させる電荷注入用電極
    と、この電荷注入用電極と前記浮遊電極との間に設けら
    れたトンネル電圧設定用の制御電極と、前記制御電極と
    浮遊電極との間に設けられた絶縁膜とを備え、前記ホッ
    トキャリアは前記浮遊電極を覆っている前記絶縁膜のエ
    ネルギー障壁を越えて前記浮遊電極に注入されることを
    特徴とする不揮発性メモリ。
JP2097578A 1989-06-22 1990-04-16 不揮発性メモリ Expired - Fee Related JP2964412B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US07/541,911 US5111430A (en) 1989-06-22 1990-06-21 Non-volatile memory with hot carriers transmitted to floating gate through control gate
DE4020007A DE4020007C2 (de) 1989-06-22 1990-06-21 Nichtflüchtiger Speicher

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15838189 1989-06-22
JP1-158381 1989-06-22

Publications (2)

Publication Number Publication Date
JPH0394474A JPH0394474A (ja) 1991-04-19
JP2964412B2 true JP2964412B2 (ja) 1999-10-18

Family

ID=15670470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097578A Expired - Fee Related JP2964412B2 (ja) 1989-06-22 1990-04-16 不揮発性メモリ

Country Status (1)

Country Link
JP (1) JP2964412B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384451B1 (en) 1999-03-24 2002-05-07 John Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6534816B1 (en) 1999-03-24 2003-03-18 John M. Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5172920B2 (ja) 2010-09-16 2013-03-27 株式会社東芝 不揮発性半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384451B1 (en) 1999-03-24 2002-05-07 John Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6479863B2 (en) 1999-03-24 2002-11-12 John M. Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6534816B1 (en) 1999-03-24 2003-03-18 John M. Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell

Also Published As

Publication number Publication date
JPH0394474A (ja) 1991-04-19

Similar Documents

Publication Publication Date Title
US5111430A (en) Non-volatile memory with hot carriers transmitted to floating gate through control gate
US6950340B2 (en) Asymmetric band-gap engineered nonvolatile memory device
US5301150A (en) Flash erasable single poly EPROM device
US5349221A (en) Semiconductor memory device and method of reading out information for the same
EP0360504B1 (en) One transistor flash eprom cell
US5424979A (en) Non-volatile memory cell
KR100540667B1 (ko) 반도체 기억장치
JP2578786B2 (ja) 不揮発性メモリ−・セル
KR100316089B1 (ko) 폴리터널스페이서를갖는완전특징고밀도"전기적으로소거가능하고프로그램가능한판독전용메모리(eeprom)"셀을제조하는방법
JPH0555596A (ja) 半導体不揮発性記憶装置
US5477068A (en) Nonvolatile semiconductor memory device
US4780750A (en) Electrically alterable non-volatile memory device
US20040233694A1 (en) Single bit nonvolatile memory cell and methods for programming and erasing thereof
US5589700A (en) Semiconductor nonvolatile memory
JP2964412B2 (ja) 不揮発性メモリ
JP3375087B2 (ja) 半導体記憶装置およびその記憶情報読出方法
JP2928973B2 (ja) 3重ウェルcmos構造を有するフラッシュeeprom
EP0215064A1 (en) Floating gate nonvolatile field effect memory device
JP3186209B2 (ja) 半導体装置の使用方法
JPH0496278A (ja) 不揮発性半導体記憶装置
JPH07112018B2 (ja) 半導体記憶装置
JPS6318864B2 (ja)
JPH0555600A (ja) 半導体不揮発性記憶装置
JPS58114459A (ja) 半導体不揮発性記憶装置
JPH0450754B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees