CN1607668A - Sonos存储器及其制造和操作方法 - Google Patents
Sonos存储器及其制造和操作方法 Download PDFInfo
- Publication number
- CN1607668A CN1607668A CNA2004100952006A CN200410095200A CN1607668A CN 1607668 A CN1607668 A CN 1607668A CN A2004100952006 A CNA2004100952006 A CN A2004100952006A CN 200410095200 A CN200410095200 A CN 200410095200A CN 1607668 A CN1607668 A CN 1607668A
- Authority
- CN
- China
- Prior art keywords
- layer
- sonos memory
- memory
- semiconductor layer
- sonos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000011017 operating method Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000009413 insulation Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 238000003949 trap density measurement Methods 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 16
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
一种SONOS存储器，包括：具有源区和漏区以及沟道区的半导体层，和在半导体层上的上部堆叠结构，其与半导体层一起形成上部SONOS存储器。在半导体层下的下部堆叠结构与半导体层一起形成下部SONOS存储器。还提供一种制造和操作SONOS存储器的方法。可以不按照窄设计规则而制造出具有高封装密度的SONOS存储器。
Description
技术领域
本发明涉及一种半导体存储器及其制造和操作的方法，更具体地，涉及一种SONOS存储器及其制造和操作的方法。
背景技术
例如DRAM的半导体存储器的单位存储单元包括单个晶体管和单个电容器。因此，为了增加半导体存储单元的封装密度，将减少晶体管和/或电容器的体积。在早期的半导体存储器中，光刻法具有足够的余量，使得半导体存储器的封装密度可以通过减小各元件的体积来提高。但是现在，如果进一步增加半导体存储器件的封装密度，则需要新的方法。
另一方面，半导体存储器件的封装密度与设计规则密切相关。因此，为了增加半导体存储器的封装密度，应将设计规则变窄。这时，光刻法与蚀刻工艺的余量大大降低。这里，降低工艺余量意味着必须更精确地进行光刻工艺。如果光刻工艺余量降低，产量将急剧降低。因此，需要能够增加半导体器件的封装密度和降低产量的新方法。
为了满足这一需求，引入具有非常不规则结构的半导体存储器，其中在晶体管上表面上设置具有不同于公知电容器的数据存储操作的数据存储介质如GMR或TMR。
SONOS存储器是新近引入的半导体存储器之一。图1是常规SONOS存储器(下文指常规存储器)的截面图。
参照图1，通过将n型杂质注入到p型半导体衬底10(下文指半导体衬底)中形成源区12和漏区14。在源区与漏区12、14之间限定沟道区16。在半导体衬底10的沟道区16上形成栅极堆叠结构18。由隧道氧化层18a、氮化硅层(Si3N4)层18b、阻挡氧化层18c和栅电极18d构成栅极堆叠结构18。隧道氧化层18a与源区和漏区12、14接触。氮化层18b具有预定密度的陷阱位。因此，当向栅电极18d提供预定电压时，电子穿过隧道氧化层18a并在氮化硅层18b的阱位置被俘获。阻挡氧化层18c在电荷俘获期间阻挡电子朝着栅电极18d迁移。
在常规存储器中，依照是否在氮化硅层18b中的阱位置俘获电子来改变阈值电压。利用这一特性，可将信息存入常规存储器或从其读出。
由于常规存储器中电子俘获场所是在氮化硅层的内部，可存储控制沟道的阈值电压的足够电子。但是只有一个比特的信息可存储于单位存储单元。
因此，在常规存储器中，为了增大封装密度必须降低存储器的体积。但是，由于设计规则变窄，限制了仅通过降低存储器的体积来增加封装密度。
发明内容
本发明提供一种SONOS存储器，可制造为具有高封装密度而不按照窄设计规则。
本发明还提供一种制造SONOS器件的方法。
本发明进一步提供一种操作SONOS存储器的方法。
依照本发明的一个方面，提供一种SONOS器件，其包括：包括源区和漏区及沟道区的半导体层。在半导体层上形成的上部堆叠结构与半导体层一起形成上部SONOS存储器。同样，半导体层下面形成的下部堆叠结构与半导体层一起形成下部SONOS存储器。
这里，上部堆叠结构包括上部隧道层、上部存储节点层、上部绝缘层和上部栅电极，它们顺序地层叠在沟道区上。下部堆叠结构包括下部隧道层、下部存储节点层、下部绝缘层和下部栅电极，它们顺序地层叠在沟道区下。
上部和下部存储节点层可具有不同的厚度、陷阱密度、和/或可以由不同的材料形成。而且，上部和下部隧道层可具有不同的厚度。
依照本发明的另一方面，提供一种制造SONOS存储器的方法，包括：在第一半导体衬底上顺序地形成下部绝缘层、下部存储节点层和下部隧道层的第一步骤。在第二步骤中，在下部隧道层上形成半导体层。然后，第三步骤中，在半导体层的预定区域上形成上部堆叠结构。上部堆叠结构与半导体层一起形成上部SONOS存储器。第四步骤中，在半导体层形成源区、漏区和沟道区。
这里，第二步骤可包括在第二半导体衬底内形成氢离子层，将掺杂了氢离子的第二半导体衬底表面接合到隧道层。然后，移除在第二半导体衬底的接合表面的氢离子层的相对侧的第二半导体衬底部分。
第三步骤中，在半导体层上顺序地形成上部隧道层、上部存储节点层、上部绝缘层和栅电极的材料层。在用于栅电极的材料层上形成限定沟道区的光致抗蚀剂层图形后，使用光致抗蚀剂层图形作为掩膜，以相反于其形成的顺序，蚀刻在形成有沟道区的半导体层上层叠的材料层。然后，移除光致抗蚀剂层图形。
这里，上部与下部存储节点层可具有不同的厚度和可由具有不同阱密度的材料层形成。可选择地，上部与下部存储节点层可由具有相等阱密度的不同材料层形成。
依照本发明的另一方面，提供一种操作SONOS存储器的方法，其中向SONON存储器写数据的方法包括在半导体层和下部SONOS存储器之间施加第一写电压，由此向下部SONOS存储器写入第一数据。
向下部SONOS存储器写入第一数据之后，在半导体层与上部SONOS存储器之间施加第二写电压，由此向上部SONOS存储器写入第二数据。
依照本发明的又一方面，提供一种操作SONOS存储器的方法，其中读出SONOS存储器的数据的方法包括：当保持源区与漏区之间的电位差时，向上部或下部SONOS存储器施加读电压，由此读出存储于上部或下部SONOS存储器中的数据。
依照本发明的再一方面，提供一种操作SONOS存储器的方法，其中擦除写入SONOS存储器中的数据的方法包括：在半导体层与上部SONOS存储器之间施加第一擦除电压，由此擦除写入到上部SONOS存储器中的数据。
这里，如果在半导体层与下部SONOS存储器之间施加第二擦除电压，则可擦除记录于下部SONOS存储器上的数据。
依照本发明，在应用常规设计规则时可极大地提高封装密度。同时，由于其制造仅需要一般的CMOS工艺，因此易于制造SONOS存储器。
附图说明
通过参照附图详细描述实施例，本发明的上述与其它特征和优点将变得更加显而意见，其中：
图1是常规SONOS存储器的截面图；
图2是依照本发明的实施例的SONOS存储器的截面图；
图3至图8是说明制造图2所示的SONOS存储器的方法的第一实施例的步骤的截面图；和
图9至10是说明制造图2所示的SONOS存储器的方法的第二实施例的步骤的截面图。
具体实施方式
下文中，将参照附图更全面的描述依照本发明的实施例的SONOS存储器及其制造方法。附图中，为了清楚放大了层与区的厚度。
首先，将描述依照本发明的SONOS存储器(下文指存储器)。
参照图2，在半导体衬底40(如n+型硅衬底)上顺序地层叠下部绝缘层42、下部存储节点层44和下部隧道层46。在捕获载流子期间，下部绝缘层42防止载流子(如电子)迁移到半导体衬底40中。优选下部绝缘层42由氧化硅层形成，但也可以是氧化铝(Al2O3)层、氧化钽(TaO2)层、氧化钛(TiO2)层等中的一个。下部隧道层46优选由氧化硅层形成，但可以是其它绝缘层。下部存储节点层44可以是绝缘层，如氮化物层或PZT层，其具有预定的阱密度，即1012/cm2或更大，能够捕获载流子。将第一半导体层48设置在下部隧道层46上。第一半导体层48包括掺杂有n+导电杂质的源区和漏区48a、48b，以及位于源区与漏区48a、48b之间的沟道区48c。包括半导体衬底40、下部绝缘层42、下部存储节点层44和下部隧道层46的下部堆叠结构与第一半导体层48一起形成下部SONOS存储器。由于第一半导体层48也用于在后面将进行描述的上部SONOS存储器，第一半导体层48的源区和漏区48a、48b以及沟道区48c将分别变成上部与下部SONOS存储器的共有源区和漏区以及共有沟道区。
在第一半导体层48上形成覆盖沟道区48c和接触源区与漏区48a、48b的栅极堆叠结构50。栅极堆叠结构50包括上部隧道层50a、上部存储节点层50b、上部绝缘层50c和栅电极50d。栅极堆叠结构50是上部堆叠结构，与第一半导体层48一起形成上部SONOS存储器。优选由氧化硅层形成的上部隧道层50a可以是其它绝缘层。上部存储节点层50b可以是绝缘层，如氮化物层或PZT层，其具有预定的阱密度，如1012/cm2或更大，能够俘获载流子。当在上部存储节点层50b中俘获载流子(电子或空穴)时，上部绝缘层50c阻挡载流子朝着栅电极50d的迁移。上部绝缘层50c优选由SiO2层形成，但也可以是Al2O3层、TaO2层和TiO2层之一。栅电极50d可以是掺杂有导电杂质的半导体电极或金属电极。
由于第一半导体层48夹在栅电极50d与半导体衬底40之间，可将栅电极50d认为是上部栅电极，和将半导体衬底40认为是下部栅电极。
上述依照本发明的SONOS存储器在第一半导体层48之上和之下具有上部和下部SONOS存储器。上部和下部SONOS存储器存储共轭信息。即，如果在上部存储器中存储数据“1”，则在下部存储器中存储数据“0”，反之亦然。
当存储数据时，由于上部与下部SONOS存储器的阈值电压相反地变化，可在上部和下部SONOS存储器中存储不同的信息。
为了使上部与下部SONOS存储器中的阈值电压变化不同，上部SONOS存储器的上部存储节点层50b优选地具有与下部SONOS存储器的下部存储节点层44不同的阱密度。这时，两个存储节点层50b和44可具有相同的厚度。可选择地，上部和下部存储节点层50b与44可具有相同的阱密度和不同的厚度。
当各个SONOS存储器的隧道氧化层的厚度彼此不同时，上部与下部SONOS存储器的阈值电压变化可不同。
下面，将参考图3-10描述图2所示的依照本发明的实施例的制造SONOS存储器的方法。
[第一实施例]
参照图3，在半导体衬底40上顺序地形成下部绝缘层42、下部存储节点层44和下部隧道层46。下部绝缘层42可由SiO2层、Al2O3层、TaO2层和TiO2层之一形成。下部隧道层46由SiO2层形成，但可选择由其它绝缘层形成。下部存储节点层44可由例如具有1012/cm2的阱密度的氮化物层或PZT层的材料层形成。下部存储节点层44的阱密度可等于或不同于上部存储节点层的阱密度，其将在后面描述。
当下部存储节点层44的阱密度与上部存储节点层不同时，优选使得下部存储节点层44的厚度与上部存储节点层不同。当下部存储节点层44和上部存储节点层由不同材料形成时，不管下部存储节点层44与上部存储节点层是否形成有相同的厚度，两个存储节点层的阱密度将可能彼此不同。
参照图4，准备第一半导体层48，然后掺杂氢离子60。如图5所示，由于注入氢离子60用于将第一半导体层48划分为两个部分，通过注入一定能量的氢离子60，在所需分离第一半导体层48的位置形成氢离子层62。
参照图5，在其两侧之间具有氢离子层62时，第一半导体层48的一侧薄而另一侧厚。在随后的工序中将除去厚的一侧。
如图3和4所示的进行氢离子60的注入可在将第一半导体层48接合到下部隧道层46之后进行。
如图6所示，在第一半导体层48上形成氢离子层62之后，将第一半导体层48接合到半导体衬底40。此时，第一半导体层48的前面，即较薄部分A1，面朝着下部隧道层46。第一半导体层48和半导体衬底40的接合通过压缩来进行。对实施压缩接合之后得到的结构进行退火。
如上当第一半导体层48接合到半导体衬底40之后，向第一半导体层48施加轻微的力或冲击，以除去第一半导体层48的较厚的部分A2。这样做，就分离了第一半导体层48的较厚部分A2。当进行分离时，仅将第一半导体层48的较薄部分A1留在下部隧道层46上。由此，保留在下部隧道层46上的第一半导体层48的较薄部分A1将称为第一半导体层48。
参照图7，在形成于下部隧道层46上的第一半导体层48的预定区域上形成第一光致抗蚀剂层图形P1。覆盖有第一光致抗蚀剂层图形P1的区域是沟道区。将n+型导电杂质注入到其上形成有第一光致抗蚀剂层图形P1的第一半导体层48中。然后，除去第一光致抗蚀剂层图形P1。通过这样做，将第一半导体层48划分为掺杂有n+型导电杂质的源区和漏区48a、48b与覆盖有第一光致抗蚀剂层图形P1的沟道区48c。
如图8所示，在第一半导体层48上形成覆盖沟道区48c的上部隧道层50a。上部隧道层50a由氧化硅层形成，其具有等于、小于或大于下部隧道层50a的厚度。在上部隧道层50a的预定区域上形成上部存储节点层50b，优选直接位于沟道区48c之上。上部存储节点层50b可由具有预定阱密度、如1012/cm2或更大的材料层形成。因此，上部存储节点层50b可由氮化物层、PZT层或其它阱材料层形成。上部存储节点层50b可具有不同于下部存储节点层44的阱密度或厚度。在上部隧道层50a上形成覆盖上部存储节点层50b的上部绝缘层50c，并将上部绝缘层50c的上表面平坦化。上部绝缘层50c可由SiO2层、Al2O3层、TaO2层和TiO2层之一形成。在上部绝缘层50c的预定区域上形成栅电极50d，优选直接形成于上部存储节点层50b上。栅电极50d可由掺杂有导电杂质的半导体材料或金属形成。接着，除去围绕栅电极50d的上部绝缘层50c和上部隧道层50a，由此暴露出第一半导体层48的源区和漏区48a、48b。
通过进行上述工艺，形成如图2中所示的SONOS存储器。
[第二实施例]
如图9所示，在半导体衬底40上顺序地形成下部绝缘层42、下部存储节点层44和下部隧道层46。接着，在下部隧道层46上形成第二存储层49。第二存储层49可通过与依照第一实施例的第一半导体层48的相同的方法形成，或通过不同方法。可选择地，第二半导体层49可通过在下部隧道层46上层叠而不是接合硅(Si)来形成。
此后，在第二半导体层49上顺序地形成上部隧道层50a、上部存储节点层50b、上部绝缘层50c和栅电极50d。在栅电极50d的预定区域上形成第二光致抗蚀剂层图形P2。如第一实施例的第一光致抗蚀剂层图形P1，第二光致抗蚀剂层图形P2限定第二半导体层49上的沟道区。使用第二光致抗蚀剂层图形P2作为刻蚀掩膜，顺序地蚀刻围绕第二光致抗蚀剂层图形P2的栅电极50d、上部绝缘层50c、上部存储节点层50b和上部隧道层50a，由此暴露第二半导体层49。接着向第二半导体层49的暴露部分掺杂预定的导电杂质。然后除去第二光致抗蚀剂层图形P2。由此，将第二半导体层49划分为覆盖有第二光致抗蚀剂层图形P2的沟道区49c及源区与漏区49a、49b。在第二半导体层49的沟道区49c上形成包括上部隧道层50a、上部存储节点层50b、上部绝缘层50c和栅电极50d的栅极堆叠结构。
现在，将简单描述依照本发明图2所示的的实施例的SONOS存储器的操作方法。
[写入]
在第一半导体层48和半导体衬底40之间施加第一写电压，由此俘获电子在下部存储节点层44中。将下部存储节点层44中俘获电子的状态看作向下部SONOS器件写入第一数据。第一数据可为“0”或“1”。
接着在第一半导体层48与栅电极50d之间施加第二写电压，由此俘获电子在上部存储节点层50b中。此时，由于上部存储节点层50b的阱密度与下部存储节点层44中的彼此不同，在上部存储节点层50b中俘获的电子的数目与下部存储节点层44中俘获的数目不同。将在上部存储节点层50b中俘获电子的状态看作向上部SONOS器件写入第二数据。第二数据可为“0”或“1”。
[读取]
在源区与漏区48a、48b之间施加预定电压，向半导体衬底40提供第一读出电压。此时，当电流大于源区与漏区48a、48b之间流过的规定电流时，看作从下部存储器读出数据“1”。另一方面，当电流小于源区与漏区48a、48b之间流过的规定电流时，看作从下部SONOS存储器读出数据“0”。该读过程可反向。
接着，为了读出写在上部SONOS存储器上的数据，向源区和漏区48a、48b提供预定电压，向栅电极50d提供第二读出电压。由此，当电流大于源区与漏区48a、48b之间流过的规定电流时，看作从上部存储器读出数据“1”。另一方面，当电流小于源区与漏区48a、48b之间流过的规定电流时，看作从上部SONOS存储器读出数据“0”。该读过程可反向。
[擦除]
为了擦除写入下部SONOS存储器中的数据，在第一半导体层48与半导体衬底40之间施加与第一写入电压极性相反的第一擦除电压。当施加第一擦除电压时，在下部SONOS存储器的下部存储节点层44中捕获的电子放电，由此擦除记录的数据。
为了擦除写入上部SONOS存储器的数据，在第一半导体衬底48与栅电极50d之间施加与第二写入电压极性相反的第二擦除电压。当施加第二擦除电压时，在上部SONOS存储器的上部存储节点层50b中捕获的电子放电，由此擦除记录的数据。
如上所述，依照本发明的SONOS存储器具有包括沟道区的共用半导体层、和在共用半导体层之上和之下的SONOS存储器。因此，通过使用本发明的SONOS存储器，由于在单位存储单元中存储两个比特的数据，即使使用一般的设计规则，可极大地提高封装密度。而且，不需改变可使用一般的CMOS工艺，其促进简单制造。
在参考其实施例具体地示出并描述本发明的同时，本领域技术人员应当理解不脱离本发明权利要求限定的精神和范围，可进行形式上和细节上的变化。
Claims (26)
1.一种SONOS存储器，包括：
包括源区和漏区以及沟道区的半导体层；
在所述半导体层上形成的上部堆叠结构，从而与该半导体层一起形成上部SONOS存储器；和
在所述半导体层之下形成的下部堆叠结构，从而与该半导体层一起形成下部SONOS存储器。
2.如权利要求1所述的SONOS存储器，其中所述上部堆叠结构包括上部隧道层、上部存储节点层、上部绝缘层和上部栅电极，它们顺序地堆叠在所述沟道区上。
3.如权利要求1所述的SONOS存储器，其中所述下部堆叠结构包括下部隧道层、下部存储节点层、下部绝缘层和下部栅电极，它们顺序地堆叠在所述沟道区下。
4.如权利要求2所述的SONOS存储器，其中所述上部存储节点层由氮化物层或PZT层形成，其具有预定的陷阱密度。
5.如权利要求2所述的SONOS存储器，其中所述上部绝缘层由选自SiO2层、Al2O3层、TaO2层和TiO2层构成的组之一形成。
6.如权利要求3所述的SONOS存储器，其中所述下部存储节点层由氮化物层或PZT层形成并具有预定的陷阱密度。
7.如权利要求3所述的SONOS存储器，其中所述下部绝缘层由选自SiO2层、Al2O3层、TaO2层和TiO2层构成的组之一形成。
8.如权利要求3所述的SONOS存储器，其中所述上部和下部存储节点层具有不同的厚度。
9.如权利要求3所述的SONOS存储器，其中所述上部和下部存储节点层具有不同的陷阱密度。
10.如权利要求3所述的SONOS存储器，其中所述上部和下部存储节点层由不同的材料形成。
11.如权利要求3所述的SONOS存储器，其中所述上部和下部隧道层具有不同的厚度。
12.如权利要求2所述的SONOS存储器，其中所述下部堆叠结构包括下部隧道层、下部存储节点层、下部绝缘层和下部栅电极，它们顺序地堆叠在所述沟道区下。
13.一种制造SONOS存储器的方法，包括：
在第一半导体衬底上顺序地形成下部绝缘层、下部存储节点层和下部隧道层的第一步骤；
在所述下部隧道层上形成半导体层的第二步骤；
在所述半导体层的预定区域上形成上部堆叠结构的第三步骤，该上部堆叠结构与该半导体层一起形成上部SONOS存储器；和
形成所述半导体层的源区和漏区以及沟道区的第四步骤。
14.如权利要求13所述的制造SONOS存储器的方法，其中所述第二步骤包括：
在第二半导体衬底内形成氢离子层；
将掺杂有氢离子的所述第二半导体衬底的表面接合到该下部隧道层；和
除去所述第二半导体衬底的接合表面关于所述氢离子层的相对侧上的第二半导体衬底部分。
15、如权利要求13所述的制造SONOS存储器的方法，其中所述第三步骤包括：
在所述半导体层上顺序地形成上部隧道层、上部存储节点层、上部绝缘层和用于栅电极的材料层；
在所述用于栅电极的材料层上形成限定该沟道区的光致抗蚀剂层图形；
使用该光致抗蚀剂层图形作为刻蚀掩膜，按照与其形成顺序相反的顺序，蚀刻堆叠在形成有该沟道区的所述半导体层上的材料层；和
除去所述光致抗蚀剂层图形。
16、如权利要求13所述的制造SONOS存储器的方法，其中所述下部绝缘层由选自由SiO2层、Al2O3层、TaO2层和TiO2层构成的组之一形成。
17、如权利要求15所述的制造SONOS存储器的方法，其中所述上部与下部存储节点层具有不同的厚度。
18、如权利要求15所述的制造SONOS存储器的方法，其中所述上部与下部存储节点层由具有不同陷阱密度的材料层形成。
19、如权利要求15所述的制造SONOS存储器的方法，其中所述上部与下部存储节点层由不同的材料层形成。
20、如权利要求15所述的制造SONOS存储器的方法，其中所述上部绝缘层由选自由SiO2层、Al2O3层、TaO2层和TiO2层构成的组之一形成。
21、如权利要求15所述的制造SONOS存储器的方法，其中所述上部和下部存储节点层由氮化物层或PZT层形成，并具有预定的陷阱密度。
22、一种操作SONOS存储器的方法，该存储器包括：包括源区和漏区及沟道区的半导体层，在所述半导体层上设置的上部堆叠结构，由此与该半导体层一起形成上部SONOS存储器，和在所述半导体层之下设置的下部堆叠结构，由此与该半导体层一起形成下部SONOS存储器，
其中该方法包括：在所述半导体层与所述下部SONOS存储器之间施加第一写入电压，由此向所述下部SONOS存储器写入第一数据。
23、如权利要求22所述的操作SONOS存储器的方法，其中在将第一数据写入下部SONOS存储器之后，在所述半导体层与所述上部SONOS存储器之间施加第二写入电压，由此向所述上部SONOS存储器写入第二数据。
24、一种操作SONOS存储器的方法，该存储器包括：包括源区和漏区以及沟道区的半导体层，在所述半导体层上设置的上部堆叠结构，由此与该半导体层一起形成上部SONOS存储器，在所述半导体层之下设置的下部堆叠结构，由此与该半导体层一起形成下部SONOS存储器，
其中该方法包括：当在所述源区与漏区之间保持电位差时，向所述上部或下部SONOS存储器施加读取电压，由此读出存储于所述上部或下部SONOS存储器中的数据。
25、一种操作SONOS存储器的方法，该存储器包括：包括源区和漏区以及沟道区的半导体层，在所述半导体层上设置的上部堆叠结构，由此与该半导体层一起形成上部SONOS存储器，在所述半导体层之下设置的下部堆叠结构，由此与该半导体层一起形成下部SONOS存储器，
其中该方法包括：在所述半导体层与所述上部SONOS存储器之间施加第一擦除电压，由此擦除写入所述上部SONOS存储器中的数据。
26、如权利要求25所述的操作SONOS存储器的方法，其中在所述半导体层与所述下部SONOS存储器之间施加第二擦除电压，由此擦除写入所述下部SONOS存储器中的数据。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR70643/2003 | 2003-10-10 | ||
| KR1020030070643A KR20050034884A (ko) | 2003-10-10 | 2003-10-10 | 소노스 메모리 장치와 그 제조 및 동작방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1607668A true CN1607668A (zh) | 2005-04-20 |
Family
ID=34587852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2004100952006A Pending CN1607668A (zh) | 2003-10-10 | 2004-10-10 | Sonos存储器及其制造和操作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7202521B2 (zh) |
| JP (1) | JP2005123618A (zh) |
| KR (1) | KR20050034884A (zh) |
| CN (1) | CN1607668A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989872B2 (en) | 2006-09-26 | 2011-08-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory element and nonvolatile semiconductor memory device |
| CN101385087B (zh) * | 2005-12-22 | 2012-01-11 | Nxp股份有限公司 | 具有减小的短沟道效应的sonos存储器器件 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866953B1 (ko) * | 2006-08-02 | 2008-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100823704B1 (ko) * | 2006-10-20 | 2008-04-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조 방법 |
| KR100851551B1 (ko) * | 2007-03-12 | 2008-08-11 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| KR20080113966A (ko) * | 2007-06-26 | 2008-12-31 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
| US7706180B2 (en) * | 2007-09-25 | 2010-04-27 | Cypress Semiconductor Corporation | Method and apparatus for reduction of bit-line disturb and soft-erase in a trapped-charge memory |
| US8045373B2 (en) * | 2007-10-02 | 2011-10-25 | Cypress Semiconductor Corporation | Method and apparatus for programming memory cell array |
| KR100930074B1 (ko) * | 2007-11-20 | 2009-12-08 | 경북대학교 산학협력단 | 비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디ｄｒａｍ 셀 소자 |
| JP5355980B2 (ja) * | 2008-09-29 | 2013-11-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
| JP5356005B2 (ja) * | 2008-12-10 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
| US8653574B2 (en) * | 2012-02-15 | 2014-02-18 | Tsinghua University | Flash memory and method for fabricating the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302044A (ja) * | 1989-05-16 | 1990-12-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5604368A (en) * | 1994-07-15 | 1997-02-18 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective lateral epitaxy |
| JP2870478B2 (ja) * | 1996-04-25 | 1999-03-17 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
| US6054734A (en) * | 1996-07-26 | 2000-04-25 | Sony Corporation | Non-volatile memory cell having dual gate electrodes |
| JP2877103B2 (ja) * | 1996-10-21 | 1999-03-31 | 日本電気株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6365465B1 (en) * | 1999-03-19 | 2002-04-02 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques |
| US6686630B2 (en) * | 2001-02-07 | 2004-02-03 | International Business Machines Corporation | Damascene double-gate MOSFET structure and its fabrication method |
| JP4216483B2 (ja) * | 2001-02-15 | 2009-01-28 | 株式会社東芝 | 半導体メモリ装置 |
| US6538292B2 (en) * | 2001-03-29 | 2003-03-25 | Macronix International Co. Ltd. | Twin bit cell flash memory device |
| US6759282B2 (en) * | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
| KR100395762B1 (ko) * | 2001-07-31 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| TW586189B (en) * | 2003-05-14 | 2004-05-01 | Powerchip Semiconductor Corp | Multi-level memory cell and fabricating method thereof |
| US6921700B2 (en) * | 2003-07-31 | 2005-07-26 | Freescale Semiconductor, Inc. | Method of forming a transistor having multiple channels |
| US6831310B1 (en) * | 2003-11-10 | 2004-12-14 | Freescale Semiconductor, Inc. | Integrated circuit having multiple memory types and method of formation |
-
2003
- 2003-10-10 KR KR1020030070643A patent/KR20050034884A/ko not_active Application Discontinuation
-
2004
- 2004-10-10 CN CNA2004100952006A patent/CN1607668A/zh active Pending
- 2004-10-12 US US10/961,481 patent/US7202521B2/en not_active Expired - Lifetime
- 2004-10-12 JP JP2004297333A patent/JP2005123618A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101385087B (zh) * | 2005-12-22 | 2012-01-11 | Nxp股份有限公司 | 具有减小的短沟道效应的sonos存储器器件 |
| US8525250B2 (en) | 2005-12-22 | 2013-09-03 | Nxp B.V. | SONOS memory device with reduced short-channel effects |
| US7989872B2 (en) | 2006-09-26 | 2011-08-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory element and nonvolatile semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050112815A1 (en) | 2005-05-26 |
| US7202521B2 (en) | 2007-04-10 |
| JP2005123618A (ja) | 2005-05-12 |
| KR20050034884A (ko) | 2005-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1574360B (zh) | 具有纳米晶体层的sonos存储器件 | |
| CN1252729C (zh) | Dram单元装置及其制造方法 | |
| CN1290198C (zh) | 具铅直mos晶体管之dram胞元排列及其制造方法 | |
| CN1189943C (zh) | 由量子点组成的单电子存储器件及其制造方法 | |
| TWI373846B (en) | Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells | |
| CN1252813C (zh) | 包含非易失性半导体存储器的半导体集成电路装置的制造方法 | |
| KR100459895B1 (ko) | 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법 | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| CN1825594A (zh) | 使用碳纳米管沟道的多位非易失性存储器件及其操作方法 | |
| CN1490876A (zh) | 永久性硅/氧化物/氮化物/硅/氮化物/氧化物/硅存储器 | |
| CN103035650A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN1762048A (zh) | 多位非易失性存储器器件及其方法 | |
| CN1607668A (zh) | Sonos存储器及其制造和操作方法 | |
| CN1855511A (zh) | 具有电荷捕获存储单元的半导体存储器及其制造方法 | |
| KR102144171B1 (ko) | 셀 신뢰성 향상을 위한 수직 집적형 삼차원 플래시메모리 및 그 제조 방법 | |
| JP5311740B2 (ja) | 有機メモリデバイス | |
| CN1841683A (zh) | 制造存储器件的方法 | |
| CN1761073A (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| CN1691333A (zh) | 具有介电多层结构的存储器件及其制造方法 | |
| CN1832147A (zh) | 制造快闪存储器的方法 | |
| CN1245764C (zh) | 铁电存储晶体管及其形成方法 | |
| CN1670960A (zh) | 存储器件及其制造方法 | |
| CN1160799C (zh) | 铁电晶体管及其制造方法 | |
| CN1607667A (zh) | 采用多个介电纳米团簇的永久性存储单元及其制造方法 | |
| JPH07226449A (ja) | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |