JP5356005B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP5356005B2
JP5356005B2 JP2008314187A JP2008314187A JP5356005B2 JP 5356005 B2 JP5356005 B2 JP 5356005B2 JP 2008314187 A JP2008314187 A JP 2008314187A JP 2008314187 A JP2008314187 A JP 2008314187A JP 5356005 B2 JP5356005 B2 JP 5356005B2
Authority
JP
Japan
Prior art keywords
film
silicon
channel
trench
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008314187A
Other languages
English (en)
Other versions
JP2010140997A (ja
Inventor
良夫 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008314187A priority Critical patent/JP5356005B2/ja
Priority to US12/575,906 priority patent/US7927953B2/en
Priority to TW098139944A priority patent/TWI413218B/zh
Priority to KR1020090121488A priority patent/KR101117378B1/ko
Publication of JP2010140997A publication Critical patent/JP2010140997A/ja
Priority to US13/044,673 priority patent/US8841183B2/en
Application granted granted Critical
Publication of JP5356005B2 publication Critical patent/JP5356005B2/ja
Priority to US14/461,013 priority patent/US8946021B2/en
Priority to US14/579,524 priority patent/US9219076B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Description

本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特に、絶縁膜上にシリコンからなるチャネル膜を形成した不揮発性半導体記憶装置及びその製造方法に関する。
近年、平面型の不揮発性半導体記憶装置に替わって、複数のＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）型メモリセルを３次元的に積層させた不揮発性半導体記憶装置が開発されている（例えば、特許文献１参照。）。この不揮発性半導体記憶装置を製造する際には、基板上にゲート電極及び層間絶縁膜を交互に形成して積層体を形成し、この積層体に積層方向に延びる貫通ホールを形成し、貫通ホールの内面上に電荷ブロック膜、電荷蓄積膜及びトンネル絶縁膜をこの順に形成し、その後、例えばＣＶＤ法（Chemical Vapor Deposition法：化学気相成長法）によりシリコンを堆積させている。これにより、貫通ホール内に垂直方向に延びるシリコンピラーが埋設され、これがメモリセルのチャネルとなる。
しかしながら、この製造方法では、トンネル絶縁膜上にシリコンを堆積させてシリコンピラーを形成しているため、トンネル絶縁膜とシリコンピラーとの界面に欠陥が高密度に導入され、この欠陥が界面準位や固定電荷を形成してしまう。これにより、メモリセルを構成するセルトランジスタの動作速度が遅くなり、また、長期間の使用によってセルトランジスタのしきい値が変動し、誤動作が発生する。
特開２００８−１７１９１８号公報
本発明の目的は、セルトランジスタの動作速度が速く、しきい値の変動が小さい不揮発性半導体記憶装置及びその製造方法を提供することである。
本発明の一態様によれば、基板上にそれぞれ複数の層間絶縁膜及びゲート電極を交互に積層して積層体を形成する工程と、前記積層体にトレンチを形成する工程と、前記トレンチの内面上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、酸素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸化物層を形成する工程と、を備え、前記熱処理を行うときに、前記トレンチ内に、前記トレンチの外部に通じ、内面に前記チャネル膜が露出した空洞が形成されていることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明の他の一態様によれば、基板上にそれぞれ複数の層間絶縁膜及びゲート電極を交互に積層して積層体を形成する工程と、前記積層体にトレンチを形成する工程と、前記トレンチの内面上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、一酸化窒素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸窒化物層を形成する工程と、を備え、前記熱処理を行うときに、前記トレンチ内に、前記トレンチの外部に通じ、内面に前記チャネル膜が露出した空洞が形成されていることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明のさらに他の一態様によれば、基板と、前記基板上に設けられ、それぞれ複数の層間絶縁膜及びゲート電極が交互に積層され、トレンチが形成された積層体と、前記トレンチの内面上に設けられた電荷蓄積膜と、前記電荷蓄積膜の内面上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜の内面上に設けられ、シリコン結晶からなるチャネル膜と、前記チャネル膜の内面上に設けられた絶縁膜と、を備え、前記トンネル絶縁膜と前記チャネル膜との界面、及び前記チャネル膜と前記絶縁膜との界面に、シリコン酸化物層又はシリコン酸窒化物層が形成されていることを特徴とする不揮発性半導体記憶装置が提供される。
本発明によれば、セルトランジスタの動作速度が速く、しきい値の変動が小さい不揮発性半導体記憶装置及びその製造方法を実現することができる。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１（ａ）及び（ｂ）乃至図６（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程断面図であり、各図の（ｂ）は工程平面図である。
先ず、図１（ａ）及び（ｂ）に示すように、シリコン基板１１上に、例えばＣＶＤ法により、層間絶縁膜となるシリコン酸化膜１２と、ゲート電極となる不純物をドーピングしたシリコン膜１３とを交互に堆積させて、積層体１４を形成する。シリコン酸化膜１２及びシリコン膜１３の厚さは、例えばそれぞれ５０ｎｍ（ナノメートル）とする。なお、図１（ａ）には、シリコン膜１３が２枚のみ図示されているが、本実施形態はこれに限定されず、シリコン膜１３は何枚でもよい。
次に、図２（ａ）及び（ｂ）に示すように、積層体１４上にレジストマスク（図示せず）を形成し、これをマスクとしてＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）を施し、シリコン酸化膜１２及びシリコン膜１３を選択的に除去して、積層体１４にトレンチ１５を形成する。トレンチ１５の形状は溝状であり、その幅は例えば７０ｎｍ程度である。トレンチ１５の側面には、層間絶縁膜であるシリコン酸化膜１２及びゲート電極であるシリコン膜１３が露出する。また、トレンチ１５の底面にはシリコン基板１１が露出する。
次に、図３（ａ）及び（ｂ）に示すように、ＡＬＤ（Atomic Layer Deposition：原子層蒸着)法により、トレンチ１５の内面上に、電荷ブロック膜となる厚さが例えば１０ｎｍのアルミナ膜１６、電荷蓄積膜となる厚さが例えば５ｎｍのシリコン窒化膜１７、トンネル絶縁膜となる厚さが例えば５ｎｍのシリコン酸化膜１８をこの順に堆積させる。
次に、ＣＶＤ法により、シリコン酸化膜１８上に、不純物をドーピングした非晶質シリコン膜を例えば１０ｎｍの厚さに堆積させる。このとき、ＣＶＤの原料ガスには、例えばシラン（ＳｉＨ４）を用いる。また、非晶質シリコン膜はトレンチ１５内を完全には埋め込まずに、トレンチ１５内に空洞が残る。その後、温度が例えば５００℃以上の熱処理を施し、この非晶質シリコン膜を結晶化させ、多結晶シリコン膜１９とする。なお、ＣＶＤの成膜温度を調整すれば、シリコン酸化膜１８上に多結晶シリコンを堆積させることにより、多結晶シリコン膜１９を形成することもできる。
次に、図４（ａ）及び（ｂ）に示すように、積層体１４上にレジストマスク（図示せず）を形成し、これをマスクとしてＲＩＥを施し、多結晶シリコン膜１９を選択的に除去する。これにより、多結晶シリコン膜１９をトレンチ１５が延びる方向に沿って分断し、複数本のＵ字形のチャネルシリコン結晶膜２０とする。このとき、トレンチ１５内におけるアルミナ膜１６、シリコン窒化膜１７、シリコン酸化膜１８及びチャネルシリコン結晶膜２０が設けられていない部分は、空洞２３となる。空洞２３はトレンチ１５の外部に通じ、内面にチャネルシリコン結晶膜２０が露出している。なお、図４（ｂ）においては、チャネルシリコン結晶膜２０が３本のみ図示されているが、本実施形態はこれに限定されず、何本でもよい。
次に、図５（ａ）及び（ｂ）に示すように、酸素ガス（Ｏ２）雰囲気中で熱酸化処理を行う。この熱酸化処理の条件は、温度を例えば７００〜１２００℃とし、時間を例えば１分〜１時間とする。これにより、チャネル膜（チャネルシリコン結晶膜２０）とトンネル絶縁膜（シリコン酸化膜１８）との界面に、厚さが例えば０．２〜２ｎｍ程度のシリコン酸化物層２１ａが形成される。なお、この熱酸化処理により、チャネルシリコン結晶膜２０の露出面にもシリコン酸化物層２１ｂが形成される。シリコン酸化物層２１ｂの厚さは、チャネルシリコン結晶膜２０の厚さと熱処理条件に依存するが、概ね、シリコン酸化物層２１ａの厚さの１．５〜３倍程度となる。
次に、図６（ａ）及び（ｂ）に示すように、全面にシリコン酸化物を堆積又は塗布して、空洞２３内にシリコン酸化物２２を埋め込む。シリコン酸化物２２は素子分離絶縁膜を形成する。次に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）を行い、積層体１４の上面上からシリコン酸化物２２及びシリコン酸化物層２１ｂを除去し、チャネルシリコン結晶膜２０の上面を露出させる。これにより、シリコン基板１１上にメモリアレイ部が形成される。メモリアレイ部においては、Ｕ字形のチャネルシリコン結晶膜２０ごとにＮＡＮＤストリングが構成されており、各ＮＡＮＤストリングにおいては、チャネルシリコン結晶膜２０が延びる方向に沿って複数のＭＯＮＯＳ型メモリセルトランジスタが配列され、直列に接続されている。その後、周知の技術により、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
図６（ａ）及び（ｂ）に示すように、この不揮発性半導体記憶装置においては、シリコン基板１１上に、それぞれ複数の層間絶縁膜（シリコン酸化膜１２）及びゲート電極（シリコン膜１３）が交互に積層された積層体１４が設けられており、積層体１４にはトレンチ１５が形成されている。また、トレンチ１５の内面上には、電荷ブロック膜（アルミナ膜１６）、電荷蓄積膜（シリコン窒化膜１７）、トンネル絶縁膜（シリコン酸化膜１８）がこの順に設けられており、トンネル絶縁膜（シリコン酸化膜１８）上にはシリコン結晶からなるチャネルシリコン結晶膜２０が設けられている。そして、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜２０）との界面には、シリコン酸化物層２１ａが形成されている。
次に、本実施形態の作用効果について説明する。
本実施形態においては、３次元積層型の不揮発性半導体記憶装置を効率よく製造するために、層間絶縁膜（シリコン酸化膜１２）とゲート電極（シリコン膜１３）を交互に堆積させて積層体１４を形成した後、トレンチ１５を形成し、トレンチ１５の内面上に電荷ブロック膜（アルミナ膜１６）、電荷蓄積膜（シリコン窒化膜１７）、トンネル絶縁膜（シリコン酸化膜１８）を成膜し、その上にチャネル膜（チャネルシリコン結晶膜２０）を形成している。すなわち、図３（ａ）及び（ｂ）に示す工程において、シリコン酸化膜１８上に、ＣＶＤ法により非晶質シリコン膜を堆積させている。このとき、シリコン酸化膜１８と非晶質シリコン膜との界面には、ＣＶＤの原料ガス（例えばシラン）に起因する水酸基が残留したり、未結合手が発生したりして、欠陥が発生する。この欠陥は、非晶質シリコン膜が結晶化され、加工されてチャネルシリコン結晶膜２０となったときに、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面に残留し、界面準位や固定電荷を発生させる。
そこで、本実施形態においては、図５（ａ）及び（ｂ）に示す工程において、酸素ガス雰囲気中で熱処理を行っている。結晶状態のシリコンからなるチャネルシリコン結晶膜２０を酸素ガス雰囲気に晒した状態で熱処理を行うと、チャネルシリコン結晶膜２０の露出面にシリコン酸化物層２１ｂが生成されると共に、その反対面、すなわち、シリコン酸化膜１８との界面にもシリコン酸化物層２１ａが形成される。これは、酸素ガスはシリコン膜内では解離しにくく、拡散してシリコン膜の反対側の面に到達し、そこで解離して酸化反応が起こるためと考えられる。そして、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面にシリコン酸化物層２１ａが形成されることにより、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面に発生していた欠陥がシリコン酸化物層２１ａ内に取り込まれ、界面準位及び固定電荷が大幅に低減する。一例では、界面準位及び固定電荷の密度は、シリコン酸化物層２１ａを形成しない場合には１×１０１２ｃｍ−２以上であるが、シリコン酸化物層２１ａを形成すると１×１０１１ｃｍ−２以下まで減少する。
このように、本実施形態によれば、トンネル絶縁膜であるシリコン酸化膜１８とチャネル膜であるチャネルシリコン結晶膜２０との界面の状態が大幅に改善されるため、セルトランジスタの動作速度が向上する。また、長期間使用してもセルトランジスタのしきい値が変動しにくくなり、メモリの信頼性が向上する。
また、本実施形態においては、図５（ａ）及び（ｂ）に示す熱処理を行うときに、トレンチ１５内に、トレンチ１５の外部に通じ、内面にチャネルシリコン結晶膜２０が露出した空洞２３が形成されている。このため、雰囲気中の酸素ガスが空洞２３を介してチャネルシリコン結晶膜２０の全体に効率的に供給され、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面全体にシリコン酸化物層２１ａが形成される。
なお、上述の例では、非晶質シリコン膜を結晶化させて多結晶シリコン膜１９とし、分割加工してチャネルシリコン結晶膜２０とした後、酸素ガス雰囲気中で熱処理を行いシリコン酸化物層２１ａを形成しているが、本実施形態はこれには限定されず、酸素ガス雰囲気中での熱処理の前に、シリコン膜が結晶化されていればよい。例えば、非晶質シリコン膜を分割加工した後、結晶化させ、その後、酸素ガス雰囲気中の熱処理を行ってもよく、非晶質シリコン膜を結晶化させ、酸素ガス雰囲気中で熱処理した後、分割加工してもよい。但し、分割加工の後に酸素ガス雰囲気中の熱処理を行った方が、酸素ガスの供給効率が高いため、シリコン酸化物層２１ａが形成されやすく、また、分割加工時のダメージを回復させることができるため、望ましい。
次に、本発明の第２の実施形態について説明する。
図７（ａ）及び（ｂ）乃至図８（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、各図の（ｂ）は、（ａ）に示す領域Ｒの一部拡大図である。
先ず、前述の第１の実施形態と同様な方法により、図４（ａ）及び（ｂ）に示す構造体を作製する。次に、図７（ａ）に示すように、一酸化窒素ガス（ＮＯ）雰囲気中で熱酸窒化処理を行う。この熱酸窒化処理の条件は、温度を例えば７００〜１２００℃とし、時間を例えば１分〜１時間とする。なお、一酸化窒素ガス雰囲気とは、一酸化窒素ガスのみを含む雰囲気には限定されず、一酸化窒素ガスを含む雰囲気であればよい。
この熱酸窒化処理により、チャネルシリコン結晶膜２０とシリコン酸化膜１８との界面に、厚さが例えば０．２〜２ｎｍ程度のシリコン酸窒化物層２４ａが形成される。なお、このとき、チャネルシリコン結晶膜２０の露出面にもシリコン酸窒化物層２４ｂが形成される。このシリコン酸窒化物層２４ｂの厚さは、チャネルシリコン結晶膜２０の厚さと熱処理条件に依存するが、概ね、シリコン酸窒化物層２４ａの厚さの１．５〜３倍程度となる。チャネルシリコン結晶膜２０の露出面だけでなくシリコン酸化膜１８との界面にもシリコン酸窒化物層が形成される理由は、一酸化窒素ガスはシリコン膜内では解離しにくく、露出面からシリコン膜内に拡散してシリコン膜の反対面に到達し、そこで解離して酸化反応と窒化反応が起こるためであると考えられる。
また、このとき、図７（ｂ）に示すように、シリコン酸窒化物層２４ａ及び２４ｂにおいては、層厚方向で組成が傾斜する。すなわち、シリコン酸窒化物層２４ａ及び２４ｂのそれぞれにおいて、チャネルシリコン結晶膜２０側には窒素濃度が相対的に高い窒素リッチ層２４Ｎが形成され、チャネルシリコン結晶膜２０から遠い側には酸素濃度が相対的に高い酸素リッチ層２４Ｏが形成される。これは、熱酸窒化処理によりシリコン膜の表面にシリコン酸窒化物層を形成する過程で、シリコン酸窒化物層中の窒素原子はシリコン膜とシリコン酸窒化物層との界面に偏析しやすいためであると考えられる。
次に、図８（ａ）及び（ｂ）に示すように、前述の第１の実施形態と同様に、空洞２３内に素子分離絶縁膜としてシリコン酸化物２２を埋め込む。次に、ＣＭＰを行って積層体１４の上面上からシリコン酸化物２２及びシリコン酸窒化物層２４ｂを除去し、チャネルシリコン結晶膜２０の上面を露出させる。この結果、シリコン基板１１上にメモリアレイ部が形成される。その後、４００℃〜１０００℃程度の温度で熱アニール処理を行って、シリコン酸化物２２を緻密化する。これにより、シリコン酸化物２２のリーク電流を低減し、メモリ誤動作の発生頻度を低減できる。その後、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
本実施形態に係る不揮発性半導体記憶装置においては、前述の第１の実施形態と比較して、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜２０）との界面には、シリコン酸化物層２１ａ（図６参照）の代わりに、シリコン酸窒化物層２４ａが形成されている。
次に、本実施形態の作用効果について説明する。
本実施形態においては、図７（ａ）及び（ｂ）に示す工程において、一酸化窒素ガス雰囲気中で熱酸窒化処理を行っている。これにより、チャネルシリコン結晶膜２０とシリコン酸化膜１８との界面に、シリコン酸窒化物層２４ａが形成される。そして、シリコン酸窒化物層２４ａは、チャネルシリコン結晶膜２０側に形成された窒素リッチ層２４Ｎと、シリコン酸化膜１８側に形成された酸素リッチ層２４Ｏとの積層膜となる。
この結果、シリコン酸化膜１８とチャネルシリコン結晶膜２０との界面に発生した欠陥が、窒素リッチ層２４Ｎ内に取り込まれ、界面準位及び固定電荷が大幅に低減する。一例では、界面準位及び固定電荷の密度は、シリコン酸窒化物層２４ａを形成しない場合には１×１０１２ｃｍ−２以上であるが、シリコン酸窒化物層２４ａを形成すると１×１０１１ｃｍ−２以下まで減少する。これにより、セルトランジスタの動作速度が向上する。また、窒素リッチ層２４Ｎがチャネルシリコン結晶膜２０に接して設けられているため、メモリセルに対してデータの書込／消去を繰り返し行っても、界面準位の増大のような界面状態の劣化が抑制されて、セルトランジスタの信頼性が飛躍的に向上する。
また、本実施形態によれば、シリコン酸化物２２を緻密化するための熱アニール処理の際に、チャネルシリコン結晶膜２０の表面がシリコン酸窒化物層２４ａ及び２４ｂによって覆われているため、チャネルシリコン結晶膜２０が酸化されて体積が減少することを抑制できる。これにより、セルトランジスタの誤動作の発生頻度を大幅に低減することができ、装置の信頼性が向上する。更に、チャネルシリコン結晶膜２０の両界面に窒素リッチ層２４Ｎが設けられているため、熱アニール時にチャネルシリコン結晶膜２０が凝集して変形することを防止できる。
なお、本実施形態においては、図７（ａ）及び（ｂ）に示す工程において、一酸化窒素ガス雰囲気の代わりに亜酸化窒素ガス雰囲気中で熱処理を行っても、同様な効果を得ることができる。この場合には、チャネルシリコン結晶膜２０の露出面に形成されるシリコン酸窒化物層２４ｂの膜厚が厚くなる傾向があるため、チャネルシリコン結晶膜２０の仕上がり膜厚を薄くしたい場合に好適である。
次に、本発明の第３の実施形態について説明する。
図９（ａ）及び（ｂ）乃至図１４（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程断面図であり、各図の（ｂ）は工程平面図である。
本実施形態は、前述の第１の実施形態と比較して、トレンチの形状が溝形ではなく円柱形であること、及び、チャネルシリコン結晶層をシリコン基板に到達させることが異なっている。
先ず、図９（ａ）及び（ｂ）に示すように、前述の第１の実施形態と同様な方法により、シリコン基板１１上に積層体１４を形成する。
次に、図１０（ａ）及び（ｂ）に示すように、レジストマスク（図示せず）を用いてＲＩＥを行い、積層体１４に複数本のトレンチ２５を形成する。トレンチ２５の形状は積層体１４の積層方向に延びる円柱形とし、その内径は例えば７０ｎｍとする。また、積層体１４の積層方向から見て、トレンチ２５は例えばマトリクス状に配列させる。更に、各トレンチ２５の底面にはシリコン基板１１を露出させる。なお、図示の便宜上、各図には１本のトレンチ２５のみを示しているが、実際には多数のトレンチ２５を形成する。
次に、図１１（ａ）及び（ｂ）に示すように、ＡＬＤ法により、トレンチ２５の内面上に、アルミナ膜１６、シリコン窒化膜１７、シリコン酸化膜１８をこの順に堆積させる。これらの膜の厚さは、例えば、それぞれ１０ｎｍ、５ｎｍ、５ｎｍとする。装置の完成後、これらの膜は、それぞれ、電荷ブロック膜、電荷蓄積膜、トンネル絶縁膜として機能する。
次に、図１２（ａ）及び（ｂ）に示すように、積層体１４上にレジストマスク（図示せず）を形成し、これをマスクとしてＲＩＥを行うことにより、トレンチ２５の底面上からシリコン酸化膜１８、シリコン窒化膜１７、アルミナ膜１６を選択的に除去し、シリコン基板１１を露出させる。このとき、シリコン基板１１の上面が少し掘り込まれる。
次に、ＣＶＤ法により、トレンチ２５の内面上に、不純物をドーピングした非晶質シリコン膜を例えば１０ｎｍの厚さに堆積させる。その後、温度が例えば５００℃以上の熱処理を施して、この非晶質シリコン膜を結晶化させ、チャネルシリコン結晶膜３０とする。チャネルシリコン結晶膜３０の下端部はシリコン基板１１に接触する。また、チャネルシリコン結晶膜３０の形状は、底部が閉じた円筒形となり、その内部は空洞３３となる。すなわち、空洞３３はトレンチ２５の外部に通じ、内面にチャネルシリコン結晶膜３０が露出する。なお、ＣＶＤの成膜温度を調整すれば、トレンチ２５の内面上に多結晶シリコンを堆積させることにより、チャネルシリコン結晶膜３０を形成することもできる。
次に、図１３（ａ）及び（ｂ）に示すように、酸素ガス（Ｏ２）雰囲気中で熱酸化処理を行う。この熱酸化処理の条件は、温度を例えば７００〜１２００℃とし、時間を例えば１分〜１時間とする。これにより、チャネルシリコン結晶膜３０とシリコン酸化膜１８等との界面に、シリコン酸化物層３１ａが形成される。シリコン酸化物層３１ａの厚さは、例えば０．２〜２ｎｍ程度となる。なお、この熱酸化処理により、チャネルシリコン結晶膜３０の露出面にもシリコン酸化物層３１ｂが形成される。このシリコン酸化物層３１ｂの厚さは、チャネルシリコン結晶膜３０の厚さと熱処理条件に依存するが、概ね、シリコン酸化物層３１ａの厚さの１〜２倍程度となる。一方、チャネルシリコン結晶膜３０とシリコン基板１１との界面には、シリコン酸化物層はほとんど形成されない。
次に、図１４（ａ）及び（ｂ）に示すように、前述の第１の実施形態と同様な方法により、空洞３３内にシリコン酸化物２２を埋め込む。そして、ＣＭＰを行って積層体１４の上面上からシリコン酸化物層３０ｂを除去し、チャネルシリコン結晶膜３０の上面を露出させる。これにより、シリコン基板１１上にメモリアレイ部が形成される。その後、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
図１４（ａ）及び（ｂ）に示すように、本実施形態において製造される不揮発性半導体記憶装置においては、シリコン基板１１上に、それぞれ複数の層間絶縁膜（シリコン酸化膜１２）及びゲート電極（シリコン膜１３）が交互に積層された積層体１４が設けられており、積層体１４には円柱形のトレンチ２５が形成されている。トレンチ２５の側面上には、電荷ブロック膜（アルミナ膜１６）、電荷蓄積膜（シリコン窒化膜１７）、トンネル絶縁膜（シリコン酸化膜１８）がこの順に設けられており、トレンチ２５の内部には、底部が閉じた円筒形のチャネルシリコン結晶膜３０が設けられており、シリコン基板１１に接続されている。チャネルシリコン結晶膜３０の内部は上部が開いた空洞３３となっており、その内部にはシリコン酸化物２２が埋め込まれている。そして、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜３０）との界面にはシリコン酸化物層３１ａが形成されており、素子分離絶縁膜（シリコン酸化物２２）とチャネル膜（チャネルシリコン結晶膜３０）との界面にはシリコン酸化物層３１ｂが形成されている。
次に、本実施形態の作用効果について説明する。
本実施形態によれば、メモリセルトランジスタのチャネルがシリコン基板１１に接続された３次元積層型の不揮発性半導体記憶装置を製造することができる。
また、本実施形態においては、前述の第１の実施形態と比較して、熱酸化処理条件が同じであれば、シリコン酸化物層３１ａの厚さに対するシリコン酸化物層３１ｂの厚さの比を小さくすることができる。例えば、前述の第１の実施形態においては、この比は１．５〜３であるが、本実施形態においては、１〜２とすることができる。これは、チャネルシリコン結晶膜３０の形状が円筒形であり、シリコン酸化膜１８と接する外側面は凸型の曲面であり、熱酸化処理時に露出面である内側面は凹型の曲面であるため、酸化反応の進行に伴って発生する応力が、外側面よりも内側面の方が大きいためであると考えられる。これにより、シリコン酸化物層３１ｂが厚くなることを抑制し、熱酸化処理後のチャネルシリコン結晶膜３０の厚さを確保して、所望のチャネル電流を得ることが可能となる。また、所望の厚さのシリコン酸化物層３１ａを形成するための熱酸化処理温度を低くできるため、元素の熱拡散を抑制することができる。この結果、メモリアレイ部の構造を高精度化することができ、メモリ誤動作が少ない不揮発性半導体記憶装置を製造することができる。
本実施形態における上記以外の作用効果は、前述の第１の実施形態と同様である。すなわち、本実施形態においても、トンネル絶縁膜（シリコン酸化膜１８）とチャネル膜（チャネルシリコン結晶膜３０）との界面にシリコン酸化物層３１ａを形成することにより、この界面の界面準位及び固定電荷を低減し、セルトランジスタが高速でしきい値変動が少ない不揮発性半導体記憶装置を製造することができる。本実施形態においても、前述の第１の実施形態と同様に、酸素ガス雰囲気中の熱処理により、界面準位及び固定電荷の密度を、例えば１×１０１２ｃｍ−２以上から１×１０１１ｃｍ−２以下まで低減することができる。
なお、本実施形態においては、前述の第１の実施形態と同様に、酸素ガス雰囲気中で熱処理を行ってチャネルシリコン結晶膜３０の表面を酸化する例を示したが、前述の第２の実施形態と同様に、一酸化窒素ガス雰囲気中で熱処理を行ってチャネルシリコン結晶膜３０の表面を酸窒化してもよい。これにより、前述の第２の実施形態と同様な作用効果を得ることができる。
次に、本発明の第４の実施形態について説明する。
図１５（ａ）及び（ｂ）並びに図１６（ａ）及び（ｂ）は、本実施形態に係る不揮発性半導体記憶装置の製造方法を例示する図であり、各図の（ａ）は工程断面図であり、各図の（ｂ）は工程平面図であり、
図１７は、本実施形態に係る不揮発性半導体記憶装置を例示する斜視図である。
なお、図１７においては、図示の便宜上、シリコン基板１１及びシリコン酸化膜１２は図示を省略している。
本実施形態は、前述の第３の実施形態と比較して、円筒形のチャネルシリコン結晶膜３０の内部に、シリコン酸化物２２（図１４参照）ではなく多結晶シリコンを埋め込む点が異なっている。
先ず、前述の第３の実施形態と同様な方法により、図１３（ａ）及び（ｂ）に示す構造体を作製する。そして、図１５（ａ）及び（ｂ）に示すように、希フッ酸溶液を用いてウェットエッチングを行い、チャネルシリコン結晶膜３０の露出面に形成されたシリコン酸化物層３１ｂを除去する。なお、一酸化窒素ガスを含む雰囲気中で熱酸窒化処理を行い、チャネルシリコン結晶膜３０の露出面にシリコン酸窒化物層を形成した場合は、リン酸溶液を用いたウェットエッチングにより、このシリコン酸窒化物層を除去する。これにより、空洞３３の内面において、チャネルシリコン結晶膜３０が露出する。
次に、図１６（ａ）及び（ｂ）に示すように、全面に不純物をドーピングした非晶質シリコンを堆積させて、空洞３３の内部に埋め込む。その後、ＣＭＰを行い、積層体１４上に堆積された非晶質シリコンを除去し、チャネルシリコン結晶膜３０の上面を露出させる。次に、例えば５００℃以上の温度で熱アニールを施し、非晶質シリコンを結晶化させ、多結晶シリコン３２とする。その後、選択ゲートトランジスタ、配線層及び周辺素子（いずれも図示せず）等を形成し、３次元積層構造の不揮発性半導体製造装置を製造する。
図１６（ａ）及び（ｂ）並びに図１７に示すように、本実施形態に係る不揮発性半導体記憶装置においては、トレンチ２５の側面上に形成された円筒形のチャネルシリコン結晶膜３０と、その内部に埋め込まれた多結晶シリコン３２とにより、シリコン基板１１に接続され、垂直方向に延びるシリコンピラーが構成される。そして、このシリコンピラーがセルトランジスタのチャネルとして機能する。
次に、本実施形態の作用効果について説明する。
本実施形態においては、前述の第３の実施形態と比較して、チャネルとなるシリコンピラーの断面積が大きくなるため、大きなセル電流を流すことができる。この結果、セルトランジスタの動作速度が大きく向上する。本実施形態における上記以外の作用効果は、前述の第３の実施形態と同様である。
次に、第４の実施形態の比較例について説明する。
図１８は、本比較例に係る不揮発性半導体記憶装置を例示する断面図である。
図１８に示すように、本比較例においても、前述の第４の実施形態と同様に、積層体１４にトレンチ２５を形成し、トレンチ２５の内面上に、アルミナ膜１６、シリコン窒化膜１７及びシリコン酸化膜１８をこの順に成膜する。次に、シリコン酸化膜１８上にＣＶＤにより非晶質シリコン膜を形成し、結晶化させて、円柱状のチャネルシリコン結晶膜４０とする。但し、本比較例においては、非晶質シリコン膜の形成後、酸素ガス雰囲気中又は一酸化窒素ガス雰囲気中における熱処理は行わず、従って、シリコン酸化膜１８とチャネルシリコン結晶膜４０との界面に、シリコン酸化物層又はシリコン酸窒化物層が形成されない。
本比較例においては、シリコン酸化膜１８上に非晶質シリコン膜を堆積させたときに導入された欠陥が最後まで残り、シリコン酸化膜１８とチャネルシリコン結晶膜４０との界面に界面準位及び固定電荷が発生する。この結果、セルトランジスタの動作速度が遅くなり、また、長期間の使用によるしきい値変動が顕著となって、メモリセルに誤動作が生じる。これに対して、前述の第１乃至第４の実施形態によれば、酸素ガス雰囲気中又は一酸化窒素ガス雰囲気中において熱処理を行い、トンネル絶縁膜を構成するシリコン酸化膜とチャネル膜を構成するチャネルシリコン結晶膜との界面にシリコン酸化物層又はシリコン酸窒化物層を形成しているため、この界面における界面準位及び固定電荷を減らすことができる。
以上、実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
（ａ）は本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第１の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）は（ａ）に示す領域Ｒの一部拡大図である。 （ａ）は第２の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）は（ａ）に示す領域Ｒの一部拡大図である。 （ａ）は本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第３の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は本発明の第４の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 （ａ）は第４の実施形態に係る不揮発性半導体記憶装置の製造方法を例示する工程断面図であり、（ｂ）はその工程平面図である。 第４の実施形態に係る不揮発性半導体記憶装置を例示する斜視図である。 第４の実施形態の比較例に係る不揮発性半導体記憶装置を例示する断面図である。
符号の説明
１１ シリコン基板、１２ シリコン酸化膜、１３ シリコン膜、１４ 積層体、１５ トレンチ、１６ アルミナ膜、１７ シリコン窒化膜、１８ シリコン酸化膜、１９ 多結晶シリコン膜、２０ チャネルシリコン結晶膜、２１ａ、２１ｂ シリコン酸化物層、２２ シリコン酸化物、２３ 空洞、２４ａ、２４ｂ シリコン酸窒化物層、２４Ｎ 窒素リッチ層、２４Ｏ 酸素リッチ層、２５ トレンチ、３０ チャネルシリコン結晶膜、３１ａ、３１ｂ シリコン酸化物層、３２ 多結晶シリコン、３３ 空洞、４０ チャネルシリコン結晶膜、Ｒ 領域

Claims (4)

  1. 基板上にそれぞれ複数の層間絶縁膜及びゲート電極を交互に積層して積層体を形成する工程と、
    前記積層体にトレンチを形成する工程と、
    前記トレンチの内面上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、
    酸素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸化物層を形成する工程と、
    を備え、
    前記熱処理を行うときに、前記トレンチ内に、前記トレンチの外部に通じ、内面に前記チャネル膜が露出した空洞が形成されていることを特徴とする不揮発性半導体記憶装置の製造方法。
  2. 基板上にそれぞれ複数の層間絶縁膜及びゲート電極を交互に積層して積層体を形成する工程と、
    前記積層体にトレンチを形成する工程と、
    前記トレンチの内面上に、電荷蓄積膜、トンネル絶縁膜及びシリコン結晶からなるチャネル膜をこの順に形成する工程と、
    一酸化窒素ガス雰囲気中で熱処理を行い、前記トンネル絶縁膜と前記チャネル膜との界面にシリコン酸窒化物層を形成する工程と、
    を備え、
    前記熱処理を行うときに、前記トレンチ内に、前記トレンチの外部に通じ、内面に前記チャネル膜が露出した空洞が形成されていることを特徴とする不揮発性半導体記憶装置の製造方法。
  3. 前記熱処理の後、前記空洞の内面において前記チャネル膜を露出させる工程と、
    前記空洞内にシリコンを埋め込む工程と、
    をさらに備えたことを特徴とする請求項１または２に記載の不揮発性半導体記憶装置の製造方法。
  4. 基板と、
    前記基板上に設けられ、それぞれ複数の層間絶縁膜及びゲート電極が交互に積層され、トレンチが形成された積層体と、
    前記トレンチの内面上に設けられた電荷蓄積膜と、
    前記電荷蓄積膜の内面上に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜の内面上に設けられ、シリコン結晶からなるチャネル膜と、
    前記チャネル膜の内面上に設けられた絶縁膜と、
    を備え、
    前記トンネル絶縁膜と前記チャネル膜との界面、及び前記チャネル膜と前記絶縁膜との界面に、シリコン酸化物層又はシリコン酸窒化物層が形成されていることを特徴とする不揮発性半導体記憶装置。
JP2008314187A 2008-12-10 2008-12-10 不揮発性半導体記憶装置及びその製造方法 Active JP5356005B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008314187A JP5356005B2 (ja) 2008-12-10 2008-12-10 不揮発性半導体記憶装置及びその製造方法
US12/575,906 US7927953B2 (en) 2008-12-10 2009-10-08 Nonvolatile semiconductor memory device and method for manufacturing the same
TW098139944A TWI413218B (zh) 2008-12-10 2009-11-24 非揮發性半導體記憶體裝置及其製造方法
KR1020090121488A KR101117378B1 (ko) 2008-12-10 2009-12-09 비휘발성 반도체 메모리 장치 및 그 제조 방법
US13/044,673 US8841183B2 (en) 2008-12-10 2011-03-10 Nonvolatile semiconductor memory device and method for manufacturing the same
US14/461,013 US8946021B2 (en) 2008-12-10 2014-08-15 Nonvolatile semiconductor memory device and method for manufacturing the same
US14/579,524 US9219076B2 (en) 2008-12-10 2014-12-22 Nonvolatile semiconductor memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314187A JP5356005B2 (ja) 2008-12-10 2008-12-10 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010140997A JP2010140997A (ja) 2010-06-24
JP5356005B2 true JP5356005B2 (ja) 2013-12-04

Family

ID=42230108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314187A Active JP5356005B2 (ja) 2008-12-10 2008-12-10 不揮発性半導体記憶装置及びその製造方法

Country Status (4)

Country Link
US (4) US7927953B2 (ja)
JP (1) JP5356005B2 (ja)
KR (1) KR101117378B1 (ja)
TW (1) TWI413218B (ja)

Families Citing this family (310)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US9102522B2 (en) 2009-04-24 2015-08-11 Cypress Semiconductor Corporation Method of ONO integration into logic CMOS flow
US8071453B1 (en) 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow
JP5380190B2 (ja) * 2009-07-21 2014-01-08 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP2011049215A (ja) * 2009-08-25 2011-03-10 Toshiba Corp 半導体装置の製造方法
KR101176900B1 (ko) * 2010-09-06 2012-08-30 주식회사 유진테크 반도체 소자의 제조 방법
JP2012069709A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
US8378412B2 (en) * 2010-10-13 2013-02-19 Micron Technology, Inc. Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
KR101800438B1 (ko) * 2010-11-05 2017-11-23 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101175885B1 (ko) * 2011-02-17 2012-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 제조 방법
KR101933665B1 (ko) * 2011-05-19 2018-12-31 삼성전자주식회사 3차원 반도체 메모리 장치의 제조 방법
KR101826221B1 (ko) * 2011-05-24 2018-02-06 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US8742481B2 (en) * 2011-08-16 2014-06-03 Micron Technology, Inc. Apparatuses and methods comprising a channel region having different minority carrier lifetimes
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
CN108899273B (zh) * 2012-03-29 2024-02-09 经度快闪存储解决方案有限责任公司 将ono集成到逻辑cmos流程中的方法
KR102085388B1 (ko) * 2012-03-31 2020-03-05 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
KR102015578B1 (ko) 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9287287B2 (en) * 2013-12-18 2016-03-15 Macronix International Co., Ltd. Semiconductor device including multi-layer structure
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
CN106663682B (zh) 2014-06-23 2019-09-03 三星电子株式会社 制造半导体装置的方法
KR102234273B1 (ko) 2014-07-02 2021-04-02 삼성전자주식회사 반도체 메모리 장치
CN106463421A (zh) * 2014-07-08 2017-02-22 英特尔公司 穿体过孔衬垫沉积
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR20160060850A (ko) * 2014-11-20 2016-05-31 삼성전자주식회사 메모리 장치 및 그 형성방법
KR102263121B1 (ko) * 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9443866B1 (en) * 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
CN104900488B (zh) * 2015-04-29 2017-12-19 湖南文理学院 一种能稳定多孔硅膜物理微结构的方法
JP6434862B2 (ja) * 2015-06-10 2018-12-05 東芝メモリ株式会社 半導体装置の製造方法
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
KR20170006978A (ko) * 2015-07-10 2017-01-18 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN105226027B (zh) * 2015-09-06 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9892929B2 (en) * 2016-02-29 2018-02-13 Toshiba Memory Corporation Semiconductor manufacturing method and semiconductor device
US9917099B2 (en) 2016-03-09 2018-03-13 Toshiba Memory Corporation Semiconductor device having vertical channel between stacked electrode layers and insulating layers
US9825054B2 (en) 2016-03-16 2017-11-21 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
KR102552461B1 (ko) * 2016-11-01 2023-07-06 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
US10580789B2 (en) * 2017-07-10 2020-03-03 Macronix International Co., Ltd. Semiconductor device having etching control layer in substrate and method of fabricating the same
CN109256389B (zh) * 2017-07-13 2021-06-11 旺宏电子股份有限公司 半导体元件及其制造方法
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
CN110021559B (zh) * 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
JP7048433B2 (ja) 2018-06-22 2022-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10700086B2 (en) 2018-06-28 2020-06-30 Sandisk Technologies Llc Three-dimensional flat NAND memory device having high mobility channels and methods of making the same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
CN109887927B (zh) * 2019-03-20 2021-03-30 长江存储科技有限责任公司 三维存储器及其制造方法
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210015078A (ko) 2019-07-31 2021-02-10 삼성전자주식회사 반도체 장치 및 이의 동작 방법
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210154837A (ko) * 2019-08-29 2021-12-21 양쯔 메모리 테크놀로지스 씨오., 엘티디. 신규한 3d nand 메모리 디바이스 및 그 형성 방법
KR20210027771A (ko) 2019-09-03 2021-03-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR20210028521A (ko) 2019-09-04 2021-03-12 삼성전자주식회사 수직형 비휘발성 메모리 장치 및 수직형 비휘발성 메모리 장치의 프로그램 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210029871A (ko) 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US11791167B2 (en) 2020-03-31 2023-10-17 Tokyo Electron Limited Cyclic self-limiting etch process
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US11706918B2 (en) 2020-07-01 2023-07-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11889683B2 (en) 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334062A (ja) * 1991-05-09 1992-11-20 Casio Comput Co Ltd 薄膜メモリトランジスタ
JP2000049159A (ja) 1998-05-29 2000-02-18 Toshiba Corp 半導体装置およびその製造方法
US7566929B2 (en) * 2002-07-05 2009-07-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices having floating gate electrodes with nitrogen-doped layers on portions thereof
US20040129986A1 (en) * 2002-11-28 2004-07-08 Renesas Technology Corp. Nonvolatile semiconductor memory device and manufacturing method thereof
JP3699956B2 (ja) * 2002-11-29 2005-09-28 株式会社東芝 半導体装置の製造方法
JP2004363443A (ja) * 2003-06-06 2004-12-24 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR20050034884A (ko) * 2003-10-10 2005-04-15 삼성전자주식회사 소노스 메모리 장치와 그 제조 및 동작방법
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
JP2005294791A (ja) * 2004-03-09 2005-10-20 Nec Corp 不揮発性メモリ及び不揮発性メモリの製造方法
JP2006229195A (ja) * 2005-01-24 2006-08-31 Renesas Technology Corp 半導体不揮発性記憶装置及びその製造方法
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP2007266119A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4921837B2 (ja) * 2006-04-14 2012-04-25 株式会社東芝 半導体装置の製造方法
JP2007317874A (ja) * 2006-05-25 2007-12-06 Toshiba Corp 不揮発性半導体記憶装置
US8114735B2 (en) * 2006-09-20 2012-02-14 Samsung Electronics Co., Ltd. Method of manufacturing a non-volatile memory device
JP4772656B2 (ja) 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP4791949B2 (ja) * 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
JP5016928B2 (ja) * 2007-01-10 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2008192708A (ja) * 2007-02-01 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置
JP2008192804A (ja) * 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその製造方法
US8053826B2 (en) * 2007-09-10 2011-11-08 Renesas Electronics Corporation Non-volatile semiconductor memory device and method of manufacturing the same
JP2009076566A (ja) * 2007-09-19 2009-04-09 Nec Electronics Corp 不揮発性半導体記憶装置
JP2009081203A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP5230274B2 (ja) 2008-06-02 2013-07-10 株式会社東芝 不揮発性半導体記憶装置
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US8841183B2 (en) 2014-09-23
TW201023304A (en) 2010-06-16
US7927953B2 (en) 2011-04-19
US20100140684A1 (en) 2010-06-10
US8946021B2 (en) 2015-02-03
US20140357032A1 (en) 2014-12-04
TWI413218B (zh) 2013-10-21
US20150137212A1 (en) 2015-05-21
KR20100067055A (ko) 2010-06-18
KR101117378B1 (ko) 2012-03-08
JP2010140997A (ja) 2010-06-24
US20110156131A1 (en) 2011-06-30
US9219076B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
JP5356005B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP4729060B2 (ja) 半導体記憶装置の製造方法
JP4331189B2 (ja) 不揮発性半導体メモリ
JP4675996B2 (ja) 不揮発性半導体記憶装置
JP5416936B2 (ja) 半導体装置およびその製造方法
JP4834750B2 (ja) 半導体記憶装置
JP5443873B2 (ja) 半導体装置及びその製造方法
JP4921837B2 (ja) 半導体装置の製造方法
JP3699956B2 (ja) 半導体装置の製造方法
US20100006923A1 (en) Semiconductor device and method for manufacturing the same
JP2007059872A (ja) 不揮発性半導体メモリ装置と半導体装置、及び不揮発性半導体メモリ装置の製造方法
JP2013214552A (ja) 半導体装置とその製造方法
US11785774B2 (en) Semiconductor device and method of manufacturing the same
US9892930B1 (en) Semiconductor memory device and method for manufacturing same
JP2011199194A (ja) 半導体装置の製造方法
JP2010177323A (ja) 不揮発性半導体記憶装置およびその製造方法
JP4907999B2 (ja) 半導体装置の製造方法
US20090256192A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
JP4936790B2 (ja) 半導体装置
JP2020141092A (ja) 半導体装置
JP5355063B2 (ja) 半導体装置及びその製造方法
JP2021048173A (ja) 半導体装置およびその製造方法
US11631694B2 (en) Manufacturing method of semiconductor device
JPH06296029A (ja) 半導体不揮発性記憶素子とその製造方法
JP2022144075A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

R151 Written notification of patent or utility model registration

Ref document number: 5356005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350