CN106463421A - 穿体过孔衬垫沉积 - Google Patents

穿体过孔衬垫沉积 Download PDF

Info

Publication number
CN106463421A
CN106463421A CN201480079660.1A CN201480079660A CN106463421A CN 106463421 A CN106463421 A CN 106463421A CN 201480079660 A CN201480079660 A CN 201480079660A CN 106463421 A CN106463421 A CN 106463421A
Authority
CN
China
Prior art keywords
insulating barrier
oxide
body via
liner
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480079660.1A
Other languages
English (en)
Inventor
P·普里
J·康
J·Y·郑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106463421A publication Critical patent/CN106463421A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

公开了用于穿体过孔衬垫结构以及在集成电路中形成这样的衬垫结构的工艺的技术。在实施例中，集成电路包括具有一个或多个穿硅过孔(TSV)的硅半导体衬底，尽管如鉴于本公开内容将意识到的，也可以使用其它穿体过孔。每个TSV延伸穿过衬底的至少一部分，例如，从衬底的一侧(例如，顶部)延伸到衬底的相对侧(例如，底部)，或者从衬底的一个内部层延伸到另一个内部层。衬垫被设置在衬底与每个TSV之间。衬垫由夹在一起的相异绝缘膜(例如，拉伸膜和压缩膜)的多个交替层构成。

Description

穿体过孔衬垫沉积
技术领域
本公开内容涉及集成电路，并且更具体而言，涉及用于穿硅过孔或其它穿体过孔结构的衬垫(liner)。
背景技术
穿硅过孔(TSV)是穿过硅衬底的导电连接件。TSV互连件可以与三维系统级封装(3D-SiP)技术一起使用，该技术允许器件之间的短连接距离和快速度。TSV可以通过沉积导电材料(例如，铜)形成为在衬底中蚀刻的开口。硅与导电材料之间的非导电层(也被称为TSV衬垫)用作绝缘体。TSV开口的纵横比(即，高宽比)常常很高，例如，12:1，这增加了形成衬垫的难度。在化学气相沉积(CVD)平台上的衬垫沉积工艺涉及拉伸的热膜的沉积，在其之后为等离子体辅助的密封压缩氧化物膜的沉积，作为帽状物。
附图说明
图1A例示了典型的TSV结构的部分横截面。
图1B例示了图1A中的TSV结构的一部分的详细视图。
图2例示了根据本公开内容的实施例配置的TSV结构的一部分的横截面。
图3例示了根据本公开内容的实施例配置的TSV结构的一部分的横截面。
图4例示了用于制造根据本公开内容的实施例配置的TSV结构的方法。
图5例示了利用根据本公开内容的实施例配置的TSV结构来实现的计算系统。
具体实施方式
公开了用于穿体过孔衬垫结构和在集成电路中形成这样的衬垫结构的工艺的技术。在实施例中，集成电路包括具有一个或多个穿硅过孔(TSV)的硅半导体衬底，但是如鉴于本公开内容将意识到的，也可以使用其它穿体过孔。每个TSV延伸穿过衬底的至少一部分，例如，从衬底的一侧(例如，顶部)延伸到衬底的相对侧(例如，底部)，或者从衬底的一个内部层延伸到另一个内部层。衬垫被设置在衬底与每个TSV之间。衬垫由夹在一起的相异绝缘膜(例如，拉伸膜和压缩膜)的多个交替层构成。例如，衬垫可以通过以交替连续的方式沉积两个或更多个0.5x厚的热层和两个或更多个0.5x厚的压缩层来形成。如鉴于本公开内容将进一步意识到的，通过使用其中交替沉积拉伸膜和压缩膜的方法，应力可以在衬垫中被减轻，这减少或消除了诸如在过孔的底部角处的裂缝或缝隙之类的缺陷。该技术可以例如在分立的存储器设备(例如，非易失性和易失性存储器芯片)、集成系统设计(例如，特制的硅)、或片上存储器(例如，具有片上非易失性缓存的微处理器)(仅举几例)中具体化。鉴于本公开内容，许多其它实施例、变型、和应用将显而易见。
总体概述
通常，在具有TSV互连件的集成电路(IC)的制造工艺期间，在过孔已经被蚀刻到硅衬底中之后沉积TSV衬垫，以使得过孔中的导体与硅电绝缘。如上面提及的，在化学气相沉积(CVD)平台上的衬垫沉积工艺可以涉及拉伸的热膜的沉积，在其之后为等离子体辅助的密封压缩氧化物膜的沉积，作为帽状物。这种方法可能由于因衬垫的高沉积速率或高厚度引起的热膜中的应力失配和固有拉伸应力而导致位于TSV与过孔的底部角之间的裂缝或缝隙。裂缝或缝隙可以提供泄漏路径，并在退火工艺期间变得更差，潜在地导致泄漏增大两到三个数量级。更具体而言，图1A示出了IC 100的部分横截面，其中，衬底102通过具有拉伸膜层112和压缩膜层114的衬垫110与过孔104绝缘开。图1B是IC 100的部分的详细视图，其中，衬垫110着陆在连接盘(landing pad)106上。拉伸膜112在以图1A和图1B中例示的方式被沉积时，可能由于因衬垫的高沉积速率或厚度引起的衬垫110中的固有应力而在衬底102和过孔104的角122处产生裂缝120或缝隙。该裂缝120或缝隙会在过孔104与衬底102之间提供不期望的泄漏路径。
因此，并根据本公开内容的实施例，TSV衬垫结构和TSV衬垫沉积工艺可以使用其中交替沉积拉伸膜和压缩膜的夹层方法来减少这种泄漏路径以满足IC的功能规格。通过以交替方式实现TSV衬垫层，尤其在每个层都沉积为薄层的情况下，衬垫中的应力可以被减轻。可以利用具有使用相异结构的交替层的衬垫结构的给定集成电路或其它器件的成像技术(例如，透射电子显微镜或TEM)在横截面上识别所公开的结构和技术的使用，如本公开内容中不同地描述的。例如，使用TEM成像，将在热电介质膜层与等离子体增强的化学气相沉积(PECVD)电介质膜层之间存在密度、折射率、模量/硬度、和介电常数的可观察的差异。
可以通过例如取决于衬垫的期望的总厚度而改变层的数量(例如，四层、六层、等等)以便保持个体层足够薄以避免衬垫中的应力引起的裂缝或缝隙，来实现使用具有交替层的TSV衬垫的许多实施例和配置。本文中所描述的结构和技术可以用在许多应用中，例如分立的存储器设备以及微处理器或其它片上应用中。鉴于本公开内容，其它适当的应用将显而易见。还将理解的是，本文中所描述的技术可以针对任何类型的穿体过孔结构而使用，并且不限于硅。
示例性结构
图2例示了根据本公开内容的实施例配置的集成电路(IC)200的一部分的横截面。IC 200包括衬底202和延伸穿过衬底202的TSV 204。TSV 204可以被填充有导电材料，例如铜。尽管在图2中仅描绘了一个TSV，但是将理解的是，IC 200可以被配置为具有多个TSV。在一些实施例中，IC 200可以包括连接盘206或被设置在TSV 204的一端或两端处的其它表面，这取决于具体应用。一个或多个TSV衬垫210被设置在过孔204与衬底202的侧壁之间。在具有连接盘206的实施例中，TSV衬垫210的一部分邻接连接盘206，如图2中示出的。
TSV衬垫210可以由使过孔204中的导电材料与衬底202电绝缘的材料制成。在一些实施例中，TSV衬垫210包括使用不同的沉积材料或方法形成的电介质膜层的交替层。例如，电介质膜层可以使用一种或多种类型的氧化物、氮化物和碳化物膜来形成，例如氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物、或符合大纵横比或其它给定纵横比的电介质膜。在该示例性实施例中，TSV衬垫210包括第一绝缘层212、第二绝缘层214、第三绝缘层216、以及第四绝缘层218。第一绝缘层212和第三绝缘层216是具有固有拉伸应力的氧化物、氮化物或碳化物膜(或其它适当的绝缘体材料)，并且第二绝缘层214和第四绝缘层218是具有固有压缩应力的氧化物、氮化物或碳化物膜(或其它适当的绝缘体材料)。TSV衬垫210可以通过多种沉积技术来形成。在任何层中的膜的应力可以通过沉积期间的工艺参数来进行调制。此外，鉴于本公开内容将理解的是，在一些其它实施例中，第一绝缘层212和第三绝缘层216可以是具有固有压缩应力的膜，并且第二绝缘层214和第四绝缘层218可以是具有固有拉伸应力的膜。在一些实施例中，可以使用热氧化工艺来执行第一绝缘层212和第三绝缘层216的沉积，并且可以使用等离子体增强的化学气相沉积(PECVD)工艺来执行第二绝缘层214和第四绝缘层218的沉积。因此，第一绝缘层212和第三绝缘层216可具有与第二绝缘层214和第四绝缘层218不同的结构性质。例如，在PECVD的情形下，可以通过对来自发生器的高频功率和低频功率进行调制来使每层的应力从压缩改变为拉伸或者从拉伸改变为压缩。在另一个示例中，在PECVD和热膜两者的情形下，可以通过调制绝缘体化合物中的材料的比率(例如，在Si到N(对于氮化硅膜)或Si到O(对于二氧化硅膜)的情形下)来将每层的应力从压缩改变为拉伸或者从拉伸改变为压缩。下面列出了若干示例性实施例，每个以从第一到第四绝缘层212、214、216和128的顺序列出了四个层：
·拉伸氧化物、压缩氧化物、拉伸氧化物、压缩氧化物
·拉伸氧化物、压缩氮化物、拉伸氧化物、压缩氮化物
·压缩氧化物、拉伸氧化物、压缩氧化物、拉伸氧化物
·压缩氮化物、拉伸氧化物、压缩氮化物、拉伸氧化物
将参照图4讨论用于形成这些结构的示例性工艺。
图3例示了根据本公开内容的另一个实施例配置的IC 300的部分的横截面。IC300包括衬底302和延伸穿过衬底302的TSV 304。TSV 304可以被填充有导电材料，例如铜。尽管在图3中仅描绘了一个TSV，但是将理解的是，IC 300可以被配置为具有任何数量的TSV。在一些实施例中，IC 300可以包括连接盘306或者设置在TSV 304的一端或两端处的其它表面，这取决于具体应用。一个或多个TSV衬垫310被设置在过孔304与衬底302的侧壁之间。在具有连接盘306的实施例中，TSV衬垫210的一部分邻接连接盘306，如图3中示出的。
TSV衬垫310可以由使过孔204中的导电材料与衬底302电绝缘的材料制成。在一些实施例中，TSV衬垫310包括使用不同的沉积材料或方法形成的电介质膜层的交替层。例如，电介质膜层可以使用一种或多种类型的氧化物、氮化物和碳化物膜(例如，氧化硅、氮化硅、或者符合大纵横比的其它电介质膜)形成，如先前解释的。在该示例性实施例中，TSV衬垫310包括第一绝缘层312、第二绝缘层314、第三绝缘层316、第四绝缘层318、第五绝缘层320、和第六绝缘层322。第一绝缘层312、第三绝缘层316和第五绝缘层320可以包括例如具有固有拉伸应力的氧化物或氮化物或其它绝缘体膜(例如，二氧化硅)，并且第二绝缘层314、第四绝缘层318和第六绝缘层322可以包括具有固有压缩应力的氧化物或氮化物或其它绝缘体膜(例如，氮化硅)。TSV衬垫310可以通过各种沉积技术来形成。在一些实施例中，第一绝缘层312、第三绝缘层316和第五绝缘层320的沉积可以使用热氧化工艺来执行，并且第二绝缘层314、第四绝缘层318和第六绝缘层322可以使用等离子体增强的化学气相沉积(PECVD)工艺来执行。因此，第一绝缘层312、第三绝缘层316和第五绝缘层320可以具有与第二绝缘层314、第四绝缘层318和第六绝缘层322不同的结构性质。将参照图4讨论用于形成这些结构的示例性工艺。
鉴于本公开内容将意识到，可以将TSV衬垫的其它实施例制造为在与本公开内容中所描述的那些类似的布置中具有任何数量的绝缘层。
示例性方法
图4例示了用于制造根据本公开内容的实施例配置的集成电路的方法400。可以参照图2和图3中示出的示例性结构来进一步理解。方法包括提供402半导体衬底和形成404穿过衬底的穿硅过孔(TSV)。在一些实施例中，方法400包括邻近TSV的一端沉积406连接盘。在其它实施例中，可能不需要连接盘。方法400继续在衬底与TSV之间交替沉积408多个第一绝缘层和多个第二绝缘层中的每个层，由此形成用于使TSV与衬底电绝缘的衬垫。第一绝缘层具有固有拉伸应力，并且第二绝缘层具有固有压缩应力。在一些实施例中，第一绝缘层中的一个绝缘层被沉积为邻近衬底，并且第二绝缘层中的一个绝缘层被沉积为邻近TSV。在一些实施例中，第一绝缘层中的每个绝缘层使用热氧化工艺被沉积。在一些实施例中，第二绝缘层中的每个绝缘层使用等离子体增强的化学气相沉积(PECVD)工艺被沉积。在一些实施例中，第一绝缘层中的所有绝缘层具有基本相同的厚度。在一些其它实施例中，第二绝缘层中的所有绝缘层具有基本相同的厚度。在又一些其它实施例中，第一绝缘层和第二绝缘层中的所有绝缘层具有基本相同的厚度。
应当指出，该形成工艺可以以任何数量的顺序来进行，并且图4中的描绘并非旨在暗指处理步骤的特定顺序。相反，鉴于本公开内容，许多这样的方法将显而易见。
系统
图5例示了利用根据本公开内容的实施例配置的集成电路实现的计算系统。如可以看到的，计算系统500容纳母板502。母板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506，它们中的每个都可以物理耦合和电耦合到母板502，或者以其它方式集成在其中。如将意识到的，母板502可以是例如任何印刷电路板、不管是主板、安装在主板上的子板、还是系统500的唯一的板、等等。取决于计算系统500的应用，计算系统500可以包括一个或多个其它部件，这些部件可以物理耦合和电耦合到母板502，也可以不存在这样的耦合。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、图形处理器、数字信号处理器、密码协处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量储存设备(例如，硬盘驱动、压缩盘(CD)、数字多功能盘(DVD)等等)。包括在计算系统500中的部件中的任何部件都可以包括使用本文中所公开的技术形成的一个或多个集成电路结构或器件。在一些实施例中，多个功能可以被集成到一个或多个芯片中(举例而言，例如，应当指出，通信芯片506可以是处理器504的部分或者以其它方式集成到处理器504中)。
通信芯片506实现了无线通信，以便将数据传送到计算系统500以及从计算系统500传送数据。术语“无线”及其派生词可用于描述可通过使用经调制的电磁辐射经由非固态介质来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何线，尽管在一些实施例中它们可能不含有。通信芯片506可以实施多种无线标准或协议中的任何无线标准或协议，这些无线标准或协议包括但不限于Wi-Fi(IEEE802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物、以及被命名为3G、4G、5G及更高的任何其它无线协议。计算系统500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短距离的无线通信(例如，Wi-Fi和蓝牙)，并且第二通信芯片506可以专用于较长距离的无线通信(例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。
计算系统500的处理器504包括封装在处理器504内的集成电路管芯。在一些实施例中，处理器的集成电路管芯包括利用如本文中不同地描述的一个或多个集成电路结构或器件实现的板上电路。术语“处理器”可以指代对例如来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以储存在寄存器和/或存储器中的其它电子数据的任何器件或器件的一部分。
通信芯片506还包括封装在通信芯片506内的集成电路管芯。根据一些这样的示例性实施例，通信芯片的集成电路管芯包括如本文中所描述的一个或多个集成电路结构或器件。如鉴于本公开内容将意识到的，应当指出，多标准无线能力可以直接集成到处理器504中(例如，其中，任何芯片506的功能被集成到处理器504中，而不是具有单独的通信芯片)。还应当指出，处理器504可以是具有这种无线能力的芯片组。简言之，可以使用任意数量的处理器504和/或通信芯片506。类似地，任何一个芯片或芯片组可以具有集成到其中的多个功能。
在各个实施方式中，计算设备500可以是膝上型计算机、上网本、笔记本、智能电话、平板设备、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、数字视频录像机、或者处理数据或采用如本文中不同地描述的一个或多个集成电路结构或设备的任何其它电子设备。
另外的示例性实施例
以下示例涉及另外的实施例，根据这些实施例，许多排列和配置将显而易见。
示例1是一种集成电路，包括：半导体结构；穿体过孔，该穿体过孔延伸穿过半导体结构的至少一部分；以及衬垫，该衬垫设置在衬底与穿体过孔之间，衬垫包括交替的多个第一绝缘层和多个第二绝缘层，该第二绝缘层与第一绝缘层不同。
示例2包括示例1的主题，其中，第一绝缘层中的至少一个绝缘层具有固有拉伸应力，并且第二绝缘层中的至少一个绝缘层具有固有压缩应力。
示例3包括先前的示例中的任何示例的主题，其中，第一绝缘层中的一个绝缘层被设置为邻近半导体结构，并且其中，第二绝缘层中的一个绝缘层被设置为邻近穿体过孔。
示例4包括先前的示例中任何示例的主题，其中，第一绝缘层中的每个绝缘层包括电介质膜。
示例5包括先前的示例中任何示例的主题，其中，第一绝缘层或第二绝缘层中的每个绝缘层包括热氧化物膜，例如电介质膜。
示例6包括先前的示例中任何示例的主题，其中，第一绝缘层或第二绝缘层中的每个绝缘层包括等离子体增强的化学气相沉积(PECVD)膜，例如，电介质膜。
示例7包括先前的示例中任何示例的主题，其中，第一绝缘层和/或第二绝缘层中的每个绝缘层包括以下材料中的至少一种：氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物。
示例8包括先前的示例中任何示例的主题，其中，第一绝缘层中的所有绝缘层具有基本相同的厚度。
示例9包括先前的示例中任何示例的主题，其中，第二绝缘层中的所有绝缘层具有基本相同的厚度。
示例10包括先前的示例中任何示例的主题，其中，第一绝缘层和第二绝缘层中的所有绝缘层具有基本相同的厚度。
示例11包括先前的示例中任何示例的主题，还包括：连接盘，该连接盘被设置为邻近穿体过孔的一端，其中，衬垫的一部分邻接连接盘。
示例12是一种包括先前示例中任何示例的集成电路的三维系统级封装设备。
示例13包括先前的示例中任何示例的主题，其中，半导体结构包括硅，并且穿体过孔是穿硅过孔(TSV)。
示例14是一种用于制造集成电路的方法，包括：提供半导体结构；形成穿过半导体结构的至少部分的穿体过孔；以及在半导体结构与穿体过孔之间交替地沉积多个第一绝缘层和多个第二绝缘层中的每个绝缘层，由此来形成衬垫，第二绝缘层与第一绝缘层不同。
示例15包括示例14的主题，其中，第一绝缘层具有固有拉伸应力，并且第二绝缘层具有固有压缩应力。
示例16包括示例14-15中任何示例的主题，还包括：对第一绝缘层中的每个绝缘层的沉积进行调制以具有拉伸应力，以及对第二绝缘层中的每个绝缘层的沉积进行调制以具有压缩应力。
示例17包括示例14-16中任何示例的主题，还包括：邻近半导体结构沉积第一绝缘层中的一个绝缘层，以及邻近穿体过孔沉积第二绝缘层中的一个绝缘层。
示例18包括示例14-17中任何示例的主题，还包括：使用热氧化工艺沉积第一绝缘层或第二绝缘层中的每个绝缘层。
示例19包括示例14-18中任何示例的主题，还包括：使用等离子体增强的化学气相沉积(PECVD)工艺沉积第一绝缘层或第二绝缘层中的每个绝缘层。
示例20包括示例14-19中任何示例的主题，还包括：将第一绝缘层中的所有绝缘层沉积为具有基本相同的厚度。
示例21包括示例14-20中任何示例的主题，还包括：将第二绝缘层中的所有绝缘层沉积为具有基本相同的厚度。
示例22包括示例14-21中任何示例的主题，还包括：将第一绝缘层和第二绝缘层中的所有绝缘层沉积为具有基本相同的厚度。
示例23包括示例14-22中任何示例的主题，还包括：邻近穿体过孔的一端设置连接盘，以使得衬垫的一部分邻接连接盘。
示例24包括示例14-23中任何示例的主题，其中，半导体结构包括硅，并且穿体过孔是穿硅过孔(TSV)。
示例25包括示例14-24的主题，其中，第一绝缘层中的每个绝缘层包括以下材料中的至少一种：氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物；并且其中，第二绝缘层中的每个绝缘层包括以下材料中的至少一种：氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物。
示例26是一种集成电路，包括：半导体结构；穿体过孔，该穿体过孔延伸穿过半导体结构的至少一部分；以及衬垫，该衬垫用于使穿体过孔与衬底电绝缘，该衬垫具有不同材料的多个交替的绝缘层。
示例27包括示例26的主题，其中，该不同材料具有相异的固有应力。
示例28包括示例26-27中任何示例的主题，其中，绝缘层中的至少一个绝缘层具有固有拉伸应力，并且绝缘层中的至少另一个绝缘层具有固有压缩应力。
示例29包括示例26-28中任何示例的主题，其中，绝缘层中的一个绝缘层被设置为邻近半导体结构，并且其中，绝缘层中的另一个绝缘层被设置为邻近穿体过孔。
示例30包括示例26-29中任何示例的主题，其中，绝缘层中的至少一个绝缘层包括热氧化物膜。
示例31包括示例26-30中任何示例的主题，其中，绝缘层中的至少一个绝缘层包括等离子体增强的化学气相沉积(PECVD)氧化物膜。
示例32包括示例26-31中任何示例的主题，其中，绝缘层中的至少两个绝缘层具有基本相同的厚度。
示例33包括示例26-32中任何示例的主题，其中，绝缘层中的所有绝缘层具有基本相同的厚度。
示例34包括示例26-33中任何示例的主题，还包括：连接盘，该连接盘被设置为邻近穿体过孔的一端，其中，衬垫的一部分邻接连接盘。
示例35包括示例26-34中任何示例的主题，其中，半导体结构包括硅，并且穿体过孔为穿硅过孔(TSV)。
出于例示和描述的目的，已经呈现了对本公开内容的实施例的前述描述。其并非旨在是详尽的或者将本公开内容限制到所公开的精确形式。鉴于本公开内容，许多修改和变型是可能的。旨在本公开内容的范围并不由该具体实施方式限定，而是由所附权利要求限定。

Claims (25)

1.一种集成电路，包括：
半导体结构；
穿体过孔，所述穿体过孔延伸穿过所述半导体结构的至少部分；以及
衬垫，所述衬垫被设置在所述半导体结构与所述穿体过孔之间，所述衬垫包括交替的多个第一绝缘层和多个第二绝缘层，所述第二绝缘层与所述第一绝缘层不同。
2.根据权利要求1所述的集成电路，其中，所述第一绝缘层中的至少一个绝缘层具有固有拉伸应力，并且所述第二绝缘层中的至少一个绝缘层具有固有压缩应力。
3.根据权利要求1所述的集成电路，其中，所述第一绝缘层中的一个绝缘层被设置为邻近所述半导体结构，并且其中，所述第二绝缘层中的一个绝缘层被设置为邻近所述穿体过孔。
4.根据权利要求1所述的集成电路，其中，所述第一绝缘层中的每个绝缘层包括热电介质膜。
5.根据权利要求1所述的集成电路，其中，所述第一绝缘层或所述第二绝缘层中的每个绝缘层包括热氧化物膜。
6.根据权利要求1所述的集成电路，其中，所述第一绝缘层或所述第二绝缘层中的每个绝缘层包括等离子体增强的化学气相沉积(PECVD)电介质膜。
7.根据权利要求1-6中任一项所述的集成电路，其中，所述第一绝缘层和/或所述第二绝缘层中的每个绝缘层包括以下材料中的至少一种：氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物。
8.根据权利要求1-6中任一项所述的集成电路，其中，所述第一绝缘层中的所有绝缘层和/或所述第二绝缘层中的所有绝缘层具有基本相同的厚度。
9.根据权利要求1-6中任一项所述的集成电路，还包括连接盘，所述连接盘被设置为邻近所述穿体过孔的一端，其中，所述衬垫的一部分邻接所述连接盘。
10.根据权利要求1-6中任一项所述的集成电路，其中，所述半导体结构包括硅，并且所述穿体过孔是穿硅过孔(TSV)。
11.一种包括权利要求1-6中任一项所述的集成电路的三维系统级封装设备。
12.一种用于制造集成电路的方法，包括：
提供半导体结构；
形成穿过所述半导体结构的至少部分的穿体过孔；以及
在所述半导体结构与所述穿体过孔之间交替地沉积多个第一绝缘层和多个第二绝缘层中的每个绝缘层，由此来形成衬垫，所述第二绝缘层与所述第一绝缘层不同。
13.根据权利要求10所述的方法，其中，所述第一绝缘层中的至少一个绝缘层具有固有拉伸应力，并且所述第二绝缘层中的至少一个绝缘层具有固有压缩应力。
14.根据权利要求12-13中任一项所述的方法，还包括：对所述第一绝缘层中的每个绝缘层的沉积进行调制以具有拉伸应力，以及对所述第二绝缘层中的每个绝缘层的沉积进行调制以具有压缩应力。
15.根据权利要求12-13中任一项所述的方法，还包括：邻近所述半导体结构沉积所述第一绝缘层中的一个绝缘层，以及邻近所述穿体过孔沉积所述第二绝缘层中的一个绝缘层。
16.根据权利要求12-13中任一项所述的方法，还包括：使用热氧化工艺沉积所述第一绝缘层中的每个绝缘层。
17.根据权利要求12-13中任一项所述的方法，还包括：使用等离子体增强的化学气相沉积(PECVD)工艺沉积所述第二绝缘层中的每个绝缘层。
18.根据权利要求12-13中任一项所述的方法，还包括：将所述第一绝缘层中的所有绝缘层和/或所述第二绝缘层中的所有绝缘层沉积为具有基本相同的厚度。
19.根据权利要求12-13中任一项所述的方法，还包括：邻近所述穿体过孔的一端设置连接盘，以使得所述衬垫的一部分邻接所述连接盘。
20.根据权利要求12-13中任一项所述的方法，其中，所述半导体结构包括硅，并且所述穿体过孔是穿硅过孔(TSV)。
21.根据权利要求12-13中任一项所述的方法：
其中，所述第一绝缘层中的每个绝缘层包括以下材料中的至少一种：氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物；并且
其中，所述第二绝缘层中的每个绝缘层包括以下材料中的至少一种：氧化硅、氮化硅、碳化硅、碳掺杂的氧化物(CDO)、氧化物掺杂的碳化物、氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、和铅钪钽氧化物。
22.一种集成电路，包括：
半导体结构；
穿体过孔，所述穿体过孔延伸穿过衬底的至少部分；以及
衬垫，所述衬垫用于使所述穿体过孔与所述衬底电绝缘，所述衬垫具有不同材料的多个交替的绝缘层。
23.根据权利要求22所述的集成电路，其中，所述不同材料具有相异的固有应力。
24.根据权利要求22所述的集成电路，其中，所述绝缘层中的至少一个绝缘层具有固有拉伸应力，并且所述绝缘层中的至少另一个绝缘层具有固有压缩应力。
25.根据权利要求22-24中任一项所述的集成电路，其中，所述绝缘层中的一个绝缘层被设置为邻近所述半导体结构，并且其中，所述绝缘层中的另一个绝缘层被设置为邻近所述穿体过孔。
CN201480079660.1A 2014-07-08 2014-07-08 穿体过孔衬垫沉积 Pending CN106463421A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/045781 WO2016007141A1 (en) 2014-07-08 2014-07-08 Through-body via liner deposition

Publications (1)

Publication Number Publication Date
CN106463421A true CN106463421A (zh) 2017-02-22

Family

ID=55064609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480079660.1A Pending CN106463421A (zh) 2014-07-08 2014-07-08 穿体过孔衬垫沉积

Country Status (7)

Country Link
US (1) US9748180B2 (zh)
EP (1) EP3167478B1 (zh)
JP (1) JP6415604B2 (zh)
KR (1) KR102327422B1 (zh)
CN (1) CN106463421A (zh)
TW (1) TW201612954A (zh)
WO (1) WO2016007141A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095526A (zh) * 2017-09-20 2020-05-01 ams有限公司 用于制造半导体器件的方法以及半导体器件

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327422B1 (ko) 2014-07-08 2021-11-17 인텔 코포레이션 스루-바디 비아 라이너 퇴적
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
US10707121B2 (en) * 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치
CN109148361B (zh) * 2018-08-28 2019-08-23 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
US11328749B2 (en) * 2019-12-18 2022-05-10 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects
US11545391B2 (en) 2020-02-11 2023-01-03 Micron Technology, Inc. Conductive interconnects and methods of forming conductive interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054752A (zh) * 2009-11-03 2011-05-11 中芯国际集成电路制造(上海)有限公司 硅通孔制作方法
CN102598245A (zh) * 2009-10-28 2012-07-18 国际商业机器公司 同轴硅通孔
CN102738119A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 用于半导体衬底的贯穿硅通孔及其生产方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175246A (ja) * 1987-12-28 1989-07-11 Nec Corp 半導体装置
US6437385B1 (en) * 2000-06-29 2002-08-20 International Business Machines Corporation Integrated circuit capacitor
US7799678B2 (en) 2008-01-30 2010-09-21 Freescale Semiconductor, Inc. Method for forming a through silicon via layout
JP2010010324A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5356005B2 (ja) * 2008-12-10 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9508805B2 (en) * 2008-12-31 2016-11-29 Alpha And Omega Semiconductor Incorporated Termination design for nanotube MOSFET
US8354736B2 (en) * 2010-01-14 2013-01-15 Synopsys, Inc. Reclaiming usable integrated circuit chip area near through-silicon vias
JP2011176100A (ja) * 2010-02-24 2011-09-08 Toyota Motor Corp 貫通電極、微小構造体及びそれらの製造方法
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2012119381A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
US8546886B2 (en) 2011-08-24 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the device performance by forming a stressed backside dielectric layer
KR101835114B1 (ko) * 2011-09-07 2018-03-06 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US20130249011A1 (en) 2012-03-22 2013-09-26 Texas Instruments Incorporated Integrated circuit (ic) having tsvs and stress compensating layer
JP2014011389A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2014027181A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置及びその製造方法
JP2014229740A (ja) * 2013-05-22 2014-12-08 株式会社東芝 半導体記憶装置及びその製造方法
KR102327422B1 (ko) 2014-07-08 2021-11-17 인텔 코포레이션 스루-바디 비아 라이너 퇴적
US9418939B2 (en) * 2014-11-12 2016-08-16 Macronix International Co., Ltd. Contact structure for NAND based non-volatile memory device and a method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598245A (zh) * 2009-10-28 2012-07-18 国际商业机器公司 同轴硅通孔
CN102054752A (zh) * 2009-11-03 2011-05-11 中芯国际集成电路制造(上海)有限公司 硅通孔制作方法
CN102738119A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 用于半导体衬底的贯穿硅通孔及其生产方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095526A (zh) * 2017-09-20 2020-05-01 ams有限公司 用于制造半导体器件的方法以及半导体器件

Also Published As

Publication number Publication date
EP3167478A4 (en) 2018-03-21
KR102327422B1 (ko) 2021-11-17
EP3167478B1 (en) 2019-03-13
KR20170030478A (ko) 2017-03-17
JP2017521858A (ja) 2017-08-03
US9748180B2 (en) 2017-08-29
TW201612954A (en) 2016-04-01
EP3167478A1 (en) 2017-05-17
US20170018509A1 (en) 2017-01-19
JP6415604B2 (ja) 2018-10-31
WO2016007141A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
CN106463421A (zh) 穿体过孔衬垫沉积
US11688735B2 (en) Quantum dot devices
US20210296473A1 (en) Quantum dot devices
US11462480B2 (en) Microelectronic assemblies having interposers
US12080637B2 (en) Through-hole electrode substrate
US10714604B2 (en) Quantum dot devices with multiple dielectrics around fins
US11107891B2 (en) Hexagonal arrays for quantum dot devices
CN104115270A (zh) 具有包含多个金属氧化物层的绝缘体堆叠体的金属-绝缘体-金属(mim)电容器
CN109564937A (zh) 量子点阵列装置
US20190043950A1 (en) Quantum dot devices with passive barrier elements in a quantum well stack between metal gates
WO2019125348A1 (en) Quantum dot devices with vertical quantum dot arrays
CN107251215A (zh) 堆叠器件
CN107735860A (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
JP2017527975A (ja) グラフェンを絶縁体、及びデバイスと統合するためのグラフェンのフッ素化
TW201541608A (zh) 直通矽穿孔連接之背面去耦合技術
KR20160057548A (ko) Saw 필터용 커패시터, saw 필터 및 그 제조 방법
CN106415846A (zh) 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
US20080237806A1 (en) Through-electrode and semiconductor device
TW201635440A (zh) 具有增加的調諧範圍的互補金屬氧化物半導體變容器
WO2019066765A1 (en) HIGH CAPACITANCE NON-PLANE CAPACITORS FORMED BY CAVITY FILLING
TW201709347A (zh) 功能性金屬氧化物基微電子裝置
TW201709462A (zh) 在導電連接件的形成中使用貴金屬
TW202123058A (zh) 使胞密度更高的金屬間隔中央化標準胞架構
TWI721110B (zh) 用於電晶體整合的奈米線
US10199166B2 (en) Capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170222