CN102054752A

CN102054752A - 硅通孔制作方法

Info

Publication number: CN102054752A
Application number: CN2009101984581A
Authority: CN
Inventors: 陈晓军; 陈宇涵; 刘煊杰; 傅焕松
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-11-03
Filing date: 2009-11-03
Publication date: 2011-05-11

Abstract

本发明公开了一种硅通孔制作方法，包括在硅片表面淀积介质层，在开始金属互连工艺之前，该方法还包括：在介质层表面淀积刻蚀阻挡层；在刻蚀阻挡层上形成待刻蚀的光刻胶图形，并刻蚀掉未被光刻胶图形保护的区域上的刻蚀阻挡层和介质层；去除所述光刻胶图形；在刻蚀阻挡层的保护下刻蚀硅衬底，得到硅通孔；去除刻蚀阻挡层。应用本发明所述的方法，能够避免硅通孔的制作过程对介质层造成影响。

Description

硅通孔制作方法

技术领域

本发明涉及半导体制造技术，特别涉及一种硅通孔(TSV，ThroughSilicon Via)制作方法。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱。相比于功能简单的设备，多功能设备的制作过程将更加复杂，比如，需要在电路板上集成多个不同功能的芯片。而在传统的二维集成电路(2D IC)制作技术中，这多个芯片均设置于电路板的平面方向上，彼此之间通过金属线相连。这样，随着电路板的集成度越来越高，其体积必然会越来越大，相应地，就会导致设备的体积越来越大，而目前设备的体积的发展趋势是越来越小，以方便人们携带，所以，传统的2D IC技术将不再能够满足人们的需求。

为此，现有技术中又提出了一种3D IC技术，并可以预见，该技术将在未来得到广泛的应用。

3D IC被定义为一种系统级集成结构，将多个芯片在垂直于平面方向的Z轴方向上堆叠起来，从而节省空间。各芯片的边缘部分可根据需要引出多个引脚，并根据需要，利用这些引脚，将需要互相连接的芯片通过金属线等互连，或者，利用这些引脚，通过金属线等将芯片与电路板相连。

但是，上述处理方式在实际应用中会存在一定的问题，比如：如果堆叠的芯片数量较多，而且各芯片之间的连接关系比较复杂，那么就会需要用到多条金属线，最终的布线方式会比较混乱，而且也会导致电路板的体积增大；另外，过多的金属线也会增加功耗。

为此，现有技术中提出了一种用于3D IC技术中的硅通孔技术。与现有通孔用于连接同一硅片上的不同金属层不同，用于3D IC技术中的硅通孔可通过在硅片和硅片之间制作垂直导通，从而实现不同硅片之间的互连。

具体来说，现有通孔是在金属互连工艺中形成的，比如，每制作完一层金属层后，紧接着在其上制作金属互连层，其中金属互连层中即制作有通孔，通过通孔在已制作完成的金属层和随后制作的金属层之间建立连接。而用于3D IC技术中的硅通孔是用于连接不同的硅片的，是制作在硅片上而不是某一层上的一种结构，硅通孔的底部制作在硅衬底内，后续，将每个硅片的底部研磨至露出硅通孔，并将各研磨后的硅片堆叠在一起，即可实现硅片与硅片之间的互连。

现有技术中，可采用以下方式来制作硅通孔。

图1为现有硅通孔的制作方法流程图。图1所示硅通孔的制作过程是在金属互连工艺进行之前进行的，即所述的硅片上已经完成了互补金属氧化物半导体(CMOS)等器件的制作，并已经在硅片表面淀积介质层，所述介质层的材料通常为二氧化硅(SiO₂)，用于防止后续工艺对已制作完成的CMOS等器件造成损害，并作为互连结构之间的绝缘层。

如图1所示，包括以下步骤：

步骤11：利用光刻工艺在硅片表面形成光刻胶图形。

光刻工艺为半导体制造技术中广为应用的一种工艺，其实现过程主要包括：

1)对硅片表面进行清洗、脱水和成膜处理。

清洗包括湿法清洗和去离子水冲洗，以去除硅片表面的污染物，如颗粒、有机物以及工艺残余等；脱水致干烘培在一个封闭腔内完成，以去除硅片表面的大部分水汽；脱水后立即用六甲基二硅胺烷(HMDS)等进行成膜处理，以增强硅片表面的黏附性。

2)在处理后的硅片表面旋涂一层光刻胶。

通常，还需要对旋涂到硅片表面的光刻胶进行软烘处理，以去除光刻胶中的溶剂，从而提高光刻胶对硅片表面的黏附性以及光刻胶的均匀性。

3)依次进行对准、曝光和显影。

将光罩与硅片表面的正确位置对准，对准之后，将光罩和硅片曝光，把光罩上的图形以亮暗的特征转移到涂有光刻胶的硅片上。

显影是在光刻工艺中的一种重要处理方式，可利用显影剂将光刻胶上的可溶解区域溶解，将可见的图形留在硅片表面。

后续，还需要进行坚膜烘培，即显影后的热烘处理，以去除光刻胶中残留的溶剂，进一步提高光刻胶对硅片表面的黏附性。

本步骤中，利用上述1)、2)、3)所述方式在硅片表面形成待刻蚀的光刻胶图形，所述光刻胶图形的开口即为预通过刻蚀形成硅通孔的位置。

步骤12：刻蚀掉未被光刻胶图形保护的区域上的介质层。

本步骤中，在光刻胶图形的保护下刻蚀掉硅片表面显露出的介质层。

刻蚀是一种通过物理或化学的方法有选择地从硅片表面去除不需要的材料的过程；现有工艺中提供了两种刻蚀方式，即干法刻蚀和湿法刻蚀。其中，干法刻蚀是指将硅片表面曝露于等离子体中，使等离子体与硅片表面未被光刻胶图形保护的区域发生物理或化学反应，从而去除该区域的表面材料；而湿法刻蚀是指将硅片浸泡在一定的试剂溶液中，使没有被光刻胶图形保护的区域的表面与试剂发生化学反应而被去除。

在实际应用中，可根据实际需要选择具体的刻蚀方式，本步骤中可采用干法刻蚀方式。

步骤13：在光刻胶图形的保护下刻蚀硅衬底，得到硅通孔。

本步骤中，刻蚀出硅通孔，以便后续向其中填入金属。

结合之前的步骤可以看出，步骤12中已经进行了一次刻蚀，而本步骤中又进行了一次刻蚀，之所以没有将两次刻蚀合并成一次完成，是因为两次刻蚀的刻蚀对象不同，第一次为介质层，而第二次为硅；刻蚀对象的不同将导致刻蚀过程的具体实现不同，比如，刻蚀过程所需控制的各个参数的取值就将不同，所以需要分成两次进行。另外，如果合并成一次的话，刻蚀深度过深，现有工艺会很难实现。

步骤14：去除光刻胶图形。

去除光刻胶图形的具体方式不限，比如，可利用氧气(O2)来去除光刻胶图形，具体去除过程包括：将硅片放在反应腔内的静电吸盘上，并向反应腔内输入O2，通过电极将输入的O2电离为等离子体，之后，电离出的氧离子与光刻胶图形中的有机成份发生化学反应，生成CO₂以及其它易去除的氧化物等排出，以达到去除光刻胶图形的目的。

步骤15：在刻蚀出的硅通孔内壁以及硅片表面依次淀积绝缘层和粘附层。

淀积绝缘层的目的是为了防止后续淀积到硅通孔中的金属和硅衬底导通；淀积粘附层的目的是为了增强附着性。

可采用物理气相淀积(PVD)或化学气相淀积(CVD)等淀积方式。其中，PVD是指利用某种物理过程，例如蒸发或溅射实现物质的转移，即原子或离子由源转移到硅片表面，淀积成薄膜。具体来说，蒸发是指在真空系统中加热蒸发源，使原子获得足够的能量后脱离金属表面的束缚而成为蒸气原子，进而淀积在硅片上；溅射是指在真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶离子逸出并被溅射到硅片上。而CVD是指将含有构成薄膜元素的气态反应剂或液态反应剂的蒸气及所需其它气体引入反应室，并在硅片表面通过化学反应生成薄膜的过程，淀积的薄膜的厚度与淀积时间成正比。

两种淀积方式各有其优缺点，在实际应用中，可根据需要选择其中的任一方式。通常，淀积绝缘层和粘附层采用CVD方式。

步骤16：向硅通孔内壁以及硅片表面淀积金属。

淀积方式通常为PVD方式。

步骤17：通过化学机械抛光(CMP)工艺将硅片研磨至介质层表面。

CMP工艺是一种表面全局平坦化技术，通过硅片和抛光垫之间的相对运动来平坦化硅片表面。本步骤中，利用CMP工艺将硅片研磨至介质层表面。

但是，图1所示处理方式在实际应用中会存在一定的问题，因为：

步骤12和13的两次刻蚀过程，均在光刻胶图形的保护下进行，而本领域技术人员公知，光刻胶图形虽然能够起到保护作用，但是在刻蚀介质层等的同时，也会刻蚀掉一部分光刻胶图形，只是在相同的刻蚀条件下，光刻胶图形的刻蚀速度慢于介质层的刻蚀速度，所以，在介质层刻蚀完毕后，硅片表面还会剩余一部分光刻胶图形。但是，如果继续用光刻胶图形作保护去刻蚀硅衬底，那么可能在硅衬底还没有刻蚀完之前，光刻胶图形就已经被刻蚀完毕，那么随后就会刻蚀到介质层，从而导致介质层变得不均匀。实验显示，介质层上的不同区域的厚度差异最大甚至可达2000埃左右，即使后续进行的CMP工艺也不能消除这么大的厚度差异，而介质层的不均匀将使得后续基于该介质层进行的金属互连等工艺无法正常进行。

发明内容

有鉴于此，本发明提供一种硅通孔制作方法，能够避免硅通孔的制作过程对介质层造成影响。

为达到上述目的，本发明的技术方案是这样实现的：

一种硅通孔制作方法，包括在硅片表面淀积介质层，在开始金属互连工艺之前，该方法还包括：

在介质层表面淀积刻蚀阻挡层；

在刻蚀阻挡层上形成待刻蚀的光刻胶图形，并刻蚀掉未被光刻胶图形保护的区域上的刻蚀阻挡层和介质层；

去除所述光刻胶图形；

在刻蚀阻挡层的保护下刻蚀硅衬底，得到硅通孔；

去除刻蚀阻挡层。

较佳地，所述淀积的介质层的厚度为2000～3000埃。

较佳地，所述淀积的刻蚀阻挡层的厚度为3000～8000埃。

较佳地，所述去除刻蚀阻挡层之后，进一步包括：

在刻蚀出的硅通孔内壁以及硅片表面依次淀积绝缘层和粘附层；

向淀积有所述绝缘层和粘附层的硅通孔内壁以及硅片表面淀积金属；

将硅片研磨至绝缘层或介质层表面。

较佳地，所述淀积的绝缘层的厚度为1000～3000埃。

所述绝缘层的材料为硬脂酸四乙氧基硅烷或四乙氧基硅烷。

较佳地，所述淀积的粘附层包括上下层叠的氮化钛层和钛层。

所述淀积的粘附层的厚度为300～500埃。

较佳地，所述金属为钨。

较佳地，所述介质层的材料为二氧化硅；所述刻蚀阻挡层的材料为氮化硅。

可见，采用本发明的技术方案，在形成待刻蚀的光刻胶图形之前，首先在硅片表面淀积刻蚀阻挡层，然后，在后续进行的两次刻蚀过程中，其中一次，即刻蚀阻挡层和介质层的刻蚀过程中利用光刻胶图形进行保护，而硅衬底的刻蚀过程则利用刻蚀阻挡层来进行保护，从而避免了两次刻蚀均采用光刻胶图形进行保护而可能导致的介质层不均匀的问题。

附图说明

图1为现有硅通孔的制作方法流程图。

图2为本发明硅通孔制作方法实施例的流程图。

图3为本发明实施例中淀积刻蚀阻挡层后的硅片示意图。

图4为本发明实施例中刻蚀出硅通孔后的硅片示意图。

图5为本发明实施例中研磨后的硅片示意图。

具体实施方式

针对现有技术中存在的问题，本发明提出一种硅通孔制作方法，在利用光刻工艺形成待刻蚀的光刻胶图形之前，首先在硅片表面淀积刻蚀阻挡层，然后，在后续进行的两次刻蚀过程中，其中一次，即刻蚀阻挡层和介质层的刻蚀过程中利用光刻胶图形进行保护，而硅衬底的刻蚀过程则利用刻蚀阻挡层来进行保护，从而避免了两次刻蚀均采用光刻胶图形进行保护而可能导致的介质层不均匀的问题。

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

图2为本发明硅通孔制作方法实施例的流程图。假设本实施例所述硅通孔制作过程是在金属互连工艺进行之前进行，即假设已经在硅片上完成了CMOS等器件的制作，并在硅片表面淀积了一层介质层，所述介质层材料通常为二氧化硅等，厚度约为2000～3000埃，用于防止后续工艺对已制作完成的CMOS等器件造成损害，并作为互连结构之间的绝缘层。

如图2所示，主要包括以下步骤：

步骤21：在硅片表面淀积刻蚀阻挡层。

所述刻蚀阻挡层的材料通常为氮化硅(SiN)等，用于后续在对硅衬底进行刻蚀时对无需刻蚀的区域进行保护。

本步骤中，所述刻蚀阻挡层的厚度为3000～8000埃，可采用CVD淀积方式。

图3为本发明实施例中淀积刻蚀阻挡层后的硅片示意图。为简化附图，未在图上表示出CMOS等器件。

步骤22：利用光刻工艺在刻蚀阻挡层上形成光刻胶图形。

所述光刻胶图形的开口即为预通过刻蚀形成硅通孔的位置。

步骤23：刻蚀掉未被光刻胶图形保护的区域上的刻蚀阻挡层和介质层。

本步骤中，在光刻胶图形的保护下刻蚀掉硅片表面上显露出的刻蚀阻挡层和介质层。本步骤中通常采用干法刻蚀方式。

步骤24：去除光刻胶图形。

本实施例中，可利用O₂来去除光刻胶图形，具体去除过程包括：将硅片放在反应腔内的静电吸盘上，并向反应腔内输入O₂，通过电极将输入的O₂电离为等离子体，之后，电离出的氧离子与光刻胶图形中的有机成份发生化学反应，生成CO₂以及其它易去除的氧化物等排出，以达到去除光刻胶图形的目的。

步骤25：在刻蚀阻挡层的保护下刻蚀硅衬底，得到硅通孔。

本步骤中，刻蚀出硅通孔，以便后续向其中填入金属。

结合之前的步骤可以看出，步骤23中进行了一次刻蚀，而本步骤中又进行了一次刻蚀，之所以没有将两次刻蚀合并成一次完成，是因为两次刻蚀的刻蚀对象不同，第一次的刻蚀对象为刻蚀阻挡层和介质层，而第二次的刻蚀对象为硅；刻蚀对象的不同将导致刻蚀过程的具体实现不同，比如，刻蚀过程中所需控制的具体参数的取值就将不同，所以需要分成两次进行。另外，如果合并成一次的话，刻蚀深度过深，现有工艺会很难实现。

硅通孔的具体刻蚀深度可根据实际需要而定，但是，需要保证大于硅片上已有的CMOS等器件的源漏极的注入深度，以防止后续工艺对源漏极造成影响。

图4为本发明实施例中刻蚀出硅通孔后的硅片示意图。

步骤26：去除硅片表面剩余的刻蚀阻挡层。

由于硅通孔已经刻蚀完毕，所以本步骤中可去除硅片上剩余的刻蚀阻挡层，通常采用湿法刻蚀方式。

另外，理论上，步骤24也可以不执行，即在刻蚀掉硅片表面的刻蚀阻挡层和介质层后，不去除硅片上剩余的光刻胶图形，而是在光刻胶图形和刻蚀阻挡层的共同保护下进行硅通孔的刻蚀。但是这样处理会存在一个问题：在刻蚀刻蚀阻挡层和介质层时，虽然光刻胶图形只是起到保护作用，但同时也会刻蚀掉一部分光刻胶图形，只是光刻胶图形的刻蚀速度较慢，所以在刻蚀阻挡层和介质层刻蚀完毕后，光刻胶图形还会有一部分剩余；实验发现，如果继续用光刻胶图形作保护去刻蚀硅衬底，那么可能在硅衬底还没有刻蚀完之前，光刻胶图形就已经刻蚀完毕，那么后续就要靠刻蚀阻挡层来起保护作用，可是，起保护作用的物质发生变化，将会对硅衬底的刻蚀造成影响，导致前后刻蚀出的硅通孔的形状等产生变形。因此，本实施例中，在步骤23执行完毕后，紧接着即执行步骤24。

步骤27：在刻蚀出的硅通孔内壁以及硅片表面依次淀积绝缘层和粘附层。

本步骤中，首先利用CVD方式，在步骤25中刻蚀出的硅通孔内壁以及硅片表面淀积一层厚度为1000～3000埃的绝缘层。

淀积绝缘层的目的是为了防止后续填充到硅通孔中的金属和硅衬底发生导通；所淀积的绝缘层可由硬脂酸四乙氧基硅烷(SATEOS)或四乙氧基硅烷(TEOS)等材料构成。

之后，利用CVD方式，在淀积有绝缘层的硅通孔内壁以及淀积有绝缘层的硅片表面淀积一层厚度为300～500埃的粘附层，以增强附着性。通常，所述粘附层包括上下层叠的氮化钛(TiN)层和钛(Ti)层。

步骤28：向硅通孔内壁以及硅片表面淀积金属。

本实施例中，所述金属可以为钨(W)等，采用CVD淀积方式。

步骤29：通过CMP工艺将硅片研磨至绝缘层或介质层表面。

在实际应用中，可只研磨至绝缘层表面，也可直接研磨至介质层表面。

由于绝缘层由SATEOS或TEOS等材料构成，而SATEOS或TEOS等材料的本质就是二氧化硅，而依据之前的介绍可知，介质层的材料通常也是二氧化硅，所以，也可以不去除绝缘层，这样只是相当于增加了原介质层的厚度而已。

图5为本发明实施例中研磨后的硅片示意图。

至此，即完成了本实施例所述硅通孔的制作过程。

后续，当需要按照3D IC技术进行多个硅片的集成时，只需对每个硅片均按照上述方式进行处理，然后，将每个硅片的底部研磨至露出硅通孔，并将各研磨后的硅片堆叠在一起即可。

另外，之前提到，硅通孔的刻蚀深度要大于CMOS器件的源漏极的注入深度，这是因为如果硅通孔的深度小于源漏极的注入深度，那么经研磨后，就会影响到器件的源漏极，进而影响器件的性能。

总之，采用本发明的技术方案，在利用光刻工艺形成待刻蚀的光刻胶图形之前，首先在硅片表面淀积刻蚀阻挡层，然后，在后续进行的两次刻蚀过程中，其中一次，即刻蚀阻挡层和介质层的刻蚀过程中利用光刻胶图形进行保护，而硅衬底的刻蚀过程则利用刻蚀阻挡层来进行保护，从而避免了两次刻蚀均采用光刻胶图形进行保护而可能导致的介质层不均匀的问题。

以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种硅通孔制作方法，包括在硅片表面淀积介质层，在开始金属互连工艺之前，该方法还包括：

在介质层表面淀积刻蚀阻挡层；

去除所述光刻胶图形；

在刻蚀阻挡层的保护下刻蚀硅衬底，得到硅通孔；

去除刻蚀阻挡层。

2.根据权利要求1所述的方法，其特征在于，所述淀积的介质层的厚度为2000～3000埃。

3.根据权利要求1所述的方法，其特征在于，所述淀积的刻蚀阻挡层的厚度为3000～8000埃。

4.根据权利要求1、2或3所述的方法，其特征在于，所述去除刻蚀阻挡层之后，进一步包括：

将硅片研磨至绝缘层或介质层表面。

5.根据权利要求4所述的方法，其特征在于，所述淀积的绝缘层的厚度为1000～3000埃。

6.根据权利要求5所述的方法，其特征在于，所述绝缘层的材料为硬脂酸四乙氧基硅烷或四乙氧基硅烷。

7.根据权利要求4所述的方法，其特征在于，所述淀积的粘附层包括上下层叠的氮化钛层和钛层。

8.根据权利要求7所述的方法，其特征在于，所述淀积的粘附层的厚度为300～500埃。

9.根据权利要求1、2或3所述的方法，其特征在于，所述金属为钨。

10.根据权利要求1、2或3所述的方法，其特征在于，所述介质层的材料为二氧化硅；所述刻蚀阻挡层的材料为氮化硅。