CN103700617A - 基于soi衬底高可靠性的tsv工艺方法 - Google Patents
基于soi衬底高可靠性的tsv工艺方法 Download PDFInfo
- Publication number
- CN103700617A CN103700617A CN201310541039.XA CN201310541039A CN103700617A CN 103700617 A CN103700617 A CN 103700617A CN 201310541039 A CN201310541039 A CN 201310541039A CN 103700617 A CN103700617 A CN 103700617A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- soi
- tsv
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Abstract
本发明提供了一种基于SOI衬底高可靠性的TSV工艺方法,不破坏SOI衬底固有硅-二氧化硅-硅夹层结构,直接进行SOI衬底的立体集成,形成的立体集成器件每一层都具有埋氧层;采用三步刻蚀技术替代目前的传统SOI TSV工艺方法中的单步刻技术,首先刻蚀顶层硅,然后刻蚀埋氧层,最后刻蚀底层硅,顶层硅的刻蚀窗口要大于埋氧层和底层硅的刻蚀窗口,在埋氧层界面形成横向刻蚀余量。本发明避免发生漏电增加、耐压降低等安全隐患,增加了立体集成器件可靠性,可大幅提升SOI立体集成器件性能,可靠性高。
Description
技术领域
本发明涉及微电子技术领域。
背景技术
SOI器件具有良好的抗辐照、耐高温、高压及漏电低等特点,然而,目前多数基于SOI衬底的TSV工艺方法却未能充分发挥SOI衬底抗辐照、耐高温、高压及漏电低等优势。如文献“An SOI-based three-dimensional integrated circuit technology(IEEEinternational SOI conference proceedings)”中所述,其采用的基于SOI衬底的TSV工艺方法在进行晶圆背面减薄时,会将埋氧层作为腐蚀阻挡层,利用化学机械抛光加腐蚀的方法去除所有底层硅,从而形成仅剩顶层硅和埋氧层的超薄晶圆,待减薄工艺完成后再进行超薄晶圆间的两两键合(参见图1)。可以看出,由于底层硅被去除,其形成的单层晶圆内已不存在硅-二氧化硅-硅SOI结构,最终制作出的立体集成器件其实质仍基于单晶硅,所以不满足抗辐射加固、耐高温、漏电低等高可靠性要求,而且此工艺方法耗损大量硅材料,成本高昂,经济效率低。
此外,目前基于SOI衬底TSV工艺方法中的通孔刻蚀技术也存在工艺缺陷。如文献“Via First Approach Optimization for Through Silicon Via Applications(ECTC2009.59th)”中所述,由于SOI结构中存在二氧化硅埋氧层,所以在硅与埋氧层界面处易积累电荷。在通孔刻蚀进行到埋氧层界面时,如工艺控制不当,刻蚀离子会受积累电荷产生的电场的影响,方向发生偏转向侧壁内侵蚀,最终形成“Notching”结构(参见图2)。由于“Notching”结构的存在,通孔侧壁后续绝缘层、阻挡层/种子层制作、通孔金属化将很难进行,存在漏电增加、耐压降低安全隐患,严重影响SOI立体集成器件性能和可靠性。
发明内容
为了克服现有技术的不足,本发明提供一种基于SOI衬底高可靠性的TSV工艺方法,不破坏SOI衬底固有的硅-二氧化硅-硅夹层结构,形成的立体集成器件可充分发挥SOI抗辐照、耐高温、漏电低等优势。本发明采用三步刻蚀技术替代目前SOI TSV工艺流程中的单步刻蚀技术,降低了“Notching”结构对后续工艺制作的影响,避免发生漏电增加、耐压降低等安全隐患,增加了立体集成器件可靠性,可大幅提升SOI立体集成器件性能,可靠性高。
本发明解决其技术问题所采用的技术方案包括以下步骤:
(1)在SOI衬底表面涂光刻胶,曝光显影露出需要刻蚀顶层硅的圆形窗口,直径为W1;
(2)在直径W1的窗口处刻蚀顶层硅至二氧化硅埋氧层停止,然后去除表面的光刻胶;
(3)重新涂覆光刻胶,曝光显影露出需要刻蚀二氧化硅埋氧层的圆形窗口,直径为W2,W2小于W1;
(4)在直径W2的窗口处刻蚀二氧化硅埋氧层至底层硅上表面停止;
(5)沿直径W2的窗口继续刻蚀底层硅,直至通孔深度达到要求后停止,然后去除表面光刻胶,对TSV通孔进行清洗;
(6)在SOI晶圆表面淀积一层二氧化硅绝缘层,形成TSV通孔二氧化硅绝缘层;然后再溅射厚度比为1:1~1:1.5的TSV通孔氮化钽阻挡层和铜种子层;
(7)在SOI晶圆表面涂覆光刻胶,曝光显影露出铜电镀窗口,并在硅片表面电镀铜,形成TSV铜柱;
(8)去除表面光刻胶,进行化学机械研磨铜,研磨至正面TSV通孔二氧化硅绝缘层表面;
(9)使用临时键合技术将临时载片键合在上一步已完成铜研磨的SOI晶圆上表面;
(10)在SOI晶圆背面进行化学机械研磨,研磨至TSV通孔的底部铜表面露出;
(11)在SOI晶圆背面首先淀积一层晶圆背面二氧化硅绝缘层,涂光刻胶,曝光显影露出需要淀积晶圆背面阻挡层及种子层的窗口,然后刻蚀出直径为W2的圆形二氧化硅窗口;待窗口处二氧化硅刻蚀完成后再将光刻胶去除;
(12)在SOI晶圆背面溅射厚度比为1:1~1:1.5的背面氮化钽阻挡层和铜种子层;
(13)在SOI晶圆背面涂覆光刻胶,曝光显影露出需要电镀铜凸点的窗口,然后在晶圆背面电镀铜凸点;
(14)去除背面光刻胶,将已完成TSV工艺的SOI晶圆背面对准键合在另外一片完成(1)~(13)步骤的SOI晶圆背面上;
(15)在两层SOI晶圆键合空隙间填充绝缘胶BCB,然后解键合去除临时载片。
本发明的有益效果是:
本发明制作出的SOI立体集成器件(参见图4(15))每一层都包含二氧化硅埋氧层。由于存在二氧化硅介质隔离,所以可消除体硅立体集成器件中CMOS电路闩锁效应,减少结面积,具有非常好的抗软失效、瞬时辐照和单粒子翻转能力。此外,二氧化硅介质隔离还可大幅减少因温度过高而引起的P-N结漏电,从而获得较好的高温性能。因此可充分发挥SOI衬底抗辐照、耐高温、漏电低等高可靠性优势,满足抗辐射加固、高温、漏电低等高性能立体集成器件的制作需求。
本发明对基于SOI TSV工艺方法中的通孔刻蚀工艺做了重大改进,与常规SOITSV通孔刻蚀工艺相比,本发明采用三步刻蚀工艺进行刻蚀。首先刻蚀顶层硅通,顶层硅通孔直径为W1;其次再刻蚀二氧化硅埋氧层,埋氧层通孔直径为W2;最后刻蚀底层硅,底层硅通孔也为W2。由于W1略宽于W2,所以该工艺形成的TSV通孔呈“T”字型,因此在埋氧层窗口水平方向上会留有刻蚀余量W3(参见图5)。在刻蚀埋氧层及其下方通孔时,即使发生横向向内侵蚀的情况,由于横向刻蚀余量的存在,所以顶层硅/埋氧层/硅基底界面处的“Notching”结构也不会向内凹陷过大。由此可将顶层硅/埋氧层/硅基底界面向侧壁内刻蚀的尺寸减小,有效降低了常规SOI TSV通孔刻蚀工艺产生的“Notching”结构对后续侧壁绝缘、阻挡层/种子层工艺的影响,提高击穿电压,提升基于SOI立体集成器件的可靠性。
附图说明
图1是目前基于SOI衬底的TSV工艺方法流程图,图中,(1)是临时载片与SOI晶圆键合;(2)是化学机械抛光加腐蚀的方法去除底层硅,形成具有顶层硅和埋氧层的超薄晶圆;(3)是两层超薄晶圆进行face-to-face键合;(4)是去除顶层超薄晶圆的临时载片;(5)是TSV通孔刻蚀;(6)是TSV通孔完成金属化互连制作,填充铜并制作铜凸点;
图2是基于SOI衬底TSV工艺方法中通孔刻蚀技术形成的“Notching”结构示意图;
图3是基于SOI衬底高可靠性的TSV工艺方法流程图;
图4是基于SOI衬底高可靠性的TSV工艺方法示意图,图中,(1)~(15)对应TSV工艺方法的15个步骤;
图5是三步刻蚀形成的SOI TSV通孔结构示意图;
图中,1-顶层硅,2-底层硅,3-二氧化硅埋氧层,4-光刻胶,5-TSV通孔二氧化硅绝缘层,6-TSV通孔氮化钽阻挡层及铜种子层,7-TSV铜柱,8-临时载片,9-晶圆背面二氧化硅绝缘层,10-晶圆背面氮化钽阻挡层及铜种子层,11-铜凸点,12-绝缘胶BCB,13-“Notching”结构。
具体实施方式
下面结合附图和实施例对本发明进一步说明,本发明包括但不仅限于下述实施例。
本发明提出的基于SOI衬底高可靠性的TSV工艺方法为(参见图3与图4):(1)在SOI衬底表面涂光刻胶,曝光显影露出需要刻蚀顶层硅的圆形窗口,直径为W1;(2)在直径为W1窗口处刻蚀顶层硅至二氧化硅埋氧层停止,然后去除表面的光刻胶;(3)重新涂覆光刻胶,曝光显影露出需要刻蚀二氧化硅埋氧层的圆形窗口,直径为W2,W2小于W1;(4)在直径W2窗口处刻蚀二氧化硅埋氧层至底层硅上表面停止;(5)沿直径W2窗口继续刻蚀底层硅,直至通孔深度达到要求后停止,然后去除表面光刻胶,对TSV通孔进行清洗;(6)在SOI晶圆表面淀积一层二氧化硅绝缘层,形成TSV通孔二氧化硅绝缘层。然后再溅射一层TSV通孔氮化钽阻挡层及层铜种子层(两者厚度1:1~1:1.5);(7)在SOI晶圆表面涂覆光刻胶,曝光显影露出铜电镀窗口,并在硅片表面电镀铜,形成TSV铜柱;(8)去除表面光刻胶,进行化学机械研磨铜,研磨至正面TSV通孔二氧化硅绝缘层表面;(9)使用临时键合技术将临时载片键合在上步已完成铜研磨的SOI晶圆上表面;(10)SOI晶圆背面进行化学机械研磨,研磨至TSV通孔的底部铜表面露出;(11)在SOI晶圆背面首先淀积一层晶圆背面二氧化硅绝缘层,涂光刻胶、曝光显影露出需要淀积晶圆背面阻挡层及种子层的窗口,然后刻蚀出直径为W2的圆形二氧化硅窗口。待窗口处二氧化硅刻蚀完成后再将光刻胶去除;(12)在SOI晶圆背面溅射一层背面氮化钽阻挡层及铜种子层(两者厚度1:1~1:1.5);(13)在SOI晶圆背面涂覆光刻胶,曝光显影露出需要电镀铜凸点的窗口,然后在晶圆背面电镀铜凸点;(14)去除背面光刻胶,将已完成TSV工艺的SOI晶圆背面对准键合在另外一片完成(1)~(13)步骤的SOI晶圆背面上;(15)在两层SOI晶圆键合空隙间填充绝缘胶BCB,然后解键合去除临时载片。
实施例1:
采用的SOI晶圆衬底为P型硅,二氧化硅埋氧层3厚度顶层硅1厚度
(3)重新在SOI晶圆表面涂覆厚度为光刻胶4,曝光,显影,露出需要刻蚀二氧化硅埋氧层3的窗口,此窗口为圆形,直径W2为15μm;
(4)在直径W2窗口处刻蚀二氧化硅埋氧层3至底层硅2上表面停止,刻蚀深度为
(5)沿直径W2窗口继续刻蚀底层硅2,刻蚀的深度为80μm时停止,然后使用SPM去除SOI晶圆表面表面光刻胶,并对TSV通孔进行清洗;
(6)在SOI晶圆表面使用PECVD(离子增强化学气相沉积)方法淀积一层厚度为1μm的二氧化硅绝缘层,形成TSV通孔二氧化硅绝缘层5。然后再采用离子溅射的方法生长一层TSV通孔氮化钽阻挡层及铜种子层6,其中氮化钽阻挡层厚铜种子层厚
(7)在SOI晶圆表面涂覆厚度为光刻胶4,曝光,显影,露出铜电镀窗口,窗口为圆形,直径为35μm,并在硅片表面电镀铜,待铜全部填满TSV通孔形成TSV铜柱7停止;
(8)使用SPM去除表面光刻胶4,进行化学机械研磨铜,研磨至正面二氧化硅绝缘层表面;
(9)使用临时载片临时键合在上步已完成铜研磨的SOI晶圆上;
(10)SOI晶圆背面进行化学机械研磨,研磨至TSV通孔的底部铜表面露出;
(11)在SOI晶圆背面首先淀积一层厚度为1μm的晶圆背面二氧化硅绝缘层9,然后涂光刻胶4、曝光,显影,露出需要淀积晶圆背面氮化钽阻挡层及铜种子层10的窗口,窗口为圆形,直径为15μm,接着刻蚀掉此窗口处的的二氧化硅,待窗口处二氧化硅刻蚀完成后再使用SPM去除光刻胶4;
(13)在SOI晶圆背面涂覆光刻胶4,曝光,显影,露出需要电镀铜的窗口,窗口为圆形,直径35μm,然后再晶圆背面电镀铜凸点11,铜凸点11的高度为25μm;
(14)使用SPM去除背面光刻胶4,将已完成TSV工艺的SOI晶圆背面对准键合在另外一片完成(1)~(13)步骤的SOI晶圆上;
(15)在两层SOI晶圆键合空隙间填充绝缘胶BCB12,然后解键合去除临时载片8。
实施例2:
(1)在SOI衬底表面涂的光刻胶4,曝光,显影,露出需要刻蚀顶层硅1的窗口,此窗口为圆形,直径W1为15μm;
(2)在窗口W1处刻蚀顶层硅1至二氧化硅埋氧层3停止,刻蚀深度为然后使用SPM(H2SO4:H2O2:H2O=5:1:1)溶液清洗去除SOI晶圆表面的光刻胶4;
(5)沿直径W2窗口继续刻蚀底层硅2,刻蚀的深度为60μm时停止,然后使用SPM去除SOI晶圆表面表面光刻胶,并对TSV通孔进行清洗;
(6)在SOI晶圆表面使用PECVD(离子增强化学气相沉积)方法淀积一层厚度为1μm的二氧化硅绝缘层,形成TSV通孔二氧化硅绝缘层5。然后再采用离子溅射的方法生长一层TSV通孔氮化钽阻挡层及铜种子层6,其中氮化钽阻挡层厚铜种子层厚
(8)使用SPM去除表面光刻胶4,进行化学机械研磨铜,研磨至正面二氧化硅绝缘层表面;
(9)使用临时载片临时键合在上步已完成铜研磨的SOI晶圆上;
(10)SOI晶圆背面进行化学机械研磨,研磨至TSV通孔的底部铜表面露出;
(11)在SOI晶圆背面首先淀积一层厚度为1μm的晶圆背面二氧化硅绝缘层9,然后涂光刻胶4、曝光,显影,露出需要淀积晶圆背面氮化钽阻挡层及铜种子层10的窗口,窗口为圆形,直径为10μm,接着刻蚀掉此窗口处的的二氧化硅,待窗口处二氧化硅刻蚀完成后再使用SPM去除光刻胶4;
(13)在SOI晶圆背面涂覆光刻胶4,曝光,显影,露出需要电镀铜的窗口,窗口为圆形,直径20μm,然后再晶圆背面电镀铜凸点11,铜凸点11的高度为25μm;
(14)使用SPM去除背面光刻胶4,将已完成TSV工艺的SOI晶圆背面对准键合在另外一片完成(1)~(13)步骤的SOI晶圆上;
(15)在两层SOI晶圆键合空隙间填充绝缘胶BCB12,然后解键合去除临时载片8。
Claims (1)
1.一种基于SOI衬底高可靠性的TSV工艺方法,其特征在于包括下述步骤:
(1)在SOI衬底表面涂光刻胶,曝光显影露出需要刻蚀顶层硅的圆形窗口,直径为W1;
(2)在直径W1的窗口处刻蚀顶层硅至二氧化硅埋氧层停止,然后去除表面的光刻胶;
(3)重新涂覆光刻胶,曝光显影露出需要刻蚀二氧化硅埋氧层的圆形窗口,直径为W2,W2小于W1;
(4)在直径W2的窗口处刻蚀二氧化硅埋氧层至底层硅上表面停止;
(5)沿直径W2的窗口继续刻蚀底层硅,直至通孔深度达到要求后停止,然后去除表面光刻胶,对TSV通孔进行清洗;
(6)在SOI晶圆表面淀积一层二氧化硅绝缘层,形成TSV通孔二氧化硅绝缘层;然后再溅射厚度比为1:1~1:1.5的TSV通孔氮化钽阻挡层和铜种子层;
(7)在SOI晶圆表面涂覆光刻胶,曝光显影露出铜电镀窗口,并在硅片表面电镀铜,形成TSV铜柱;
(8)去除表面光刻胶,进行化学机械研磨铜,研磨至正面TSV通孔二氧化硅绝缘层表面;
(9)使用临时键合技术将临时载片键合在上一步已完成铜研磨的SOI晶圆上表面;
(10)在SOI晶圆背面进行化学机械研磨,研磨至TSV通孔的底部铜表面露出;
(11)在SOI晶圆背面首先淀积一层晶圆背面二氧化硅绝缘层,涂光刻胶,曝光显影露出需要淀积晶圆背面阻挡层及种子层的窗口,然后刻蚀出直径为W2的圆形二氧化硅窗口;待窗口处二氧化硅刻蚀完成后再将光刻胶去除;
(12)在SOI晶圆背面溅射厚度比为1:1~1:1.5的背面氮化钽阻挡层和铜种子层;
(13)在SOI晶圆背面涂覆光刻胶,曝光显影露出需要电镀铜凸点的窗口,然后在晶圆背面电镀铜凸点;
(14)去除背面光刻胶,将已完成TSV工艺的SOI晶圆背面对准键合在另外一片完成(1)~(13)步骤的SOI晶圆背面上;
(15)在两层SOI晶圆键合空隙间填充绝缘胶BCB,然后解键合去除临时载片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310541039.XA CN103700617B (zh) | 2013-11-04 | 2013-11-04 | 基于soi衬底高可靠性的tsv工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310541039.XA CN103700617B (zh) | 2013-11-04 | 2013-11-04 | 基于soi衬底高可靠性的tsv工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103700617A true CN103700617A (zh) | 2014-04-02 |
CN103700617B CN103700617B (zh) | 2016-01-20 |
Family
ID=50362104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310541039.XA Active CN103700617B (zh) | 2013-11-04 | 2013-11-04 | 基于soi衬底高可靠性的tsv工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103700617B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105405781A (zh) * | 2015-12-16 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作晶圆级封装背部引线的方法 |
CN105470225A (zh) * | 2015-12-09 | 2016-04-06 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
CN105470146A (zh) * | 2015-12-16 | 2016-04-06 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作大通孔晶圆转接板的方法 |
CN105470147A (zh) * | 2015-12-16 | 2016-04-06 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作转接板的方法 |
CN106252276A (zh) * | 2016-08-08 | 2016-12-21 | 中国电子科技集团公司第五十四研究所 | 基于tsv技术开关矩阵射频单元的制造方法 |
WO2017024675A1 (zh) * | 2015-08-07 | 2017-02-16 | 深圳先进技术研究院 | 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 |
CN106568569A (zh) * | 2016-10-08 | 2017-04-19 | 中北大学 | 一种mems二维湍流传感器结构及其制备方法 |
CN111675192A (zh) * | 2019-11-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种微系统模组的深硅空腔刻蚀方法 |
CN111689460A (zh) * | 2019-11-29 | 2020-09-22 | 浙江集迈科微电子有限公司 | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 |
CN111883541A (zh) * | 2020-06-30 | 2020-11-03 | 复旦大学 | 一种用于三维封装的soi有源转接板及其制备方法 |
WO2023108874A1 (zh) * | 2021-12-15 | 2023-06-22 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100019387A1 (en) * | 2008-07-23 | 2010-01-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and fabrication method of the same |
CN102054752A (zh) * | 2009-11-03 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔制作方法 |
CN102130045A (zh) * | 2010-12-31 | 2011-07-20 | 上海集成电路研发中心有限公司 | 通孔加工方法 |
CN102285637A (zh) * | 2011-09-14 | 2011-12-21 | 上海先进半导体制造股份有限公司 | 带侧壁保护的腔体制造方法 |
CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
CN102412193A (zh) * | 2011-06-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔填充方法 |
-
2013
- 2013-11-04 CN CN201310541039.XA patent/CN103700617B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100019387A1 (en) * | 2008-07-23 | 2010-01-28 | Oki Semiconductor Co., Ltd. | Semiconductor device and fabrication method of the same |
CN102054752A (zh) * | 2009-11-03 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔制作方法 |
CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
CN102130045A (zh) * | 2010-12-31 | 2011-07-20 | 上海集成电路研发中心有限公司 | 通孔加工方法 |
CN102412193A (zh) * | 2011-06-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔填充方法 |
CN102285637A (zh) * | 2011-09-14 | 2011-12-21 | 上海先进半导体制造股份有限公司 | 带侧壁保护的腔体制造方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017024675A1 (zh) * | 2015-08-07 | 2017-02-16 | 深圳先进技术研究院 | 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 |
CN105470225A (zh) * | 2015-12-09 | 2016-04-06 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
CN105470225B (zh) * | 2015-12-09 | 2018-04-17 | 西安交通大学 | 基于穿硅电容的三维容性耦合互连结构的制作方法 |
CN105470147B (zh) * | 2015-12-16 | 2019-03-05 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作转接板的方法 |
CN105470146A (zh) * | 2015-12-16 | 2016-04-06 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作大通孔晶圆转接板的方法 |
CN105470147A (zh) * | 2015-12-16 | 2016-04-06 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作转接板的方法 |
CN105405781A (zh) * | 2015-12-16 | 2016-03-16 | 华进半导体封装先导技术研发中心有限公司 | 采用cmp工艺制作晶圆级封装背部引线的方法 |
CN106252276A (zh) * | 2016-08-08 | 2016-12-21 | 中国电子科技集团公司第五十四研究所 | 基于tsv技术开关矩阵射频单元的制造方法 |
CN106252276B (zh) * | 2016-08-08 | 2019-01-15 | 中国电子科技集团公司第五十四研究所 | 基于tsv技术开关矩阵射频单元的制造方法 |
CN106568569A (zh) * | 2016-10-08 | 2017-04-19 | 中北大学 | 一种mems二维湍流传感器结构及其制备方法 |
CN106568569B (zh) * | 2016-10-08 | 2019-02-22 | 中北大学 | 一种mems二维湍流传感器结构及其制备方法 |
CN111675192A (zh) * | 2019-11-29 | 2020-09-18 | 浙江集迈科微电子有限公司 | 一种微系统模组的深硅空腔刻蚀方法 |
CN111689460A (zh) * | 2019-11-29 | 2020-09-22 | 浙江集迈科微电子有限公司 | 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法 |
CN111883541A (zh) * | 2020-06-30 | 2020-11-03 | 复旦大学 | 一种用于三维封装的soi有源转接板及其制备方法 |
WO2023108874A1 (zh) * | 2021-12-15 | 2023-06-22 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103700617B (zh) | 2016-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103700617A (zh) | 基于soi衬底高可靠性的tsv工艺方法 | |
US6420266B1 (en) | Methods for creating elements of predetermined shape and apparatuses using these elements | |
CN103426732B (zh) | 低温晶圆键合的方法及通过该方法形成的结构 | |
US9647161B2 (en) | Method of manufacturing a device comprising an integrated circuit and photovoltaic cells | |
CN105470225B (zh) | 基于穿硅电容的三维容性耦合互连结构的制作方法 | |
JP2015005772A (ja) | 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造 | |
US20230005937A1 (en) | Three-dimensional static random-access memory and preparation method therefor | |
CN104485288B (zh) | 一种超薄玻璃转接板的制作方法 | |
CN112635461B (zh) | 一种三维存算电路结构及其制备方法 | |
CN104347492A (zh) | 具有高深宽比的通孔结构及多晶片互联的制造方法 | |
CN106409758A (zh) | 玻璃通孔金属化制作方法 | |
Kim et al. | Ultra Thinning down to 4-µm using 300-mm Wafer proven by 40-nm Node 2Gb DRAM for 3D Multi-stack WOW Applications | |
CN102903670A (zh) | 低成本tsv立体集成工艺方法 | |
CN104051260A (zh) | 沟槽型肖特基二极管的结构及制作方法 | |
CN103489820B (zh) | 一种器件隔离的方法 | |
CN104167353A (zh) | 键合衬底表面的处理方法 | |
KR100989546B1 (ko) | 3차원 반도체 장치의 제조 방법 | |
CN104637870A (zh) | 免cmp工艺的硅通孔背面漏孔工艺 | |
CN116130413A (zh) | 基于改进硅通孔技术的多层芯片三维堆叠封装方法 | |
CN102956543B (zh) | 一种硅通孔的制作方法 | |
CN208256669U (zh) | 用于系统级封装的tsv转接板 | |
CN103247601B (zh) | 铜互连结构及其制造方法 | |
KR101003542B1 (ko) | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치 | |
CN102903686A (zh) | 基于soi的tsv立体集成互连结构 | |
CN105336676B (zh) | 接触插塞的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230825 Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area) Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd. Address before: No. 28 Gaoxin Road, Xi'an City, Shaanxi Province, 710000 Patentee before: NO.771 INSTITUTE OF NO.9 RESEARCH INSTITUTE, CHINA AEROSPACE SCIENCE AND TECHNOLOGY Corp. |
|
TR01 | Transfer of patent right |