CN106252276B - 基于tsv技术开关矩阵射频单元的制造方法 - Google Patents

基于tsv技术开关矩阵射频单元的制造方法 Download PDF

Info

Publication number
CN106252276B
CN106252276B CN201610640909.2A CN201610640909A CN106252276B CN 106252276 B CN106252276 B CN 106252276B CN 201610640909 A CN201610640909 A CN 201610640909A CN 106252276 B CN106252276 B CN 106252276B
Authority
CN
China
Prior art keywords
silicon chip
carried out
layer
etching
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610640909.2A
Other languages
English (en)
Other versions
CN106252276A (zh
Inventor
赵飞
党元兰
韩威
徐亚新
梁广华
刘晓兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201610640909.2A priority Critical patent/CN106252276B/zh
Publication of CN106252276A publication Critical patent/CN106252276A/zh
Application granted granted Critical
Publication of CN106252276B publication Critical patent/CN106252276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种基于TSV技术开关矩阵射频单元的制造方法,其特征在于基于TSV技术在双面抛光的硅基片上,通过深硅刻蚀、电镀、研磨抛光、堆叠等工艺,获得开关矩阵的射频单元。本发明所述的开关矩阵射频单元,具有集成度高、损耗小、通用化程度高的优点。该方法加工一致性好,特别适用于微波、毫米波通信、雷达等系统/子系统的小型化应用,属于实现小型化、高性能微波通信、雷达系统/子系统的关键技术。

Description

基于TSV技术开关矩阵射频单元的制造方法
技术领域
本发明属于实现小型化、高性能、通用化程度高的微波通信、雷达系统/子系统的关键技术领域,具体涉及一种基于TSV技术开关矩阵射频单元的制造方法。
背景技术
随着通信系统、相控阵雷达系统中的T/R组件、微波/毫米波模块的小型化需求日益突出,电子装备逐渐向小型化、高性能等方向发展,模块、组件的集成度和性能相应提高。开关矩阵是系统中实现通路转换的关键部件,其性能和体积直接影响通信、雷达系统/子系统的性能和集成度。
传统的开关矩阵多使用PCB板,采用平面组装的方式实现传输线之间的交叉互连;或由于工艺限制,使得设计复杂且成品率低,体积庞大、集成度不高,制约了关键部件在小型化系统中的应用。个别开关矩阵射频单元使用LTCC基板,该技术使开关矩阵的体积在一定程度上减小,但由于LTCC最细线条和精度的加工能力有限,限制了开关矩阵的进一步小型化和性能的提升。现采用TSV技术制造开关矩阵射频单元,其线条更细、精度更高,既能进一步减小体积,又能获得更好的性能。
发明内容
本发明的目的在于提供一种基于TSV技术开关矩阵射频单元的制造方法,用于解决体积大、集成度低、通用化程度低、损耗高的技术难题。
为实现上述目的,本发明采用如下技术方案:
基于TSV技术开关矩阵射频单元的制造方法,其特征在于包括以下步骤:
(1)使用有机清洗液对硅基片进行清洗;
(2)对步骤(1)中清洗后的硅基片正面进行光刻,在硅基片正面上形成深孔刻蚀掩膜图形;
(3)对步骤(2)中光刻后的硅基片正面进行深硅刻蚀,在硅基片正面上形成深孔图形;
(4)对步骤(3)中刻蚀后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
(5)对步骤(4)中去胶后的硅基片正面进行绝缘层生长;
(6)对步骤(5)中生长有绝缘层的硅基片正面进行磁控溅射,在硅基片正面上形成钛粘附层和铜种子层;
(7)对步骤(6)中磁控溅射后的硅基片正面进行电镀铜,形成TSV填充孔;
(8)对步骤(7)中填镀孔后的硅基片正面进行化学机械抛光,将硅基片正面的钛粘附层和铜种子层进行去除,形成平整表面;
(9)对步骤(8)中化学机械抛光后的硅基片正面进行磁控溅射,在硅基片正面上形成钛钨粘附层和金层;
(10)对步骤(9)中磁控溅射后的硅基片正面进行光刻,在硅基片种子层上形成凸点电镀用掩膜图形;
(11)对步骤(10)中光刻后的硅基片正面进行凸点电镀,形成凸点;
(12)对步骤(11)中电镀凸点后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
(13)对步骤(12)中去胶后的硅基片正面进行光刻,在硅基片正面金层上形成刻蚀用掩膜图形;
(14)对步骤(13)中光刻后的硅基片正面进行刻蚀,在硅基片金层上形成电路图形;
(15)对步骤(14)中刻蚀后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
(16)对步骤(15)去胶后的硅基片正面进行临时键合,形成对图形面的临时保护;
(17)对步骤(16)中临时键合后的硅基片背面进行减薄、化学机械抛光处理,使TSV孔内的铜裸露且平整;
(18)对步骤(17)中减薄、化学机械抛光处理后的硅基片背面进行绝缘层生长;
(19)对步骤(18)中生长绝缘层后的硅基片背面进行光刻,在硅基片背面绝缘层上形成刻蚀用掩膜图形;
(20)对步骤(19)中光刻后的硅基片背面进行刻蚀,使硅基片背面TSV孔部分的绝缘层被刻蚀掉;
(21)对步骤(20)中刻蚀后的硅基片背面进行去胶处理,去除作为掩膜的光刻胶;
(22)对步骤(21)中去胶处理后的硅基片背面进行磁控溅射,在硅基片背面上形成钛粘附层和铜种子层电路;
(23)对步骤(22)中磁控溅射后的硅基片背面进行光刻,在硅基片背面钛粘附层和铜种子层上形成电镀用掩膜图形;
(24)对步骤(23)中溅射后的硅基片背面进行凸点电镀铜,形成凸点;
(25)对步骤(24)中电镀后的硅基片背面进行去胶处理,去除作为掩膜的光刻胶;
(26)对步骤(25)中去胶后的硅基片进行刻蚀,在硅基片背面上形成电路图形;
(27)对步骤(26)中刻蚀后的硅基片进行解键合,去除临时键合层;
(28)重复上述步骤(1)至步骤(27),进行各层TSV硅基片制作;
(29)对步骤(1)至步骤(28)中制作的各层TSV硅基片进行堆叠,形成开关矩阵射频单元。
其中,步骤(7)中,在电镀前对硅基片进行抽真空和冲水处理,电镀填充饱满度为100%。
其中,步骤(11)中,凸点电镀具体为:先进行镀铜,再进行镀锡,形成铜/锡结构的凸点。
其中,步骤(18)中绝缘层材料为氮化硅。
其中,步骤(19)中,掩膜图形中与TSV填充孔位置相对应处的孔径小于TSV填充孔的孔径。
其中,步骤(20)中绝缘层刻蚀气体为四氟化碳与氧气的混合气体。
其中,步骤(26)中是采用湿法刻蚀来去除钛粘附层和铜种子层的,钛粘附层的刻蚀溶液为双氧水,铜种子层的刻蚀溶液为三氯化铁。
其中,如果步骤(1)至(29)中堆叠的TSV硅基片含有多个开关矩阵射频单元,则进行激光划片。
本发明与现有技术相比所取得的有益效果为:
本发明采用TSV技术实现开关矩阵的射频单元制造,加工精度更高、线宽更细、布线密度更高,进一步缩小开关矩阵的体积,提高开关矩阵的集成度。
附图说明
图1是基于TSV技术的开关矩阵射频单元制造工艺流程图。
图2是基于TSV的开关矩阵射频单元加工过程示意图。
具体实施方式
下面,结合图1和图2对本发明作进一步说明。
一种基于TSV技术开关矩阵射频单元的制造方法,其制备工艺流程如图1所示,关键过程示意如图2所示,具体包括以下步骤:
(1)使用有机清洗液对硅基片进行清洗。
将直径为100mm、厚度为0.4mm、双面抛光的硅基片放置于盛有丙酮的烧杯中,使用超声波清洗5分钟~10分钟,然后将硅基片取出放置于盛有酒精的烧杯中,使用超声波清洗5分钟~10分钟,以清洗硅基片表面污物,清洗结束后取出备用。
(2)对步骤(1)中清洗后的硅基片正面进行光刻,在硅基片正面上形成深孔刻蚀掩膜图形;
对清洗后的硅基片正面进行涂覆光刻胶层,光刻胶层厚度为6μm~7μm,然后在100℃下烘干2分钟~5分钟,之后将带有孔图形的掩膜版覆盖在光刻胶层上进行曝光处理,曝光后的硅基片放入配套的显影液中进行显影处理,去除硅基片上与孔图形位置相对应处的光刻胶层,形成孔图形。
(3)对步骤(2)中光刻后的硅基片正面进行深硅刻蚀,在硅基片正面上形成深孔图形;
将光刻后的硅基片正面放入深硅刻蚀设备中,其中,刻蚀通孔最小尺寸为40μm~50μm,硅基片刻蚀深度为180μm~200μm。
(4)对步骤(3)中刻蚀后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
将刻蚀后的硅基片放入丙酮去胶液中,去除硅基片上剩余的光刻胶。
(5)对步骤(4)中去胶后的硅基片正面进行绝缘层生长;
将去除光刻胶的硅基片放入氧化设备中进行SiO2绝缘层生长,其中,绝缘层厚度为1.5μm~2.5μm。
(6)对步骤(5)中生长有绝缘层的硅基片正面进行磁控溅射,在硅基片正面上形成钛粘附层和铜种子层;
将生长有绝缘层后的硅基片放入磁控溅射设备中,在硅基片上依次溅射钛粘附层和铜种子层,其中,钛粘附层厚度为50nm~100nm,铜种子层厚度为1.5μm~2.5μm。
(7)对步骤(6)中磁控溅射后的硅基片正面进行电镀,形成TSV填充孔;
将磁控溅射后的硅基片放入电镀设备中,在硅基片正面的孔内填镀铜,其中,为确保铜填充率达到100%,在电镀前对硅基片进行冲水30分钟预处理。
(8)对步骤(7)中填镀孔后的硅基片正面进行化学机械抛光,形成平整表面;
将填镀孔后的硅基片正面放在化学机械抛光机上进行研磨抛光,使硅片表面平整。
(9)对步骤(8)中化学机械抛光后的硅基片正面进行磁控溅射,在硅基片正面上形成钛钨粘附层和金层;
将化学机械抛光后的硅基片正面放入磁控溅射设备中,在硅基片上依次溅射钛钨粘附层和金层,其中,钛钨粘附层厚度为100nm~200nm,金层厚度为500nm~800nm。
(10)对步骤(9)中磁控溅射后的硅基片正面进行光刻,在硅基片种子层上形成凸点电镀用掩膜图形;
对磁控溅射后的硅基片正面进行涂覆光刻胶层,光刻胶层厚度为15μm~20μm,然后在120℃下烘干2分钟~5分钟,之后将带有凸点电镀图形的掩膜版覆盖在光刻胶层上进行曝光处理,曝光后的硅基片正面放入配套的显影液中进行显影处理,去除硅基片上与凸点电镀图形位置相对应处的光刻胶层,形成凸点电镀图形。
(11)对步骤(10)中光刻后的硅基片正面进行凸点电镀,形成凸点;
将光刻后的硅基片放入电镀设备中,在硅基片正面电镀凸点,其中,微凸点材料为铜/锡,铜高度为2μm~3μm,铜高度为10μm~12μm。
(12)对步骤(11)中电镀凸点后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
将凸点电镀后的硅基片放入丙酮去胶液中,去除硅基片正面上剩余的光刻胶。
(13)对步骤(12)中去胶后的硅基片正面进行光刻,在硅基片正面金层上形成刻蚀用掩膜图形;
对去胶后的硅基片正面进行涂覆光刻胶层,光刻胶层厚度为6μm~7μm,然后在100℃下烘干2分钟~5分钟,之后将带有电路图形的掩膜版覆盖在光刻胶层上进行曝光处理,曝光后的硅基片正面放入配套的显影液中进行显影处理,保留硅基片上与电路图形位置相对应处的光刻胶层,形成电路图形的刻蚀保护。
(14)对步骤(13)中光刻后的硅基片正面进行刻蚀,在硅基片金层上形成电路图形;
将光刻后的硅基片放入刻蚀溶液中对其进行湿法刻蚀,其中,钛钨粘附层的刻蚀溶液为双氧水,金种子层的刻蚀溶液为碘化钾。
(15)对步骤(14)中刻蚀后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
将刻蚀后的硅基片放入丙酮去胶液中,去除硅基片正面上剩余的光刻胶。
(16)对步骤(15)去胶后的硅基片正面进行临时键合,形成对图形面的临时保护;
对去胶后的硅基片正面进行临时键合胶旋涂,厚度为6μm~7μm,键合衬底为玻璃,将硅基片和玻璃键合衬底放入键合台中,进行键合,键合温度为200℃,键合压力为2000mBar。
(17)对步骤(16)中临时键合后的硅基片背面进行减薄、化学机械抛光处理,使TSV孔内的铜裸露且平整;
对临时键合后的硅基片背面进行减薄、化学机械抛光,直至背面露出TSV均匀的铜电镀层。
(18)对步骤(17)中减薄、化学机械抛光处理后的硅基片背面进行绝缘层生长;
将抛光的硅基片背面放入化学气相沉积设备中进行氮化硅层生长,其中,氮化硅层厚度为300nm~500nm。
(19)对步骤(18)中生长绝缘层后的硅基片背面进行光刻,在硅基片背面绝缘层上形成刻蚀用掩膜图形;
对氮化硅生长后的硅基片背面进行涂覆光刻胶层,光刻胶层厚度为6μm~7μm,然后在100℃下烘干2分钟~5分钟,之后将带有绝缘层孔图形的掩膜版覆盖在光刻胶层上进行曝光处理,曝光后的硅基片放入配套的显影液中进行显影处理,去掉硅基片背面与绝缘层孔图形位置相对应处的光刻胶层,形成绝缘层孔图形的刻蚀保护。其中,光刻后形成的孔图形的孔径小于TSV孔径10μm,约为30μm~50μm。
(20)对步骤(19)中光刻后的硅基片背面进行刻蚀,使硅基片背面TSV孔部分的绝缘层被刻蚀掉;
将光刻后的硅基片背面放入干法刻蚀设备中,采用四氟化碳与氧气的混合气体进行氮化硅层的刻蚀;
(21)对步骤(20)中刻蚀后的硅基片背面进行去胶处理,去除作为掩膜的光刻胶;
将刻蚀后的硅基片放入丙酮去胶液中,去除硅基片背面上剩余的光刻胶。
(22)对步骤(21)中去胶处理后的硅基片背面进行磁控溅射,在硅基片背面上形成钛粘附层和铜种子层电路;
将去胶后的硅基片放入磁控溅射设备中,在硅基片背面上依次溅射钛粘附层和铜种子层,其中,钛粘附层厚度为50nm~100nm,铜种子层厚度为1.5μm~2.5μm。
(23)对步骤(22)中磁控溅射后的硅基片背面进行光刻,在硅基片背面钛粘附层和铜种子层上形成电镀用掩膜图形;
对磁控溅射后的硅基片背面进行涂覆光刻胶层,光刻胶层厚度为6μm~7μm,然后在100℃下烘干2分钟~5分钟,之后将带有电镀图形的掩膜版覆盖在光刻胶层上进行曝光处理,曝光后的硅基片放入配套的显影液中进行显影处理,去掉硅基片背面与电镀图形位置相对应处的光刻胶层,形成电镀图形的保护。
(24)对步骤(23)中溅射后的硅基片背面进行凸点电镀,形成凸点;
将光刻后的硅基片放入电镀设备中,在硅基片背面电镀凸点,其中,微凸点材料为铜,铜高度为2μm~3μm。
(25)对步骤(24)中电镀后的硅基片背面进行去胶处理,去除作为掩膜的光刻胶;
将去胶后的硅基片放入丙酮去胶液中,去除硅基片背面上剩余的光刻胶。
(26)对步骤(25)中去胶后的硅基片进行刻蚀,在硅基片背面上形成电路图形;
将去胶后的硅基片放入刻蚀溶液中对其进行湿法刻蚀,其中,钛粘附层的刻蚀溶液为双氧水,铜种子层的刻蚀溶液为三氯化铁。
(27)对步骤(26)中刻蚀后的硅基片进行解键合,去除临时键合层;
将背面电镀有锡凸点的硅基片放置在丙酮中进行解键合,直至表面键合胶去除为止。
(28)重复上述步骤(1)至步骤(27),进行各层TSV硅基片制作;
(29)对步骤(1)至步骤(28)中制作的各层TSV硅基片进行堆叠;
将多层TSV硅基片放入堆叠键合机中进行堆叠,对准精度为5μm~10μm。
(30)TSV硅基片含有多个开关矩阵射频单元,则进行激光划片。
完成基于TSV技术开关矩阵射频单元的制造。

Claims (8)

1.基于TSV技术开关矩阵射频单元的制造方法,其特征在于包括以下步骤:
(1)使用有机清洗液对硅基片进行清洗;
(2)对步骤(1)中清洗后的硅基片正面进行光刻,在硅基片正面上形成深孔刻蚀掩膜图形;
(3)对步骤(2)中光刻后的硅基片正面进行深硅刻蚀,在硅基片正面上形成深孔图形;
(4)对步骤(3)中刻蚀后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
(5)对步骤(4)中去胶后的硅基片正面进行绝缘层生长;
(6)对步骤(5)中生长有绝缘层的硅基片正面进行磁控溅射,在硅基片正面上形成钛粘附层和铜种子层;
(7)对步骤(6)中磁控溅射后的硅基片正面进行电镀铜,形成TSV填充孔;
(8)对步骤(7)中填镀孔后的硅基片正面进行化学机械抛光,将硅基片正面的钛粘附层和铜种子层进行去除,形成平整表面;
(9)对步骤(8)中化学机械抛光后的硅基片正面进行磁控溅射,在硅基片正面上形成钛钨粘附层和金层;
(10)对步骤(9)中磁控溅射后的硅基片正面进行光刻,在硅基片种子层上形成凸点电镀用掩膜图形;
(11)对步骤(10)中光刻后的硅基片正面进行凸点电镀,形成凸点;
(12)对步骤(11)中电镀凸点后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
(13)对步骤(12)中去胶后的硅基片正面进行光刻,在硅基片正面金层上形成刻蚀用掩膜图形;
(14)对步骤(13)中光刻后的硅基片正面进行刻蚀,在硅基片金层上形成电路图形;
(15)对步骤(14)中刻蚀后的硅基片正面进行去胶处理,去除作为掩膜的光刻胶;
(16)对步骤(15)去胶后的硅基片正面进行临时键合,形成对图形面的临时保护;
(17)对步骤(16)中临时键合后的硅基片背面进行减薄、化学机械抛光处理,使TSV孔内的铜裸露且平整;
(18)对步骤(17)中减薄、化学机械抛光处理后的硅基片背面进行绝缘层生长;
(19)对步骤(18)中生长绝缘层后的硅基片背面进行光刻,在硅基片背面绝缘层上形成刻蚀用掩膜图形;
(20)对步骤(19)中光刻后的硅基片背面进行刻蚀,使硅基片背面TSV孔部分的绝缘层被刻蚀掉;
(21)对步骤(20)中刻蚀后的硅基片背面进行去胶处理,去除作为掩膜的光刻胶;
(22)对步骤(21)中去胶处理后的硅基片背面进行磁控溅射,在硅基片背面上形成钛粘附层和铜种子层电路;
(23)对步骤(22)中磁控溅射后的硅基片背面进行光刻,在硅基片背面钛粘附层和铜种子层上形成电镀用掩膜图形;
(24)对步骤(23)中溅射后的硅基片背面进行凸点电镀铜,形成凸点;
(25)对步骤(24)中电镀后的硅基片背面进行去胶处理,去除作为掩膜的光刻胶;
(26)对步骤(25)中去胶后的硅基片进行刻蚀,在硅基片背面上形成电路图形;
(27)对步骤(26)中刻蚀后的硅基片进行解键合,去除临时键合层;
(28)重复上述步骤(1)至步骤(27),进行各层TSV硅基片制作;
(29)对步骤(1)至步骤(28)中制作的各层TSV硅基片进行堆叠,形成开关矩阵射频单元。
2.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:步骤(7)中,在电镀前对硅基片进行抽真空和冲水处理,电镀填充饱满度为100%。
3.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:步骤(11)中,凸点电镀具体为:先进行镀铜,再进行镀锡,形成铜/锡结构的凸点。
4.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:步骤(18)中绝缘层材料为氮化硅。
5.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:步骤(19)中,掩膜图形中与TSV填充孔位置相对应处的孔径小于TSV填充孔的孔径。
6.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:步骤(20)中绝缘层刻蚀气体为四氟化碳与氧气的混合气体。
7.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:步骤(26)中是采用湿法刻蚀来去除钛粘附层和铜种子层的,钛粘附层的刻蚀溶液为双氧水,铜种子层的刻蚀溶液为三氯化铁。
8.根据权利要求1所述的基于TSV技术开关矩阵射频单元的制造方法,其特征在于:如果步骤(1)至(29)中堆叠的TSV硅基片含有多个开关矩阵射频单元,则进行激光划片。
CN201610640909.2A 2016-08-08 2016-08-08 基于tsv技术开关矩阵射频单元的制造方法 Active CN106252276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610640909.2A CN106252276B (zh) 2016-08-08 2016-08-08 基于tsv技术开关矩阵射频单元的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610640909.2A CN106252276B (zh) 2016-08-08 2016-08-08 基于tsv技术开关矩阵射频单元的制造方法

Publications (2)

Publication Number Publication Date
CN106252276A CN106252276A (zh) 2016-12-21
CN106252276B true CN106252276B (zh) 2019-01-15

Family

ID=58078195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610640909.2A Active CN106252276B (zh) 2016-08-08 2016-08-08 基于tsv技术开关矩阵射频单元的制造方法

Country Status (1)

Country Link
CN (1) CN106252276B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987420B (zh) * 2019-05-23 2023-04-07 宏达国际电子股份有限公司 通讯装置
CN111533084A (zh) * 2020-05-18 2020-08-14 无锡市伍豪机械设备有限公司 一种rf mems开关的制造和封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420200A (zh) * 2011-11-15 2012-04-18 中国科学院微电子研究所 具有金属垂直互连结构的转接板及其制作方法
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
CN103199026A (zh) * 2012-01-10 2013-07-10 中国科学院上海微系统与信息技术研究所 一种采用非对准键合工艺来制作tsv的电镀方法
CN103700617A (zh) * 2013-11-04 2014-04-02 中国航天科技集团公司第九研究院第七七一研究所 基于soi衬底高可靠性的tsv工艺方法
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法
CN105070682A (zh) * 2015-07-17 2015-11-18 上海交通大学 一种高效制备硅转接板的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420200A (zh) * 2011-11-15 2012-04-18 中国科学院微电子研究所 具有金属垂直互连结构的转接板及其制作方法
CN103199026A (zh) * 2012-01-10 2013-07-10 中国科学院上海微系统与信息技术研究所 一种采用非对准键合工艺来制作tsv的电镀方法
CN102903670A (zh) * 2012-09-29 2013-01-30 中国航天科技集团公司第九研究院第七七一研究所 低成本tsv立体集成工艺方法
CN103700617A (zh) * 2013-11-04 2014-04-02 中国航天科技集团公司第九研究院第七七一研究所 基于soi衬底高可靠性的tsv工艺方法
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
CN104952789A (zh) * 2015-04-29 2015-09-30 中国电子科技集团公司第三十八研究所 一种含高深宽比tsv的转接板的制作方法
CN105070682A (zh) * 2015-07-17 2015-11-18 上海交通大学 一种高效制备硅转接板的方法

Also Published As

Publication number Publication date
CN106252276A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
JP4035034B2 (ja) 半導体装置およびその製造方法
US20060252262A1 (en) Semiconductor structures having via structures between planar frontside and backside surfaces and methods of fabricating the same
CN102655136B (zh) 半导体芯片及其制造方法
US20160079149A1 (en) Wiring board provided with through electrode, method for manufacturing same and semiconductor device
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
CN103681390A (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
CN104108679A (zh) 制造贯穿玻璃的通孔的方法
CN110010547B (zh) 一种底部带tsv结构的硅空腔结构的制作方法
CN106684061B (zh) 一种磷化铟背孔的制作方法
KR101104962B1 (ko) 관통 비아 제조 방법
CN108511327A (zh) 一种无需临时键合的超薄硅转接板的制作方法
CN106252276B (zh) 基于tsv技术开关矩阵射频单元的制造方法
JP4020367B2 (ja) 半導体装置の製造方法
CN111968953A (zh) 硅通孔结构及其制备方法
JP2010129952A (ja) 貫通電極配線の製造方法
WO2023173862A1 (zh) 基于光敏复合材料的三维硅基转接结构加工方法及装置
CN102097672B (zh) 一种用于微波频段的穿硅同轴线的制造方法
CN101442064A (zh) 半导体器件及其制造方法
CN113299561B (zh) 一种腔底防溢胶结构的制备方法
CN111341678B (zh) 一种不同厚度芯片嵌入的封装方法
CN106057732B (zh) 基于tsv技术和ltcc技术的开关矩阵的制造方法
CN110379766B (zh) 一种倒金字塔型硅通孔垂直互联结构及制备方法
KR20110087129A (ko) 관통 실리콘 비아 제조 방법
CN110400787B (zh) 一种硅基垂直互联结构及制备方法
KR20120097310A (ko) 기판 관통 구조물 및 이의 제조방법, 기판 관통 구조물을 포함하는 소자의 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant