CN104108679A - 制造贯穿玻璃的通孔的方法 - Google Patents
制造贯穿玻璃的通孔的方法 Download PDFInfo
- Publication number
- CN104108679A CN104108679A CN201410151219.1A CN201410151219A CN104108679A CN 104108679 A CN104108679 A CN 104108679A CN 201410151219 A CN201410151219 A CN 201410151219A CN 104108679 A CN104108679 A CN 104108679A
- Authority
- CN
- China
- Prior art keywords
- glass
- hole
- substrate
- raceway groove
- runs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 title claims abstract description 329
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 180
- 238000000034 method Methods 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000000873 masking effect Effects 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 24
- 238000011049 filling Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000007888 film coating Substances 0.000 claims description 2
- 238000009501 film coating Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 50
- 230000002146 bilateral effect Effects 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 238000000151 deposition Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 19
- 230000008021 deposition Effects 0.000 description 17
- 239000011248 coating agent Substances 0.000 description 16
- 238000000576 coating method Methods 0.000 description 16
- 238000004377 microelectronic Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 239000000546 pharmaceutical excipient Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229920001940 conductive polymer Polymers 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000000427 thin-film deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002322 conducting polymer Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 239000012188 paraffin wax Substances 0.000 description 2
- 239000005297 pyrex Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000000018 DNA microarray Methods 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000008827 biological function Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010410 dusting Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000006089 photosensitive glass Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及制造贯穿玻璃的通孔的方法。具体地,本发明涉及一种形成贯穿玻璃的通孔的方法,包括:提供具有基本平面的第一和第二平行面的玻璃基底;掩蔽所述基本平面的第一和第二平行面,以在其上形成通孔图案化部分;和在所述基本平面的第一和第二平行面上蚀刻所述通孔图案化部分,以在所述基本平面的第一平行面中形成第一沟道,和在所述基本平面的第二平行面中形成第二沟道。所述第一沟道和第二沟道彼此基本正交或不正交。所述第一沟道和第二沟道相交,以形成在所述基本平面的第一和第二平行面处具有通孔开口的四边形贯穿玻璃的通孔。一种低成本、低复杂性和高可靠性的生产具有多个贯穿玻璃的通孔的玻璃基底的方法,从而所述玻璃基底能够例如被用作内插器。
Description
技术领域
本发明涉及一种制造玻璃通孔的方法,并且特别是涉及对玻璃基底开顶部和底部沟道,其中顶部沟道和底部沟道彼此正交或不正交,并且在交叉点处形成对齐孔,其中该孔一起形成贯穿玻璃的通孔。
背景技术
在微电子学中,集成电路器件的密度高速增大。每一芯片的晶体管数目继续增长。然而,集成电路的进一步小型化的实施成本高,并且更复杂的电路需要更多数目的I/O引线,这使得器件的接触和封装复杂化。因此,需要用于获得更高器件密度的其它措施。新兴的可选方式在于,通过在彼此顶部堆叠器件,提高每单位面积的器件密度。当前,堆叠器件主要通过引线接合法互相连接,这是一种复杂过程,在器件上需要大量空间,以及不必要地长的连接引线。此外,引线接合法通常引起相当高的电阻,并且可能不可靠。
涉及微电子的是其中能够提高微电子系统或技术的功能性的微机电系统(MEMS)。在MEMS中,集成电路例如集成有机械、化学、生物学功能,或者基于对微电子处理的大量知识,制造微机电系统,例如加速计、传感器或生物芯片。这些微机电系统中的许多系统都在全部3维中扩展,以便获得期望的功能性。
与微电子中一样,主要使用硅晶片作为基底制造MEMS结构,但是正逐渐更广泛地使用例如其它半导体材料、聚合物、陶瓷和玻璃。伴随3D微电子器件和MEMS结构的制造越来越受到关注,如下方面也越来越受到关注,即在3D结构的基底或晶片的正面和背面之间制造电互连,即所谓的“贯穿晶片的通孔”。通过使用这些贯穿晶片的通孔,避免了不可靠和昂贵的引线接合,并且能够提高互连密度。贯穿晶片的通孔应在晶片上占用尽可能小的面积,并且电互连应低电阻。此外,对贯穿晶片的通孔的处理应与本领域的常规处理技术相容。
已经公开了不同的贯穿晶片的通孔设计,并且用于制造该通孔的策略可被分为两类。在第一类中,贯穿晶片的通孔由晶片材料形成,例如掺杂的半导体通孔。在第二类中,贯穿晶片的通孔在晶片中形成,例如使用激光烧蚀、钻孔、湿式蚀刻或干式蚀刻。之后,例如使用物理气相沉积(PVD)工艺,至少在贯穿晶片的通孔的侧壁上沉积导电材料。为了提高导电贯穿晶片的通孔的横截面面积(以便降低电阻),通常将金属或金属合金镀在导电涂层上。由于金属或金属合金的导电性更强,所以与第二类贯穿晶片的通孔相比,第一类贯穿晶片的通孔通常具有相对高的电阻。
用于形成通孔的技术主要取决于晶片材料。现在,硅被用作具有通孔电极的内插器(interposer)。硅相对易于经受通过干式蚀刻进行的精密加工。然而,由于硅是半导体,所以通孔的内壁必须经过绝缘处理,以便确保绝缘性。正考虑玻璃作为内插器。玻璃的优点包括良好的绝缘性、匹配的CTE、光滑均匀的表面、低介电常数和材料成本低。然而,通过玻璃基底形成通孔困难且昂贵,例如,常常使用激光、喷砂或超声波钻孔以形成通孔。在这样的情况下,形成微通孔困难且昂贵,并且现在这种玻璃基底的应用有限。
微电子工业已经在不昂贵地形成良好通孔方面具有很大麻烦。如上所述,已经对玻璃基底尝试了许多方法,包括机械技术,例如钻孔或喷砂,化学方法,例如湿式蚀刻和光敏玻璃,激光烧蚀方法,和放电方法。已经生产了通孔,但是在玻璃基底中产生通孔的复杂性和成本结构是主要障碍。对于微电子工业,尤其是对于生产被用作内插器的具有贯穿玻璃的通孔的玻璃基底,低成本以及非常高的可靠性是绝对的驱动力。
存在一种提供下列玻璃基底的需求,其具有适合用于多种半导体器件的多个贯穿玻璃的通孔,例如可用作内插器。存在如下的需求,即提供一种低成本、低复杂性和高可靠性的方法,其用以产生具有多个贯穿玻璃的通孔的玻璃基底,从而该玻璃基底能够被用作内插器。
本发明也提供许多另外的优点,这些优点将通过下文所述而显现。
发明内容
本发明部分地涉及一种形成贯穿玻璃的通孔的方法。该方法包括:提供具有基本平面的第一和第二平行面的玻璃基底;掩蔽基本平面的第一和第二平行面,以在其上形成通孔图案化部分;和在所述基本平面的第一和第二平行面上蚀刻该通孔图案化部分,以在基本平面的第一平行面中形成第一沟道,和在基本平面的第二平行面中形成第二沟道。第一沟道和第二沟道彼此基本正交或不正交。第一沟道和第二沟道相交,以形成在基本平面的第一和第二平行面处具有通孔开口的四边形贯穿玻璃的通孔。改变几何结构,以使得沟道蚀刻偏离正交,将导致不正交的玻璃通孔,例如比正方形或矩形更呈菱形形状。
本发明也部分地涉及一种电子器件,其包括:具有基本平面的第一和第二平行面的玻璃基底;和在基本平面的第一平行面中的第一沟道,和在基本平面的第二平行面中的第二沟道。第一沟道和第二沟道彼此基本正交或不正交。第一沟道和第二沟道相交,以形成在基本平面的第一和第二平行面处具有通孔开口的四边形贯穿玻璃的通孔。
本发明的优点在于一种生产如下玻璃基底的低成本、低复杂性和高可靠性方法,该玻璃基底具有多个贯穿玻璃的通孔,从而该玻璃基底能够例如被用作内插器。
通过参考下文附图和详述,将理解本发明的另外的目的、特征和优点。
附图说明
图1是示出用于形成玻璃通孔的工艺的流程图,该工艺包括双侧成沟道,以在玻璃基底中形成对齐孔,该孔一起形成贯穿玻璃的通孔。
图2是形成玻璃通孔的双侧成沟道方法中的阶段示意图,特别地,是其中从顶部蚀刻以在玻璃基底顶部上产生沟道22的玻璃基底20的图示。
图3是形成玻璃通孔的双侧成沟道方法中的阶段示意图,特别地,是其中从底部蚀刻以在玻璃基底的底部上产生沟道32的玻璃基底20的图示。
图4是形成玻璃通孔的双侧成沟道方法中的阶段示意图,特别地,示出通过结合在玻璃基底20顶部和底部表面上的掩蔽和蚀刻,两个蚀刻沟道22和32的相交点(汇合)提供下列技术特征的源头,其中完全蚀刻掉玻璃基底,并且形成通孔44。
图5示出具有玻璃通孔的玻璃基底的简化剖面图的实例。
图6A-6C示出具有玻璃通孔的玻璃基底的简化剖面图的实例。
图7A-7E示出具有玻璃通孔的玻璃基底的简化剖面图的实例。
图8是示出形成玻璃通孔的两个工艺的流程图,包括双侧成沟道,以在玻璃基底中形成对齐孔,该孔一起形成贯穿玻璃的通孔。
具体实施方式
为了本发明的目的,术语“电子器件”是指微电子器件、电子MEMS器件、电子纳米技术器件以及更简单的电子器件。微电子器件可包括微电子部件,例如集成在晶片表面中或被布置在晶片表面上的集成电路。可通过精细加工例如半导体晶片,或者在晶片上表面精细加工而形成MEMS器件。更简单的电子器件可以是被用作电子部件载体的基底,或者是其它电子器件之间的中间层。
本发明中所述的一些实施方式涉及电子器件,例如MEMS器件和其它器件的玻璃封装。此处描述了玻璃通孔,其为贯穿玻璃面板或其它玻璃基底延伸的电连接,还描述了相关制作方法。虽然在MEMS和IC器件的玻璃封装的环境下描述制作方法和所得玻璃通孔的实施方式,但是所述方法和通孔不受此限制,并且可在例如采用通过玻璃基底的导电通路的其它环境下实施。
可在厚度约100-700微米的玻璃基底中设置玻璃通孔。所述玻璃通孔包括延伸贯穿玻璃基底的传导通路。在一个实施方式中,所述玻璃通孔可包括如下的薄膜,该薄膜涂覆贯穿玻璃的通孔的侧壁的全部或一部分。同样地,上述贯穿玻璃的通孔可包括如下的镀层金属,其涂覆贯穿玻璃的通孔的侧壁的全部或一部分。根据期望的实施方式,该玻璃通孔可不被填充,或者包括导电或不导电的填充材料。
玻璃通孔可被设置在平面的玻璃基底中。该玻璃通孔可包括侧壁,其从玻璃基底的平面表面延伸至玻璃基底内部中的一点。玻璃通孔侧壁可具有下列侧壁,其从玻璃基底的相对平面表面延伸,并且在玻璃基底内部中的一点处相交。贯穿玻璃的通孔可在玻璃基底的相对表面中具有通孔开口,并且具有基本上与每个通孔开口处的相应尺寸相同或较小的内部尺寸。
根据本发明,玻璃基底可包括如下玻璃通孔,其单独地或与接触垫、金属迹线等组合,将玻璃基底一侧上的MEMS器件、IC器件、传感器、电路、通孔、接触垫、SMD垫或其它电有源器件或导电材料中的一个或多个,电连接至该玻璃基底另一侧上的MEMS器件、IC器件、传感器、电路、通孔、接触垫、SMD垫或其它电有源器件或导电材料中的一个或多个。
此处描述了制造双侧沟道和玻璃通孔的方法。该方法包括双侧成沟道工艺,以在玻璃基底中形成对齐的孔,该孔一起形成玻璃通孔的孔。在一个实施方式中,所述方法包括在贯穿玻璃的通孔的侧壁上单侧或双侧沉积连续导电薄膜。形成贯穿玻璃的通孔可包括通过湿式蚀刻对玻璃基底实施成沟道。此处所述的方法可包括根据期望的实施方式,对贯穿玻璃的通孔的侧壁镀层,和/或以导电或不导电填充材料填充该贯穿玻璃的通孔。
本发明的方法包括双侧成沟道工艺,以在玻璃基底中形成对齐孔,该孔一起形成赋型的贯穿玻璃的通孔,然后任选地沉积或者淀积导电材料。形成贯穿玻璃的通孔的双侧成沟道方法包括湿式蚀刻、干式蚀刻、喷砂或这些技术的组合,优选湿式蚀刻,以形成沟道。形成贯穿玻璃的通孔包括蚀刻第一和第二玻璃表面上的通孔图案化部分,以在第一玻璃表面中形成第一沟道,并且在第二玻璃表面中形成第二沟道;其中第一沟道和第二沟道彼此基本正交或不正交;并且其中第一沟道和第二沟道相交,以形成在第一和第二玻璃表面处具有通孔开口的四边形贯穿玻璃的通孔。不正交的蚀刻将产生更成菱形形状的通孔。
优选地,所述贯穿玻璃的通孔为直通视线的区域,其促进连续导电薄膜沉积遍及贯穿玻璃的通孔。可使用单侧或双侧溅射或其它沉积技术,以在贯穿玻璃的通孔中沉积薄膜。可通过电镀或化学镀增大通孔金属的厚度。可任选地,例如用导电材料、非导电材料或导热材料填充所述薄膜玻璃通孔。可选地,用适当传导材料的精密珠(precisionbead)或棒填充所述贯穿玻璃的通孔,其中使用振动台以加快该过程。
根据本发明,玻璃通孔包括通过双侧成沟道工艺形成的、贯穿玻璃基底的孔(称为贯穿玻璃的通孔),以及任选地薄导电膜,其一致地涂覆贯穿玻璃的通孔的侧壁。通过双侧成沟道工艺形成具有第一和第二侧的玻璃基底中的玻璃通孔,该工艺在玻璃基底的第一侧中形成具有侧壁以及通孔开口的第一通孔,和在玻璃基底的第二侧中形成具有侧壁以及通孔开口的第二通孔。第一和第二通孔相交(汇合),第一和第二通孔每个的侧壁都基本上从它们各自的通孔开口垂直于第一和第二通孔的相交点。相交点处的贯穿玻璃的通孔的尺寸基本上与每个通孔开口处的相应尺寸相同或比每个通孔开口处的相应尺寸小。每个通孔开口的尺寸都可大于或小于玻璃基底的厚度。
所述贯穿玻璃的通孔可被任选地涂有镀层金属膜,该镀层金属膜从玻璃基底的第一侧连续到达第二侧。贯穿玻璃的通孔的内部可不被填充,部分填充或全部填充。例如,贯穿玻璃的通孔可部分地或大量地填充有导电材料、导热材料或非传导材料中的一种或多种。
第一和第二通孔可各自都具有恒定或可变半径。例如,通孔开口可为四边形或其它形状的。例如,通孔开口尺寸可为四边形开口的宽度。导电薄膜的厚度可在约0.1至5微米之间,更特别地例如在0.1至0.2微米之间。所述基底玻璃的厚度可至少为约20微米,更特别地,例如至少约100微米,或至少约300微米,或至少约500微米。
电子器件,例如集成电路(IC)或MEMS器件,能够被安装在玻璃基底的第一侧上,并且被电连接至贯穿玻璃的通孔中的导电薄膜。玻璃基底第二侧上的电子部件可通过贯穿玻璃的通孔中的导电薄膜,连接至所述IC或MEMS器件。电子器件包括显示器,被配置成与该显示器通信和被配置成处理图像数据的处理器,和被配置成与该处理器通信的存储器器件。
本发明包括具有如下玻璃基底的电子器件,该玻璃基底具有第一和第二侧,被安装至该玻璃基底第一侧的MEMS或IC器件,以及贯穿玻璃的通孔中的导电薄膜,其用于将该MEMS或IC器件电连接至该玻璃基底的第二侧。
本发明的方法可包括:对齐玻璃基底的第一和第二表面上的模具(stencil)图案;和根据对齐的模具图案对基底进行湿式蚀刻或喷砂。湿式蚀刻第一和第二通孔,以形成从第一和第二通孔的相交处延伸的直通视线区域。
任选地,以导电薄膜涂覆贯穿玻璃的通孔,可包括从玻璃基底的两侧沉积,或仅从一侧沉积。在一个实施方式中,可在导电薄膜上镀金属层。该方法也包括完全或部分地填充所述贯穿玻璃的通孔。
图1示出用于形成玻璃通孔的工艺的流程图的实例,该工艺包括双侧成沟道,以在玻璃基底中形成对齐孔,该孔一起形成贯穿玻璃的通孔。图2-4示出形成玻璃通孔的双侧成沟道方法中不同阶段的实例。首先参照图1,方法10始于其中提供玻璃基底的操作11。此处描述了根据多个实施方式的玻璃基底的厚度。该基底可为任何合适的面积。具有例如约一平方米或更大面积的玻璃基底(有时称为玻璃板或面板)例如具有0.3、0.5或0.7毫米的厚度。可选地,可提供具有100毫米、150毫米直径或其它直径的圆形基底。可提供从更大玻璃面板切割的正方形或矩形子面板。例如,所述玻璃基底可为或包括硼硅酸盐玻璃、钠钙玻璃、石英、Pyrex(派热克斯玻璃)或其它适当的玻璃材料。所述玻璃基底可具有或不具有MEMS器件和/或其它部件(金属迹线、接触垫、电路,等),其已经制于基底的一侧或两侧上。在形成玻璃通孔后,或者在玻璃通孔形成期间的任何适当时间点处,形成MEMS器件和/或其它封装部件。
在操作12中,实施双侧成沟道工艺,以在玻璃基底中形成贯穿玻璃的通孔。该双侧成沟道工艺包括形成两个部分通孔(即,沟道),在玻璃基底的每一侧上有一个。在这两个孔(即,沟道)形成期间或之后的一些时间点,通过蚀刻或以其它方式从两者之间移除玻璃材料,将两个孔接合。以如下方式对齐两个部分贯穿的孔,以使得当接合时,对齐的通孔在玻璃基底的中间段附近交迭,形成贯穿玻璃的通孔。该双侧成沟道工艺可包括同时湿式或干式蚀刻对齐的部分贯穿的孔、依次湿式或干式蚀刻对齐的部分贯穿的孔以及同时或依次对对齐的部分贯穿的孔喷砂(也称为喷粉)。双侧成沟道工艺可包括双侧喷砂工艺,然后是湿式蚀刻工艺,从而进一步成型和赋型所述通孔。该通孔能够被成型为促进随后通过该通孔,从玻璃基底的一侧或两侧沉积连续薄膜。
参照图2-4,其中绘出在玻璃基底中通过双侧成沟道工艺形成的贯穿玻璃的通孔的表示图。该贯穿玻璃的通孔包括在玻璃基底中形成的对齐四边形形状的通孔。可通过以各向同性湿化学蚀刻剂,例如基于氢氟酸的蚀刻剂,来蚀刻玻璃基底,从而形成所述四边形形状的通孔。
如图2-4中所示,所述玻璃基底可被掩蔽,并且在其中蚀刻沟道。图2示出其中从顶部蚀刻,在玻璃基底的顶部上产生沟道22的玻璃基底20的表示图。类似地,图3示出其中从底部蚀刻,在玻璃基底的底部上产生沟道32的玻璃基底20的表示图。参照图4,通过组合在玻璃基底20顶部和底部表面上的掩蔽和蚀刻,两个蚀刻沟道22和32的相交点(汇合)提供下列技术特征的源头,其中玻璃基底被完全蚀刻掉,并且形成通孔44。在图2和3中蚀刻的顶部和底部沟道22和32彼此正交。
图5示出玻璃基底50,其具有处于玻璃基底顶部上,并且在底部上正交的固体石蜡的粗掩模51,然后是在实施例中描述的玻璃蚀刻步骤。底部上的蚀刻沟道52和顶部上的蚀刻沟道53在相交点(汇合点)处相遇,并且形成玻璃通孔54。
本发明的方法可为常规的光刻工艺,其中保护无意蚀刻的区域,并且不保护将被蚀刻的区域。然后将是简单的酸蚀刻、洗涤,之后视需要移除光刻。由于液体自由流动,所以将防止产生锥度孔的蚀刻饱和。这将有助于在整个表面上进行均匀和快速的蚀刻,从而在快速制造的情况下提供更一致的表面。
可通过常规设备操作本发明的方法。进行双侧成沟道工艺所需的所有工具和设备都易于获得。本发明的方法允许从大量玻璃基底中进行选择,提供尽可能最低的价格。本发明中使用的技术完全是规模可调的,从而允许使用可获得的工具,以及利用已经对LCD市场研发的低成本玻璃制造处理的优点。本发明的方法向市场提供一种低成本解决方案。
重新参照图1,在形成贯穿玻璃的通孔后,工艺10继续,在操作13中以连续导电薄膜涂覆通孔的侧壁。可通过溅射沉积工艺(也称为物理气相沉积(PVD)工艺)沉积一个或多个薄膜。可通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或蒸发工艺涂覆侧壁。操作13可为一侧沉积工艺。例如,操作13可为一侧溅射工艺,其中溅射位于包括贯穿玻璃的通孔的基底的一个表面或另一表面之上的靶标,以在该基底的表面上,和在上部与下部通孔两者的侧壁上,沉积靶材。导电薄膜材料仅通过该表面中的通孔开口,进入贯穿玻璃的通孔。操作13可为双侧工艺,其中通过每个通孔开口,同时或依次地在贯穿玻璃的通孔内沉积材料。
可将薄膜涂层施加至贯穿玻璃的通孔的侧壁。从玻璃基底的顶部表面至底部表面,该薄膜连续地涂覆贯穿玻璃的通孔的侧壁。以电连续贯穿通孔的导电薄膜,通过一个或两个通孔开口,可涂覆所有贯穿玻璃的通孔的或仅涂覆其一部分。该薄膜也能够被沉积在玻璃基底的顶部和底部表面上。该薄膜可被选择性地图案化和蚀刻在玻璃基底的一侧或两侧上,以例如形成电迹线、结合垫和其它连接特征。
重新参照图1,在操作13之后,完成了薄膜的沉积。在一个实施方式中,可在任选操作14中,通过在导电薄膜上化学镀或电镀,形成一个或更多另外的金属层。如果实施镀层,则可使用在操作14中沉积的层作为用于之后镀层操作15的晶种层。例如,可通过镀层掩模,例如被层压至或以其它方式在玻璃基底一侧或两侧上形成的厚光致抗蚀剂层或干抗蚀膜,实施电镀。可选地,可使用自给晶种镀层方法。可使用镀层,以有效地提高玻璃通孔中的薄金属膜的厚度,并且降低通孔电阻。可使用镀层材料填充或部分填充通孔。镀层的厚度范围例如可从几微米至几百微米。镀层厚度可在3至30微米之间。
在操作13中形成的薄膜的厚度范围可从小于0.05微米至超过5微米。在一些情况下,贯穿玻璃的通孔的侧壁上的薄膜层的厚度取决于是否实施镀层。在其中薄膜通过通孔提供电连接的实施方式中(即,通孔未填充或填充非导电材料),膜的厚度可被沉积为约0.1至5微米,例如1微米或2微米。在其中薄膜是用于镀层工艺的晶种层的实施方式中,薄膜厚度可被沉积为约0.1至0.2微米。本领域技术人员应理解,这些厚度可取决于期望实施方式而变化。
所述薄膜通常为金属,但是可使用导电聚合物或其它材料。金属的实例包括铜(Cu)、铝(Al)、金(Au)、铌(Nb)、铬(Cr)、钽(Ta)、镍(Ni)、钨(W)、钛(Ti)和银(Ag)。沉积薄膜包括沉积双层,该双层包括胶粘层和第二层,例如铝、金、铜或另外的金属。第二层起主导体和/或晶种层的作用。胶粘层促进胶粘至玻璃基底。胶粘层的实例包括铬和钛。双层的实例包括Cr/Cu、Cr/Au和Ti/W。胶粘层具有几纳米至几百纳米或更大的厚度。
除了涂覆通孔的内部表面之外,还可将薄膜沉积在玻璃基底顶部和底部表面其中之一或两者上的至少下列区域部分中,该区域围绕该表面中的通孔开口。可图案化或蚀刻在顶部和/或底部表面上形成的膜,从而形成被电连接至通孔的电迹线和/或接触垫。如关于图1所述的,可在操作13或14之后实施图案化和蚀刻。可在薄膜沉积之前,在顶部和/或底部表面上形成沉积掩模,以便膜被沉积为期望的图案。也可沉积薄金属膜以连接至顶部和/或底部表面上存在的金属迹线和其它特征。
在操作13中形成的薄膜,以及如果存在的在操作14中形成的镀层,提供贯穿通孔的导电通路,通孔的内部不被填充或者之后被非导电材料填充或部分填充。通孔可被金属或其它导电材料填充或部分填充。因此,在操作13中沉积一个或多个薄膜后,以及如果在操作14中实施镀层,通孔就能够在任选操作15中,完全或部分地被导电或非导电材料填充。
所述填料材料可为金属、金属糊剂、焊料、焊膏、一种或多种焊锡球、玻璃-金属材料、聚合物-金属材料、导电聚合物、非导电聚合物、导电材料、非导电材料、导热材料、散热材料或其组合。所述填料材料降低沉积薄膜和/或镀层上的应力。所述填料材料密封通孔,从而防止通过通孔传送液体或气体。所述填料材料可用作导热通路,从而将热从被安装在玻璃基底一侧上的器件传送至另一侧的器件。可使用下列工艺填充或部分填充通孔,例如镀层、基于刮板的工艺,分配或直接填入填料材料,丝网印刷、喷涂或其它适当的通孔填充工艺。在其中薄膜被沉积在玻璃基底的顶部和/或底部表面上的情况下,可在填充通孔之前或之后,图案化和蚀刻所述薄膜。
一完成此处参照图1-4所述的工艺,并且形成所述玻璃通孔,就可通过另外的沉积、图案化和蚀刻工序进一步处理玻璃基底,从而形成电连接、器件或其它特征。此外,可通过附接其它器件或基底,或者视需要通过切割和另外的封装,进一步处理所述玻璃基底。
图6和7示出具有玻璃通孔的玻璃基底的简化剖面图的实例。在图6A中,提供具有多个玻璃通孔61的玻璃基底60的前视剖面图(沿顶部沟道)。虚线62内的顶部区域指示顶部沟道中的直通视线区域,其连接至底部通孔63,并且一起形成贯穿玻璃的通孔61。在图6B中,提供具有多个玻璃通孔61的玻璃基底60的侧视剖面图(沿底部沟道)。虚线65内的底部区域指示底部沟道中的直通视线区域,其连接至顶部通孔64,并且一起形成贯穿玻璃的通孔61。在图6C中,提供具有多个玻璃通孔61的玻璃基底60上的沟道66的顶视图。该顶视图为贯穿玻璃通孔61的直通视线。
在图7A中,在玻璃基底70中提供包括导电薄膜72的玻璃通孔71,在该实施方式中,玻璃基底70是MEMS器件玻璃基底,即MEMS器件73形成在其上或以其它方式附接在其上的玻璃基底。玻璃通孔71的导电薄膜72提供贯穿MEMS器件玻璃基底70的导电通路。因此,玻璃通孔71提供在如下两者之间提供电连接,在MEMS器件玻璃基底70一侧上的MEMS器件73和在MEMS器件玻璃基底70另一侧上的倒装芯片键合集成电路74。在图7B中,也在玻璃基底70中提供玻璃通孔71,玻璃基底70为MEMS器件基底。在通孔中具有导电薄膜72的玻璃通孔71,将MEMS器件玻璃基底70a一侧上的MEMS器件73连接至另一侧上的电有源器件75。例如,电有源器件75可为电子部件或MEMS传感器。在图7C中,在玻璃基底71a中形成玻璃通孔71,玻璃基底70a可为表面安装器件(SMD)玻璃基底,并且在SMD玻璃基底70a一侧上的SMD垫77和另一侧的电迹线76之间提供导电通路。在图7D中,在MEMS器件玻璃基底70中形成玻璃通孔71,以在MEMS器件73和MEMS器件玻璃基底70的相对侧上的SMD垫77之间提供电连接。MEMS器件玻璃基底70例如可被直接安装在印刷电路板(PCB)上,其中SMD垫77提供与PCB的电接口(未示出)。
至少一个基底具有薄膜玻璃通孔的两个或更多基底可被接合在一起。例如,在图7E中,在MEMS器件玻璃基底70中形成包括薄膜导电层72a的玻璃通孔71a,在SMD玻璃基底70a中形成包括薄膜导电层72b的另一玻璃通孔71b。MEMS器件玻璃基底70和SMD玻璃基底70a例如通过金属或聚合物,例如可UV固化聚合物,而连接在一起。玻璃通孔71a和71b,将在MEMS器件玻璃基底70上制造的MEMS器件73,电连接至在SMD玻璃基底70a上形成的SMD垫77。可在MEMS器件玻璃基底70的底部表面上和/或在SMD垫77的表面顶部形成一个或多个接触垫,从而连接玻璃通孔71a和71b。虽然在图7E中,玻璃通孔71a和71b直接对齐,但是在可选实施方式(未示出)中,玻璃通孔可不直接对齐,并且可通过一个或两个基底上的导电迹线和接触垫而电互连。
所述玻璃通孔可用于提供贯穿任何玻璃基底的导电通路。可单独使用玻璃通孔,或者与接触垫、金属迹线等结合使用,从而将玻璃基底一侧上的器件、传感器、电路、通孔、接触垫、SMD垫或其它电有源器件或导电材料,连接至玻璃基底另一侧上的器件、传感器、电路、通孔、接触垫、SMD垫或其它电有源器件或导电材料。
其中形成通孔的玻璃基底可基本为平面的,其具有基本平行的主表面(也称为顶部和底部表面)。本领域普通技术人员应理解,每个表面都可包括多种凹进或凸起特征,例如以容纳MEMS部件、集成电路或其它器件。所述玻璃基底的厚度通常为约50至700微米。基底的厚度可根据期望实施方式而变化。例如,在其中所述玻璃基底是将被进一步封装的MEMS器件基底的情况下,厚度可为约50至300微米,例如100微米或300微米。包括SMD垫并且被配置成安装到PCB上的基底可具有至少约300微米的厚度,例如约300至500微米。包括一个或多个玻璃基底或面板的构造可具有700微米或更大的厚度。
此处所述的玻璃通孔可未被填充或被填充。填充的通孔可被部分或充分填充。部分填充的通孔是这样的通孔,其中在通孔中存在填充材料,但是存在贯穿通孔的未填充通路。充分填充的通孔包括填充材料,从而不存在贯穿通孔的未填充通路。
所述玻璃通孔在基底的每一侧上都具有通孔开口,以及从一个通孔开口至另一个开口的连续导电通路。在一些实施方式中,通孔开口的尺寸(例如,直径或宽度)约为基底的厚度,或者更大。优选地,所述玻璃通孔具有约与玻璃基底厚度的量级相同的通孔开口尺寸(直径)。玻璃通孔的尺寸可根据应用而变化。
图8示出了示例形成贯穿玻璃的通孔的本发明工艺的流程图的实例。该流程图绘出根据多个实施方式的,形成贯穿玻璃的通孔的可选双侧成沟道方法80和90的实例。两种方法都始于在操作81中,在玻璃基底的顶部和底部表面上形成掩模。该玻璃基底可具有或不具有已经在基底的一个或两个侧面上制造的MEMS器件和/或其它部件。可选地,可在玻璃通孔形成期间或之后形成MEMS和其它器件。形成掩模通常包括:在玻璃基底上施加光敏层;将图案光刻暴露到光敏层中;然后显影光敏层。可选地,可图案化和蚀刻在玻璃基底上沉积的抗蚀刻层,然后该抗蚀刻层起蚀刻掩模的作用。也可使用模具或其它掩蔽技术,作为用于湿式、干式或喷砂操作的掩模。该掩模形成为对应于沟道的布置和尺寸(例如,通孔)。在一些实施方式中,顶部和底部表面上的掩模为镜像图像,基底任一侧上的掩模开口对齐,以允许形成部分对齐的通孔,然后形成贯穿玻璃的通孔。为了在基底的顶侧和底侧上形成具有不同尺寸通孔开口的贯穿玻璃的通孔,可在掩模中形成不同尺寸的对齐掩模开口。
对于各向同性清除工艺,例如各向同性湿式化学蚀刻,掩模开口可大幅小于最终期望的通孔开口尺寸。例如,对于具有100微米直径的圆形通孔开口,掩模开口可小至约1-20微米,例如10微米;对于具有500微米直径的圆形通孔开口,掩模开口可为约10-100微米,等。对于各向异性清除工艺,例如喷砂或湿式蚀刻,掩模开口的尺寸通常为最终期望的通孔开口尺寸。如此处所述的,最终通孔开口的尺寸约为基底厚度。
该工艺也允许对齐时的一些公差。这是因为通孔开口相当大,直径和长度约为几百微米,相应的掩模开口可在几十微米或更小范围内对齐。顶部和底部掩模其中之一或两者也可具有不相应的掩模开口,以允许除了双侧孔之外,还形成不同于双侧通孔的凹进特征。
可取决于之后的玻璃移除操作,即湿式蚀刻或喷砂,选择掩模材料。对于湿式蚀刻,掩模材料可包括光致抗蚀剂、多晶硅或氮化硅的沉积层、碳化硅,或铬、铬和金的薄金属层,或其它抗蚀刻材料。对于喷砂,掩模材料包括光致抗蚀剂、层压干抗蚀层、柔性聚合物、硅橡胶、金属掩模或者金属或聚合物丝网。
在适当地掩蔽顶部和底部表面后,形成贯穿玻璃的通孔。在方法80中,如操作82中所示的,这包括将基底放置在湿式蚀刻溶液中。湿式蚀刻溶液包括基于氟化氢的溶液,例如浓氢氟酸(HF)、稀释HF(HF:H2O)、缓冲HF(HF:NH4F:H2O)或其它下列适当的蚀刻剂,其具有适度高的玻璃基底蚀刻速度,以及对掩模材料的高选择性。也可通过喷涂、搅炼(puddling)或其它已知的技术施加蚀刻剂。可在一侧、然后在另一侧上连续地,或者在两侧上同时地,实施所述湿式蚀刻工序。在方法80中,完全通过湿式蚀刻在玻璃中形成沟道(例如,贯穿玻璃的通孔),不使用先前的喷砂或其它后掩模玻璃移除操作。这形成了部分通孔,并且该工艺继续至至少在顶部和底部表面中形成的对齐通孔破裂,从而产生贯穿玻璃的通孔。与通孔开口形状无关地,赋型贯穿玻璃的通孔的每个对齐孔都具有侧壁,其从平面玻璃基底表面延伸至对齐孔在该处相遇的玻璃内部的一点处。例如,甚至在单侧沉积的情况下,适当赋型的侧壁允许通过通孔视线溅射沉积薄金属层,从而提供连续的电连接性。
在图8中,根据多个实施方式,实施湿式蚀刻操作82,以形成玻璃通孔,从而促进随后沉积连续导电薄膜。例如,在一些实施方式中,实施湿式蚀刻操作,从而形成沟道(例如,对齐通孔)的相交,以允许仅从一侧沉积连续薄膜。光滑的型线允许通过沉积的薄膜均匀、无遮蔽地覆盖所暴露的侧壁。
如此处所述的,湿式蚀刻操作82包括同时双侧蚀刻。在可选实施方式中,可依次蚀刻玻璃基底的顶侧和底侧。在83中,顶部和底部沟道的会合在玻璃基底中形成贯穿玻璃的通孔。一旦蚀刻了玻璃通孔,就如操作84中所示地,从玻璃基底的两侧移除掩模。然后,在操作85中清洁基底,从而使基底准备沉积在贯穿玻璃的通孔中的连续薄膜,以及之后的其它处理。
方法90描述了在可选实施方式中形成贯穿玻璃的通孔的操作。在操作81中对玻璃基底的顶部和底部表面掩蔽之后,对基底喷砂,以在操作91中形成沟道(例如,贯穿玻璃的通孔)。可通过例如在基底一侧或两侧上对齐的模具图案,对基底的每一侧喷砂以形成沟道(例如,贯穿玻璃的通孔)。可同时或连续地实施对每一侧的掩蔽和喷砂。
继续喷砂操作,至少直到顶部和底部表面中的沟道(形成的对齐通孔)破裂,以产生贯穿玻璃的通孔。在其中喷砂操作通过湿式蚀刻成功的一些实施方式中,沟道(例如,对齐通孔)的双侧喷砂可在破裂之前停止,在湿式蚀刻期间发生破裂。例如,可通过下列小直径掩模开口实施喷砂,该小直径掩模开口在湿式蚀刻之前,从每一侧自限制喷砂的深度。可选地,喷砂可实施预先指定或预先确定的时间,并且在破裂之前停止,在湿式蚀刻期间发生破裂。可在破裂之后实施双侧喷砂,从而形成贯穿玻璃的通孔,然后是湿式蚀刻,从而进一步赋型所述贯穿玻璃的通孔。
在双侧喷砂之后,在操作92中,所得贯穿玻璃的通孔被暴露于湿式蚀刻剂中。该湿式蚀刻剂仅用于使侧壁恢复原有质地(retexture),使其光滑,以用于随后的沉积。允许湿式蚀刻继续,从而赋型所述玻璃通孔。
在实施湿式蚀刻操作92之后,方法90与方法80类似地结束,例如,通过在操作84中从玻璃基底的两侧移除掩模,以及在操作85中清洁基底。所述湿式蚀刻或喷砂操作可被干式蚀刻,或干式蚀刻和湿式蚀刻的组合所代替。干式蚀刻包括将经掩蔽的基底暴露于等离子体,例如含氟的等离子体。该等离子体可以是直接(原位)等离子体或远程等离子体。可使用的等离子体的实例包括电感耦合或电容耦合的RF等离子体,和微波等离子体。
所述贯穿玻璃的通孔可被赋型,例如调节形状和尺寸,以允许在侧壁上沉积连续贯穿孔的薄膜。该贯穿玻璃的通孔可被赋型,以允许单侧沉积连续贯穿孔的薄膜。
实施例
参照图5,在顶部表面上形成具有固体石蜡粗掩模51的玻璃基底50,其在玻璃基底的底部表面上正交,然后是玻璃蚀刻步骤。底部上蚀刻的沟道52和顶部上蚀刻的沟道53在相交点(汇合点)处相遇,并且形成玻璃通孔54。
已经在此处中参照多个实施方式和特定实施例描述了本发明。根据上述详细说明,为本领域普通技术人员提出了许多变体。所有这样的明显变体都处于所附权利要求书的完全预设的范围中。
Claims (30)
1.一种形成贯穿玻璃的通孔的方法,所述方法包括:
提供具有基本平面的第一和第二平行面的玻璃基底;
掩蔽所述基本平面的第一和第二平行面,以在其上形成通孔图案化部分;和
在所述基本平面的第一和第二平行面上蚀刻所述通孔图案化部分,以在所述基本平面的第一平行面中形成第一沟道,和在所述基本平面的第二平行面中形成第二沟道;
其中所述第一沟道和第二沟道彼此基本正交或不正交;并且
其中所述第一沟道和第二沟道相交,以形成在所述基本平面的第一和第二平行面处具有通孔开口的四边形贯穿玻璃的通孔。
2.根据权利要求1所述的方法,还包括在所述基本平面的第一平行面中形成多个第一沟道,和在所述基本平面的第二平行面中形成多个第二沟道。
3.根据权利要求2所述的方法,还包括在所述玻璃基底中形成多个贯穿玻璃的通孔。
4.根据权利要求1所述的方法,其中形成所述第一和第二沟道包括将所述平面的第一和第二平行面暴露于湿式蚀刻剂,以在所述第一表面中形成所述第一沟道,和在所述第二表面中形成所述第二沟道。
5.根据权利要求1所述的方法,其中所述贯穿玻璃的通孔具有基本垂直的侧壁。
6.根据权利要求1所述的方法,其中所述玻璃基底具有至少约20微米的厚度。
7.根据权利要求1所述的方法,还包括以导电薄膜涂覆所述贯穿玻璃的通孔的至少一部分,所述导电薄膜从所述第一表面连续通过所述通孔至所述第二表面。
8.根据权利要求7所述的方法,其中所述导电薄膜的厚度在约0.1至5微米之间。
9.根据权利要求1所述的方法,还包括消除形成所述通孔图案化部分时使用的任何剩余掩蔽材料。
10.根据权利要求1所述的方法,还包括在所述玻璃基底的所述第一表面上安装MEMS或IC装置中的至少一者,和将所述MEMS或IC装置电连接至所述贯穿玻璃的通孔中的导电薄膜。
11.根据权利要求10所述的方法,还包括在所述玻璃基底的所述第二表面上安装电子部件,其中所述MEMS或IC装置中的至少一者通过所述贯穿玻璃的通孔中的导电薄膜,电连接至所述电子部件。
12.一种电子器件,包括:
具有基本平面的第一和第二平行面的玻璃基底;
在所述基本平面的第一平行面中的第一沟道,和在所述基本平面的第二平行面中的第二沟道;
其中所述第一沟道和所述第二沟道彼此基本正交或不正交;并且
所述第一沟道和所述第二沟道相交,以形成在所述基本平面的第一和第二平行面处具有通孔开口的四边形贯穿玻璃的通孔。
13.根据权利要求12所述的电子器件,还包括在所述基本平面的第一平行面中的多个第一沟道,和在所述基本平面的第二平行面中的多个第二沟道。
14.根据权利要求13所述的电子器件,还包括在所述玻璃基底中的多个贯穿玻璃的通孔。
15.根据权利要求12所述的电子器件,其中以如下方式形成所述第一和第二沟道:将所述平面的第一和第二平行面暴露于湿式蚀刻剂,以在所述第一表面中形成所述第一沟道,和在所述第二表面中形成所述第二沟道。
16.根据权利要求12所述的电子器件,其中所述贯穿玻璃的通孔具有基本垂直的侧壁。
17.根据权利要求12所述的电子器件,其中所述玻璃基底具有至少约20微米的厚度。
18.根据权利要求12所述的电子器件,还包括在所述贯穿玻璃的通孔的至少一部分上的导电薄膜涂层,所述导电薄膜从所述第一表面连续通过所述通孔至所述第二表面。
19.根据权利要求12所述的电子器件,其中所述导电薄膜的厚度在约0.1至5微米之间。
20.根据权利要求12所述的电子器件,还包括在所述玻璃基底的所述第一表面上安装的MEMS或IC装置中的至少一者,所述MEMS或IC装置被电连接至所述贯穿玻璃的通孔中的导电薄膜。
21.根据权利要求20所述的电子器件,还包括在所述玻璃基底的所述第二表面上安装的电子部件,其中所述MEMS或IC装置中的至少一者通过所述贯穿玻璃的通孔中的导电薄膜,电连接至所述电子部件。
22.根据权利要求12所述的电子器件,包括内插器。
23.根据权利要求12所述的电子器件,其中以导电材料的精密珠或棒填充所述贯穿玻璃的通孔。
24.根据权利要求14所述的电子器件,其中以导电材料的精密珠或棒填充所述多个贯穿玻璃的通孔。
25.根据权利要求12所述的电子器件,其中通过使用振动台,以导电材料的精密珠或棒填充所述贯穿玻璃的通孔。
26.根据权利要求14所述的电子器件,其中通过使用振动台,以导电材料的精密珠或棒填充所述多个贯穿玻璃的通孔。
27.根据权利要求1所述的方法,还包括以导电材料的精密珠或棒填充所述贯穿玻璃的通孔。
28.根据权利要求3所述的方法,还包括以导电材料的精密珠或棒填充所述多个贯穿玻璃的通孔。
29.根据权利要求1所述的方法,还包括通过使用振动台,以导电材料的精密珠或棒填充所述贯穿玻璃的通孔。
30.根据权利要求3所述的方法,还包括通过使用振动台,以导电材料的精密珠或棒填充所述多个贯穿玻璃的通孔。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/862,953 US9130016B2 (en) | 2013-04-15 | 2013-04-15 | Method of manufacturing through-glass vias |
US13/862,953 | 2013-04-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104108679A true CN104108679A (zh) | 2014-10-22 |
Family
ID=51618494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410151219.1A Pending CN104108679A (zh) | 2013-04-15 | 2014-04-15 | 制造贯穿玻璃的通孔的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9130016B2 (zh) |
JP (1) | JP2014207452A (zh) |
KR (1) | KR20140123916A (zh) |
CN (1) | CN104108679A (zh) |
DE (1) | DE102014005259A1 (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150237732A1 (en) * | 2014-02-18 | 2015-08-20 | Qualcomm Incorporated | Low-profile package with passive device |
US9318466B2 (en) * | 2014-08-28 | 2016-04-19 | Globalfoundries Inc. | Method for electronic circuit assembly on a paper substrate |
JP2016134392A (ja) * | 2015-01-15 | 2016-07-25 | 凸版印刷株式会社 | インターポーザ、半導体装置、およびそれらの製造方法 |
US10593562B2 (en) | 2015-04-02 | 2020-03-17 | Samtec, Inc. | Method for creating through-connected vias and conductors on a substrate |
US9691634B2 (en) | 2015-04-02 | 2017-06-27 | Abexl Inc. | Method for creating through-connected vias and conductors on a substrate |
CN105538113B (zh) * | 2015-12-07 | 2018-05-04 | 上海现代先进超精密制造中心有限公司 | 细长通孔的打孔方法 |
JP6806781B2 (ja) * | 2016-01-31 | 2021-01-06 | スリーディー グラス ソリューションズ,インク3D Glass Solutions,Inc | 集積デバイスを有する多層感光性ガラス |
TWI697058B (zh) * | 2016-03-30 | 2020-06-21 | 胡志良 | 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體 |
JP2019514207A (ja) * | 2016-03-31 | 2019-05-30 | エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド | 導電めっきのためのレーザシーディング |
CN110402616B (zh) * | 2016-11-18 | 2023-04-04 | 申泰公司 | 填充材料以及基板通孔的填充方法 |
CN107980171B (zh) * | 2016-12-23 | 2022-06-24 | 苏州能讯高能半导体有限公司 | 半导体芯片、半导体晶圆及半导体晶圆的制造方法 |
JP7210573B2 (ja) | 2017-10-27 | 2023-01-23 | コーニング インコーポレイテッド | 保護材料を使用したガラス貫通ビアの製造 |
US20220406725A1 (en) * | 2021-06-17 | 2022-12-22 | Intel Corporation | Glass package core with planar structures |
WO2023287569A1 (en) * | 2021-07-13 | 2023-01-19 | Corning Incorporated | Vias including a plurality of traces, devices including the vias, and methods for fabricating the vias |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003007370A1 (en) * | 2001-07-12 | 2003-01-23 | Hitachi, Ltd. | Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor |
SG142115A1 (en) * | 2002-06-14 | 2008-05-28 | Micron Technology Inc | Wafer level packaging |
JP3891133B2 (ja) * | 2003-03-26 | 2007-03-14 | セイコーエプソン株式会社 | 電子部品の製造方法および電子部品の実装方法 |
US20120235969A1 (en) * | 2011-03-15 | 2012-09-20 | Qualcomm Mems Technologies, Inc. | Thin film through-glass via and methods for forming same |
US20130050227A1 (en) * | 2011-08-30 | 2013-02-28 | Qualcomm Mems Technologies, Inc. | Glass as a substrate material and a final package for mems and ic devices |
-
2013
- 2013-04-15 US US13/862,953 patent/US9130016B2/en not_active Expired - Fee Related
-
2014
- 2014-04-10 DE DE201410005259 patent/DE102014005259A1/de not_active Ceased
- 2014-04-15 KR KR1020140044625A patent/KR20140123916A/ko not_active Application Discontinuation
- 2014-04-15 JP JP2014083254A patent/JP2014207452A/ja active Pending
- 2014-04-15 CN CN201410151219.1A patent/CN104108679A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US9130016B2 (en) | 2015-09-08 |
KR20140123916A (ko) | 2014-10-23 |
US20140306350A1 (en) | 2014-10-16 |
JP2014207452A (ja) | 2014-10-30 |
DE102014005259A1 (de) | 2014-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104108679A (zh) | 制造贯穿玻璃的通孔的方法 | |
TWI511248B (zh) | 多孔基材中之通路 | |
US6528344B2 (en) | Chip scale surface-mountable packaging method for electronic and MEMS devices | |
JP5753904B2 (ja) | チップの両側からの段階的ビア形成 | |
US6998533B2 (en) | Electronic device and method of manufacturing same | |
US20160079149A1 (en) | Wiring board provided with through electrode, method for manufacturing same and semiconductor device | |
CN104465418B (zh) | 一种扇出晶圆级封装方法 | |
WO2012011932A1 (en) | Methods of forming semiconductor elements using micro-abrasive particle stream | |
WO2012011931A1 (en) | Microelectronic elements having metallic pads overlying vias | |
JP2007053149A (ja) | 半導体ウエハ及びその製造方法 | |
CN105655320B (zh) | 低成本芯片背部硅通孔互连结构及其制备方法 | |
US10062961B2 (en) | Electronic device furnished with a conducting layer and method of fabrication | |
CN103339725A (zh) | 晶圆内的柔性互连 | |
CN111682013A (zh) | 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法 | |
US8569164B2 (en) | Through substrate structure, device package having the same, and methods for manufacturing the same | |
US20040195669A1 (en) | Integrated circuit packaging apparatus and method | |
JP2010129952A (ja) | 貫通電極配線の製造方法 | |
JP5145036B2 (ja) | セラミック導体路板の形成方法 | |
CN106252276B (zh) | 基于tsv技术开关矩阵射频单元的制造方法 | |
CN112802757B (zh) | 基板制备方法及基板结构、芯片封装方法及芯片封装结构 | |
CN112786560A (zh) | 半导体装置封装及其制造方法 | |
CN110400787B (zh) | 一种硅基垂直互联结构及制备方法 | |
KR20230081779A (ko) | 전기도금 층을 포함하는 비아들 및 비아들의 제조 방법들 | |
JP2006173251A (ja) | 配線基板の製造方法 | |
KR100636780B1 (ko) | 글래스 기판을 이용한 패키징 제조방법 및 그 방법으로제조된 패키징 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141022 |