JP2014207452A - ガラス貫通ビアを製造する方法 - Google Patents

ガラス貫通ビアを製造する方法 Download PDF

Info

Publication number
JP2014207452A
JP2014207452A JP2014083254A JP2014083254A JP2014207452A JP 2014207452 A JP2014207452 A JP 2014207452A JP 2014083254 A JP2014083254 A JP 2014083254A JP 2014083254 A JP2014083254 A JP 2014083254A JP 2014207452 A JP2014207452 A JP 2014207452A
Authority
JP
Japan
Prior art keywords
glass
via hole
channel
substantially planar
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014083254A
Other languages
English (en)
Inventor
エッチ．アルーチ エリック
H Urruti Eric
エッチ．アルーチ エリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott Corp
Original Assignee
Schott Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schott Corp filed Critical Schott Corp
Publication of JP2014207452A publication Critical patent/JP2014207452A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】低コスト、低複雑性、及び高信頼性を有する、複数のガラス貫通ビアホールを有するガラス基板を製造するための方法を提供する。
【解決手段】ガラス貫通ビアホールを形成する方法は、第１の実質的に平面の平行面と第２の実質的に平面の平行面とを有するガラス基板を準備する工程；第１の実質的に平面の平行面及び第２の実質的に平面の平行面をマスキングし、その上にビアをパターン化した部分を形成する工程；及び、第１の実質的に平面の平行面及び第２の実質的に平面の平行面上のビアをパターン化した部分をエッチングし、第１の実質的に平面の平行面に第１のチャネルを、第２の実質的に平面の平行面に第２のチャネルを形成する工程を有する。第１のチャネル及び第２のチャネルは互いに実質的に直交するか又は非直交である。第１のチャネル及び第２のチャネルが交差して、第１の実質的に平面の平行面及び第２の実質的に平面の平行面にビア開口を有する四角形のガラス貫通ビアホールが形成される。
【選択図】図１

Description

本開示は、ガラス貫通ビアを製造する方法に関し、詳細には、ガラス基板の上部チャネリング及び下部チャネリングであって、上部チャネルと下部チャネルとが互いに直交するか又は非直交であり、交差する点に、配列したホールを形成し、前記ホールが一体としてガラス貫通ビアホールを形成する、ガラス基板の上部チャネリング及び下部チャネリングに関する。
マイクロエレクトロニクスでは、集積回路のデバイス密度が高度に増大しつつある。チップ１つ当たりのトランジスタの数が増え続けている。しかしながら、集積回路の更なる小型化の実現には費用がかかるとともに、更に複雑な回路はＩ／Ｏリードの数を増大させることを要するため、デバイスの接触及びパッケージングが複雑となる。よって、デバイス密度をより大きくさせるための他の手段が必要とされている。新たな代替法は、デバイスを互いの上に積層させることによって単位面積当たりのデバイス密度を増大させることである。現在、積層させたデバイスは大抵、デバイス上に多大なスペース及び不必要に長い接続リード線を必要とする複雑なプロセスであるワイヤボンディングによって相互接続されている。さらに、ワイヤボンディングは通常、相当大きい抵抗をもたらし、信頼性に欠く場合がある。
マイクロエレクトロニクスシステム又はマイクロエレクトロニクス技術の機能性を向上させることができる微小電子機械システム（ＭＥＭＳ）は、マイクロエレクトロニクスに関連付けられるものである。ＭＥＭＳには、集積回路が、例えば、機械的機能、化学的機能、生物学的機能を用いて、又はマイクロエレクトロニクスの加工の莫大な知識に基づいて集積化されており、加速度計、センサ又はバイオチップ等の微小電子機械システムが製造されている。所望の機能性を得るために、これらの微小電子機械システムの多くが、三次元全てに拡張している。
マイクロエレクトロニクスと同様に、ＭＥＭＳ構造は主に、基板としてシリコンウエハを用いて製作されているが、例えば他の半導体材料、ポリマー、セラミックス及びガラスも広く使用されるようになってきている。３Ｄマイクロエレクトロニクス構造体及びＭＥＭＳ構造体の製造への関心が高まるにつれて、３Ｄ構造体の基板又はウエハの前側と後ろ側との間の電気的相互接続、すなわち、いわゆる「ウエハ貫通ビア」の作製への関心も高まっている。これらを用いて、信頼性の低い費用のかかるワイヤボンディングを回避し、相互接続密度を増大させることができる。ウエハ貫通ビアは、ウエハ上の可能な限り小さい面積を占めるものとし、電気的相互接続の抵抗が小さくなければならない。さらに、ウエハ貫通ビアの加工は、当該技術分野における従来の加工技術と適合するものでなければならない。
種々のウエハ貫通ビアの設計が開示されており、ビアを作製する戦略は２つの分類に分けることができる。第１の分類では、ウエハ貫通ビアが、ウエハ材料によって形成されるもの、例えば、ドープ半導体ビアである。第２の分類では、ウエハ貫通ビアホールが、例えばレーザアブレーション、ドリリング、ウェットエッチング又はドライエッチングを用いて、ウエハ内に形成される。その後、導電性材料を、例えば物理蒸着（ＰＶＤ）法を用いて、ウエハ貫通ビアホールの少なくとも側壁に堆積させる。導電性ウエハ貫通ビアの断面積を増大させるために（電気抵抗を低減させるために）、通例、金属又は合金を導電性コーティング上にめっきする。第１の分類のウエハ貫通ビアは概して、第２の分類のウエハ貫通ビアと比較すると、金属又は合金のより高い導電性に起因して比較的大きい抵抗を有する。
ビアホールの形成に使用される技法は主に、ウエハ材料に応じて決まる。現在、シリコンを、スルーホール電極を有するインターポーザとして使用している。シリコンはドライエッチングによって比較的容易に微細加工を施すことができる。しかしながら、シリコンが半導体であるため、絶縁特性を確保するためには、スルーホールの内壁には絶縁処理を施さなければならない。ガラスもインターポーザと考えられる。ガラスの利点は、良好な絶縁性、対応するＣＴＥ、平滑な均一表面、低比誘電率及び低コストの材料を包含する。しかしながら、ガラス基板にスルーホールを形成することは困難かつ高価であり、例えば、通常は、レーザ、サンドブラスト又は超音波ドリルを用いてスルーホールを形成する。このような場合、微小スルーホールを形成することは困難かつ高価であり、このようなガラス基板の利用は現在限定されている。
マイクロエレクトロニクス産業は、良好なビアホールを安価に形成するのに厄介な問題を抱えていた。上述のように、ドリリング又はサンドブラスト等の機械的技法、ウェットエッチング及び感光性ガラス等の化学的方法、レーザアブレーション法、並びに放電法を含む多数の方法が、ガラス基板により試みられてきた。ビアホールは作製されるが、ガラス基板にスルービアホールを作り出す複雑性及び費用構造が主な障害となっている。非常に高い信頼性を伴う低コストなものは、マイクロエレクトロニクス産業、とりわけ、インターポーザとして使用されるガラス貫通ビアホールを有するガラス基板の製造にとって絶対的な推進力となる。
様々な半導体素子に好適な、例えば、インターポーザとして有用な、複数のガラス貫通ビアホールを有するガラス基板を提供する必要性が存在している。ガラス基板をインターポーザとして使用することができるように、複数のガラス貫通ビアホールを有するガラス基板を製造するための、低コスト、低複雑性かつ高信頼性の方法を提供する必要性が存在している。
本開示は、以下で記載するように明らかとされる多くの更なる利点も提供する。
本開示は、ガラス貫通ビアホールを形成する方法に一部関する。この方法は、第１の実質的に平面の平行面と第２の実質的に平面の平行面とを有するガラス基板を準備する工程、第１の実質的に平面の平行面及び第２の実質的に平面の平行面をマスキングし、その上にビアをパターン化した部分を形成する工程、及び、第１の実質的に平面の平行面及び第２の実質的に平面の平行面上のビアをパターン化した部分をエッチングし、第１の実質的に平面の平行面に第１のチャネルを、第２の実質的に平面の平行面に第２のチャネルを形成工程、を含む。第１のチャネル及び第２のチャネルは互いに実質的に直交するか又は非直交である。第１のチャネル及び第２のチャネルが交差して、第１の実質的に平面の平行面及び第２の実質的に平面の平行面にビア開口を有する四角形のガラス貫通ビアホールが形成される。チャネルエッチングが直交状態から外れるように幾何学的形状を変更することによって、直角でない、例えば、正方形又は矩形よりもダイヤモンド形状に近いガラス貫通ビアがもたらされると考えられる。
本開示は、電気装置(electrical device)であって、第１の実質的に平面の平行面と、第２の実質的に平面の平行面とを有するガラス基板、及び、前記第１の実質的に平面の平行面に第１のチャネルと、前記第２の実質的に平面の平行面に第２のチャネルと、を備える、電気装置にも一部関する。第１のチャネル及び第２のチャネルが、互いに実質的に直交するか又は非直交である。第１のチャネル及び第２のチャネルが交差して、第１の実質的に平面の平行面及び第２の実質的に平面の平行面にビア開口を有する四角形のガラス貫通ビアホールが形成される。
本開示の利点は、ガラス基板を例えばインターポーザとして使用することができるように、複数のガラス貫通ビアホールを有するガラス基板を製造するための、低コスト、低複雑性かつ高信頼性の方法である。
本発明の更なる課題、特徴及び利点は、以下の図面及び詳細な説明を参照することにより理解されるであろう。
ガラス基板に、配列したホールを形成し、前記ホールが一体としてガラス貫通ビアホールを形成するような両面チャネリングを伴うガラス貫通ビアを形成する方法を示すフロー図である。 ガラス貫通ビアを形成する両面チャネリング法における一段階の概略図、とりわけ、上からのエッチングによってガラス基板の上部にチャネル２２を作製するガラス基板２０の概略図である。 ガラス貫通ビアを形成する両面チャネリング法における一段階の概略図、とりわけ、下からのエッチングによってガラス基板の下部にチャネル３２を作製するガラス基板２０の概略図である。 ガラス貫通ビアを形成する両面チャネリング法における一段階の概略図、とりわけ、ガラス基板２０の上面及び下面上のマスキング及びエッチングを組み合わせることによって、２つのエッチングされたチャネル２２及びチャネル３２の交差点（合致位置）が、完全にエッチング除去されるガラス基板の原点を提示し、かつビア４４が形成されることを示すものである。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス貫通ビアを有するガラス基板の概略断面図の一例を示す図である。 ガラス基板に、配列したホールを形成し、前記ホールが一体としてガラス貫通ビアホールを形成するような両面チャネリングを伴うガラス貫通ビアを形成する２つの方法を示すフロー図である。
本開示の目的で、「電子デバイス(electronic device)」とは、マイクロ電子デバイス、電子ＭＥＭＳデバイス、電子ナノテクノロジーデバイス、及びより単純な電子デバイスを指す。マイクロ電子デバイスは、ウエハ表面に集積化されるか又はウエハの表面上に配置される集積回路等のマイクロ電子部品を備えるものであってもよい。ＭＥＭＳデバイスは、例えば半導体ウエハの微細加工又はウエハ上における表面微細加工によって形成されていてもよい。より単純な電子デバイスは、電子部品用のキャリア又は他の電子デバイス間の中間層として使用される基板であってもよい。
本開示に記載される幾つかの実施形態は、電子デバイス、例えばＭＥＭＳデバイス及び他のデバイスのガラスパッケージングに関する。ガラスパネル又は他のガラス基板を通って延びる電気的接続であるガラス貫通ビア、及び関連する製作方法を、本明細書中に記載している。製作方法及び得られるガラス貫通ビアの実施形態は、ＭＥＭＳデバイス及びＩＣデバイスのガラスパッケージングと関連して記載されているが、方法及びビアは、そのように限定されるものでなく、例えば、ガラス基板を通る導電性経路を採用する他のものと関連して実施されるものであってもよい。
ガラス貫通ビアは、約１００ミクロン〜７００ミクロンの厚みを有するガラス基板に設けることができる。ガラス貫通ビアは、ガラス基板を通って延びる導電性経路を備える。一実施形態では、ガラス貫通ビアは、ガラス貫通ビアホールの側壁全て又は一部に薄膜コーティングを備えていてもよい。また、ガラス貫通ビアは、ガラス貫通ビアホールの側壁全て又は一部にめっき金属コーティングを備えていてもよい。ガラス貫通ビアは、無充填であってもよく、又は、所望の実施形態により導電性充填材料若しくは非導電性充填材料を含んでいてもよい。
ガラス貫通ビアは平面ガラス基板に設けられていてもよい。ガラス貫通ビアは、ガラス基板の平面からガラス基板の内側の点へと延びる側壁を備えていてもよい。ガラス貫通ビアの側壁は、ガラス基板の反対側の平面から延びてガラス基板の内側の点で交差する側壁を有していてもよい。ガラス貫通ビアホールは、ガラス基板の反対面にビア開口、及び各ビア開口における対応寸法と基本的に同じ、又はそれよりも小さい内側寸法を有し得る。
本開示によれば、ガラス基板は、単独で又は導体パッド、金属トレース等と組み合わせて、ガラス基板の片側の、ＭＥＭＳデバイス、ＩＣデバイス、センサ、回路、ビア、導体パッド、ＳＭＤパッド、又は他の電気活性デバイス若しくは導電性材料の１つ又は複数を、ガラス基板の反対側の、ＭＥＭＳデバイス、ＩＣデバイス、センサ、回路、ビア、導体パッド、ＳＭＤパッド、又は他の電気活性デバイス若しくは導電性材料の１つ又は複数に電気的に接続させるガラス貫通ビアを備えていてもよい。
両面チャネル及びガラス貫通ビアを製作する方法を本明細書中に記載する。本方法は、ガラス基板に、配列したホールを形成し、前記ホールが一体としてガラス貫通ビアホールを形成するような両面チャネリングプロセスを含む。一実施形態において、本方法は、ガラス貫通ビアホールの側壁上における連続的な導電性薄膜の片面堆積又は両面堆積を含む。ガラス貫通ビアホールを形成する工程は、ウェットエッチングによるガラス基板のチャネリングを含み得る。本明細書中に記載される方法は、所望の実施形態によれば、ガラス貫通ビアホールの側壁にめっきを施す工程、及び／又はガラス貫通ビアホールを導電性充填材料又は非導電性充填材料で充填する工程を伴っていてもよい。
本開示の方法は、ガラス基板に、配列したビアホールを形成し、前記ホールが一体として輪郭がとられたガラス貫通ビアホールを形成し、任意に、その後、堆積又は電気伝導性材料の堆積をもたらす両面チャネリングプロセスを含むものである。ガラス貫通ビアホールを形成する両面チャネリング法は、チャネルを形成するための、ウェットエッチング、ドライエッチング、サンドブラスト、又はそれらの技法の組合せ、好ましくはウェットエッチングを含む。ガラス貫通ビアホールを形成する工程は、第１のガラス表面及び第２のガラス表面上のビアをパターン化した部分をエッチングして、第１のガラス表面に第１のチャネルを、第２のガラス表面に第２のチャネルを形成する工程を含み、第１のチャネル及び第２のチャネルが、互いに実質的に直交するか又は非直交であり、第１のチャネル及び第２のチャネルが交差して、第１のガラス表面及び第２のガラス表面にビア開口を有する四角形のガラス貫通ビアホールが形成される。非直交エッチングはよりダイヤモンド形状のビアをもたらすと考えられる。
ガラス貫通ビアホールは好ましくは、ガラス貫通ビアホールを通る連続的な導電性薄膜の堆積を容易にする直接的な見通し領域である。片面スパッタリング若しくは両面スパッタリング、又は他の堆積技法を使用して、ガラス貫通ビアホールに薄膜を堆積させてもよい。ビア金属の厚みは、電気めっき又は非電気めっきによって拡大させることができる。薄膜ガラス貫通ビアを例えば、電気伝導性材料、非電気伝導性材料、又は熱伝導性材料で任意に充填してもよい。代替的に、ガラス貫通ビアホールは、プロセスを促進させる振動台を用いて適切な導電性材料の精密ビーズ又は精密ロッドで充填される。
本開示によれば、ガラス貫通ビアは、両面チャネリングプロセスによって形成される、ガラス基板を通るホール（ガラス貫通ビアホールと称される）と、任意に、ガラス貫通ビアホールの側壁に沿ってコーティングする導電性薄膜とを備える。第１の面と第２の面とを有するガラス基板内のガラス貫通ビアホールは、側壁とガラス基板の第１の面にビア開口とを有する第１のビアホール、及び側壁とガラス基板の第２の面にビア開口とを有する第２のビアホールを形成する両面チャネリングプロセスによって形成される。第１のビアホール及び第２のビアホールは交差し（合致位置）、第１のビアホール及び第２のビアホールの各々の側壁は、それらのそれぞれのビア開口から、第１のビアホールと第２のビアホールとの交差位置まで基本的に垂直である。交差位置におけるガラス貫通ビアホールの寸法は、各ビア開口における対応する寸法と基本的に同じ、又はそれよりも小さい。各ビア開口の寸法は、ガラス基板の厚みよりも大きくても小さくてもよい。
ガラス貫通ビアホールは、ガラス基板の第１の面から第２の面へと続くめっき金属膜で任意にコーティングされていてもよい。ガラス貫通ビアホールの内側は、無充填であるか、部分的に充填されているか、又は完全に充填されていてもよい。例えば、ガラス貫通ビアホールは、電気伝導性材料、熱伝導性材料又は非導電性材料の１つ又は複数で部分的に又は実質的に充填されていてもよい。
第１及び第２のビアホールはそれぞれ、一定半径又は変動する半径を有していてもよい。例えば、ビア開口は四角形又は別の形状であってもよい。ビア開口の寸法は例えば、四角形の開口の幅であってもよい。導電性薄膜の厚みは、約０．１ミクロン〜５ミクロン、より詳細には、例えば０．１ミクロン〜０．２ミクロンとすることができる。基板ガラスの厚みは、少なくとも約２０ミクロン、より詳細には例えば、少なくとも約１００ミクロン、又は少なくとも約３００ミクロン、又は少なくとも約５００ミクロンとすることができる。
集積回路（ＩＣ）又はＭＥＭＳデバイス等の電子デバイスは、ガラス基板の第１の面上に実装して、ガラス貫通ビアホール内の導電性薄膜に電気的に接続させることができる。ガラス基板の第２の面上の電気部品は、ＩＣデバイス又はＭＥＭＳデバイスに、ガラス貫通ビアホール内の導電性薄膜を通じて接続されていてもよい。電気装置は、ディスプレイ、ディスプレイと通信するように構成されるとともに、画像データを処理するように構成されるプロセッサ、及びプロセッサと通信するように構成されるメモリ素子を備える。
本開示は、第１の面と第２の面とを有するガラス基板と、ガラス基板の第１の面に実装されるＭＥＭＳデバイス又はＩＣデバイスと、ＭＥＭＳデバイス又はＩＣデバイスをガラス基板の第２の面に電気的に接続させるためのガラス貫通ビアホール内の導電性薄膜とを備える電気装置を含む。
本開示の方法は、ガラス基板の第１の表面及び第２の表面にステンシルパターンを配列させる工程と、配列したステンシルパターンに従って基板をウェットエッチング又はサンドブラストする工程とを含み得る。ウェットエッチングは、第１のビアホール及び第２のビアホールに関して行い、第１のビアホール及び第２のビアホールの交差位置から延びる直接的な見通し領域を形成する。
任意に、ガラス貫通ビアホールを導電性薄膜でコーティングをする工程は、ガラス基板の２つの面又は片面のみからの堆積を伴い得る。一実施形態では、金属層を導電性薄膜上にめっきすることができる。また、本方法は、ガラス貫通ビアホールを完全に又は部分的に充填する工程を含む。
図１は、ガラス基板に、配列したホールを形成し、前記ホールが一体としてガラス貫通ビアホールを形成するような両面チャネリングを伴うガラス貫通ビアを形成する方法のフロー図の一例を示すものである。図２〜図４は、ガラス貫通ビアを形成する両面チャネリング法における様々な段階の例を示すものである。まず図１を見てみると、方法１０は、ガラス基板を準備する作業１１から開始している。様々な実施形態によるガラス基板の厚みは本明細書中に記載している。基板は任意の適切な面積をとることができる。例えば約１平方メートル以上の面積を有するガラス基板（ガラスプレート又はガラスパネルと称することもある）には、例えば、０．３ミリメートル、０．５ミリメートル又は０．７ミリメートルの厚みがもたらされる。代替的に、１００ミリメートル、１５０ミリメートルの直径又は他の直径を有する円形基板を準備してもよい。ガラスのより大きいパネルから切り出される正方形又は矩形のサブパネルを準備してもよい。ガラス基板は、例えば、ホウケイ酸ガラス、ソーダ石灰ガラス、石英、パイレックス、又は他の好適なガラス材料であってもよく又はそれらを含んでいてもよい。ガラス基板は、基板の片側又は両側に既製のＭＥＭＳデバイス及び／又は他の部品（金属トレース、導体パッド、回路等）を備えていても、備えていなくてもよい。ＭＥＭＳデバイス及び／又は他のパッケージ部品は、ガラス貫通ビアの形成後、又はガラス貫通ビアの形成中のいずれかの適切な時点で形成される。
作業１２では、両面チャネリングプロセスを実施して、ガラス基板にガラス貫通ビアホールを形成する。両面チャネリングプロセスは、ガラス基板の両側に１つずつ、合わせて２つの部分的なスルーホール（すなわち、チャネル）を形成する工程を含む。これらの２つのホール（すなわち、チャネル）の形成中の幾つかの時点又はホールの形成後に、ホール間のガラス材料をエッチング、さもなければ除去することによってホールをつなげる。２つの部分的なスルーホールは、つなげる場合、配列したスルーホールがガラス基板の中間部近くで重なることで、ガラス貫通ビアホールが形成するように配列される。両面チャネリングプロセスは、配列した部分的なスルーホールの同時ウェットエッチング又は同時ドライエッチング、配列した部分的なスルーホールの逐次ウェットエッチング又は逐次ドライエッチング、及び配列した部分的なスルーホールの同時又は逐次サンドブラスト（パウダーブラストとしても知られる）を含んでもよい。両面チャネリングプロセスは、両面サンドブラストプロセスの後に、ウェットエッチングプロセスを含み、ビアホールを更に整形して輪郭をとってもよい。ビアホールは、ガラス基板の片側又は両側からの、ビアホールを通る連続的な導電性薄膜の後続の堆積を容易にするように整形することができる。
図２〜図４を見てみると、ガラス基板に両面チャネリングプロセスによって形成されるガラス貫通ビアホールの図が描かれている。ガラス貫通ビアホールは、ガラス基板に形成される配列した四角形のビアホールを含む。四角形のビアホールは、フッ化水素酸系エッチング液等の等方性湿式化学エッチング液でガラス基板をエッチングすることによって形成されるものであってもよい。
ガラス基板は、図２〜図４に示されるように、マスキングして、内部をチャネルエッチングすることができる。図２は、上からのエッチングによってガラス基板の上部にチャネル２２が作製されるガラス基板２０の図を示すものである。同様に、図３は、下からのエッチングによってガラス基板の下部にチャネル３２が作製されるガラス基板２０の図を示すものである。図４を参照すると、ガラス基板２０の上面及び下面におけるマスキング及びエッチングを組み合わせることによって、２つのエッチングされたチャネル２２及びチャネル３２の交差点（合致位置）が、ガラス基板を完全にエッチング除去してビア４４を形成する原点をもたらす。図２及び図３のエッチングされた上部のチャネル２２及び下部のチャネル３２は、互いに直交する。
図５は、ガラス基板の上部及び直交するよう下部にパラフィンワックスの粗マスク（crude mask）５１を有し、実施例に記載されるように続いてガラスエッチング工程を行うガラス基板５０を示すものである。下部のエッチングされたチャネル５２及び上部のエッチングされたチャネル５３は、交差点（合致点）で交わって、ガラス貫通ビア５４を形成する。
本開示の方法は、エッチングを意図しない範囲を保護して、エッチングする範囲を保護しないで残すこれまでのフォトリソグラフィプロセスであってもよい。その後、単純な酸エッチング、洗浄を行い、続いて所望であればフォトリソグラフィの除去を行う。液体が自由流動性であるため、先細りになったホールを作るエッチングの飽和は防止されると考えられる。これは、迅速な製造とともにより一貫した表面もたらす、表面全体にわたる均一で迅速なエッチングに役立つと思われる。
本開示の方法は従来の機器で実施することができる。両面チャネリングプロセスを行うのに必要とされる器具及び機器は全て、容易に入手可能である。本開示の方法は、無数のガラス基板から選択を行い、実現可能な最低価格を提供することを可能にする。本開示に使用される技法は、ＬＣＤ市場のために開発された低コストのガラス製造加工の利点を得るとともに、入手可能な工具の使用を可能とするため完全に拡張可能である。本開示の方法は、市場に低コストの解決策を提供する。
図１を見てみると、ガラス貫通ビアホールを形成後、作業１３においてビアホールの側壁を連続的な導電性薄膜でコーティングすることによってプロセス１０を続けている。１つ又は複数の薄膜は、スパッタ堆積法（物理蒸着（ＰＶＤ）法としても知られる）によって堆積させることができる。側壁は、化学気相成長（ＣＶＤ）法、原子層堆積（ＡＬＤ）法、又は蒸着法によってコーティングすることができる。作業１３は片面堆積プロセスであってもよい。例えば、作業１３は、ガラス貫通ビアホールを含む基板の一方の表面又は反対の表面の上方に位置するターゲットをスパッタリングさせて、ターゲット材料を基板の表面上、並びに上部ビアホール及び下部ビアホールの両方の側壁上に堆積させる、片面スパッタ法であってもよい。導電性薄膜材料は、表面のビア開口のみを通じてガラス貫通ビアホールに入る。作業１３は、各ビア開口を通じて材料をガラス貫通ビアホールに、同時に又は逐次的に堆積させる両面プロセスであってもよい。
薄膜コーティングをガラス貫通ビアホールの側壁に施してもよい。薄膜は、ガラス基板の上面から下面へと連続的にガラス貫通ビアホールの側壁をコーティングする。ガラス貫通ビアホールの全て又はその一部のみを、一方又は両方のビア開口を通じて、ビアホールを通じて電気的導通性の導電性薄膜でコーティングしてもよい。薄膜をガラス基板の上面及び下面上に堆積させることもできる。薄膜を、ガラス基板の片面又は両面上で選択的にパターン化及びエッチングして、例えば、電気トレース、ボンドパッド及び他の連結特徴を形成してもよい。
図１を見てみると、薄膜の堆積が作業１３後に完了する。一実施形態では、１つ又は複数の付加的な金属層を、任意の作業１４における導電性薄膜上での無電解めっき又は電気めっきによって形成してもよい。めっきを施す場合、作業１４で堆積される層は、後続のめっき作業１５のためのシード層として使用してもよい。電気めっきは、例えば、ガラス基板の片側又は両側に積層されるか、さもなければその上に形成される厚いフォトレジスト層又はドライレジスト膜等のめっきマスクを通じて施されてもよい。代替的に、自己シード（self-seeding）めっき法を使用してもよい。めっきを使用して、ガラス貫通ビア内の金属薄膜の厚みを効率的に増大させるとともに、ビアの抵抗を減少させることができる。めっき材料を使用して、ビアホールを充填又は部分的に充填することができる。めっき層の厚みは例えば、数ミクロンから数百ミクロンの範囲をとることができる。めっき層の厚みは３ミクロン〜３０ミクロンとすることができる。
作業１３で形成される薄膜の厚みは、０．０５ミクロン未満〜５ミクロン超の範囲をとることができる。場合によっては、ガラス貫通ビアホールの側壁上の薄膜層の厚みは、めっきを施すか否かに応じて決まる。薄膜がビア（すなわち、ビアホールが無充填であるか又は非導電性材料で充填されるもの）を通じて電気的接続をもたらす実施形態では、膜を約０．１ミクロン〜５ミクロン、例えば、１ミクロン又は２ミクロンの厚みまで堆積することができる。薄膜がめっきプロセスのためのシード層である実施形態では、それを、約０．１ミクロン〜０．２ミクロンの厚みまで堆積させることができる。当業者は、これらの厚みが、所望の実施形態に応じて様々な値をとり得ることを理解するであろう。
薄膜は概して金属であるが、導電性ポリマー又は他の材料を使用してもよい。金属の例としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン（Ｔｉ）、及び銀（Ａｇ）が挙げられる。薄膜を堆積させる工程は、接着層と、アルミニウム、金、銅又は別の金属等の第２の層とを備える二重層を堆積させる工程を含む。第２の層は、主要導体及び／又はシード層として作用する。接着層は、ガラス基板への接着を促すものである。接着層の例としてはクロム及びチタンが挙げられる。二重層の例としては、Ｃｒ／Ｃｕ、Ｃｒ／Ａｕ及びＴｉ／Ｗが挙げられる。接着層は、数ナノメートル〜数百ナノメートル以上の厚みを有することができる。
ビアホールの内面をコーティングすることに加えて、薄膜は、その表面のビア開口を取り囲む範囲の少なくとも一部において、ガラス基板の上面及び下面の一方又は両方に堆積することができる。上面及び／又は下面上に形成される膜は、パターン化及びエッチングされて、ビアホールに電気的に接続する電気トレース及び／又は導体パッドを形成し得る。パターン化及びエッチングは、図１について記載されるように、作業１３又は作業１４の後で実施することができる。堆積マスクは、膜を所望のパターンで堆積させるように、薄膜の堆積前に、上面及び／又は下面上に形成することができる。金属薄膜は、上面及び／又は下面上の既存の金属トレース及び他の特徴に接続するように堆積することもできる。
作業１３で形成される薄膜、及び存在する場合、作業１４で形成されるめっき層は、ビアホールの内側が無充填のままであるか又は非導電性材料で実質的に若しくは部分的に充填されている、ビアを通る導電性経路をもたらす。ビアは、金属又は他の導電性材料によって充填されるか又は部分的に充填されていてもよい。したがって、作業１３における１つ又は複数の薄膜の堆積、及び実施する場合には、作業１４でめっきを施した後に、ビアホールを、任意の作業１５において、導電性材料又は非導電性材料で完全に又は部分的に充填してもよい。
フィラー材料は、金属、金属ペースト、はんだ、はんだペースト、１つ又は複数のはんだボール、ガラス金属材料、ポリマー金属材料、導電性ポリマー、非導電性ポリマー、電気伝導性材料、非導電性材料、熱伝導性材料、ヒートシンク材料、又はそれらの組合せであってもよい。フィラー材料は、堆積された薄膜及び／又はめっき層上の応力を低減させる。フィラー材料は、ビアホールを封止して、ビアホールを通る液体又は気体の移行を妨げる。フィラー材料は、ガラス基板の片側又は両側に実装されるデバイスから他方へと熱を伝達するような熱伝導性経路として機能するものであってもよい。ビアホールは、めっきがけ、スキージに基づくプロセス、充填材料を分配若しくは直接詰め込むこと、スクリーン印刷、噴霧コーティング、又は他の適切なビア充填プロセス等のプロセスを用いて充填されるか又は部分的に充填されていてもよい。薄膜をガラス基板の上面及び／又は下面上に堆積させる場合、ビアホールを充填する前後いずれで、薄膜をパターン化及びエッチングしてもよい。
図１〜図４について本明細書中に記載されるプロセスを完了して、ガラス貫通ビアが形成されたら、ガラス基板を、付加的な堆積、パターン化及びエッチングの順に更に加工して、電気的接続、デバイス又は他の特徴を形成してもよい。その上、ガラス基板は、他のデバイス若しくは基板を取り付けることによって、又は切り分けて所望であれば更にパッケージングすることによって、更に加工してもよい。
図６及び図７は、ガラス貫通ビアを有するガラス基板の概略断面図の例を示すものである。図６Ａには、複数のガラス貫通ビア６１を有するガラス基板６０の（上部チャネルに沿った）正面断面図が示される。破線６２における上部範囲は、下部ビア６３に接続するとともに、一体としてガラス貫通ビアホール６１を形成する、上部チャネルにおける直接的な見通し領域を示している。図６Ｂには、複数のガラス貫通ビア６１を有するガラス基板６０の（下部チャネルに沿った）側面断面図が提示される。破線６５における下部範囲は、上部ビア６２に接続するとともに、一体としてガラス貫通ビアホール６１を形成する、下部チャネルにおける直接的な見通し領域を示している。図６Ｃには、複数のガラス貫通ビア６１を有するガラス基板６０上におけるチャネル６６の上面図が示される。上面図は、ガラス貫通ビア６１を通じた直接的な見通し線である。
図７Ａでは、導電性薄膜７２を備えるガラス貫通ビア７１が、ガラス基板７０に設けられ、前記ガラス基板は、本実施形態ではＭＥＭＳデバイスガラス基板、すなわち、ＭＥＭＳデバイス７３が形成されるか、さもなければ取り付けられたガラス基板とする。ガラス貫通ビア７１の導電性薄膜７２は、ＭＥＭＳデバイスガラス基板７０を通る導電性経路をもたらす。したがって、ガラス貫通ビア７１は、ＭＥＭＳデバイスガラス基板７０の片側のＭＥＭＳデバイス７３と、ＭＥＭＳデバイスガラス基板７０の反対側のフリップチップ接続された集積回路７４との間に電気的接続をもたらす。図７Ｂでも、ガラス貫通ビア７１が、ＭＥＭＳデバイス基板であるガラス基板７０に設けられる。ビア内に導電性薄膜７２を有するガラス貫通ビア７１は、ＭＥＭＳデバイスガラス基板７０の片側のＭＥＭＳデバイス７３を、反対側の電気活性部品７５に接続する。電気活性部品７５は例えば、電子部品又はＭＥＭＳセンサであってもよい。図７Ｃでは、ガラス貫通ビア７１が、表面実装デバイス（ＳＭＤ）ガラス基板とすることができるガラス基板７０ａに形成され、ＳＭＤガラス基板７０ａの片側のＳＭＤパッド７７と、反対側の電気トレース７６との間に導電性経路がもたらされる。図７Ｄでは、ガラス貫通ビア７１が、ＭＥＭＳデバイスガラス基板７０に形成され、ＭＥＭＳデバイス７３と、ＭＥＭＳデバイスガラス基板７０の反対側のＳＭＤパッド７７との間に電気的接続がもたらされる。ＭＥＭＳデバイスガラス基板７０は、例えば、ＰＣＢへの電気的インターフェース（不図示）を備えるＳＭＤパッド７７を有するプリント基板（ＰＣＢ）に直接実装されていてもよい。
薄膜ガラス貫通ビアを有する少なくとも１つの基板を含む２つ以上の基板を合わせて接合してもよい。例えば、図７Ｅでは、薄膜導電層７２ａを備えるガラス貫通ビア７１ａが、ＭＥＭＳデバイスガラス基板７０に形成され、薄膜導電層７２ｂを備える別のガラス貫通ビア７１ｂが、ＳＭＤガラス基板７０ａに形成される。ＭＥＭＳデバイスガラス基板７０とＳＭＤガラス基板７０ａとを合わせて、金属又はＵＶ硬化性ポリマー等のポリマーで結合する。ガラス貫通ビア７１ａ及びガラス貫通ビア７１ｂは、ＭＥＭＳデバイスガラス基板７０上に製作されるＭＥＭＳデバイス７３を、ＳＭＤガラス基板７０ａ上に形成されるＳＭＤパッド７７に電気的に接続する。１つ又は複数の導体パッドを、ＭＥＭＳデバイスガラス基板７０の下面及び／又はＳＭＤパッド７７の表面の上部に形成することで、ガラス貫通ビア７１ａ及びガラス貫通ビア７１ｂを接続させてもよい。図７Ｅではガラス貫通ビア７１ａ及びガラス貫通ビア７１ｂは直に配列されるが、代替的な実施形態（不図示）では、ガラス貫通ビアが直に配列していなくてもよく、また一方又は両方の基板上で導電性トレース及び導体パッドと電気的に相互接続していなくてもよい。
ガラス貫通ビアは、任意のガラス基板を通る導電性経路をもたらすのに使用することができる。ガラス貫通ビアは、単独で又は導体パッド、金属トレース等と関連して、ガラス基板の片側の、デバイス、センサ、回路、ビア、導体パッド、ＳＭＤパッド、又は他の電気活性デバイス若しくは導電性材料を、ガラス基板の反対側の、デバイス、センサ、回路、ビア、導体パッド、ＳＭＤパッド、又は他の電気活性デバイス若しくは導電性材料に接続させるのに使用することができる。
ビアが形成されるガラス基板は、実質的に平行な主要面（上面及び下面とも称する）を有する実質的に平面とすることができる。当業者は、各表面が、例えばＭＥＭＳ部品、集積回路、又は他のデバイスを収容するような、様々な凹型特徴又は凸型特徴を備え得ることを理解するであろう。ガラス基板の厚みは典型的に約５０ミクロン〜７００ミクロンである。基板の厚みは所望の実施形態に応じて様々な値をとることができる。例えば、ガラス基板が、更にパッケージングされるＭＥＭＳデバイス基板である場合、厚みは、約５０ミクロン〜３００ミクロン、例えば、１００ミクロン又は３００ミクロンとすることができる。ＳＭＤパッドを備えるとともに、ＰＣＢ上に実装するように構成される基板は、少なくとも約３００ミクロン、例えば、約３００ミクロン〜５００ミクロンの厚みを有していてもよい。１つ又は複数のガラス基板又はパネルを備える構成は、７００ミクロン以上の厚みを有していてもよい。
本明細書中に記載されるガラス貫通ビアは、無充填であっても、充填されていてもよい。充填ビアは、部分的に又は実質的に充填されていてもよい。部分的に充填されたビアは、充填材料がビアホール内に存在するものの、ビアホールを通る無充填経路が存在するビアである。実質的に充填されたビアは、ビアホールを通る無充填経路がないように充填材料を含むものである。
ガラス貫通ビアは、基板の両側の各ビア開口と、一方のビア開口から他方へと続く導電性経路とを有する。実施形態によっては、ビア開口の寸法（例えば、直径又は幅）が、およそ基板の厚み以上である。好ましくは、ガラス貫通ビアは、ガラス基板の厚みと略同じ大きさのビア開口寸法（直径）を有する。ガラス貫通ビアのサイズは利用に応じて様々な値をとることができる。
図８は、ガラス貫通ビアホールを形成するための、本開示の方法を示すフロー図の一例を示すものである。フロー図は、様々な実施形態に従ってガラス貫通ビアホールを形成する代替的な両面チャネリング法８０及び９０の例を示している。両方法とも、作業８１において、マスクをガラス基板の上面及び下面上に形成することから開始している。ガラス基板は、基板の片側又は両側にＭＥＭＳデバイス及び／又は既製の他の部品を備えていても、備えていなくてもよい。代替的に、ＭＥＭＳデバイス及び他のデバイスは、ガラス貫通ビアの形成中又は形成後に形成してもよい。マスクを形成する工程は概して、ガラス基板上に感光層を塗布し、露光してリソグラフィによりパターンを感光層に形成し、感光層を現像する工程を含む。代替的に、ガラス基板上に堆積される耐エッチング層を、パターン化及びエッチングした後に、エッチングマスクとして機能させてもよい。ステンシル又は他のマスキング技法も、湿式、乾式又はサンドブラストの作業のためのマスクとして使用することができる。マスクは、チャネル（例えばビアホール）の位置及びサイズに対応するように形成される。実施形態によっては、上面及び下面上のマスクが鏡像であり、基板の両側のマスク開口は、配列した部分的に貫通するビアホール及び続いてガラス貫通ビアホールを形成するように配置される。基板の上側又は下側に異なるサイズのビア開口を有するガラス貫通ビアホールを形成するために、マスクに異なるサイズの配列したマスク開口を形成してもよい。
等方性湿式化学エッチング等の等方性除去プロセスに関して、マスク開口は、最終的に所望されるビア開口サイズよりも実質的に小さくてもよい。例えば、１００ミクロンの直径を有する円形のビア開口についは、マスク開口が約１ミクロン〜２０ミクロン、例えば１０ミクロンと小さくてもよく、５００ミクロンの直径を有する円形のビア開口については、マスク開口が約１０ミクロン〜１００ミクロン等であってもよい。サンドブラスト又はドライエッチング等の異方性除去プロセスに関しては、マスク開口は概して、最終的に所望されるビア開口サイズに基づくものとする。本明細書中に記載されるように、最終的なビア開口サイズはおよそ基板の厚みである。
これらのプロセスは、配列の点で幾らか許容を可能とする。ビア開口がおよそ数百ミクロンの直径又は長さを有してかなり大きいため、対応するマスク開口は、数十ミクロン以内に配列されることとなる。上部マスク及び下部マスクの一方又は両方が、両面ホールに加えて、両面ビアホール以外の凹型特徴の形成を可能とする非対応マスク開口を有していてもよい。
マスク材料は、後続のガラス除去作業、すなわち、ウェットエッチング又はサンドブラストに応じて選択することができる。ウェットエッチングについては、マスク材料として、フォトレジスト、ポリシリコン若しくは窒化ケイ素、炭化ケイ素の堆積層、又はクロム、クロムと金との金属薄層、又は他の耐エッチング材料が挙げられる。サンドブラストについては、マスク材料として、フォトレジスト、積層ドライレジスト膜、対応ポリマー、シリコーンゴム、金属マスク、又は金属スクリーン若しくは高分子スクリーンが挙げられる。
上面及び下面を適切にマスキングした後、ガラス貫通ビアホールを形成する。方法８０において、これは、作業８２に示されるように基板をウェットエッチング溶液に入れる工程を含む。ウェットエッチング溶液としては、フッ化水素系溶液、例えば、濃フッ化水素酸（ＨＦ）、希ＨＦ（ＨＦ：Ｈ２Ｏ）、緩衝ＨＦ（ＨＦ：ＮＨ４Ｆ：Ｈ２Ｏ）、又はガラス基板の適度に速いエッチング速度及びマスキング材料に対する高い選択性を有する他の好適なエッチング液が挙げられる。エッチング液は、噴霧、パドリング（puddling）、又は他の既知の技法によって適用してもよい。ウェットエッチングの順序は、連続的に、片側で実施した後に、反対側で実施してもよく、両側で同時に実施してもよい。方法８０では、チャネル（例えばガラス貫通ビアホール）を、事前のサンドブラスト又は他のマスキング後のガラス除去作業を伴うことなく、専らウェットエッチングによってガラスに形成する。これは、部分的に貫通するビアホールを形成し、プロセスは、上面及び下面に形成される配列したビアホールが開通してガラス貫通ビアホールが作られるまで少なくとも続く。ビア開口の形状に関係なく、輪郭がとられたガラス貫通ビアホールの配列したホールのそれぞれは、平面のガラス基板表面から、配列したホールが交わるガラスの内側の点へと延びる側壁を有する。例えば、適切に輪郭がとられた側壁は、片面堆積であっても連続的な電気的接続性をもたらすようなビアを通る金属薄層の見通し線上のスパッタ堆積を可能とする。
図８では、様々な実施形態に応じて、ウェットエッチング作業８２を実施して、連続的な導電性薄膜の後続の堆積を容易にするようなガラス貫通ビアホールを形成する。例えば、実施形態によっては、片側のみからの連続的な薄膜の堆積を可能とするよう、チャネル（例えば、配列したビアホール）の交差が形成されるように、ウェットエッチング作業を実施する。平滑な造形によって、堆積された薄膜による露出する側壁の均一で影のない被覆が可能となる。
本明細書中に記載されるように、ウェットエッチング作業８２は同時両面エッチングを含む。代替的な実施形態では、ガラス基板の上側及び下側を逐次的にエッチングしてもよい。８３では、上部チャネルと下部チャネルとの収束により、ガラス基板にガラス貫通ビアホールが形成される。ガラス貫通ビアをエッチングしたら、作業８４に示されるように、ガラス基板の両側からマスクを除去する。その後、作業８５において基板を洗浄して、ガラス貫通ビアホールにおける連続的な薄膜の堆積及び他の後続の加工に向けた基板の準備を整える。
方法９０は、ガラス貫通ビアホールを形成する代替的な実施形態における作業を記載している。ガラス基板の上面及び下面を作業８１でマスキングした後、作業９１において、基板をサンドブラストにかけ、チャネル（例えばガラス貫通ビアホール）を形成する。チャネル（例えばガラス貫通ビアホール）は、例えば、基板の片側又は両側の配列したステンシルパターンを通じて基板の両側をサンドブラストすることによって形成することができる。両側におけるマスキング及びサンドブラストは同時に又は連続的に実施してもよい。
サンドブラスト作業は、上面及び下面におけるチャネリング（配列したビアホールの形成）が開通してガラス貫通ビアホールが作られるまで少なくとも進行させる。サンドブラスト作業後にウェットエッチングが続く幾つかの実施形態では、チャネル（例えば配列したビアホール）の両面サンドブラストを開通前に停止させて、開通をウェットエッチング中に起こしてもよい。例えば、ウェットエッチング前に両側からのサンドブラストの深さを自己制限する、小直径のマスク開口を通じたサンドブラストを実施してもよい。代替的には、事前に指定又は事前に規定した時間、サンドブラストを実施して、開通前に停止させて、開通をウェットエッチング中に起こしてもよい。開通後に両面サンドブラストを実施して、ガラス貫通ビアホールを形成した後に、更にガラス貫通ビアホールの輪郭をとるためにウェットエッチングを行ってもよい。
両面サンドブラスト後、作業９２において、得られるガラス貫通ビアホールをウェットエッチング液に曝す。ウェットエッチング液は、側壁のテクスチャを再度整えるようにのみ機能して、それらを後続の堆積のために平滑にする。ウェットエッチングは、ガラス貫通ビアの輪郭をとるのに続けて使用してもよい。
ウェットエッチング作業９２を実施した後、方法９０は、例えば、作業８４においてガラス基板の両側からマスクを除去すること、及び作業８５において基板を洗浄することによって方法８０と同様に終了する。ウェットエッチング作業又はサンドブラスト作業は、ドライエッチング、ドライエッチングとウェットエッチングとの組合せに置き換えてもよい。ドライエッチングは、マスクされた基板を、フッ素含有プラズマ等のプラズマに曝すことを伴う。プラズマはダイレクトプラズマ（ｉｎ ｓｉｔｕ）又はリモートプラズマであってもよい。使用され得るプラズマの例としては、誘導結合型又は容量結合型のＲＦプラズマ及びマイクロ波プラズマが挙げられる。
ガラス貫通ビアホールの輪郭をとって、すなわち、整形及びサイズ調整を行った結果、ホールを通じて続く側壁上の薄膜の堆積が可能となり得る。ガラス貫通ビアホールの輪郭をとった結果、ホールを通じて続く薄膜の片面堆積が可能となり得る。
図５を参照して、ガラス基板の上面及び直交するよう下面にパラフィンワックスの粗マスク５１を有するガラス基板５０を形成した後、ガラスエッチング工程を行った。下部のエッチングされたチャネル５２及び上部のエッチングされたチャネル５３は、交差点（合致点）で交わり、ガラス貫通ビア５４を形成した。
多数の実施形態及び具体例に関連して、本開示を本明細書中に記載してきた。上記の詳細な説明を踏まえると、多数の変更形態が当業者に対して示唆されると考えられる。かかる自明な変更形態は全て、添付の特許請求の範囲内であると完全に意図されるものである。

Claims (30)

  1. ガラス貫通ビアホールを形成する方法であって、
    第１の実質的に平面の平行面と第２の実質的に平面の平行面とを有するガラス基板を準備する工程、
    前記第１の実質的に平面の平行面及び前記第２の実質的に平面の平行面をマスキングし、その上にビアをパターン化した部分を形成する工程、及び、
    前記第１の実質的に平面の平行面及び前記第２の実質的に平面の平行面上の前記ビアをパターン化した部分をエッチングし、前記第１の実質的に平面の平行面に第１のチャネルを、前記第２の実質的に平面の平行面に第２のチャネルを形成する工程、
    からなり、
    前記第１のチャネル及び前記第２のチャネルが互いに実質的に直交するか又は非直交であり、
    前記第１のチャネル及び前記第２のチャネルが交差して、前記第１の実質的に平面の平行面及び前記第２の実質的に平面の平行面にビア開口を有する四角形のガラス貫通ビアホールが形成される、ガラス貫通ビアホールを形成する方法。
  2. 前記第１の実質的に平面の平行面に複数の第１のチャネルを、前記第２の実質的に平面の平行面に複数の第２のチャネルを形成する工程を更に含む、請求項１に記載の方法。
  3. 前記ガラス基板に複数のガラス貫通ビアホールを形成する工程を更に含む、請求項２に記載の方法。
  4. 前記第１のチャネル及び前記第２のチャネルを形成する工程が、前記第１の平面の平行面及び前記第２の平面の平行面をウェットエッチング液に曝し、前記第１の表面に前記第１のチャネルを、前記第２の表面に前記第２のチャネルを形成する工程を含む、請求項１に記載の方法。
  5. 前記ガラス貫通ビアホールが実質的に垂直な側壁を有する、請求項１に記載の方法。
  6. 前記ガラス基板が少なくとも約２０ミクロンの厚みを有する。請求項１に記載の方法。
  7. 前記ガラス貫通ビアホールの少なくとも一部を、前記ビアホールを通じて前記第１の表面から前記第２の表面へと続く導電性薄膜でコーティングすることを更に含む、請求項１に記載の方法。
  8. 前記導電性薄膜が、約０．１ミクロン〜５ミクロンの厚みを有する、請求項７に記載の方法。
  9. 前記ビアをパターン化した部分の形成に使用される残留するマスキング材料を全て排除する工程を更に含む、請求項１に記載の方法。
  10. 前記ガラス基板の前記第１の表面上にＭＥＭＳデバイス又はＩＣデバイスの少なくとも１つを実装する工程、及び、前記ＭＥＭＳデバイス又はＩＣデバイスを、前記ガラス貫通ビアホール内の前記導電性薄膜に電気的に接続させる工程を更に含む、請求項１に記載の方法。
  11. 前記ガラス基板の前記第２の表面上に電気部品を実装する工程を更に含み、前記ＭＥＭＳデバイス又はＩＣデバイスの少なくとも１つが、前記ガラス貫通ビアホール内の前記導電性薄膜を通じて前記電気部品に電気的に接続される、請求項１０に記載の方法。
  12. 電気装置であって、
    第１の実質的に平面の平行面と、第２の実質的に平面の平行面とを有するガラス基板、及び、
    前記第１の実質的に平面の平行面に第１のチャネルと、前記第２の実質的に平面の平行面に第２のチャネルと、
    を備え、
    前記第１のチャネル及び前記第２のチャネルが、互いに実質的に直交するか又は非直交であり、
    前記第１のチャネル及び前記第２のチャネルが交差して、前記第１の実質的に平面の平行面及び前記第２の実質的に平面の平行面に、ビア開口を有する四角形のガラス貫通ビアホールが形成される、電気装置。
  13. 前記第１の実質的に平面の平行面に複数の第１のチャネルを、前記第２の実質的に平面の平行面に複数の第２のチャネルを更に備える、請求項１２に記載の電気装置。
  14. 前記ガラス基板に複数のガラス貫通ビアホールを更に備える、請求項１３に記載の電気装置。
  15. 前記第１のチャネル及び前記第２のチャネルが、前記第１の平面の平行面及び前記第２の平面の平行面をウェットエッチング液に曝し、前記第１の表面に前記第１のチャネルを、前記第２の表面に前記第２のチャネルを形成することによって形成される、請求項１２に記載の電気装置。
  16. 前記ガラス貫通ビアホールが実質的に垂直な側壁を有する、請求項１２に記載の電気装置。
  17. 前記ガラス基板が少なくとも約２０ミクロンの厚みを有する。請求項１２に記載の電気装置。
  18. 前記ガラス貫通ビアホールの少なくとも一部に、前記ビアホールを通じて前記第１の表面から前記第２の表面へと続く導電性薄膜によるコーティングを更に備える、請求項１２に記載の電気装置。
  19. 前記導電性薄膜の厚みが、約０．１ミクロン〜５ミクロンである、請求項１２に記載の電気装置。
  20. 前記ガラス貫通ビアホール内の前記導電性薄膜に電気的に接続される、前記ガラス基板の前記第１の表面上に実装されたＭＥＭＳデバイス又はＩＣデバイスの少なくとも１つを更に備える、請求項１２に記載の電気装置。
  21. 前記ガラス基板の前記第２の表面上に実装された電気部品を更に備え、前記ＭＥＭＳデバイス又はＩＣデバイスの少なくとも１つが、前記ガラス貫通ビアホール内の前記導電性薄膜を通じて前記電気部品に電気的に接続される、請求項２０に記載の電気装置。
  22. インターポーザを備える、請求項１２に記載の電気装置。
  23. 前記ガラス貫通ビアホールが、導電性材料の精密ビーズ又は精密ロッドで充填される、請求項１２に記載の電気装置。
  24. 前記複数のガラス貫通ビアホールが、導電性材料の精密ビーズ又は精密ロッドで充填される、請求項１４に記載の電気装置。
  25. 前記ガラス貫通ビアホールが、振動台の使用により導電性材料の精密ビーズ又は精密ロッドで充填される、請求項１２に記載の電気装置。
  26. 前記複数のガラス貫通ビアホールが、振動台の使用により導電性材料の精密ビーズ又は精密ロッドで充填される、請求項１４に記載の電気装置。
  27. 前記ガラス貫通ビアホールを、導電性材料の精密ビーズ又は精密ロッドで充填する工程を更に含む、請求項１に記載の方法。
  28. 前記複数のガラス貫通ビアホールを、導電性材料の精密ビーズ又は精密ロッドで充填する工程を更に含む、請求項３に記載の方法。
  29. 前記ガラス貫通ビアホールを、振動台の使用により導電性材料の精密ビーズ又は精密ロッドで充填する工程を更に含む、請求項１に記載の方法。
  30. 前記複数のガラス貫通ビアホールを、振動台の使用により導電性材料の精密ビーズ又は精密ロッドで充填する工程を更に含む、請求項３に記載の方法。
JP2014083254A 2013-04-15 2014-04-15 ガラス貫通ビアを製造する方法 Pending JP2014207452A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/862,953 2013-04-15
US13/862,953 US9130016B2 (en) 2013-04-15 2013-04-15 Method of manufacturing through-glass vias

Publications (1)

Publication Number Publication Date
JP2014207452A true JP2014207452A (ja) 2014-10-30

Family

ID=51618494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014083254A Pending JP2014207452A (ja) 2013-04-15 2014-04-15 ガラス貫通ビアを製造する方法

Country Status (5)

Country Link
US (1) US9130016B2 (ja)
JP (1) JP2014207452A (ja)
KR (1) KR20140123916A (ja)
CN (1) CN104108679A (ja)
DE (1) DE102014005259A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134392A (ja) * 2015-01-15 2016-07-25 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
WO2018094177A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150237732A1 (en) * 2014-02-18 2015-08-20 Qualcomm Incorporated Low-profile package with passive device
US9318466B2 (en) * 2014-08-28 2016-04-19 Globalfoundries Inc. Method for electronic circuit assembly on a paper substrate
US9691634B2 (en) 2015-04-02 2017-06-27 Abexl Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
CN105538113B (zh) * 2015-12-07 2018-05-04 上海现代先进超精密制造中心有限公司 细长通孔的打孔方法
EP3414210A4 (en) * 2016-01-31 2019-11-27 3D Glass Solutions, Inc. MULTI-LAYER PHOTODEFINABLE GLASS COMPRISING INTEGRATED DEVICES
TWI697058B (zh) * 2016-03-30 2020-06-21 胡志良 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
TWI757279B (zh) * 2016-03-31 2022-03-11 美商伊雷克托科學工業股份有限公司 用於導電電鍍的雷射種晶之方法
CN107980171B (zh) * 2016-12-23 2022-06-24 苏州能讯高能半导体有限公司 半导体芯片、半导体晶圆及半导体晶圆的制造方法
US11654657B2 (en) 2017-10-27 2023-05-23 Corning Incorporated Through glass via fabrication using a protective material
US20220406725A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Glass package core with planar structures
WO2023287569A1 (en) * 2021-07-13 2023-01-19 Corning Incorporated Vias including a plurality of traces, devices including the vias, and methods for fabricating the vias

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183650B2 (en) * 2001-07-12 2007-02-27 Renesas Technology Corp. Wiring glass substrate for connecting a semiconductor chip to a printed wiring substrate and a semiconductor module having the wiring glass substrate
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
JP3891133B2 (ja) * 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US20130050227A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016134392A (ja) * 2015-01-15 2016-07-25 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
WO2018094177A1 (en) * 2016-11-18 2018-05-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
US11251109B2 (en) 2016-11-18 2022-02-15 Samtec, Inc. Filling materials and methods of filling through holes of a substrate
US11646246B2 (en) 2016-11-18 2023-05-09 Samtec, Inc. Method of fabricating a glass substrate with a plurality of vias
US12009225B2 (en) 2018-03-30 2024-06-11 Samtec, Inc. Electrically conductive vias and methods for producing same

Also Published As

Publication number Publication date
US20140306350A1 (en) 2014-10-16
KR20140123916A (ko) 2014-10-23
DE102014005259A1 (de) 2014-10-16
CN104108679A (zh) 2014-10-22
US9130016B2 (en) 2015-09-08

Similar Documents

Publication Publication Date Title
US9130016B2 (en) Method of manufacturing through-glass vias
JP5986178B2 (ja) 超小型電子ユニット
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
TWI511248B (zh) 多孔基材中之通路
JP6079993B2 (ja) 多層穴を製作するためのプロセス
JP5550076B2 (ja) 低抵抗のウエハ貫通ビア
WO2012011932A1 (en) Methods of forming semiconductor elements using micro-abrasive particle stream
US20160079149A1 (en) Wiring board provided with through electrode, method for manufacturing same and semiconductor device
TW201532221A (zh) 半導體元件及其製造方法
TWI505756B (zh) 印刷電路板及其製造方法
US10129980B2 (en) Circuit board and electronic component device
CN105830213B (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
US20140263582A1 (en) Low cost interposer and method of fabrication
JP2020129576A (ja) 半導体パッケージ基板の製造方法
CN209045540U (zh) 半导体结构
CN104201163A (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
JP2010129952A (ja) 貫通電極配線の製造方法
US10978399B2 (en) Die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate
CN112802821B (zh) 一种双面多层布线的铝基转接板及其制备方法
JP2009111063A (ja) 貫通電極形成方法及び半導体チップ
JP2018195661A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP2018200911A (ja) ガラス回路基板及びその製造方法
US7351608B1 (en) Method of precisely aligning components in flexible integrated circuit module
TWI622108B (zh) 藉由平坦化減少焊墊拓撲差異
JP2006173251A (ja) 配線基板の製造方法