CN105830213B - 包括凸块区域中的改善型通孔焊盘放置的基板 - Google Patents

包括凸块区域中的改善型通孔焊盘放置的基板 Download PDF

Info

Publication number
CN105830213B
CN105830213B CN201480069410.XA CN201480069410A CN105830213B CN 105830213 B CN105830213 B CN 105830213B CN 201480069410 A CN201480069410 A CN 201480069410A CN 105830213 B CN105830213 B CN 105830213B
Authority
CN
China
Prior art keywords
hole
pad
interconnection
substrate
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480069410.XA
Other languages
English (en)
Other versions
CN105830213A (zh
Inventor
J·富
M·阿尔德雷特
M·P·沙哈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN105830213A publication Critical patent/CN105830213A/zh
Application granted granted Critical
Publication of CN105830213B publication Critical patent/CN105830213B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Abstract

一些新颖特征涉及包括基板、第一通孔和第一凸块焊盘的集成器件。第一通孔穿过基板。第一通孔具有第一通孔尺寸。第一凸块焊盘在基板的表面上。第一凸块焊盘耦合至第一通孔。第一凸块焊盘具有等于或小于第一通孔尺寸的第一焊盘尺寸。在一些实现中，集成器件包括第二通孔和第二凸块焊盘。第二通孔穿过基板。第二通孔具有第二通孔尺寸。第二凸块焊盘在基板的表面上。第二凸块焊盘耦合至第二通孔。第二凸块焊盘具有等于或小于第二通孔尺寸的第二焊盘尺寸。

Description

包括凸块区域中的改善型通孔焊盘放置的基板
相关申请的交叉引用
本专利申请要求于2014年4月11日提交的题为“Substrate Comprising ImprovedVia Pad Placement in Bump Area(包括凸块区域中的改善型通孔焊盘放置的基板)”的美国专利申请No.14/251,518的优先权，该申请要求于2013年12月20日提交的题为“Substrate Comprising Improved Via Pad Placement in Bump Area(包括凸块区域中的改善型通孔焊盘放置的基板)”的美国临时申请No.61/919,157的优先权和权益，这两个申请均通过援引明确纳入于此。
背景
领域
各种特征涉及包括在基板的凸块区域中的改善型通孔焊盘放置的基板。
背景技术
当前制造技术限制迹线、通孔、和/或通孔焊盘可如何紧密地彼此靠近。因为制造技术中的这些限制，管芯和基板必须以某种方式来设计。图1解说了如何在当前封装基板中实现迹线、通孔和/或焊盘。具体地，图1解说了封装基板100的平面图(例如，俯视图)，其包括基板102、若干凸块焊盘(例如，焊盘104、114)、若干迹线(例如，迹线106、116)和若干通孔焊盘(例如，通孔焊盘108、118)。凸块焊盘是被配置成耦合至来自管芯的凸块(例如，铜柱)的互连。基板102还包括从平面图不可见的若干通孔，因为这些通孔被通孔焊盘覆盖。这些通孔耦合至通孔焊盘。如图1中进一步所示，凸块焊盘、通孔焊盘、和/或迹线沿不同行和列被安排在封装基板100中。在一些实现中，封装基板100被配置成耦合至一个或多个管芯(例如，倒装芯片)。
当前制造技术创建了相对大的通孔焊盘(例如，与迹线相比)，该通孔焊盘促使通孔朝着封装基板的管芯耦合区域的外周界被创建。而且，当前制造技术限制了迹线、通孔、凸块焊盘和/或通孔焊盘之间的间距。因为制造过程中的这些以及其他限制，凸块焊盘(例如，焊盘104)通过迹线(例如，迹线106)耦合至通孔焊盘(例如，通孔焊盘108)。该设计导致若干问题。第一，它造成占据大量占用空间的集成电路(IC)设计。其次，它引起性能问题，因为额外的互连长度(例如，额外的迹线)会减缓IC设计的电性能。第三，添加附加互连(例如，迹线)造成更复杂的IC设计。
图2解说了图1的封装基板的横截面AA的剖面图(例如，侧视图)。如图2中所示，第一焊盘104(例如，凸块焊盘)、第一迹线106、以及第二焊盘108(例如，通孔焊盘)在基板102的第一表面上。封装基板100还包括穿过基板102的第一通孔208。第一焊盘104耦合至第一迹线106。第一迹线106耦合至第二焊盘108。第二焊盘108耦合至第一通孔208。图2还解说了第三焊盘114(例如，凸块焊盘)、第二迹线116、以及第四焊盘118(例如，通孔焊盘)在基板102的第一表面上。封装基板100还包括穿过基板102的第二通孔218。第三焊盘114耦合至第二迹线116。第二迹线116耦合至第四焊盘118。第四焊盘118耦合至第二通孔218。
图3解说了倒装芯片可如何耦合至封装基板。如图3中所示，包括第一凸块302和第二凸块304的倒装芯片300耦合至封装基板100。第一凸块302可包括第一凸块下金属化(UBM)层、第一互连柱(例如，铜柱)和第一焊球。第二凸块304可包括第二凸块下金属化(UBM)层、第二互连柱(例如，铜柱)和第二焊球。倒装芯片300的第一凸块302耦合至第一焊盘104。倒装芯片300的第二凸块304耦合至第三焊盘114。如图3中所示，倒装芯片300和封装基板100的配置可创建不必要的大封装基板100和/或倒装芯片300。例如，在第一凸块302与第一通孔208之间有大量额外横向空间/占用空间。
因此，需要较小和/或占据较小占用空间改善型集成器件。理想地，此种集成器件将具有比当前集成器件更好的性能。
概述
本文描述的各种特征、装置和方法提供了包括在基板的凸块区域中的改善型通孔焊盘放置的封装基板。
第一示例提供一种集成器件，其包括基板、第一通孔和第一凸块焊盘。第一通孔穿过基板。第一通孔具有第一通孔尺寸。第一凸块焊盘在基板的表面上。第一凸块焊盘耦合至第一通孔。第一凸块焊盘具有等于或小于第一通孔尺寸的第一焊盘尺寸。
根据一方面，该集成器件包括穿过基板的第二通孔，其中第二通孔具有第二通孔尺寸。该集成器件还包括基板的表面上的第二凸块焊盘，其中第二凸块焊盘耦合至第二通孔，其中第二凸块焊盘具有等于或小于第二通孔尺寸的第二焊盘尺寸。在一些实现中，第一通孔与第二通孔之间的间距约为80微米(μm)或更小。在一些实现中，第一通孔与第二通孔之间的间距约为125微米(μm)或更小。
根据一个方面，第一凸块焊盘被配置成耦合至管芯的互连。
根据一方面，第一凸块焊盘是位于靠近基板的管芯区域边缘的外围凸块焊盘。
根据一个方面，第一凸块焊盘被配置成耦合至来自管芯的第一凸块。在一些实现中，第一凸块包括第一凸块下金属化(UBM)层、第一互连柱和第一焊球。
根据一方面，基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
根据一个方面，集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
第二示例提供了一种用于制造集成器件的方法。该方法形成基板。该方法形成穿过基板的第一通孔，其中第一通孔具有第一通孔尺寸。该方法在基板的表面上形成第一凸块焊盘从而第一凸块焊盘耦合至第一通孔，其中第一凸块焊盘具有等于或小于第一通孔尺寸的第一焊盘尺寸。
根据一方面，该方法进一步形成穿过基板的第二通孔，其中第二通孔具有第二通孔尺寸。该方法在基板的表面上形成第二凸块焊盘从而第二凸块焊盘耦合至第二通孔，其中第二凸块焊盘具有等于或小于第二通孔尺寸的第二焊盘尺寸。在一些实现中，第一通孔与第二通孔之间的间距约为80微米(μm)或更小。在一些实现中，第一通孔与第二通孔之间的间距约为125微米(μm)或更小。
根据一个方面，第一凸块焊盘被配置成耦合至管芯的互连。
根据一方面，第一凸块焊盘是位于靠近基板的管芯区域边缘的外围凸块焊盘。
根据一个方面，第一凸块焊盘被配置成耦合至来自管芯的第一凸块。在一些实现中，第一凸块包括第一凸块下金属化(UBM)层、第一互连柱和第一焊球。
根据一方面，基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
根据一个方面，集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
附图
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相像的附图标记贯穿始终作相应标识。
图1解说了基板的平面图。
图2解说了基板的剖面图。
图3解说了基板和管芯的剖面图。
图4解说了基板的平面图。
图5解说了基板的剖面图。
图6解说了基板和管芯的剖面图。
图7解说了基板的平面图。
图8解说了示出了若干间距的基板的一部分的平视图。
图9解说了另一基板和管芯的剖面图。
图10解说了又一基板和管芯的剖面图。
图11解说了管芯的剖面图。
图12(包括图12A、图12B和图12C)解说了用于提供基板和管芯的工序。
图13解说了另一基板和管芯的剖面图。
图14解说了用于提供基板的方法的流程图。
图15解说了用于制造基板的经修改的半加成处理(mSAP)图案化工艺的流程图。
图16解说了基板的层上的mSAP图案化工艺的工序。
图17解说了用于制造基板的半加成处理(SAP)图案化工艺的流程图。
图18解说了基板的层上的SAP图案化工艺的工序。
图19解说了概念性镀敷工艺的流程图。
图20解说了可集成本文所描述的集成器件、基板和/或PCB的各种电子设备。
详细描述
在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可能用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免模糊本公开的这些方面。
总览
一些新颖特征涉及包括基板、第一通孔和第一凸块焊盘的集成器件(例如，半导体器件、管芯封装)。第一通孔穿过基板。第一通孔具有第一通孔横向尺寸。第一凸块焊盘在基板的表面上。第一凸块焊盘耦合至第一通孔。第一凸块焊盘具有等于或小于第一通孔横向尺寸的第一焊盘横向尺寸。在一些实现中，第一凸块焊盘是位于靠近基板的管芯区域(例如，倒装芯片区域)边缘的外围凸块焊盘。在一些实现中，集成器件包括第二通孔和第二凸块焊盘。第二通孔穿过基板。第二通孔具有第二通孔横向尺寸。第二凸块焊盘在基板的表面上。第二凸块焊盘耦合至第二通孔。第二凸块焊盘具有等于或小于第二通孔横向尺寸的第二焊盘横向尺寸。在一些实现中，第一通孔与第二通孔之间的间距约为40微米(μm)或更大。在一些实现中，第一通孔与第二通孔之间的间距约为80微米(μm)或更小。在一些实现中，第一通孔与第二通孔之间的间距约为125微米(μm)或更小。在一些实现中，第一凸块焊盘与第二凸块焊盘之间的间距约为125微米(μm)或更小。在一些实现中，间距被定义为两个相邻互连之间的中心到中心距离。间距的示例在图8中进一步描述。
包括凸块区域中的通孔焊盘的示例性封装基板
图4解说了封装基板400的平面图(例如，俯视图)，其包括基板402和若干互连(例如，第一互连408、418)。互连可包括迹线、焊盘和/或通孔。互连408和418焊盘位于基板402的第一表面上。在一些实现中，互连408和418是通孔焊盘和凸块焊盘。互连408和418耦合至基板402中的通孔(例如，穿板通孔)。这些通孔从平面图中是不可见的，因为互连408和418与通孔的横截面具有相同大小(例如，相同横向尺寸)。在一些实现中，互连408和418可具有比通孔的横截面更小的横截面。在此类实例中，这些通孔可从平面图可见。通孔的示例将在图5中进一步描述。
互连408和418可被配置成耦合至管芯的凸块(例如，互连柱)(以下将在图6中进一步描述)。在一些实现中，互连408和418是位于靠近基板的管芯区域420边缘的外围凸块焊盘。在一些实现中，基板400的管芯区域420是基板400的凸块区域。在一些实现中，基板400的凸块区域是当管芯耦合至基板时该基板中管芯覆盖或位于该基板以上的区域。在一些实现中，保持基板中的通孔的大小同时减小与基板的管芯区域边缘和/或外围附近的通孔耦合的通孔焊盘的大小(例如，减小通孔焊盘的间距)。
不同实现可为基板402使用不同材料。在一些实现中，基板402至少是硅、玻璃、陶瓷和/或电介质中的一者。在一些实现中，封装基板400被配置成耦合至一个或多个管芯(例如，倒装芯片)。图4还解说了第一凸块区域和第二凸块区域。在一些实现中，凸块区域是当管芯耦合至基板时该基板中来自管芯的凸块(例如，互连柱)将耦合至的区域或部分。在一些实现中，第一凸块区域对应于互连408的区域(例如，凸块焊盘)。在一些实现中，第二凸块区域对应于互连418的区域(例如，凸块焊盘)。
如图4中进一步所示，互连(例如，焊盘、迹线)沿不同行和列被安排在封装基板400中。不同的实现可使用互连之间不同的间隔/间距。在一些实现中，两个相邻/毗邻互连之间的间距约为125微米(μm)或更小。在一些实现中，两个相邻/毗邻互连之间的间距约为80微米(μm)或更小。在一些实现中，两个相邻/毗邻互连之间的间距约为40微米(μm)或更大。在一些实现中，间距被定义为两个毗邻/相邻互连(例如，迹线、通孔和/或焊盘)之间的中心到中心距离。在一些实现中，间距被定义为两个毗邻/相邻迹线、通孔和/或焊盘之间的中心到中心距离，其中该毗邻/相邻迹线、通孔和/或焊盘在相同的迹线、通孔和/或焊盘列中。在一些实现中，间距被定义为两个毗邻/相邻迹线、通孔和/或焊盘之间的中心到中心距离，其中该毗邻/相邻迹线、通孔和/或焊盘在相同的迹线、通孔和/或焊盘行中。
封装基板400的每个互连(例如，焊盘、迹线)具有至少一个尺寸(例如，宽度、长度、直径)。在一些实现中，迹线的第一尺寸(例如，宽度)相同于或小于通孔的第一尺寸(例如，直径)。在一些实现中，焊盘(例如，通孔焊盘、凸块焊盘)的第一尺寸(例如，宽度)相同于或小于通孔的第一尺寸(例如，直径)。
应注意，对于相同的通孔列，这些通孔位于通孔的交替行(例如，非毗邻行)中。类似地，应注意，对于相同的通孔行，这些通孔位于通孔的交替列(例如，非毗邻列)中。例如，对于第一列中的通孔，这些通孔将位于第一行、第三行和/或第五行中。在另一示例中，对于第一行中的通孔，这些通孔将位于第一列、第三列和/或第五列中。然而，通孔可位于通孔的毗邻行和/或列中。
应注意，对于相同的通孔焊盘列，这些通孔焊盘位于通孔焊盘的交替行(例如，非毗邻行)中。类似地，应注意，对于相同的通孔焊盘行，这些通孔焊盘位于通孔焊盘的交替列(例如，非毗邻列)中。例如，对于第一列中的通孔焊盘，这些通孔焊盘将位于第一行、第三行和/或第五行中。在另一示例中，对于第一行中的通孔焊盘，这些通孔焊盘将位于第一列、第三列和/或第五列中。然而，通孔焊盘可位于通孔焊盘的毗邻行和/或列中。
如图4中所示，凸块焊盘中的至少一些直接耦合至通孔。如此，当耦合至通孔时，凸块焊盘中的至少一些旁路迹线。并且，焊盘被配置成作为凸块焊盘和通孔焊盘两者来操作。图4解说了第一互连408(例如，凸块焊盘)直接耦合至第一通孔(不可见)。类似地，图4解说了第二互连418(例如，凸块焊盘)直接耦合至第二通孔(不可见)。当第一互连408直接耦合至第一通孔时，第一互连旁路任何中间迹线。类似地，当第二互连418直接耦合至第二通孔时，第二互连旁路任何迹线。互连与通孔之间的中间迹线的减少缩短了电路径，由此增加了集成电路(IC)设计的性能，并且还减少了IC设计的复杂度。
图5解说了图4的封装基板400的横截面AA的剖面图(例如，侧视图)。如图5中所示，第一互连408和第二互连418位于基板402的第一表面上。在一些实现中，第一互连408和第二互连418是被配置成耦合至来自管芯(例如，倒装芯片)的凸块(例如，互连柱)的凸块互连(例如，凸块焊盘)。图5解说了基板402包括第一通孔508和第二通孔518。第一通孔508和第二通孔518中的每一者穿过基板402。第一互连408直接耦合至第一通孔508。在一些实现中，第一互连408的大小(例如，横向尺寸)相同于或小于第一通孔508的横截面大小(例如，横向尺寸)。第二互连418直接耦合至第二通孔518。在一些实现中，第二互连418的大小(例如，横向尺寸)相同于或小于第二通孔518的横截面大小(例如，横向尺寸)。图5还解说了第一凸块区域510和第二凸块区域520。在一些实现中，第一凸块区域510对应于第一互连408的大小。在一些实现中，第二凸块区域520对应于第二互连418的大小。
在一些实现中，第一通孔508包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。在一些实现中，第二通孔518包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。图12A-12C中描述了针对通孔的第一和第二金属层的示例。
图6解说了管芯可如何耦合至封装基板。如图6中所示，包括第一凸块602和第二凸块604的管芯600(例如，倒装芯片、裸管芯)耦合至封装基板400。第一凸块602可包括第一凸块下金属化(UBM)层、第一互连柱(例如，铜柱)和第一焊球。第二凸块604可包括第二凸块下金属化(UBM)层、第二互连柱(例如，铜柱)和第二焊球。管芯600的第一凸块602耦合至第一互连408。管芯600的第二凸块604耦合至第二互连418。如图6中所示，第一凸块602耦合至第一互连404从而第一凸块602垂直(例如，部分、基本上、完全)在基板402的第一通孔508之上。类似地，第二凸块604耦合至第二互连418从而第二凸块604垂直(例如，部分、基本上、完全)在基板402的第二通孔518之上。在一些实现中，第一凸块602耦合至第一互连408而不短路穿过第一互连408的电信号。在一些实现中，第二凸块604耦合至第二互连418而不短路穿过第二互连418的电信号。
如图6中所示，第一通孔508位于基板的第一凸块区域510中。类似地，第二通孔518位于基板的第二凸块区域520中。在一些实现中，凸块区域被定义为基板中来自管芯的凸块将耦合至的区域(例如，基板的区域或部分)。第一凸块区域510包括第一互连408中将与管芯600的第一凸块602耦合的部分。在一些实现中，第一通孔508在第一凸块区域510之下。第二凸块区域520包括第二互连418中将与管芯600的第二凸块604耦合的部分。在一些实现中，第二通孔518在第二凸块区域520之下。
不同实现可具有针对封装基板中的通孔和/或通孔焊盘的不同定位和/或配置。
图7解说了封装基板700的平面图(例如，俯视图)，其包括基板702和若干互连(例如，互连708、718)。互连可包括迹线、焊盘和/或通孔。互连708和718焊盘位于基板702的第一表面上。在一些实现中，互连708和718是通孔焊盘和凸块焊盘。互连708和718耦合至基板402中的通孔(例如，穿板通孔)。这些通孔从平面图中是不可见的，因为互连708和718与通孔的横截面具有相同大小。在一些实现中，互连708和718可具有比通孔的横截面更小的横截面。在此类实例中，这些通孔可从平面图可见。
互连708和718可被配置成耦合至管芯的凸块(例如，互连柱)(以下将在图9和10中进一步描述)。在一些实现中，互连708和718是位于靠近基板的管芯区域720边缘的外围凸块焊盘。在一些实现中，基板700的管芯区域720是基板700的凸块区域。在一些实现中，基板700的凸块区域是当管芯耦合至基板时该基板中管芯覆盖或位于该基板以上的区域。在一些实现中，保持基板中的通孔的大小同时减小与基板的管芯区域边缘和/或外围附近的通孔耦合的通孔焊盘的大小(例如，减小通孔焊盘的间距)。
不同实现可为基板702使用不同材料。在一些实现中，基板702至少是硅、玻璃、陶瓷和/或电介质中的一者。在一些实现中，封装基板700被配置成耦合至一个或多个管芯(例如，倒装芯片)。图7还解说了第一凸块区域和第二凸块区域。在一些实现中，凸块区域是当管芯耦合至基板时该基板中来自管芯的凸块(例如，互连柱)将耦合至的区域或部分。在一些实现中，第一凸块区域对应于互连708的区域(例如，凸块焊盘)。在一些实现中，第二凸块区域对应于互连718的区域(例如，凸块焊盘)。
如图7中进一步所示，互连(例如，焊盘、迹线)沿不同行和列被安排在封装基板700中。不同的实现可使用互连之间不同的间隔和/间距。在一些实现中，两个相邻/毗邻互连之间的间距约为125微米(μm)或更小。在一些实现中，两个相邻/毗邻互连之间的间距约为80微米(μm)或更小。在一些实现中，两个相邻/毗邻互连之间的间距约为40微米(μm)或更大。在一些实现中，间距被定义为两个毗邻/相邻互连(例如，迹线、通孔和/或焊盘)之间的中心到中心距离。在一些实现中，间距被定义为两个毗邻/相邻迹线、通孔和/或焊盘之间的中心到中心距离，其中该毗邻/相邻迹线、通孔和/或焊盘在相同的迹线、通孔和/或焊盘列中。在一些实现中，间距被定义为两个毗邻/相邻迹线、通孔和/或焊盘之间的中心到中心距离，其中该毗邻/相邻迹线、通孔和/或焊盘在相同的迹线、通孔和/或焊盘行中。
封装基板700的每个互连(例如，焊盘、迹线)具有至少一个尺寸(例如，宽度、长度、直径)。在一些实现中，迹线的第一尺寸(例如，宽度)相同于或小于通孔的第一尺寸(例如，直径)。在一些实现中，焊盘(例如，通孔焊盘、凸块焊盘)的第一尺寸(例如，宽度)相同于或小于通孔的第一尺寸(例如，直径)。
图8解说了可如何在一些实现中定义间距。图8解说了基板，其包括第一通孔焊盘801、第二通孔焊盘803、第三通孔焊盘805、第四通孔焊盘807、第一凸块焊盘811、第二凸块焊盘813、第三凸块焊盘815、第一互连821、第二互连823和第三互连825。图8还解说了第一间距830和第二间距832。在一些实现中，第一间距(例如，第一间距830)是不同行或列上的两个毗邻/相邻互连(例如，通孔、迹线、焊盘)之间的中心到中心距离。例如，第一间距830可以是第三通孔焊盘805与第二凸块焊盘813或第二互连823之间的中心到中心距离。在一些实现中，第一间距830可以约为40微米(μm)或更大。
在一些实现中，第二间距(例如，第二间距832)是相同行或列上的两个相邻/毗邻互连(例如，通孔、迹线、焊盘)之间的中心到中心距离。例如，第二间距832可以是第二通孔焊盘803与第三通孔焊盘805之间的中心到中心距离。在另一示例中，第二间距可以是第一凸块焊盘811与第二凸块焊盘813之间的中心到中心距离。在另一示例中，第二间距可以是第二通孔焊盘803与第二凸块焊盘813或第二互连823之间的中心到中心距离。在另一示例中，第一间距可以是第二互连823与第三互连825之间的中心到中心距离。在一些实现中，第二间距832可以约为80微米(μm)或更小。
不同的实现可具有针对迹线、通孔和/或通孔焊盘的不同尺寸。例如，在一些实现中，迹线可具有约10微米(μm)到30微米(μm)的宽度。在一些实现中，通孔可具有约50微米(μm)到75微米(μm)的宽度。在一些实现中，通孔焊盘可具有约75微米(μm)或更小的宽度。应注意，以上尺寸仅是示例，且本公开中的迹线、通孔和/或通孔焊盘的尺寸应不被限定于所描述的。
图9解说了耦合至管芯的图7的封装基板700的横截面BB的剖面图(例如，侧视图)。如图9中所示，封装900包括基板902、管芯904、阻焊层906和底部填充908。在一些实现中，管芯904是倒装管芯和/或裸管芯。
封装基板902包括第一通孔910、第二通孔914、第三通孔918、第一互连920、第二互连924、第三互连928、第一焊盘922和第二焊盘926。阻焊层906耦合至基板902的第一表面。第一互连920、第二互连924、第三互连928、第一焊盘922和第二焊盘926在基板902的第一表面上。
第一互连920耦合至第一通孔910。第一互连920是焊盘(例如，凸块焊盘、通孔焊盘)。第一互连920具有相同于或小于第一通孔910的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第二互连924耦合至第二通孔914。第二互连924是焊盘(例如，凸块焊盘、通孔焊盘)。第二互连924具有相同于或小于第二通孔914的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第三互连928耦合至第三通孔918。第三互连928是焊盘(例如，凸块焊盘、通孔焊盘)。第三互连928具有相同于或小于第三通孔918的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。底部填充908在基板902与管芯904之间。
管芯904包括第一凸块930、第二凸块932、第三凸块934、第四凸块936和第五凸块938。每个凸块至少可包括凸块下金属化(UBM)层、互连柱(例如，铜柱)和焊球。如图9中所示，第一凸块930耦合至第一互连920从而第一凸块930垂直(例如，部分、基本上、完全)在第一通孔910之上。第二凸块932耦合至第一焊盘922。第三凸块934耦合至第二互连924从而第三凸块934垂直(例如，部分、基本上、完全)在第二通孔914之上。第四凸块936耦合至第二焊盘926。第五凸块938耦合至第三互连928从而第五凸块938垂直(例如，部分、基本上、完全)在第三通孔918之上。在一些实现中，第一凸块930耦合至第一互连920而不短路穿过第一互连920的电信号。在一些实现中，第二凸块932耦合至第二互连922而不短路穿过第二互连922的电信号。在一些实现中，第三凸块934耦合至第三互连924而不短路穿过第三互连924的电信号。在一些实现中，第四凸块936耦合至第四互连926而不短路穿过第四互连926的电信号。在一些实现中，第五凸块938耦合至第五互连928而不短路穿过第五互连928的电信号。
在一些实现中，第一通孔910包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。在一些实现中，第二通孔914包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。在一些实现中，第三通孔918包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。图12A-12C中描述了针对通孔的第一和第二金属层的示例。
图10解说了耦合至管芯的图7的封装基板700的横截面CC的剖面图(例如，侧视图)。如图10中所示，封装1000包括基板1002、管芯1004、阻焊层1006和底部填充1008。在一些实现中，管芯1004是倒装管芯和/或裸管芯。
封装基板1002包括第一通孔1010、第二通孔1012、第三通孔1014、第四通孔1016、第五通孔1018、第一互连1020、第二互连1022、第三互连1024、第四互连1026和第五互连1028。阻焊层1006耦合至基板1002的第一表面。第一互连1020、第二互连1022、第三互连1024、第四互连1026和第五互连1028在基板1002的第一表面上。
第一互连1020耦合至第一通孔1010。第一互连1020是焊盘(例如，凸块焊盘、通孔焊盘)。第一互连1020具有相同于或小于第一通孔1010的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第二互连1022耦合至第二通孔1012。第二互连1022是焊盘(例如，凸块焊盘、通孔焊盘)。第二互连1022具有相同于或小于第二通孔1012的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第三互连1024耦合至第三通孔1014。第一互连1020是焊盘(例如，凸块焊盘、通孔焊盘)。第三互连1024具有相同于或小于第三通孔1014的第三尺寸(例如，宽度)的第一尺寸(例如，宽度)。第四互连1026耦合至第四通孔1016。第四互连1026是焊盘(例如，凸块焊盘、通孔焊盘)。第四互连1026具有相同于或小于第四通孔1016的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第五互连1028耦合至第五通孔1018。第五互连1028是焊盘(例如，凸块焊盘、通孔焊盘)。第五互连1028具有相同于或小于第五通孔1018的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。底部填充1008在基板1002与管芯1004之间。
管芯1004包括第一凸块1030、第二凸块1032、第三凸块1034、第四凸块1036和第五凸块1038。每个凸块至少可包括凸块下金属化(UBM)层、互连柱(例如，铜柱)和焊球。如图10中所示，第一凸块1030耦合至第一互连1020从而第一凸块1030垂直(例如，部分、基本上、完全)在第一通孔1010之上。第二凸块1032耦合至第二互连1022从而第二凸块1032垂直(例如，部分、基本上、完全)在第二通孔1012之上。第三凸块1034耦合至第三互连1024从而第三凸块1034垂直(例如，部分、基本上、完全)在第三通孔1014之上。第四凸块1036耦合至第四互连1026从而第四凸块1036垂直(例如，部分、基本上、完全)在第四通孔1016之上。第五凸块1038耦合至第五互连1028从而第五凸块1038垂直(例如，部分、基本上、完全)在第五通孔1018之上。
在一些实现中，第一通孔1010包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。在一些实现中，第二通孔1012包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。在一些实现中，第三通孔1014包括第一金属层和第二金属层。在一些实现中，第一金属层是晶种金属层。在一些实现中，第一金属层是无电镀金属层。图12A-12C中描述了针对通孔的第一和第二金属层的示例。
图11概念性地解说了管芯1100(其是集成器件的一种形式)的示例。在一些实现中，管芯1100可对应于图6的倒装芯片600。如图11中所示，管芯1100(例如，集成器件、裸管芯)包括基板1101、若干较低层金属层和介电层1102、第一焊盘1104、第二焊盘1106、钝化层1108、第一绝缘层1110、第一凸块下金属化(UBM)层1112、第二凸块下金属化(UBM)层1114、第一互连1116(例如，第一柱互连)、第二互连1118(例如，第二柱互连)、第一焊料1126和第二焊料1128。在一些实现中，第一UBM层1112、第一互连1116和第一焊球1126可被统称为针对管芯1111的第一凸块。在一些实现中，第二UBM层1114、第二互连1118和第二焊球1128可被统称为针对该管芯的第二凸块。
已经提供了包括凸块区域下通孔的若干示例性基板，现在下文将描述用于提供/制造包括凸块区域下通孔的基板的工序。
用于提供包括凸块区域中的通孔的基板的示例性工序
图12(其包括图12A-12C)解说了用于提供/制造/制作包括凸块区域下通孔的基板的示例性工序。应注意，为了清楚和简化目的，图12A-12C的过程不必包括制造基板的所有步骤和/或阶段。此外，在一些实例中，若干步骤和/或阶段可以已被组合成单个步骤和/或阶段以便简化这些过程的描述。还应当注意，图12A-12C中的图案、图案特征、组件(例如，合成导电迹线、通孔)的形状仅仅是概念性的解说，并且不旨在一定表示这些图案、图案特征和组件的实际形状和形式。在一些实现中，图12A-12C的工序解说了可制作具有在本公开中描述的尺寸(例如，图8中描述的尺寸)的迹线、通孔和/或通孔焊盘的过程。
如图12A中所示，(在阶段1)提供基板(例如，基板1202)。在一些实现中，提供基板可包括制造(例如，形成)基板或从供应商接收基板。不同实现可为基板使用不同材料。在一些实现中，该基板可包括至少硅、玻璃、陶瓷和/或电介质中的一者。在一些实现中，该基板可包括若干层(例如，包括核心层和若干预浸层的层叠基板)。
接着，(在阶段2)在基板中提供若干腔。如在阶段2所示，在基板1202中提供第一腔1203、第二腔1205和第三腔1207。第一腔1203、第二腔1205和第三腔1207穿过基板1202。不同实现可提供不同制造工艺来提供(例如，形成、创建)腔。在一些实现中，使用激光蚀刻工艺来(在阶段2)提供腔。
(在阶段3)用金属层镀敷腔的侧壁表面。如在阶段3所示，在第一腔1203的侧壁表面上镀敷第一金属层1204，在第二腔1205的侧壁表面上镀敷第二金属层1206，以及在第三腔1207的侧壁表面上镀敷第三金属层1208。在一些实现中，第一金属层1204、第二金属层1206以及第三金属层1208是晶种层(例如，无电镀金属层)。在一些实现中，在腔的侧壁上提供(例如，形成、创建)金属层包括使用无电镀铜镀敷工艺。
如图12B中所示，(在阶段4)在基板(例如，基板1202)的第一表面上提供干膜层(例如，干膜1210)。接着，(在阶段5)在干膜层中提供若干开口。如在阶段5中所示，在干膜层1210中提供第一开口1213、第二开口1215、第三开口1217、第四开口1211和第五开口1219。不同的实现可不同地提供(例如，形成、创建)开口。在一些实现中，使用曝光和显影技术来提供开口。在一些实现中，开口具有等于或小于基板中的腔的尺寸(例如，宽度)。
随后(在阶段6)在基板中提供若干金属层。如在阶段6所示，用金属填充第一腔1203以形成第一通孔1232，用金属填充第二腔1205以形成第二通孔1234，以及用金属填充第三腔1207以形成第三通孔1236。在一些实现中，第一通孔1232、第二通孔1234、第三通孔1236包括第一金属层和第二金属层。在一些实现中，通孔(例如，通孔1232)的第一金属是晶种层(例如，金属层1204)。在一些实现中，通孔(例如，通孔1234)的第二金属层是耦合至第一金属层的铜金属层。
另外，第一开口1213、第二开口1215、第三开口1217、第四开口1211和第五开口1219用金属填充以分别形成第一互连1222、第二互连1224、第三互连1226、第四互连1221和第五互连1229。在一些实现中，(在阶段6)提供金属包括使用电镀敷工艺。在一些实现中，互连1221、1222、1224、1226和1229具有与通孔的横截面大小相同或更小的大小(例如，横向尺寸)。例如，在一些实现中，互连1222的大小(例如，宽度)相同于或小于通孔1232的横截面大小(例如，宽度)。
如图12C中所示，(在阶段7)去除干膜层(例如，干膜1210)。在一些实现中，(在阶段7)去除干膜包括蚀刻掉任何剩余干膜。
(在阶段8)在基板上选择性地提供阻焊层(例如，阻焊1240)。不同实现可选择性地提供阻焊层。在一些实现中，选择性地提供(例如，形成、创建)阻焊层包括提供阻焊层、闪蚀和/或后端制程。
(在阶段9)提供管芯并将其耦合至基板。在一些实现中，该管芯是倒装管芯。管芯包括若干凸块。如在阶段9所示，管芯耦合至基板从而第一凸块耦合至第一互连，其中第一凸块至少部分垂直在第一通孔之上。阶段9还解说了底部填充1260在基板1202与管芯1250之间。
包括凸块区域中的通孔焊盘的示例性封装基板
图13解说了封装基板的剖视图(例如，侧视图)。如图13中所示，封装1300包括基板1302、管芯1304、阻焊层1306和底部填充1308。在一些实现中，管芯1304是倒装管芯。
封装基板1302包括第一通孔1310、第二通孔1312、第三通孔1314、第四通孔1316、第五通孔1318、第一互连1320、第二互连1322、第三互连1324、第四互连1326和第五互连1328。阻焊层1306耦合至基板1302的第一表面。第一互连1320、第二互连1322、第三互连1324、第四互连1326和第五互连1328在基板1302的第一表面上。
第一互连1320耦合至第一通孔1310。第一互连1320是焊盘(例如，凸块焊盘、通孔焊盘)。第一互连1320具有相同于或小于第一通孔1310的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第二互连1322耦合至第二通孔1312。第二互连1322是焊盘(例如，凸块焊盘、通孔焊盘)。第二互连1322具有相同于或小于第二通孔1312的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第三互连1324耦合至第三通孔1314。第一互连1320是焊盘(例如，凸块焊盘、通孔焊盘)。第三互连1324具有相同于或小于第三通孔1314的第三尺寸(例如，宽度)的第一尺寸(例如，宽度)。第四互连1326耦合至第四通孔1316。第四互连1326是焊盘(例如，凸块焊盘、通孔焊盘)。第四互连1326具有相同于或小于第四通孔1316的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。第五互连1328耦合至第五通孔1318。第五互连1328是焊盘(例如，凸块焊盘、通孔焊盘)。第五互连1328具有相同于或小于第五通孔1318的第一尺寸(例如，宽度)的第一尺寸(例如，宽度)。底部填充1308在基板1302与管芯1304之间。
管芯1304包括第一凸块1330、第二凸块1332、第三凸块1334、第四凸块1336和第五凸块1338。每个凸块至少可包括凸块下金属化(UBM)层、互连柱(例如，铜柱)和焊球。如图13中所示，第一凸块1330耦合至第一互连1320从而第一凸块1330垂直(例如，部分、基本上、完全)在第一通孔1310之上。第二凸块1332耦合至第二互连1322从而第二凸块1332垂直(例如，部分、基本上、完全)在第二通孔1312之上。第三凸块1334耦合至第三互连1324从而第三凸块1334垂直(例如，部分、基本上、完全)在第三通孔1314之上。第四凸块1336耦合至第四互连1326从而第四凸块1336垂直(例如，部分、基本上、完全)在第四通孔1316之上。第五凸块1338耦合至第五互连1328从而第五凸块1338垂直(例如，部分、基本上、完全)在第五通孔1318之上。
在一些实现中，第一通孔1310包括第一金属层1311和第二金属层1313。在一些实现中，第一金属层1311是晶种金属层。在一些实现中，第一金属层1311是无电镀金属层。
用于提供包括凸块区域中的通孔的基板的示例性方法
图14解说了用于提供/制造/制作包括凸块区域下通孔的基板的示例性方法。应注意，为了清楚和简化目的，图14的过程不必包括制造基板的所有步骤和/或阶段。此外，在一些实例中，若干步骤和/或阶段可以已被组合成单个步骤和/或阶段以便简化这些过程的描述。还应当注意，图14中的图案、图案特征、组件(例如，合成导电迹线、通孔)的形状仅仅是概念性的解说，并且不旨在一定表示这些图案、图案特征和组件的实际形状和形式。
如图14中所示，方法(在1405)提供基板。在一些实现中，(在1405)提供基板可包括制造(例如，形成)基板或从供应商接收基板。不同实现可为基板使用不同材料。在一些实现中，该基板可包括至少硅、玻璃、陶瓷和/或电介质中的一者。在一些实现中，该基板可包括若干层(例如，包括核心层和若干预浸层的层叠基板)。
接着，该方法(在1410)在基板中提供至少一个腔。例如，如图12A的阶段2中所示，该方法可在基板1402中提供第一腔1203、第二腔1205和第三腔1207。第一腔1403、第二腔1405和第三腔1407穿过基板1402。不同实现可提供不同制造工艺来提供(例如，形成、创建)腔。在一些实现中，使用激光蚀刻工艺来(在阶段1410)提供腔。
该方法随后(在步骤1415)在至少一个腔的侧壁上提供第一金属层。在一些实现中，提供(例如，形成)第一金属层包括用金属层来镀敷腔的侧壁表面。在一些实现中，第一金属层是无电镀晶种金属层。图12A的阶段3解说了提供第一金属层的示例。如在图12A的阶段3中所示，在第一腔1203的侧壁表面上镀敷第一金属层1204，在第二腔1205的侧壁表面上镀敷第二金属层1206，以及在第三腔1207的侧壁表面上镀敷第三金属层1208。在一些实现中，在腔的侧壁上提供(例如，形成、创建)金属层包括使用无电镀铜镀敷工艺。
该方法进一步(在步骤1420)在基板上提供抗蚀层。在一些实现中，抗蚀层是干膜层。然而，不同实现可将不同材料用于抗蚀层。图12B的阶段4解说了在基板(例如，基板1202)的第一表面上提供干膜层(例如，干膜1210)的示例。
该方法随后(在1425)在抗蚀层中提供至少一个腔(例如，开口)。图12B的阶段5解说了在抗蚀层(例如，干膜层)中形成至少一个腔的示例。如在阶段5中所示，在干膜层1210中提供第一开口1213、第二开口1215、第三开口1217、第四开口1211和第五开口1219。不同的实现可不同地提供(例如，形成、创建)开口。在一些实现中，使用曝光和显影技术来提供开口。在一些实现中，开口具有等于或小于基板中的腔的尺寸(例如，宽度)。
该方法进一步(在步骤1430)在基板上提供第二金属层。在一些实现中，在第一金属层上提供第二金属层中的至少一些。图12B的阶段6解说了提供第二金属层的示例。如在阶段6所示，用金属填充第一腔1203以形成第一通孔1232，用金属填充第二腔1205以形成第二通孔1234，以及用金属填充第三腔1207以形成第三通孔1236。另外，第一开口1213、第二开口1215、第三开口1217、第四开口1211和第五开口1219用金属填充以分别形成第一互连1222、第二互连1224、第三互连1226、第四互连1221和第五互连1229。在一些实现中，(在阶段6)提供金属包括使用电镀敷工艺。在一些实现中，互连1221、1222、1224、1226和1229具有与通孔的横截面大小相同或更小的大小(例如，横向尺寸)。例如，在一些实现中，互连1222的大小(例如，宽度)相同于或小于通孔1232的横截面大小(例如，宽度)。
该方法随后(在1435)去除抗蚀层。图12C的阶段7解说了去除抗蚀层的示例。如图12C的阶段7中所示，去除干膜层(例如，干膜1410)。在一些实现中，去除干膜层包括蚀刻掉任何剩余干膜。
该方法进一步(在1440)选择性地提供阻焊层。图12C的阶段8解说了选择性地提供阻焊层的示例。如图12C的阶段8中所示，阻焊层1240被选择性地提供在基板上。不同实现可选择性地提供阻焊层。在一些实现中，选择性地提供(例如，形成、创建)阻焊层包括提供阻焊层、闪蚀和/或后端制程。
用于镀敷工艺的示例性流程图
图15解说了用于制造基板的经修改的半加成处理(mSAP)图案化工艺的流程图。图15将参考图16来描述，图16解说了在一些实现的mSAP工艺期间基板的层(例如，核心层、预浸层)序列。
如图15所示，工艺1500可以通过(在1505)打薄介电层上的金属层(例如，铜合成物材料)来开始。介电层可以是基板的核心层或预浸层。在一些实现中，金属层被打薄至约3-5微米(μm)的厚度。金属层的打薄在图16的阶段1中解说，图16的阶段1解说了包括薄铜层1604(可以是铜合成物材料)的介电层1602。在一些实现中，金属层可能已经足够薄。例如，在一些实现中，核心层或介电层可以薄铜箔来提供。由此，一些实现可以绕开/跳过对核心层/介电层的金属层的打薄。另外，在一些实现中，无电镀铜晶种层镀敷可被执行以覆盖一个或多个介电层中的任何钻孔通孔的表面。
接着，该工艺(在1510)施加干膜抗蚀剂(DFR)并且(在1515)在DFR上创建图案。图16的阶段2解说了DFR 1606被施加于打薄的金属层1604的顶部，而图16的阶段3解说了DFR1606的图案化。如阶段3中所示，图案化在DFR 1606中创建开口1608。
在(在1515)图案化DFR之后，该工艺随后(在1520)电解地镀敷铜材料(例如，铜合成物)通过DFR的图案。在一些实现中，电解地镀敷包括将电介质和金属层浸染在电解液中。参考图16，阶段4解说了铜材料(例如，铜合成物)1610被镀敷在DFR 1606的开口1608中。
回头参考图15，该工艺(在1525)去除DFR，(在1530)选择性地蚀刻铜箔材料(例如，铜合成物)以隔离各特征(例如，创建组件，诸如通孔、合成导电迹线、和/或焊盘)与端子。参考图16，阶段15解说了DFR 1606的去除，而阶段6解说了蚀刻工艺之后所定义的特征。图14的以上工艺可以针对基板的每个核心层或预浸层(介电层)重复。描述了一个镀敷工艺，现在将描述另一镀敷工艺。
图17解说了用于制造基板的半加成处理(SAP)图案化工艺的流程图。图17将参考图18来描述，图18解说了在一些实现的SAP工艺期间基板的层(例如，核心层、预浸层)序列。
如图17所示，工艺1700可以通过(在1705)提供包括铜层和涂底层(例如，涂覆有涂底的铜箔)的介电层来开始。在一些实现中，铜箔涂覆有涂底，并且接着被按压在未固化的核上以形成结构。涂覆有涂底的铜箔可以是铜箔。介电层可以是基板的核心层或预浸层。如图18的阶段1中所示，涂底1804位于铜箔1806与电介质1802之间。在一些实现中，铜箔1806可以是铜合成物箔。
接着，该工艺(在1710)对介电层(例如，核心层、预浸层)钻孔以创建一个或多个开口/图案特征(例如，通孔图案特征)。这可以被完成以形成将电介质的前侧与背侧相连接的一个或多个通孔/通孔特征。在一些实现中，钻孔可以由激光钻孔操作来执行。此外，在一些实现中，钻孔可横穿一个或多个金属层(例如，涂覆有涂底的铜箔)。在一些实现中，该工艺还可例如通过(在1712)对层(例如，核心层)上的经钻孔通孔/开口除胶渣来清理钻孔操作所创建的开口/图案特征(例如，通孔图案)。
该工艺随后(在1715)蚀刻掉铜箔，从而在介电层上留下涂底(图18的阶段2中示出)。接着，在一些实现中，该工艺(在1720)在涂底上无电镀覆铜晶种层(例如，铜材料)。在一些实现中，铜晶种层的厚度在大约0.1-1微米(μm)。图18的阶段3解说了涂底1804上的铜晶种层1808。
接着，该工艺(在1725)施加干膜抗蚀剂(DFR)并且(在1730)在DFR上创建图案。图18的阶段4解说了DFR 1810被施加在铜晶种层1808的顶部，而图18的阶段5解说了DFR 1810的图案化。如阶段5中所示，图案化在DFR 1810中创建开口1812。
在(在1730)图案化DFR之后，该工艺随后(在1735)电解地镀敷铜材料(例如，铜合成物材料)通过DFR的图案。在一些实现中，电解地镀敷包括将电介质和金属层浸染在电解液中。参考图18，阶段6解说了铜合成物材料1820被镀敷在DFR 1810的开口1812中。
回头参考图17，该工艺(在1740)去除DFR，(在1745)选择性地蚀刻铜晶种层以隔离各特征(例如，创建通孔、迹线、焊盘)与端子。参考图18，阶段7解说了DFR 1810的去除，而阶段8解说了蚀刻工艺之后所定义的特征(例如，合成导电迹线)。
图17的以上工艺可以针对基板的每个核心层或预浸层(介电层)重复。
在一些实现中，SAP工艺可允许更精细/更小的特征(例如，迹线、通孔、焊盘)形成，因为SAP工艺不要求那么多的蚀刻来隔离特征。然而，应注意，在一些实现中，mSAP工艺比SAP工艺更廉价。在一些实现中，以上工艺可被用于在基板中产生间隙导孔(IVH)和/或在基板中产生盲导孔。
在一些实现中，图15和17的镀敷工艺可以被概念性地简化为图19的镀敷工艺。图19解说了用于制造基板的镀敷方法的流程图。如图19所示，该方法(在1905)电解地镀敷铜(例如，铜合成物)通过基板的层上的干膜抗蚀剂(DFR)中的图案。该层可以是介电层。该层可以是基板的核心层或预浸层。在一些实现中，铜(例如，铜合成物)被镀敷在铜晶种层上，铜晶种层先前被沉积在该层上(例如，在使用SAP工艺时)。在一些实现中，铜(例如，铜合成物)被镀敷在铜箔层上，铜箔层先前被沉积在该层上(例如，在使用mSAP工艺时)。在一些实现中，铜箔层可以是铜合成物材料。
接着，该方法(在1910)从该层中去除DFR。在一些实现中，去除DFR可包括化学地去除DFR。在(在1910)去除DFR之后，该方法(在1915)选择性地蚀刻箔或晶种层以隔离/定义该层的各特征和端子。如上所述，箔可以是铜合成物材料。
在一些实现中，镍合金可以在mSAP工艺(例如，图15和17的方法)期间被添加(例如，镀敷)在铜层(例如，铜箔)的一些或全部上。类似地，镍合金也可在减除工艺期间被添加(例如，镀敷)在铜层(例如，铜箔)的一些或全部上。
示例性电子设备
图20解说了可集成有前述集成器件(例如，半导体器件)、集成电路、管芯、中介层和/或封装中的任一者的各种电子设备。例如，移动电话2002、膝上型计算机2004以及固定位置终端2006可包括如本文所述的集成器件2000。集成器件2000可以是例如本文所述的集成器件、集成电路、管芯或封装件中的任何一种。图20中所解说的设备2002、2004、2006仅是示例性的。其它电子设备也能以集成器件2000为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数字助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取设备)、通信设备、智能电话、平板计算机或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
图4、5、6、7、8、9、10、11、12A-12C、13、14、15、16、17、18、19和/或20中解说的组件、步骤、特征和/或功能之中的一个或多个可以被重新编排和/或组合成单个组件、步骤、特征或功能，或实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本公开。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中被用于指两个对象之间的直接或间接耦合。例如，如果对象A物理地接触对象B，且对象B接触对象C，则对象A和C可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。
还应注意，这些实施例可能是作为被描绘为流程图、流图、结构图、或框图的过程来描述的。尽管流程图可能会把诸操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。
本文中所描述的本公开的各种方面可实现于不同系统中而不会脱离本公开。应注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改和变形对于本领域技术人员将是显而易见的。

Claims (18)

1.一种集成器件，包括：
基板；
穿过所述基板的多个通孔，所述多个通孔具有第一通孔尺寸；以及
第一多个凸块焊盘，所述第一多个凸块焊盘中的每一者直接连接到所述多个通孔中的一者的第一端，所述第一多个凸块焊盘作为凸块焊盘和通孔焊盘两者来操作，其中所述第一多个凸块焊盘具有等于或小于所述第一通孔尺寸的第一焊盘尺寸，并且其中所述第一多个凸块焊盘被配置成直接耦合到管芯的凸块；
所述基板上的多个互连，所述互连包括第二多个凸块焊盘和迹线，每条迹线耦合到所述第二多个凸块焊盘中的一者；
其中所述多个通孔是共面的且安排在行和列中；
其中对于所述多个通孔中的至少一行通孔，所述多个互连中的单个相应互连位于所述行中的每对通孔之间。
2.如权利要求1所述的集成器件，其特征在于，所述多个通孔中的第一通孔与所述多个通孔中的第二通孔之间的间距约为80微米(μm)或更小。
3.如权利要求1所述的集成器件，其特征在于，所述多个通孔中的第一通孔与所述多个通孔中的第二通孔之间的间距约为125微米(μm)或更小。
4.如权利要求1所述的集成器件，其特征在于，所述第一多个凸块焊盘是位于靠近所述基板的管芯区域边缘的外围凸块焊盘。
5.如权利要求1所述的集成器件，其特征在于，所述第一多个凸块焊盘中的每一者被配置成耦合至来自所述管芯的第一多个凸块中的相应凸块。
6.如权利要求5所述的集成器件，其特征在于，所述管芯的所述第一多个凸块各自包括第一凸块下金属化(UBM)层、第一互连柱和第一焊球。
7.如权利要求1所述的集成器件，其特征在于，所述基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
8.如权利要求1所述的集成器件，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
9.如权利要求1所述的集成器件，其特征在于，所述多个互连包括耦合至相应迹线的附加凸块焊盘，所述附加凸块焊盘缺少与所述多个通孔中的任一个的连接。
10.一种用于制造集成器件的方法，包括：
形成基板；
形成穿过所述基板的多个通孔，所述多个通孔具有第一通孔尺寸；以及
形成第一多个凸块焊盘并将所述第一多个凸块焊盘中的每一者直接连接到所述多个通孔中的一者的第一端，所述第一多个凸块焊盘作为凸块焊盘和通孔焊盘两者来操作，其中所述第一多个凸块焊盘具有等于或小于所述第一通孔尺寸的第一焊盘尺寸，并且其中所述第一多个凸块焊盘被配置成直接耦合到管芯的凸块；
在所述基板上形成多个互连，所述互连包括第二多个凸块焊盘和迹线，每条迹线耦合到所述第二多个凸块焊盘中的一者；以及
在行和列中安排所述多个通孔从而对于所述多个通孔中的至少一行通孔，所述多个互连中的单个相应互连位于所述行中的每对通孔之间；
其中所述多个通孔是共面的。
11.如权利要求10所述的方法，其特征在于，所述多个通孔中的第一通孔与所述多个通孔中的第二通孔之间的间距约为80微米(μm)或更小。
12.如权利要求10所述的方法，其特征在于，所述多个通孔中的第一通孔与所述多个通孔中的第二通孔之间的间距约为125微米(μm)或更小。
13.如权利要求10所述的方法，其特征在于，所述第一多个凸块焊盘是位于靠近所述基板的管芯区域边缘的外围凸块焊盘。
14.如权利要求10所述的方法，其特征在于，所述第一多个凸块焊盘中的每一者被配置成直接耦合至来自所述管芯的第一多个凸块中的相应凸块。
15.如权利要求14所述的方法，其特征在于，所述管芯的所述第一多个凸块各自包括第一凸块下金属化(UBM)层、第一互连柱和第一焊球。
16.如权利要求10所述的方法，其特征在于，所述基板包括至少电介质、玻璃、陶瓷和/或硅中的一者。
17.如权利要求10所述的方法，其特征在于，所述集成器件被纳入在音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板式计算机、和/或膝上型计算机中的至少一者中。
18.如权利要求10所述的方法，其特征在于，所述多个互连包括耦合至相应迹线的附加凸块焊盘，所述附加凸块焊盘缺少与所述多个通孔中的任一个的连接。
CN201480069410.XA 2013-12-20 2014-12-17 包括凸块区域中的改善型通孔焊盘放置的基板 Expired - Fee Related CN105830213B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361919157P 2013-12-20 2013-12-20
US61/919,157 2013-12-20
US14/251,518 2014-04-11
US14/251,518 US9466578B2 (en) 2013-12-20 2014-04-11 Substrate comprising improved via pad placement in bump area
PCT/US2014/070940 WO2015095385A1 (en) 2013-12-20 2014-12-17 Substrate comprising improved via pad placement in bump area

Publications (2)

Publication Number Publication Date
CN105830213A CN105830213A (zh) 2016-08-03
CN105830213B true CN105830213B (zh) 2019-09-10

Family

ID=53400887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480069410.XA Expired - Fee Related CN105830213B (zh) 2013-12-20 2014-12-17 包括凸块区域中的改善型通孔焊盘放置的基板

Country Status (5)

Country Link
US (1) US9466578B2 (zh)
EP (1) EP3084826A1 (zh)
JP (1) JP2017501575A (zh)
CN (1) CN105830213B (zh)
WO (1) WO2015095385A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI504320B (zh) * 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
US9941146B2 (en) * 2015-07-15 2018-04-10 Chip Solutions, LLC Semiconductor device and method
US10895028B2 (en) 2015-12-14 2021-01-19 Dupont Industrial Biosciences Usa, Llc Nonwoven glucan webs
JP2017130823A (ja) * 2016-01-21 2017-07-27 京セラ株式会社 圧電発振器及びその製造方法
JP7180605B2 (ja) * 2017-09-29 2022-11-30 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851724A2 (en) * 1996-12-26 1998-07-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
US6229099B1 (en) * 1997-06-05 2001-05-08 Shinko Electric Industries Co., Ltd. Multi-layer circuit board with particular pad spacing
CN1540754A (zh) * 2003-03-27 2004-10-27 ���µ�����ҵ��ʽ���� 半导体器件
JP2009260098A (ja) * 2008-04-18 2009-11-05 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
TW201025544A (en) * 2008-12-16 2010-07-01 Powertech Technology Inc Chip having TSV's, its forming method and a chip stack utilizing the chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP3466443B2 (ja) * 1997-11-19 2003-11-10 新光電気工業株式会社 多層回路基板
US6303400B1 (en) 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
US6940176B2 (en) 2002-05-21 2005-09-06 United Microelectronics Corp. Solder pads for improving reliability of a package
WO2004047167A1 (ja) 2002-11-21 2004-06-03 Nec Corporation 半導体装置、配線基板および配線基板製造方法
TW581323U (en) 2003-02-07 2004-03-21 Via Tech Inc Vertical routing structure
US7939941B2 (en) 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
WO2009048154A1 (ja) 2007-10-12 2009-04-16 Nec Corporation 半導体装置及びその設計方法
JP2009135147A (ja) * 2007-11-28 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子素子の接続構造及び電子装置
US8227295B2 (en) 2008-10-16 2012-07-24 Texas Instruments Incorporated IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
US8791549B2 (en) * 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
JP2011222901A (ja) * 2010-04-14 2011-11-04 Renesas Electronics Corp 半導体装置
US9167694B2 (en) 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
GB2485830A (en) * 2010-11-26 2012-05-30 Cambridge Silicon Radio Ltd Stacked multi-chip package using encapsulated electroplated pillar conductors; also able to include MEMS elements
US8653658B2 (en) * 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
KR101916225B1 (ko) * 2012-04-09 2018-11-07 삼성전자 주식회사 Ｔｓｖ를 구비한 반도체 칩 및 그 반도체 칩 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0851724A2 (en) * 1996-12-26 1998-07-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
US6229099B1 (en) * 1997-06-05 2001-05-08 Shinko Electric Industries Co., Ltd. Multi-layer circuit board with particular pad spacing
CN1540754A (zh) * 2003-03-27 2004-10-27 ���µ�����ҵ��ʽ���� 半导体器件
JP2009260098A (ja) * 2008-04-18 2009-11-05 Shinko Electric Ind Co Ltd 配線基板及び半導体装置
TW201025544A (en) * 2008-12-16 2010-07-01 Powertech Technology Inc Chip having TSV's, its forming method and a chip stack utilizing the chip

Also Published As

Publication number Publication date
EP3084826A1 (en) 2016-10-26
WO2015095385A1 (en) 2015-06-25
CN105830213A (zh) 2016-08-03
US9466578B2 (en) 2016-10-11
US20150179590A1 (en) 2015-06-25
JP2017501575A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
CN106463496B (zh) 包括无机层中的高密度互连和有机层中的重分布层的集成器件
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
CN105830213B (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
CN102867798B (zh) 无核心层的封装基板及其制造方法
CN102867807B (zh) 无核心层的封装基板的制造方法
JP6489460B2 (ja) 超微細ピッチフリップチップバンプを備えた基板
JP2005209689A (ja) 半導体装置及びその製造方法
TW200904278A (en) Circuitized substrate assembly with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
CN107004612A (zh) 在基板与管芯之间包括光敏填料的集成器件封装
CN106165093B (zh) 包括表面互连和包含无电镀填充物的空腔的封装基板
KR101255954B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TW201703212A (zh) 晶片封裝
CN109979916A (zh) 在基板中嵌入磁结构的方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20140263582A1 (en) Low cost interposer and method of fabrication
JP2006134914A (ja) 電子部品内蔵モジュール
CN106233458A (zh) 包括作为封装层中的通孔的导线的集成器件
TW201921590A (zh) 具有保留互連部分之精細節距及間隔互連
KR20230087367A (ko) 다중 소자 분층 임베디드 패키지 구조 및 이의 제조 방법
CN109037080A (zh) 一种集成ipd封装结构及其制造方法
WO2018182658A1 (en) A die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate
CN105655321A (zh) 电子封装及其制作和使用方法
CN111128949B (zh) 一种埋入式转接板及其封装结构的制造方法
KR101148745B1 (ko) 반도체 패키지 기판의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190910

Termination date: 20201217