CN111128949B - 一种埋入式转接板及其封装结构的制造方法 - Google Patents

一种埋入式转接板及其封装结构的制造方法 Download PDF

Info

Publication number
CN111128949B
CN111128949B CN201911392302.7A CN201911392302A CN111128949B CN 111128949 B CN111128949 B CN 111128949B CN 201911392302 A CN201911392302 A CN 201911392302A CN 111128949 B CN111128949 B CN 111128949B
Authority
CN
China
Prior art keywords
dielectric layer
hole
adapter plate
opening
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911392302.7A
Other languages
English (en)
Other versions
CN111128949A (zh
Inventor
丁才华
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911392302.7A priority Critical patent/CN111128949B/zh
Publication of CN111128949A publication Critical patent/CN111128949A/zh
Application granted granted Critical
Publication of CN111128949B publication Critical patent/CN111128949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本发明公开了一种埋入式转接板，包括：设置在转接板内部的一层或多层再布线层；设置在转接板表面的金属焊盘；以及设置在金属焊盘上的凸起结构，其中所述凸起结构用于与外接芯片进行互连。

Description

一种埋入式转接板及其封装结构的制造方法
技术领域
本发明涉及半导体制造及封装技术领域。具体而言，本发明涉及一种埋入式转接板及其封装结构的制造方法。
背景技术
随着电子产品小型化、集成化、智能化的发展，IC芯片的复杂度在大幅增加，对应的IO引脚的数量也大幅提升。
嵌入式多芯片互联桥接通过在基板局部埋入转接板来实现芯片到芯片之间的互联通信，在局部实现高密度的互联(500-1000I/O/mm)，从而实现局部带宽增强。
图1A至图1D示出现有的基板局部埋入转接板的工艺过程的截面示意图。如图1A所示，转接板埋入，上层压合介质层；如图1B所示，介质层开孔至转接板表面接触金属焊盘，一般为激光开孔或者光刻方式；如图1C所示，孔金属化，形成焊盘；如图1D所示，芯片与基板贴合。
如图1A至图1D所示，在转接板埋入基板后，先在转接板上压合介质层并在介质层上开盲孔至转接板表面接触焊盘，后通过镀金属晶种层和电镀金属来实现孔的金属化和电信号的引出。其中，介质层上开孔可以是通过激光钻孔(激光蚀刻)或者光刻工艺(掩模和蚀刻)。由于需求较高的I/O密度，导致介质层上开孔直径及间距非常小，目前已量产的技术中孔径约38微米，孔间距55微米，随着技术的进一步发展，I/O密度会越来越高，这对介质层开孔工艺是一大挑战。对于激光开孔，该工艺无法满足高互联密度时窄节距、小孔径的需求，另外，埋入式转接板的厚度一般小于70微米，通常为50微米、30微米甚至更低，导致转接板表面金属接触焊盘厚度约3～5微米，故激光蚀刻介质层过程中容易因能量控制不合理导致转接板表面金属焊盘受损而产生缺陷，影响后续孔金属化工艺，导致电学上的不良，这也会导致激光加工能量窗口的选择性较窄。而对于光刻开孔技术，需要投入大量财力物力进行特殊光敏材料的研发来提高开孔能力。
因此，如何实现通过简单的过孔方式实现转接板表面金属焊盘与多芯片之间电信号的互联，同时不受开孔孔径、间距限制的影响，成为本领域急需解决的一大难题。
发明内容
针对现有技术中存在的问题，根据本发明的一个方面，提供一种埋入式转接板，包括：
设置在转接板内部的一层或多层再布线层；
设置在转接板表面的金属焊盘；以及
设置在金属焊盘上的凸起结构，其中所述凸起结构用于与外接芯片进行互连。
在本发明的一个实施例中，该埋入式转接板还包括开孔介质层，所述开孔介质层的厚度小于所述凸起结构的高度，所述开孔介质层中具有与所述凸起结构对应的通孔，所述开孔介质层与所述转接板对贴，使得所述凸起结构穿过所述开孔介质层内的通孔并从开孔介质层的顶面凸出出来。
在本发明的一个实施例中，所述开孔介质层内的通孔的截面面积大于所述凸起结构的截面面积，所述开孔介质层内的通孔的间距与所述凸起结构的间距相等。
在本发明的一个实施例中，埋入式转接板还包括填充介质层，所述填充介质层填充所述开孔介质层内的通孔与凸起结构之间的间隙。
根据本发明的另一个方面，提供一种埋入式转接板的封装结构的制造方法，包括：
在转接板的表面焊盘上形成凸起结构；
制作开孔介质层，所述开孔介质层的厚度小于所述凸起结构的高度，所述开孔介质层中具有与所述凸起结构对应的通孔；
将所述开孔介质层与所述转接板对贴，使得所述凸起结构穿过所述开孔介质层内的通孔并从开孔介质层的顶面凸出出来；
填充所述开孔介质层内的通孔与所述凸起结构之间的间隙；
芯片与埋有转接板的基板对贴。
在本发明的另一个实施例中，在转接板的表面焊盘上形成凸起结构包括：
在转接板的焊盘所在的整个表面溅射电镀种子层；
在种子层表面上形成光阻材料层后，通过光刻工艺暴露转接板表面的焊盘区域；
在转接板的暴露区域沉积金属并进行表面平坦化；
去除光阻和电镀种子层，得到焊盘区域上的凸起结构。
在本发明的另一个实施例中，对凸起结构进行表面处理，在表面形成Ni-Au复合层。
在本发明的另一个实施例中，芯片与埋有转接板的基板对贴包括将所述凸起结构与外接芯片进行互连。
在本发明的另一个实施例中，通过激光或者光刻技术在开孔介质层内形成通孔，所述开孔介质层内的通孔的截面面积大于所述凸起结构的截面面积，所述开孔介质层内的通孔的间距与所述凸起结构的间距相等。
在本发明的另一个实施例中，故通过压合填充介质层完成填充所述开孔介质层内的通孔与所述凸起结构之间的间隙，然后使凸起结构的表面暴露。
本发明的实施例提出一种能够实现埋入式转接板与外界芯片高密度互联的制造方法，该方法与传统方式比：①可以解决传统工艺中介质层贴合在转接板表面后再开孔时，在高互联密度下(孔径小/间距窄)激光开孔无法实现的问题；②可以解决介质层开孔时捕捉转接板表面金属焊盘的精度问题；③可以解决介质层激光开孔时能量损伤转接板表面接触焊盘的问题。
本发明的实施例公开的方法通过在转接板表面形成凸起后，再完成与开好孔的介质层的组装，与目前工艺中完成转接板与介质层压合后开孔-镀铜形成互联方式相比，前者易于实现更高密度的凸起，实现更高密度互联。
本发明公开的封装结构和封装方法工艺简单，易于控制。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1A至图1D示出现有的基板局部埋入转接板的工艺过程的截面示意图。
图2示出即将埋入的转接板200的横截面示意图。
图3示出转接板上焊盘分布的立体示意图。
图4A至图4E示出根据本发明的一个实施例的在转接板上形成凸起的工艺过程的截面示意图。
图5示出根据本发明的一个实施例的与表面上具有铜柱或凸起的转接板匹配的介质层500的截面示意图。
图6示出根据本发明的一个实施例的将开孔介质层500与埋入式转接板对贴的截面示意图。
图7示出根据本发明的一个实施例的在介质层500和铜柱440上方压合介质层700的截面示意图。
图8示出根据本发明的一个实施例的芯片与埋有转接板的基板对贴的截面示意图。
展示图中的图形大小不代表实际中尺寸大小，只是为了更清晰表述。展示图中的图形大小不代表实际中尺寸大小，只是为了更清晰表述。文中所描述的空间术语，如“正面”、“反面”、“上面”、“下面”等类似物，可在此使用，以描述如图所示的一个元素或特征与另一个元素或特征之间的关系。空间相对项除了图中所示的方向外，还包括正在使用或操作的设备的不同方向。此外，该装置还可定向(旋转90度或其它方向)，此处使用的空间相对描述符也可相应地解释。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
在现有技术中，在将转接板埋入封装基板并压合介质层后，在介质层上开孔对接转接板表面高密度焊盘时，由于需要在介质层中开极小直径和间距的孔，导致激光加工工艺无法满足的问题。
图2示出即将埋入的转接板200的横截面示意图。图3示出转接板上焊盘分布的立体示意图。转接板200内部一般有多层再布线层RDL，表面一层金属焊盘，其厚度较薄，约3～5微米。随着局部互联密度的增大，转接板表面金属焊盘的密度越来越大，如图3所示，直径(以圆形焊盘为例)和焊盘间距越来越小，导致使用激光对介质层开孔对接转接板表面焊盘的工艺越来越困难。
本发明的实施例提出一种新型的转接板结构，在转接板表面形成有特定尺寸的凸起。图4A至图4E示出根据本发明的一个实施例的在转接板上形成凸起的工艺过程的截面示意图。在本发明的实施例中，转接板已经预先完成了再布线层RDL和表面接触焊盘的制造。转接板的材料可以是半导体材料、如硅、锗、砷化镓、磷化铟等，也可由电学非导电材料、如玻璃、聚合物或蓝宝石晶片制成。本发明对转接板的材料、布线、焊盘等参数不进行限制。
首先，在转接板400的焊盘所在的整个表面溅射电镀种子层410，如图4A所示。种子层的材料可以是Ti/Cu。接下来，如图4B所示，在种子层表面上涂布或压合光阻材料层420后，通过曝光、显影等流程暴露转接板表面的接触焊盘区域，光阻的厚度和图形尺寸根据实际焊盘布局和互联密度而定。接下来，如图4C所示，在转接板的暴露区域(接触焊盘区域)沉积金属430并进行表面平坦化。在本发明的实施例中，可电镀铜来在转接板的暴露区域中形成铜柱。然后，如图4D所示，去除光阻和电镀种子层，得到焊盘区域上的铜柱430。最后，如图4E所示，对铜柱进行表面处理。在铜柱表面形成Ni-Au复合层440，所得到的铜柱的直径为d1,间距为p1。
在本发明的其他实施例中，还可以通过其他的工艺在转接板的焊盘上形成金属凸起或金属柱体，例如，化学镀、化学气象沉积CVD、物理气相沉积PVD等等。
接下来，制作与表面上具有铜柱或凸起的转接板匹配的介质层。图5示出根据本发明的一个实施例的与表面上具有铜柱或凸起的转接板匹配的介质层500的截面示意图。介质层500中形成通孔。可以用激光或者光刻技术开孔，孔径d2，间距为p1。介质层500内孔的间距与转接板上铜柱或凸起的间距一致。但介质层500内孔的直径d2大于转接板上铜柱或凸起的直径d1。为了降低开孔和对贴的工艺难度，介质层500内孔的直径d2应大于直径d1与对位精度之和，即，d2>(d1+对位精度)。介质层500的厚度可以小于或等于铜柱或凸起的高度。
将开孔介质层500与埋入式转接板对贴，如图6所示，转接板400埋入基板后，开完孔的介质层500与转接板进行对贴。介质层开孔孔径d2大于转接板上铜柱的直径d1，可以根据设备对贴的对位精度和开孔工艺难度来设定d1与d2的大小关系。
然后，如图7所示，在介质层500和铜柱440上方压合介质层700。由于d2>d1，导致铜柱440与介质层500完成孔对贴后,存在间隙。故通过压合介质层700完成孔隙填充，保证机械可靠性，如图7所示。之后根据实际需求可采用不同工艺露出铜柱表面，以便对接芯片上的焊盘。至此，完成转接板的埋入以及过孔引出，可以进行与芯片的对贴。
如图8所示，芯片与埋有转接板的基板对贴。
本发明的实施例先在转接板表面形成金属凸起或铜柱，工艺简单，可通过金属凸起或铜柱的尺寸调控转接板局部互联密度；介质层先开孔后再与转接板上的金属凸起或铜柱进行精准对贴，介质层的孔径可大于金属凸起或铜柱的尺寸，一方面孔径变大易于开孔工艺的实施，另一方面孔径变大可以覆盖对贴精度。
本发明的实施例提出一种能够实现埋入式转接板与外界芯片高密度互联的制造方法，该方法与传统方式比：①可以解决传统工艺中介质层贴合在转接板表面后再开孔时，在高互联密度下(孔径小/间距窄)激光开孔无法实现的问题；②可以解决介质层开孔时捕捉转接板表面金属焊盘的精度问题；③可以解决介质层激光开孔时能量损伤转接板表面接触焊盘的问题。
本发明的实施例公开的方法通过在转接板表面形成凸起后，再完成与开好孔的介质层的组装，与目前工艺中完成转接板与介质层压合后开孔-镀铜形成互联方式相比，前者易于实现更高密度的凸起，实现更高密度互联。
本发明公开的封装结构和封装方法工艺简单，易于控制。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种埋入式转接板的封装结构的制造方法，包括：
在转接板的表面焊盘上形成凸起结构；
制作开孔介质层，所述开孔介质层的厚度小于所述凸起结构的高度，所述开孔介质层中具有与所述凸起结构对应的通孔；
将所述开孔介质层与所述转接板对贴，使得所述凸起结构穿过所述开孔介质层内的通孔并从开孔介质层的顶面凸出出来；
填充所述开孔介质层内的通孔与所述凸起结构之间的间隙；
芯片与埋有转接板的基板对贴。
2.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，在转接板的表面焊盘上形成凸起结构包括：
在转接板的焊盘所在的整个表面溅射电镀种子层；
在种子层表面上形成光阻材料层后，通过光刻工艺暴露转接板表面的焊盘区域；
在转接板的暴露区域沉积金属并进行表面平坦化；
去除光阻和电镀种子层，得到焊盘区域上的凸起结构。
3.如权利要求2所述的埋入式转接板的封装结构的制造方法，其特征在于，对凸起结构进行表面处理，在表面形成Ni-Au复合层。
4.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，芯片与埋有转接板的基板对贴包括将所述凸起结构与外接芯片进行互连。
5.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，通过激光或者光刻技术在开孔介质层内形成通孔，所述开孔介质层内的通孔的截面面积大于所述凸起结构的截面面积，所述开孔介质层内的通孔的间距与所述凸起结构的间距相等。
6.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，故通过压合填充介质层完成填充所述开孔介质层内的通孔与所述凸起结构之间的间隙，然后使凸起结构的表面暴露。
7.一种通过权利要求1至6中任一项所述的方法形成的埋入式转接板的封装结构，包括：
设置在转接板内部的一层或多层再布线层；
设置在转接板表面的金属焊盘；
设置在金属焊盘上的凸起结构，其中所述凸起结构用于与外接芯片进行互连。
8.如权利要求7所述的埋入式转接板的封装结构，其特征在于，还包括开孔介质层，所述开孔介质层的厚度小于所述凸起结构的高度，所述开孔介质层中具有与所述凸起结构对应的通孔，所述开孔介质层与所述转接板对贴，使得所述凸起结构穿过所述开孔介质层内的通孔并从开孔介质层的顶面凸出出来。
9.如权利要求8所述的埋入式转接板的封装结构，其特征在于，所述开孔介质层内的通孔的截面面积大于所述凸起结构的截面面积，所述开孔介质层内的通孔的间距与所述凸起结构的间距相等。
10.如权利要求8所述的埋入式转接板的封装结构，其特征在于，还包括填充介质层，所述填充介质层填充所述开孔介质层内的通孔与凸起结构之间的间隙。
CN201911392302.7A 2019-12-30 2019-12-30 一种埋入式转接板及其封装结构的制造方法 Active CN111128949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911392302.7A CN111128949B (zh) 2019-12-30 2019-12-30 一种埋入式转接板及其封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911392302.7A CN111128949B (zh) 2019-12-30 2019-12-30 一种埋入式转接板及其封装结构的制造方法

Publications (2)

Publication Number Publication Date
CN111128949A CN111128949A (zh) 2020-05-08
CN111128949B true CN111128949B (zh) 2021-08-24

Family

ID=70504758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911392302.7A Active CN111128949B (zh) 2019-12-30 2019-12-30 一种埋入式转接板及其封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN111128949B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681524A (zh) * 2012-09-26 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI437932B (zh) * 2011-12-27 2014-05-11 Ind Tech Res Inst 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法
CN203179870U (zh) * 2013-04-18 2013-09-04 江阴长电先进封装有限公司 一种新型硅基转接板的封装结构
CN107393900B (zh) * 2017-08-08 2019-07-26 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681524A (zh) * 2012-09-26 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法

Also Published As

Publication number Publication date
CN111128949A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
US20230317645A1 (en) Package structure with antenna element
KR101187214B1 (ko) 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US11270953B2 (en) Structure and formation method of chip package with shielding structure
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US20130037929A1 (en) Stackable wafer level packages and related methods
US6642615B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US10076039B2 (en) Method of fabricating packaging substrate
CN110890320A (zh) 半导体封装件及其制造方法
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
KR20040073301A (ko) 전자 부품 실장 구조 및 그 제조 방법
TW201715621A (zh) 模封互連基板及其製造方法
KR20220155214A (ko) 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법
US20090111213A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
TW201738977A (zh) 可堆疊半導體封裝構造及其製造方法
TWI758167B (zh) 封裝結構及其製作方法
TWI715257B (zh) 晶片封裝結構及其製作方法
CN111128949B (zh) 一种埋入式转接板及其封装结构的制造方法
US20220302037A1 (en) Embedded packaging structure and manufacturing method thereof
CN219917165U (zh) 半导体封装装置
TWI820992B (zh) 毫米波天線模組封裝結構及其製造方法
CN110556354B (zh) 封装件基板及其制造方法
US20220369458A1 (en) Printed circuit board
KR100325466B1 (ko) 칩 사이즈 패키지 및 그의 제조방법
KR100377127B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지 제조방법
CN116417433A (zh) 有机中介层结构及其制作方法和封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant