TWI437932B - 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法 - Google Patents

中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法 Download PDF

Info

Publication number
TWI437932B
TWI437932B TW100148928A TW100148928A TWI437932B TW I437932 B TWI437932 B TW I437932B TW 100148928 A TW100148928 A TW 100148928A TW 100148928 A TW100148928 A TW 100148928A TW I437932 B TWI437932 B TW I437932B
Authority
TW
Taiwan
Prior art keywords
interposer
substrate structure
forming
structure according
film
Prior art date
Application number
TW100148928A
Other languages
English (en)
Other versions
TW201328445A (zh
Inventor
Yu Hua Chen
Wei Chung Lo
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100148928A priority Critical patent/TWI437932B/zh
Publication of TW201328445A publication Critical patent/TW201328445A/zh
Application granted granted Critical
Publication of TWI437932B publication Critical patent/TWI437932B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法
本發明是有關於一種封裝用構件，且特別是有關於一種中介層內埋基板結構。
近年來，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。目前在半導體封裝製程中，線路基板(circuit substrate)是經常使用的構裝元件之一，其中線路基板主要由多層圖案化線路層(patterned circuit layer)及多層圖案化介電層(patterned dielectric layer)交替疊合而成，由於線路基板具有佈線細密、組裝緊湊及性能良好等優點，使得線路基板已經成為晶片尺寸封裝(chip scale package，CSP)與倒裝晶片封裝(flip chip package)之主流。
在主動元件已利用晶片尺寸封裝或倒裝晶片技術，甚至更進一步以3D堆疊技術縮小所有元件所佔據之體積的發展下，為了解決現今或未來可能發生於構裝上的問題，進一步使用矽中介層內埋基板結構概念，以達到面積縮小化的整合需求，對電性的考量亦可有更進一步的提升。
然而，在進行增層製程、組裝製程或模封製程時，常會造成矽中介層位置移動，而使得後續製程的對位精度變差，因而無法應用於具有高密度連接需求之產品。
本發明的目的是提供一種中介層內埋基板結構，其可有效地固定中介層的位置。
本發明的另一目的是提供一種中介層內埋基板結構的製造方法，其可避免中介層產生偏移。
本發明的另一目的是提供一種倒裝晶片結構，其具有較佳的可靠度。
本發明的另一目的是提供一種倒裝晶片結構的製造方法，其可提升組裝時的對準精度。
本發明提出一種中介層內埋基板結構，包括中介層、聚合物層、至少一增層膜及至少一接點。聚合物層覆蓋中介層。增層膜設置於聚合物層上。接點穿過增層膜，且與中介層電性連接。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，中介層包括基材及至少一矽通孔。矽通孔設置於基材中。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，中介層更包括重佈線層，設置於基材的表面上，且與矽通孔電性連接。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，聚合物層的材料例如是高分子感光材料。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，高分子感光材料例如是聚亞醯胺(polyimide，PI)、苯環丁烯(benzocyclobutene，BCB)、SU-8(環氧樹脂)、矽膠或聚苯噁唑(polybenzoxazole，PBO)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，增層膜的材料例如是ABF(Ajinomoto build-up film)、背膠銅箔(resin coated copper，RCC)、聚丙烯(polypropylene，PP)或樹脂(resin)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，更包括載板，中介層貼附於載板上，且聚合物層覆蓋載板。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，更包括銲墊，設置於聚合物層中，且電性連接於中介層與接點。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，更包括晶種層，設置於增層膜與接點之間。
依照本發明的一實施例所述，在上述之中介層內埋基板結構中，更包括銲球，設置於接點上。
本發明提出一種中介層內埋基板結構的製造方法，包括下列步驟。首先，將中介層貼附於載板上。接著，形成覆蓋中介層與載板的聚合物層。然後，於聚合物層上形成至少一增層膜。接下來，形成穿過增層膜的至少一接點，且接點與中介層電性連接。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，聚合物層的形成方法例如是狹縫式塗布法(slot die coating)或網版印刷法(screen printing)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，於形成增層膜之前，更包括進行下列步驟。首先，於聚合物層中形成至少一第一開口，且第一開口暴露出中介層。接著，於第一開口中形成銲墊，且銲墊電性連接至中介層。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，第一開口的形成方法例如是雷射直接成像法(laser direct image，LDI)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，增層膜的形成方法例如是壓合法(lamination)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，穿過增層膜的接點的形成方法包括下列步驟。首先，形成貫穿增層膜的開口。接著，於增層膜上形成晶種層。然後，於晶種層上形乾膜，乾膜暴露出部分晶種層。接下來，於乾膜所暴露出的晶種層上形成接點，且接點填滿開口。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，開口的形成方法例如是雷射鑽孔法(laser drilling)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，晶種層的形成方法例如是無電鍍法(electroless plating)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，接點的形成方法例如是電鍍法(electroplating)。
依照本發明的一實施例所述，在上述之中介層內埋基板結構的製造方法中，更包括於接點上形成銲球。
本發明提出一種倒裝晶片結構，包括上述之中介層內埋基板結構及晶片。晶片接合到中介層內埋基板結構中的中介層。
本發明提出一種倒裝晶片結構的製造方法，包括下列步驟。首先，提供上述之中介層內埋基板結構。接著，將晶片接合到中介層內埋基板結構中的中介層。
基於上述，在本發明所提出的中介層內埋基板結構中，由於聚合物層覆蓋中介層，所以可藉由聚合物層固定中介層的位置。此外，在本發明所提出的中介層內埋基板結構的製造方法中，由於聚合物層固定中介層，所以可避免中介層在後續增層製程、組裝製程或模封製程等加壓製程中產生偏移，因此在後續製程中具有較佳的對位精度。
另一方面，在本發明所提出之倒裝晶片結構及其製造方法中，由於是使用中介層內埋基板結構進行組裝，因此具有較佳的對準精度及可靠度。
為讓本發明之上述和其他目的和特徵能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1A至圖1N所繪示為本發明之一實施例的中介層內埋基板結構的製造流程剖面圖。圖1O所繪示為本發明之一實施例的倒裝晶片組裝的示意圖。
首先，請參照圖1A，將中介層102貼附於載板100上。其中，中介層102例如是藉由如黏晶膠膜(die attach film，DAF)等黏著劑貼附於載板100上。載板100的材料包括玻璃、FR4(玻璃纖維布)或銅箔(Cu foil)等。
中介層102包括基材104及至少一矽通孔106。矽通孔106設置於基材104中。基材104的材料例如是矽或玻璃等。矽通孔106的材料例如是銅(Cu)或鎳(Ni)等。此外，中介層102更可包括重佈線層108，設置於基材104面向載板100的表面上，且與矽通孔106電性連接。重佈線層108包括介電層110與金屬線路112。其中，金屬線路112設置於介電層110中，且與矽通孔106電性連接。介電層110的材料例如是高分子感光材料或氧化矽(SiO2 )等。金屬線路112的材料例如是銅或鋁(Al)等。
接著，形成覆蓋中介層102與載板100的聚合物層114。聚合物層114的材料例如是高分子感光材料等，而高分子感光材料例如是聚亞醯胺(polyimide，PI)、苯環丁烯(benzocyclobutene，BCB)、SU-8(環氧樹脂)、矽膠或聚苯噁唑(polybenzoxazole，PBO)等。聚合物層114的形成方法例如是狹縫式塗布法或網版印刷法等。
然後，請參照圖1B，可選擇性地於聚合物層114中形成至少一開口116，且開口116暴露出中介層102及矽通孔106。開口116的形成方法例如是雷射直接成像法等。
接下來，請參照圖1C，可選擇性地於開口116中形成銲墊118，且銲墊118電性連接至中介層102之矽通孔106。銲墊118的材料例如是銅、鎳、鎳/金(Ni/Au)、鎳/鈀/金(Ni/Pd/Au)或金等。銲墊118的形成方法例如是進行沉積製程與圖案化製程等而形成。
之後，請參照圖1D，於聚合物層114上形成增層膜120。增層膜120的材料例如是ABF、背膠銅箔(resin coated copper，RCC)、聚丙烯(polypropylene，PP)或樹脂(resin)等。增層膜120的形成方法例如是壓合法等。
再者，請參照圖1E，形成貫穿增層膜120的開口122並露出銲墊118。開口122的形成方法例如是雷射鑽孔法等。
繼之，請參照圖1F，於增層膜120上形成晶種層124，使晶種層124形成於增層膜120的表面與開口122內的增層膜120之膜壁上及銲墊118上。晶種層124的材料例如是銅、鈦/鋁(Ti/Al)或鈦/銅(Ti/Cu)等。晶種層124的形成方法例如是無電鍍法或濺鍍等。
隨後，請參照圖1G，於晶種層124上形乾膜126，乾膜126圖案化後暴露出部分晶種層124。乾膜126的材料例如是正型光阻或負型光阻等光阻材料。乾膜126的形成方法例如是進行微影製程等而形成。
接著，請參照圖1H，於乾膜126所暴露出的晶種層124上形成至少一接點128，且接點128填滿開口122。其中，接點128穿過增層膜120，且例如是經由晶種層124、銲墊118與中介層102的矽通孔106電性連接。接點128的材料例如是銅等。接點128的形成方法例如是電鍍法等。雖然，接點128是藉由上述方法所形成，但並不用以限制本發明。
然後，請參照圖1I，移除乾膜126。乾膜126的移除方法例如是乾式去光阻法等。
接下來，請參照圖1J，以接點128為罩幕，移除部分晶種層124，而形成最基本的中介層內埋基板結構10。部分晶種層124的移除方法例如是回蝕刻法等。
之後，請參照圖1K，可重複進行圖1D至圖1J的步驟，而於聚合物層114上形成四層增層膜120，且於增層膜120中形成多個接點128。在此實施例中，雖然是以形成四層增層膜120為例進行說明，但並不用以限制本發明。亦即，只要於聚合物層114上形成至少一增層膜120，且於至少一增層膜120中形成至少一接點128即屬於本發明所保護的範圍。
再者，請參照圖1L，可選擇性地於最上層的增層膜120中形成暴露出接點128的開口130。開口130的形成方法例如是對增層膜120進行圖案化製程而形成。
繼之，請參照圖1M，可選擇性地於開口130所暴露的接點128上形成銲球132。銲球132的材料例如是錫、錫銀(SnAg)或錫銀銅(SnAgCu)等。銲球132的形成方法例如進行浸錫製程(dip soldering process)、錫膏印刷製程(solder printing process)、植球製程、電鍍製程或無電鍍製程等而形成。
隨後，請參照圖1N，可選擇性地移除載板100。載板100的移除方法例如是照光剝離、機械力剝離或溶劑溶解剝離等。
接著，請參照圖1O，進行倒裝晶片組裝製程，以將晶片200接合到中介層內埋基板結構10中的中介層102，而形成倒裝晶片結構400。倒裝晶片組裝製程例如是藉由銲球202將晶片200接合到重佈線層108的金屬線路112，而使得晶片200與中介層102進行接合。
圖2A至圖2B所繪示為本發明之另一實施例的倒裝晶片組裝流程剖面圖。圖2A為接續圖1M之後所進行的圖式說明。圖2A至圖2B與圖1A至圖1M中相同的標號表示相似的構件，且具有相似的材料、配置方式、形成方法及功效，故於此不再贅述。
首先，請參照圖2A，於載板100上形成開口134，且開口134暴露出重佈線層108的金屬線路112。開口134的形成方法例如是對載板100進行圖案化製程而形成。
接著，請參照圖2B，進行倒裝晶片組裝製程，以將晶片300接合到中介層內埋基板結構10中的中介層102，而形成倒裝晶片結構400'。倒裝晶片組裝製程例如是藉由銲球302將晶片300接合到由開口134所暴露的重佈線層108的金屬線路112，而使得晶片300與中介層102進行接合。
基於上述實施例可知，在中介層內埋基板結構10的製造方法中，由於聚合物層114覆蓋中介層102，所以可藉由聚合物層114固定中介層102的位置，因此可避免中介層102在後續增層製程、組裝製程或模封製程等加壓製程中產生偏移，進而提升後續製程的對位精度。此外，在倒裝晶片結構400、400'的製造方法中，由於是使用中介層內埋基板結構10進行組裝，因此可提升組裝時的對準精度。
以下，藉由圖1J、圖1M與圖1N來說明上述實施例所提出之中介層內埋基板結構10。
首先，請參照圖1J，中介層內埋基板結構10包括中介層102、聚合物層114、增層膜120及至少一接點128。中介層102可包括基材104及至少一矽通孔106，且矽通孔設置於基材104中。中介層102更可選擇性地包括重佈線層108，且重佈線層108設置於基材104的表面上，且與矽通孔106電性連接。聚合物層114覆蓋中介層102。增層膜120設置於聚合物層114上。接點128穿過增層膜120，且與中介層102電性連接。另外，中介層內埋基板結構10更可選擇性地包括銲墊118、晶種層124與載板100中的至少一者。銲墊118設置於聚合物層114中，且電性連接於中介層102的矽通孔106與接點128。晶種層124設置於增層膜120與接點128之間。中介層102貼附於載板100上，且聚合物層114覆蓋載板100。
相較於圖1J中的中介層內埋基板結構10，圖1M中的中介層內埋基板結構10更包括銲球132，且具有較多的增層膜120及接點128。銲球132例如是設置於由開口130所暴露的接點128上。
相較於圖1M中的中介層內埋基板結構10，圖1N中的中介層內埋基板結構10不具有載板100。
於此技術領域具有通常知識者可依照產品設計需求而自行選擇圖1J、圖1M或圖1N中的中介層內埋基板結構10，以進行後續製程。此外，中介層內埋基板結構10中各構件的材料、特性、配置方式、形成方法及功效已於上述實施例中進行詳盡地說明，故於此不再贅述。
基於上述實施例可知，在中介層內埋基板結構10中，由於聚合物層114覆蓋中介層102，所以可藉由聚合物層114固定中介層102的位置，而可防止中介層102在後續增層製程、組裝製程或模封製程中產生偏移。
以下，藉由圖1O與圖2B來說明上述實施例所提出之倒裝晶片結構400、400'。
請參照圖1O，倒裝晶片結構400包括中介層內埋基板結構10及晶片200。晶片200接合到中介層內埋基板結構10中的中介層102。此外，倒裝晶片結構400更包括銲球202，用以將晶片200接合到重佈線層108的金屬線路112，而使得晶片200與中介層102進行接合。
此外，請參照圖2B，倒裝晶片結構400'包括中介層內埋基板結構10及晶片300。晶片300接合到中介層內埋基板結構10中的中介層102。此外，倒裝晶片結構400'更包括銲球302，用以將晶片300接合到重佈線層108的金屬線路112，而使得晶片300與中介層102進行接合。
基於上述實施例可知，由於倒裝晶片結構400、400'是使用中介層內埋基板結構10進行組裝，因此可避免中介層102產生偏移，而具有較佳的可靠度。
綜上所述，上述實施例至少具有下列特徵：
1.　上述實施例所提出的中介層內埋基板結構可有效地固定中介層的位置。
2.　藉由上述實施例所提出的中介層內埋基板結構的製造方法可避免中介層產生偏移，進而提升後續製程的對位精度。
3.　上述實施例所提出的倒裝晶片結構具有較佳的可靠度。
4.　藉由上述實施例所提出的倒裝晶片結構的製造方法，可提升組裝時的對準精度。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧中介層內埋基板結構
100‧‧‧載板
102‧‧‧中介層
104‧‧‧基材
106‧‧‧矽通孔
108‧‧‧重佈線層
110‧‧‧介電層
112‧‧‧金屬線路
114‧‧‧聚合物層
116、122、130、134‧‧‧開口
118‧‧‧銲墊
120‧‧‧增層膜
124‧‧‧晶種層
126‧‧‧乾膜
128‧‧‧接點
132‧‧‧銲球
200、300‧‧‧晶片
202、302‧‧‧銲球
400、400'‧‧‧倒裝晶片結構
圖1A至圖1N所繪示為本發明之一實施例的中介層內埋基板結構的製造流程剖面圖。
圖1O所繪示為本發明之一實施例的倒裝晶片組裝的示意圖。
圖2A至圖2B所繪示為本發明之另一實施例的倒裝晶片組裝流程剖面圖。
10．．．中介層內埋基板結構
102．．．中介層
104．．．基材
106．．．矽通孔
108．．．重佈線層
110．．．介電層
112．．．金屬線路
114．．．聚合物層
116、122、130．．．開口
118．．．銲墊
120．．．增層膜
124．．．晶種層
128．．．接點
132．．．銲球

Claims (22)

  1. 一種中介層內埋基板結構，包括：一中介層；一聚合物層，共形地覆蓋該中介層；至少一增層膜，設置於該聚合物層上；以及至少一接點，穿過該增層膜，且與該中介層電性連接。
  2. 如申請專利範圍第1項所述之中介層內埋基板結構，其中該中介層包括：一基材；以及至少一矽通孔，設置於該基材中。
  3. 如申請專利範圍第2項所述之中介層內埋基板結構，其中該中介層更包括一重佈線層，設置於該基材的表面上，且與該矽通孔電性連接。
  4. 如申請專利範圍第1項所述之中介層內埋基板結構，其中該聚合物層的材料包括一高分子感光材料。
  5. 如申請專利範圍第4項所述之中介層內埋基板結構，其中該高分子感光材料包括聚亞醯胺(polyimide，PI)、苯環丁烯(benzocyclobutene，BCB)、SU-8(環氧樹脂)、矽膠或聚苯噁唑(polybenzoxazole，PBO)。
  6. 如申請專利範圍第1項所述之中介層內埋基板結構，其中該增層膜的材料包括ABF、背膠銅箔(resin coated copper，RCC)、聚丙烯(polypropylene，PP)或樹脂(resin)。
  7. 如申請專利範圍第1項所述之中介層內埋基板結構，更包括一載板，該中介層貼附於該載板上，且該聚合 物層覆蓋該載板。
  8. 如申請專利範圍第1項所述之中介層內埋基板結構，更包括一銲墊，設置於該聚合物層中，且電性連接於該中介層與該接點。
  9. 如申請專利範圍第1項所述之中介層內埋基板結構，更包括一晶種層，設置於該增層膜與該接點之間。
  10. 如申請專利範圍第1項所述之中介層內埋基板結構，更包括一銲球，設置於該接點上。
  11. 一種中介層內埋基板結構的製造方法，包括：將一中介層貼附於一載板上；形成共形地覆蓋該中介層與該載板的一聚合物層；於該聚合物層上形成至少一增層膜；以及形成穿過該增層膜的至少一接點，且該接點與該中介層電性連接。
  12. 如申請專利範圍第11項所述之中介層內埋基板結構的製造方法，其中該聚合物層的形成方法包括狹縫式塗布法或網版印刷法。
  13. 如申請專利範圍第11項所述之中介層內埋基板結構的製造方法，其中於形成該增層膜之前，更包括：於該聚合物層中形成至少一第一開口，且該第一開口暴露出該中介層；以及於該第一開口中形成一銲墊，且該銲墊電性連接至該中介層。
  14. 如申請專利範圍第13項所述之中介層內埋基板 結構的製造方法，其中該第一開口的形成方法包括雷射直接成像法。
  15. 如申請專利範圍第11項所述之中介層內埋基板結構的製造方法，其中該增層膜的形成方法包括壓合法。
  16. 如申請專利範圍第11項所述之中介層內埋基板結構的製造方法，其中穿過該增層膜的該接點的形成方法包括：形成貫穿該增層膜的一開口；於該增層膜上形成一晶種層；於該晶種層上形一乾膜，該乾膜暴露出部分該晶種層；以及於該乾膜所暴露出的該晶種層上形成該接點，且該接點填滿該開口。
  17. 如申請專利範圍第16項所述之中介層內埋基板結構的製造方法，其中該開口的形成方法包括雷射鑽孔法。
  18. 如申請專利範圍第16項所述之中介層內埋基板結構的製造方法，其中該晶種層的形成方法包括無電鍍法。
  19. 如申請專利範圍第11項所述之中介層內埋基板結構的製造方法，其中該接點的形成方法包括電鍍法。
  20. 如申請專利範圍第11項所述之中介層內埋基板結構的製造方法，更包括於該接點上形成一銲球。
  21. 一種倒裝晶片結構，包括：如申請專利範圍第1項至第10項中任一項所述之中介層內埋基板結構；以及 一晶片，接合到該中介層內埋基板結構中的該中介層。
  22. 一種倒裝晶片結構的製造方法，包括：提供如申請專利範圍第1項至第10項中任一項所述之中介層內埋基板結構；以及將一晶片接合到該中介層內埋基板結構中的該中介層。
TW100148928A 2011-12-27 2011-12-27 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法 TWI437932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100148928A TWI437932B (zh) 2011-12-27 2011-12-27 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100148928A TWI437932B (zh) 2011-12-27 2011-12-27 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201328445A TW201328445A (zh) 2013-07-01
TWI437932B true TWI437932B (zh) 2014-05-11

Family

ID=49225413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148928A TWI437932B (zh) 2011-12-27 2011-12-27 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI437932B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204056A1 (en) * 2015-01-14 2016-07-14 Bridge Semiconductor Corporation Wiring board with interposer and dual wiring structures integrated together and method of making the same
TWI644408B (zh) * 2016-12-05 2018-12-11 美商美光科技公司 中介層及半導體封裝體
TWI622151B (zh) * 2016-12-07 2018-04-21 矽品精密工業股份有限公司 用於半導體封裝的承載基板與其封裝結構，及半導體封裝元件的製作方法
CN111128949B (zh) * 2019-12-30 2021-08-24 上海先方半导体有限公司 一种埋入式转接板及其封装结构的制造方法
CN111128948B (zh) * 2019-12-30 2022-05-17 上海先方半导体有限公司 一种实现埋入式转接板与基板共面性的结构及其制造方法

Also Published As

Publication number Publication date
TW201328445A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
JP3813402B2 (ja) 半導体装置の製造方法
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
US8209856B2 (en) Printed wiring board and method for manufacturing the same
TW201923915A (zh) 半導體封裝及其製造方法
US20110221069A1 (en) Semiconductor device and method of manufacturing the same
US11217534B2 (en) Galvanic corrosion protection for semiconductor packages
US20080122079A1 (en) Package substrate and manufacturing method thereof
TW201923914A (zh) 半導體封裝及其製造方法
TWI688066B (zh) 積體扇出型封裝及其形成方法
TW202220098A (zh) 中介層及其製造方法
TWI437932B (zh) 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US8143099B2 (en) Method of manufacturing semiconductor package by etching a metal layer to form a rearrangement wiring layer
JP4170266B2 (ja) 配線基板の製造方法
TWI821644B (zh) 晶片封裝結構及其形成方法
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
US7964106B2 (en) Method for fabricating a packaging substrate
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101197514B1 (ko) 반도체 패키지 및 그 제조방법
JP7145926B2 (ja) 埋め込まれた半導体デバイスを含む基板構造およびその製造方法
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
CN219917164U (zh) 半导体封装装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees