CN111128948B - 一种实现埋入式转接板与基板共面性的结构及其制造方法 - Google Patents

一种实现埋入式转接板与基板共面性的结构及其制造方法 Download PDF

Info

Publication number
CN111128948B
CN111128948B CN201911392290.8A CN201911392290A CN111128948B CN 111128948 B CN111128948 B CN 111128948B CN 201911392290 A CN201911392290 A CN 201911392290A CN 111128948 B CN111128948 B CN 111128948B
Authority
CN
China
Prior art keywords
adapter plate
substrate
interposer
area
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911392290.8A
Other languages
English (en)
Other versions
CN111128948A (zh
Inventor
丁才华
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911392290.8A priority Critical patent/CN111128948B/zh
Publication of CN111128948A publication Critical patent/CN111128948A/zh
Application granted granted Critical
Publication of CN111128948B publication Critical patent/CN111128948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种埋入式转接板结构，包括：设置在转接板内部的一层或多层再布线层；设置在转接板顶面的金属焊盘，其中所述转接板的顶面面积大于转接板的底面面积，从转接板顶面向下厚度n的位置处，所述转接板的截面面积从顶面面积变为底面面积。

Description

一种实现埋入式转接板与基板共面性的结构及其制造方法
技术领域
本发明涉及半导体制造及封装技术领域。具体而言，本发明涉及一种实现埋入式转接板与基板共面性的结构及其制造方法。
背景技术
随着电子产品小型化、集成化、智能化的发展，IC芯片的复杂度在大幅增加，对应的IO引脚的数量也大幅提升。
嵌入式多芯片互联桥接通过在基板局部埋入转接板来实现芯片到芯片之间的互联通信，在局部实现高密度的互联，从而实现局部带宽增强。
图1A至图1D示出现有的基板局部埋入转接板的工艺过程的截面示意图。如图1A所示，基板开槽；如图1B所示，转接板埋入；如图1C所示，上层介质层压合；如图1D所示，介质层开孔，露出转接板表面的金属接触焊盘。
在图1A至图1D所示的一般工艺流程中，首先在基板上进行开槽，待带有布线(RDLs)和表面接触焊盘的硅转接板埋入基板后，在转接板上压合介质层实现整个基板的平整化，紧接着在介质层上开盲孔至转接板表面接触焊盘，后通过镀金属晶种层和电镀金属来实现孔的金属化和电信号的引出。其中，介质层上开孔可以是通过激光钻孔(激光蚀刻)或者光刻工艺(掩模和蚀刻)。由于硅转接板上焊盘尺寸小且分布密度高，导致介质层上开孔直径及间距非常小，这要求开孔精度非常高，同时对转接板埋入封装基板时的精度和共面性(平整度)要求非常高，否则由于转接板发生X/Y方向偏移或者发生转动，将会导致开孔后无法准确对准到硅转接板表面焊盘，导致互联失效。
目前解决该问题主要是通过升级设备提高精度能力或者改善工艺细节。对于工艺而言，在基板中开槽后埋入转接板，在上层压合介质层，通过介质层的流动来填充转接板与槽体间的缝隙和覆盖表面，实现转接板的固定与整平。这些步骤中存在很多不确定性因素，比如：(1)转接板埋入后上层介质层压合过程中，介质层胶体流动易导致硅转接板发生位移，影响X/Y方向的精度；(2)由于激光开槽面积较大，虽然有清洗和除胶工艺，但是槽内环境各处会不一致，介质层填充缝隙时填充不均匀会导致转接板发生小角度的偏转，影响转接板与基板的共面性。图2示出转接板位置偏移导致开孔误差的横截面示意图。如图2所示，当转接板埋入基板时精度偏差较大，或者压合介质层后因胶体流动致使硅转接板发生小角度转动，会导致介质层开孔时：①每个孔深度不一致，工艺实现较为复杂；②捕捉转接板表面金属焊盘时位置发生偏移。这些情况都会导致孔金属化后的互联出现问题。
因此，如何防止介质层压合过程中转接板发生位移或者小角度偏转(不共面)，改善转接板埋入基板后表面与基板表面的共面性，实现介质层开孔时准确捕捉硅转接板表面焊盘，成为急需解决的一大问题。
发明内容
在基板(Substrate)开槽后局部埋入转接板时，由于转接板与基板共面性差(平整度差)、精度差，导致后续在转接板上部介质层上开孔时，无法捕捉到转接板表面金属接触焊盘，或者捕捉偏移，导致无法完成转接板表面金属焊盘引出，影响电信号传输的问题
针对这些问题，根据本发明的一个方面，提供一种埋入式转接板结构，包括：
设置在转接板内部的一层或多层再布线层；
设置在转接板顶面的金属焊盘，其中所述转接板的顶面面积大于转接板的底面面积，从转接板顶面向下厚度n的位置处，所述转接板的截面面积从顶面面积变为底面面积。
在本发明的一个实施例中，所述转接板在埋入基板槽中时部分搭接在基板上，从而实现转接板表面与基板表面共面。
在本发明的一个实施例中，所述基板槽的长度和宽度大于转接板的底面的长度和宽度，而基板槽的长度或宽度小于转接板的顶面的长度或宽度，并且基板槽的深度应大于转接板的厚度与厚度n的差值。
在本发明的一个实施例中，该埋入式转接板还包括填充材料，所述填充材料填充所述转接板与极板槽之间的间隙。
根据本发明的另一个实施例，提供一种埋入式转接板的封装结构的制造方法，包括：
进行基板开槽；
槽底涂胶；
将转接板放置进入到槽体中，转接板底面与槽体底部胶水接触，其中所述转接板的顶面面积大于转接板的底面面积，从转接板顶面向下厚度n的位置处，所述转接板的截面面积从顶面面积变为底面面积，所述槽体的面积大于转接板的底面面积但小于转接板的顶面面积；
在转接板和基板的顶面进行介质层压合；以及
进行介质层开孔，从而露出转接板表面的焊盘结构。
在本发明的另一个实施例中，在将转接板放置进入到槽体中转接板底面与槽体底部胶水层接触时，转接板上部未与基板表面搭接。
在本发明的另一个实施例中，在转接板和基板的顶面进行介质层压合的过程中，槽底胶水层向四周均匀溢出，填满周围缝隙，从而防止转接板发生横向位移；当转接板上部搭接在基板上时，介质层由于热固化而停止流动，以保证转接板与槽体连接的可靠性。
在本发明的另一个实施例中，基板槽的深度应大于转接板的厚度与厚度n的差值。
在本发明的另一个实施例中，所述胶水是热固性胶水。
在本发明的另一个实施例中，通过激光或者光刻工艺在介质层中形成孔。
本发明的实施例通过设计独特的转接板异形结构，使转接板在埋入基板槽中时部分搭接在基板上，从而实现转接板表面与基板表面共面，提高转接板埋入后的平整度和位置精度，可改善原有工艺中转接板埋入后精度偏差大、平整度差以及介质层压合过程中转接板位移的问题。
同时，在基板槽底填充液态胶(散热好)，在转接板埋入后压合介质层过程中，胶水流动充分填充转接板与基板槽的间隙，一方面限制转接板X/Y方向位移，另一方面提高转接板与基板的结合力，提高埋入可靠性。
本发明具有工艺简单、易于控制、成本较低的优点。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1A至图1D示出现有的基板局部埋入转接板的工艺过程的截面示意图。
图2示出转接板位置偏移导致开孔误差的横截面示意图。
图3示出根据本发明的一个实施例的转接板结构300的示意图。
图4示出根据本发明的一个实施例的基板开槽的局部示意图。
图5示出转接板埋入基板的示意图。
图6示出根据本发明的另一个实施例的转接板结构600的示意图。
图7A至图7E示出根据本发明的一个实施例转接板埋入工艺的流程图。
展示图中的图形大小不代表实际中尺寸大小，只是为了更清晰表述。展示图中的图形大小不代表实际中尺寸大小，只是为了更清晰表述。文中所描述的空间术语，如“正面”、“反面”、“上面”、“下面”等类似物，可在此使用，以描述如图所示的一个元素或特征与另一个元素或特征之间的关系。空间相对项除了图中所示的方向外，还包括正在使用或操作的设备的不同方向。此外，该装置还可定向(旋转90度或其它方向)，此处使用的空间相对描述符也可相应地解释。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
本发明的实施例通过设计独特的转接板异形结构，使转接板在埋入基板槽中时部分搭接在基板上，从而实现转接板表面与基板表面共面，提高转接板埋入后的平整度和位置精度，可改善原有工艺中转接板埋入后精度偏差大、平整度差以及介质层压合过程中转接板位移的问题。
图3示出根据本发明的一个实施例的转接板结构300的示意图。在本发明的实施例中，转接板已经预先完成了再布线层RDL和表面接触焊盘的制造。转接板的材料可以是半导体材料、如硅、锗、砷化镓、磷化铟等，也可由电学非导电材料、如玻璃、聚合物或蓝宝石晶片制成。本发明对转接板的材料、布线、焊盘等参数不进行限制。
如图3中的正视图、俯视图和侧视图所示，转接板300的顶面面积大于转接板的底面面积。转接板300的顶面是长度为a且宽度为b的长方形。转接板的厚度为c。从转接板300顶面向下厚度n的位置，转接板的长度从两侧向中间减少m，转接板的宽度不变。因此，转接板的底面是长度为a1且宽度为b1的长方形，即，a＝a1+2m，b＝b1。
图4示出根据本发明的一个实施例的基板开槽的局部示意图。从图4可以看出，基板槽400的长度为a2、宽度为b2、深度为c2。基板槽400用于容纳转接板300，并且转接板300的顶部需要搭接在基板上。因此，基板槽400的长度和宽度应大于转接板的底面的长度和宽度，而基板槽400的长度或宽度应小于转接板的顶面的长度或宽度，并且基板槽400的深度应大于转接板的厚度与厚度n的差值，即，c2>(c-n)，以便于槽底能够有空间进行液态胶体填充，以保证转接板埋入后的精度和结合的稳定性。
图5示出转接板埋入基板的示意图。从图5可以看出，转接板300在埋入基板槽400中时部分搭接在基板上，从而实现转接板表面与基板表面，提高转接板埋入后的平整度和位置精度，可改善原有工艺中转接板埋入后精度偏差大、平整度差以及介质层压合过程中转接板位移的问题。
上文中以图3至5所示的实施例描述了本发明的转接板和基板结构，然而本领域的技术人员应该理解，转接板和基板槽的尺寸不限于图3至图5所示的具体尺寸。图6示出根据本发明的另一个实施例的转接板结构600的示意图。从图6可以看出，转接板600的顶面是长度为a且宽度为b的长方形。转接板的厚度为c。从转接板600顶面向下厚度n的位置，转接板的长度从四边向中间减少m。因此，转接板的底面是长度为a1且宽度为b1的长方形，即，a＝a1+2m，b＝b1+2m。转接板600可以实现四边均与基本进行搭接。
在本发明的其他实施例中，转接板与基板的搭接可以是不连续的，即，仅在转接板的部分边缘处具有用于进行搭接突出结构。
图7A至图7E示出根据本发明的一个实施例转接板埋入工艺的流程图。
首先，如图7A所示，进行基板开槽。可通过本领域已知的干法或湿法刻蚀方法在基板中形成槽610，或者通过激光开槽。在本发明的具体实施例中，槽610的长度为a2、宽度为b2、深度为c2。
如图7B所示，槽底均匀涂胶620，其中胶水为可流动的液态热固性胶水。
如图7C所示，转接板306放置进入到槽体中。转接板下表面与槽体底部胶水接触，起预对位作用，同时，转接板上部未与基板表面搭接。转接板的顶面面积大于转接板的底面面积。在本发明的具体实施例中，转接板的顶面是长度为a且宽度为b的长方形。转接板的厚度为c。从转接板顶面向下厚度n的位置，转接板的长度和/或宽度减小,变为长度为a1且宽度为b1的长方形。基板槽610的长度和宽度应大于转接板的底面的长度和宽度，而基板槽610的长度或宽度应小于转接板的顶面的长度或宽度，并且基板槽610的深度应大于转接板的厚度与厚度n的差值，即，c2>(c-n)。
如图7D所示，进行介质层640压合。压合过程中，首先槽底胶水向四周均匀溢出，填满周围缝隙，从而防止转接板在X/Y方向上(即横向)发生位移；等到转接板上部搭接在基板上时，胶水由于热固化而停止流动，以保证转接板与槽体连接的可靠性。同时，通过转接板与基板在表面的搭接以保证其与基板表面的共面性(平整度)。
如图7E所示，进行介质层开孔650。可通过激光或者光刻工艺在介质层中形成孔650，从而露出转接板表面的焊盘结构。
通过转接板异形结构设计，在转接板埋入基板时能够部分搭接在基板表面，从而能实现转接板与基板的共面性(平整度)，提高转接板与基板的贴合精度，从而有利于介质层开孔时捕捉到转接板表面金属焊盘；
通过先在基板槽底填充液态热固性胶水后，再埋入转接板和压合介质层的工艺流程，可利用胶体充分填充转接板与基板槽间的间隙，一方面可防止转接板在X/Y方向上发生位移，另一方面也可以提高转接板与基板的结合强度。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (5)

1.一种埋入式转接板的封装结构的制造方法，包括：
进行基板开槽；
槽底涂胶；
将转接板放置进入到槽体中，转接板底面与槽体底部胶水接触，其中所述转接板的顶面面积大于转接板的底面面积，从转接板顶面向下厚度n的位置处，所述转接板的截面面积从顶面面积变为底面面积，所述槽体的面积大于转接板的底面面积但小于转接板的顶面面积；
在转接板和基板的顶面进行介质层压合，其中所述转接板在埋入基板槽中后部分搭接在基板上，从而实现转接板表面与基板表面共面，其中在转接板和基板的顶面进行介质层压合的过程中，槽底胶水层向四周均匀溢出，填满周围缝隙，从而防止转接板发生横向位移；当转接板上部搭接在基板上时，介质层由于热固化而停止流动，以保证转接板与槽体连接的可靠性；以及
进行介质层开孔，从而露出转接板表面的焊盘结构。
2.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，在将转接板放置进入到槽体中转接板底面与槽体底部胶水层接触时，转接板上部未与基板表面搭接。
3.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，基板槽的深度应大于转接板的厚度与厚度n的差值。
4.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，所述胶水是热固性胶水。
5.如权利要求1所述的埋入式转接板的封装结构的制造方法，其特征在于，通过激光或者光刻工艺在介质层中形成孔。
CN201911392290.8A 2019-12-30 2019-12-30 一种实现埋入式转接板与基板共面性的结构及其制造方法 Active CN111128948B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911392290.8A CN111128948B (zh) 2019-12-30 2019-12-30 一种实现埋入式转接板与基板共面性的结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911392290.8A CN111128948B (zh) 2019-12-30 2019-12-30 一种实现埋入式转接板与基板共面性的结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111128948A CN111128948A (zh) 2020-05-08
CN111128948B true CN111128948B (zh) 2022-05-17

Family

ID=70504763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911392290.8A Active CN111128948B (zh) 2019-12-30 2019-12-30 一种实现埋入式转接板与基板共面性的结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111128948B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614502B2 (en) * 2011-08-03 2013-12-24 Bridge Semiconductor Corporation Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI437932B (zh) * 2011-12-27 2014-05-11 Ind Tech Res Inst 中介層內埋基板結構及其製造方法以及倒裝晶片結構及其製造方法
US9786641B2 (en) * 2015-08-13 2017-10-10 International Business Machines Corporation Packaging optoelectronic components and CMOS circuitry using silicon-on-insulator substrates for photonics applications
CN107393900B (zh) * 2017-08-08 2019-07-26 中国电子科技集团公司第五十八研究所 极多层布线的埋置型tsv转接板结构
CN110071073B (zh) * 2018-01-22 2022-03-22 江苏长电科技股份有限公司 封装结构及其制备方法

Also Published As

Publication number Publication date
CN111128948A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN105374693B (zh) 半导体封装件及其形成方法
KR101575172B1 (ko) 칩과 기판 사이에서의 신규한 종결 및 결합
TWI331389B (en) Electronic parts packaging structure and method of manufacturing the same
US9536785B2 (en) Method of manufacturing through silicon via stacked structure
US6787923B2 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks
US20070007641A1 (en) Chip-embedded interposer structure and fabrication method thereof, wafer level stack structure and resultant package structure
TWI576928B (zh) 模封互連基板及其製造方法
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
US9865548B2 (en) Polymer member based interconnect
CN104851842A (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
CN107591387B (zh) 半导体封装件和形成该半导体封装件的方法
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
CN103794569A (zh) 封装结构及其制法
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
CN112397445B (zh) Tsv导电结构、半导体结构及制备方法
CN111128948B (zh) 一种实现埋入式转接板与基板共面性的结构及其制造方法
KR100771874B1 (ko) 반도체 탭 패키지 및 그 제조방법
US10157839B1 (en) Interconnect structure and manufacturing method thereof
TW201810458A (zh) 封裝基板及其製法
CN219917166U (zh) 半导体封装装置
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
CN113437043A (zh) 半导体结构及其形成方法
CN111769073A (zh) 半导体互连结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant