CN111769073A - 半导体互连结构及其制作方法 - Google Patents
半导体互连结构及其制作方法 Download PDFInfo
- Publication number
- CN111769073A CN111769073A CN201910263376.4A CN201910263376A CN111769073A CN 111769073 A CN111769073 A CN 111769073A CN 201910263376 A CN201910263376 A CN 201910263376A CN 111769073 A CN111769073 A CN 111769073A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- conductive structure
- conductive
- semiconductor
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 83
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 238000001259 photo etching Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims description 26
- 238000005429 filling process Methods 0.000 claims description 19
- 238000000206 photolithography Methods 0.000 claims description 16
- 235000012431 wafers Nutrition 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 241000724291 Tobacco streak virus Species 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开提供一种半导体互连结构及其制作方法。方法包括：提供上表面为第一介质层的第一半导体结构，第一介质层包括第一导电结构；于第一介质层上制作第二半导体结构，第二半导体结构的上表面包括第二介质层；在第二介质层进行两次光刻制程，以制作底部露出第一导电结构且经过第一介质层和第二半导体结构的垂直通孔，以及位于第二介质层中与垂直通孔上表面相交的导线沟槽；一次性填充导电材料于垂直通孔和导线沟槽，以形成连接第一导电结构的互连结构，互连结构包括位于第二介质层的第二导电结构和连通第一导电结构和第二导电结构的第三导电结构。本公开提供的半导体互连结构制作方法可以降低半导体互连结构的电阻、增强结构强度。
Description
技术领域
本公开涉及半导体制造技术领域，具体而言，涉及一种通过一次导电材料填充制程制作的半导体互连结构及其制作方法。
背景技术
在半导体结构制作过程中，制作连接晶圆下方导电结构(例如焊盘、导线等)的互连结构的方式通常为首先对晶圆制作TSV(Through Silicon Via，硅垂直通孔)，然后制作介质层，最后在介质层中制作电连接于TSV的导线，形成连接晶圆下方导线结构的导线。
在这种方式中，由于TSV和导线先后制作，制程复杂，工艺精度要求较高；在制作连接TSV的导线时，容易在导线与TSV的交界面残留介质层，提高互连结构的电阻值。尤其是在制作多层堆叠结构时，往往需要制作多个TSV和多层导线，才能制作出连通下层导电结构的互连结构，每个TSV和导线的交界面都会存在残留介质层，造成电阻值增加的积累以及造成元件参数误差的增加，影响半导体元件的精度。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种通过一次导电材料填充制程制作的半导体互连结构及其制作方法，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的半导体互连结构制作过程复杂、TSV与导线之间残留介质层的问题。
根据本公开的第一方面，提供一种半导体互连结构制作方法，包括：
提供上表面为第一介质层的第一半导体结构，所述第一介质层包括第一导电结构；
于所述第一介质层上制作第二半导体结构，所述第二半导体结构的上表面包括第二介质层；
在所述第二介质层进行两次光刻制程，以制作底部露出所述第一导电结构的垂直通孔，以及位于所述第二介质层中与所述垂直通孔上表面相交的导线沟槽，其中所述垂直通孔经过所述第一介质层和所述第二半导体结构；
一次性填充导电材料于所述垂直通孔和所述导线沟槽，以形成连接所述第一导电结构的互连结构，所述互连结构包括位于所述第二介质层的第二导电结构和连通所述第一导电结构和所述第二导电结构的第三导电结构。
在本公开的一种示例性实施例中，所述在所述第二介质层进行两次光刻制程包括：
通过第一光刻制程在所述第二介质层上蚀刻所述导线沟槽；
通过第二光刻制程在所述导线沟槽的下表面蚀刻所述垂直通孔，使所述垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构。
在本公开的一种示例性实施例中，所述在所述第二介质层进行两次光刻制程包括：
通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻所述垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；
通过第二光刻制程在所述第二介质层上蚀刻所述导线沟槽。
在本公开的一种示例性实施例中，所述第一导电结构为焊盘，所述第二导电结构为导线。
在本公开的一种示例性实施例中，所述第一导电结构和所述第二导电结构均为导线。
根据本公开的第二方面，提供一种半导体互连结构，包括：
第一半导体结构，上表面为第一介质层，所述第一介质层包括第一导电结构；
第二半导体结构，键合于所述第一介质层，上表面为第二介质层；
第二导电结构，位于所述第二介质层；
第三导电结构，经过所述第一介质层和所述第二半导体结构，下表面连接于所述第一导电结构，上表面连接于所述第二导电结构；
其中，所述第二导电结构和所述第三导电结构通过同一次导电材料填充制程形成。
在本公开的一种示例性实施例中，所述第二导电结构和所述第三导电结构的制作过程包括：
通过第一光刻制程在所述第二介质层上蚀刻导线沟槽；
通过第二光刻制程在所述导线沟槽的下表面蚀刻垂直通孔，使所述垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构；
一次性填充导电材料至所述导线沟槽和所述垂直通孔，以一次性形成所述第二导电结构和所述第三导电结构。
在本公开的一种示例性实施例中，所述第二导电结构和所述第三导电结构的制作过程包括：
通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；
通过第二光刻制程在所述第二介质层上蚀刻导线沟槽；
一次性填充导电材料至所述导线沟槽和所述垂直通孔，以一次性形成所述第二导电结构和所述第三导电结构。
在本公开的一种示例性实施例中，所述垂直通孔与所述导线沟槽的连接处包括第一倒角和第二倒角。
在本公开的一种示例性实施例中，所述第一导电结构为焊盘，所述第二导电结构为导线。
在本公开的一种示例性实施例中，所述第一导电结构和所述第二导电结构均为导线。
本公开实施例通过使用两次光刻制程制造互连结构的沟槽和垂直通孔，使用同一次导电材料填充制程一次性形成半导体互连结构，可以提高半导体互连结构的制造效率，降低制造成本，降低半导体互连结构的电阻，避免相关技术分次制作TSV和导线所引起的制程复杂、交界面残留介质层等问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开示例性实施例中提供的半导体互连结构的示意图。
图2是本公开一种示例性实施例中第二导电结构和第三导电结构的制作过程流程图。
图3A～图3F是图2所示制作过程的示意图。
图4是第一倒角T1和第二倒角T2的示意图。
图5是另一个实施例中第二导电结构和第三导电结构的制作过程流程图。
图6A～6C是图5所示制作过程的示意图。
图7是本公开实施例提供的一种半导体互连结构制作方法的流程图。
图8是本公开一个实施例中步骤S73的子流程图。
图9是本公开另一个实施例中步骤S73的子流程图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1是本公开示例性实施例中提供的半导体互连结构的示意图。
参考图1，半导体互连结构100可以包括：
第一半导体结构11，上表面为第一介质层111，第一介质层111包括第一导电结构A；
第二半导体结构12，键合于第一介质层111，上表面为第二介质层121；
第二导电结构B，位于第二介质层121；
第三导电结构C，经过第一介质层111和第二半导体结构12，下表面连接于第一导电结构A，上表面连接于第二导电结构B；
其中，第二导电结构B和第三导电结构C通过同一次导电材料填充制程形成。
图2是本公开一种示例性实施例中第二导电结构和第三导电结构的制作过程流程图。
参考图2，第二导电结构和第三导电结构的制作过程可以包括：
步骤S21，通过第一光刻制程在第二介质层上蚀刻导线沟槽；
步骤S22，通过第二光刻制程在导线沟槽的下表面蚀刻垂直通孔，使垂直通孔经过第二半导体结构和第一介质层，底部露出第一导电结构；
步骤S23一次性填充导电材料至导线沟槽和垂直通孔，以一次性形成第二导电结构和第三导电结构。
图3A～图3F是图2所示制作过程的示意图。
在图3A，首先可以提供上表面为第一介质层111的第一半导体结构11，第一介质层111包括第一导电结构A。
在图3B，将第二半导体结构12键合于第一介质层111上，第二半导体结构12的上表面为第二介质层121。
在本公开实施例中，不论是第一半导体结构11还是第二半导体结构12，均可以包括多层通过键合连接的晶圆和介质层，各介质层中也可以包括导线、焊盘等导电结构，本公开不对第一半导体结构11和第二半导体结构12的详细结构进行限制。由于各层半导体结构通过键合连接而非如相关技术中所呈现的通过制作凸点连接，可以通过一次蚀刻制程来制作经过多层的通孔。
在图3C，在第二介质层121上进行第一光刻制程，经过涂覆光刻胶、曝光、显影等相关制程后，露出导线沟槽位122。
在图3D，对导线沟槽位122进行蚀刻，以形成导线沟槽123。
在图3E，在导线沟槽123上进行第二光刻制程，经过涂覆光刻胶、曝光、显影等相关制程后，露出垂直通孔位124。
在图3F，对垂直通孔位124进行蚀刻，形成经过第二半导体结构12和第一介质层111、底部露出第一导电结构A的垂直通孔125。
接下来，通过一次导电材料填充制程对导线沟槽123和垂直通孔125填充导电材料，形成如图1所示的连接第一导电结构A的第二导电结构B和第三导电结构C。可以理解的是，导电材料填充制程包括但不限于绝缘壁沉积制程、籽金属沉积制程、金属生长制程、化学机械抛光(CMP)制程等，填充的导电材料包括但不限于铜，本领域技术人员可以自行设置导电材料填充制程的具体过程。
相比于相关技术中先制作TSV，再在介质层中制作导线的技术方案，图3A～图3F提供的制作方法仅通过一次导电材料填充制程同时制作了贯穿多层的第二导电结构B和第三导电结构C，避免了相关技术中制作多层TSV和多个导线的方案引起的介质层残留、电阻增大等问题，可以有效降低整体导电结构的电阻，增强纵向导电结构的强度。
值得注意的是，在图3A～图3F所示制程中，由于垂直通孔125在导线沟槽123之后制作，蚀刻垂直通孔125的过程会在垂直通孔125和导线沟槽123的连接处会形成两个倒角。
图4是第一倒角T1和第二倒角T2的示意图。
两个倒角的形成使导电材料填充制程中的导体流动性更好，减少互连结构中的空隙，提高了导电材料填充效率。
图5是另一个实施例中第二导电结构和第三导电结构的制作过程流程图。
参考图5，在本公开的一种示例性实施例中，第二导电结构和第三导电结构的制作过程包括：
步骤S51，通过第一光刻制程在第二半导体结构和第一介质层中蚀刻垂直通孔，使垂直通孔的底部露出第一导电结构；
步骤S52，通过第二光刻制程在第二介质层上蚀刻导线沟槽；
步骤S53，一次性填充导电材料至导线沟槽和垂直通孔，以一次性形成第二导电结构和第三导电结构。
图6A～6C是图5所示制作过程的示意图。在图6A所示制程之前，可以进行如图3A和图3B的制程，于此不再赘述。
在图6A，在第二介质层121上进行第一光刻制程，经过涂覆光刻胶、曝光、显影等相关制程后，露出垂直通孔位126。
在图6B，对垂直通孔位126进行蚀刻，以形成经过第二半导体结构12和第一介质层111、底部露出第一导电结构A的垂直通孔127。
在图6C，在第二介质层121上进行第二光刻制程，经过涂覆光刻胶、曝光、显影等相关制程后，露出导线沟槽位128。
接下来，对导线沟槽位128进行蚀刻，形成如图3F所示的导线沟槽123和垂直通孔125。为了增加后续的导电材料填充效率，也可以通过控制工艺参数制造第一倒角和第二倒角。
在图6C所示制程后，可以通过一次导电材料填充制程对导线沟槽123和垂直通孔125填充导电材料，形成如图1所示的连接第一导电结构A的第二导电结构B和第三导电结构C。
图6A～图6C提供的制作方法同样仅通过一次导电材料填充制程同时制作了贯穿多层晶圆和介质层的第二导电结构B和第三导电结构C，避免了相关技术中制作多层TSV和多个导线的方案引起的介质层残留、电阻增大等问题，可以有效降低整体导电结构的电阻，增强纵向导电结构的强度。
在本公开实施例中，第一导电结构既可以为焊盘也可以为导线，第二导电结构为导线。
在半导体互连结构100中，由于第三导电结构C贯穿整个第二半导体结构，且仅通过一次导电材料填充制程制作，中间不存在TSV和导线的交界面，也就不存在介质层残留，能够有效降低半导体互连结构100在垂直方向的电阻，增加半导体互连结构100的强度。此外，由于第二导电结构B和第三导电结构C通过一次导电材料填充制程制作，二者不存在明确的交界面，也不存在介质层残留，因此能够进一步降低半导体互连结构100的电阻。当第二半导体结构包括多层晶圆和介质层时，半导体互连结构100降低电阻的优势更加明显。最后，第一倒角和第二倒角能够使导电材料填充制程中的导体流动性更好，具有更高的导电材料填充效率，在第三导电结构C穿过多层晶圆和介质层时也能够减少互连结构中的空隙，克服因增加通孔长度而可能导致的填充空隙等情况。
图7是本公开实施例提供的一种半导体互连结构制作方法的流程图。
参考图7，方法700可以包括：
步骤S71，提供上表面为第一介质层的第一半导体结构，所述第一介质层包括第一导电结构；
步骤S72，于所述第一介质层上制作第二半导体结构，所述第二半导体结构的上表面包括第二介质层；
步骤S73，在所述第二介质层进行两次光刻制程，以制作底部露出所述第一导电结构且经过所述第一介质层和所述第二半导体结构的垂直通孔，以及位于所述第二介质层中与所述垂直通孔上表面相交的导线沟槽；
步骤S74，一次性填充导电材料于所述垂直通孔和所述导线沟槽，以形成连接所述第一导电结构的互连结构，所述互连结构包括位于所述第二介质层的第二导电结构和连通所述第一导电结构和所述第二导电结构的第三导电结构。
参考图8，在一个实施例中，步骤S73可以包括：
步骤S731，通过第一光刻制程在所述第二介质层上蚀刻所述导线沟槽；
步骤S732，通过第二光刻制程在所述导线沟槽的下表面蚀刻所述垂直通孔，使所述垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构。
本实施例的详细制作流程可以参考图3A～图3F，本公开于此不再赘述。在图8所示实施例中，由于垂直通孔在导线沟槽之后制作，蚀刻垂直通孔的过程会在垂直通孔和导线沟槽的连接处会形成两个倒角T1和T2，如图4所示。这两个倒角的形成使导电材料填充制程中的导体流动性更好，减少互连结构中的空隙，提高了导电材料填充效率。即使第二半导体结构包括多层晶圆和介质层、垂直通孔较深，也能保证金属填充效率。
参考图9，在另一个实施例中，步骤S73可以包括：
步骤S733，通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻所述垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；
步骤S734，通过第二光刻制程在所述第二介质层上蚀刻所述导线沟槽。
本实施例的详细制作流程可以参考图6A～图6C，本公开于此不再赘述。
在本公开实施例中，第一导电结构既可以为焊盘也可以为导线，第二导电结构为导线。
综上所述，本公开实施例提供的半导体互连结构制作方法通过使用一次导电材料填充制程形成第二互连结构和第三互连结构，可以消除传统方法导致的TSV和导线的交界面，进而消除残留介质层，降低半导体互连结构的电阻。此外，通过一次光刻制程制作穿透第二半导体结构的通孔，可以有效减少传统方法在多层晶圆和介质层堆叠状态下导致的多个TSV和导线的交界面，进一步降低半导体互连结构的电阻，增强半导体互连结构的强度。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。
Claims (11)
1.一种半导体互连结构制作方法，其特征在于，包括：
提供上表面为第一介质层的第一半导体结构，所述第一介质层包括第一导电结构；
于所述第一介质层上制作第二半导体结构，所述第二半导体结构的上表面包括第二介质层；
在所述第二介质层进行两次光刻制程，以制作底部露出所述第一导电结构的垂直通孔，以及位于所述第二介质层中与所述垂直通孔上表面相交的导线沟槽，其中，所述垂直通孔且经过所述第一介质层和所述第二半导体结构；
一次性填充导电材料于所述垂直通孔和所述导线沟槽，以形成连接所述第一导电结构的互连结构，所述互连结构包括位于所述第二介质层的第二导电结构和连通所述第一导电结构和所述第二导电结构的第三导电结构。
2.如权利要求1所述的半导体互连结构制作方法，其特征在于，所述在所述第二介质层进行两次光刻制程包括：
通过第一光刻制程在所述第二介质层上蚀刻所述导线沟槽；
通过第二光刻制程在所述导线沟槽的下表面蚀刻所述垂直通孔，使所述垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构。
3.如权利要求1所述的半导体互连结构制作方法，其特征在于，所述在所述第二介质层进行两次光刻制程包括：
通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻所述垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；
通过第二光刻制程在所述第二介质层上蚀刻所述导线沟槽。
4.如权利要求1所述的半导体互连结构制作方法，其特征在于，所述第一导电结构为焊盘，所述第二导电结构为导线。
5.如权利要求1所述的半导体互连结构制作方法，其特征在于，所述第一导电结构和所述第二导电结构均为导线。
6.一种半导体互连结构，其特征在于，包括：
第一半导体结构，上表面为第一介质层，所述第一介质层包括第一导电结构；
第二半导体结构，键合于所述第一介质层，上表面为第二介质层；
第二导电结构，位于所述第二介质层；
第三导电结构，经过所述第一介质层和所述第二半导体结构，下表面连接于所述第一导电结构，上表面连接于所述第二导电结构；
其中，所述第二导电结构和所述第三导电结构通过同一次导电材料填充制程形成。
7.如权利要求6所述的半导体互连结构，其特征在于，所述第二导电结构和所述第三导电结构的制作过程包括：
通过第一光刻制程在所述第二介质层上蚀刻导线沟槽；
通过第二光刻制程在所述导线沟槽的下表面蚀刻垂直通孔，使所述垂直通孔经过所述第二半导体结构和所述第一介质层，底部露出所述第一导电结构；
一次性填充导电材料至所述导线沟槽和所述垂直通孔，以一次性形成所述第二导电结构和所述第三导电结构。
8.如权利要求6所述的半导体互连结构，其特征在于，所述第二导电结构和所述第三导电结构的制作过程包括：
通过第一光刻制程在所述第二半导体结构和所述第一介质层中蚀刻垂直通孔，使所述垂直通孔的底部露出所述第一导电结构；
通过第二光刻制程在所述第二介质层上蚀刻导线沟槽；
一次性填充导电材料至所述导线沟槽和所述垂直通孔，以一次性形成所述第二导电结构和所述第三导电结构。
9.如权利要求7所述的半导体互连结构，其特征在于，所述垂直通孔与所述导线沟槽的连接处包括第一倒角和第二倒角。
10.如权利要求6所述的半导体互连结构，其特征在于，所述第一导电结构为焊盘，所述第二导电结构为导线。
11.如权利要求6所述的半导体互连结构，其特征在于，所述第一导电结构和所述第二导电结构均为导线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910263376.4A CN111769073A (zh) | 2019-04-02 | 2019-04-02 | 半导体互连结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910263376.4A CN111769073A (zh) | 2019-04-02 | 2019-04-02 | 半导体互连结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111769073A true CN111769073A (zh) | 2020-10-13 |
Family
ID=72718528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910263376.4A Pending CN111769073A (zh) | 2019-04-02 | 2019-04-02 | 半导体互连结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111769073A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148415A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
| CN109166820A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法以及半导体器件 |
| CN109192717A (zh) * | 2018-08-28 | 2019-01-11 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN210015848U (zh) * | 2019-04-02 | 2020-02-04 | 长鑫存储技术有限公司 | 半导体互连结构 |
-
2019
- 2019-04-02 CN CN201910263376.4A patent/CN111769073A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148415A (zh) * | 2018-08-28 | 2019-01-04 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN109166822A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法及半导体器件 |
| CN109166820A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 半导体器件制作方法以及半导体器件 |
| CN109192717A (zh) * | 2018-08-28 | 2019-01-11 | 武汉新芯集成电路制造有限公司 | 多晶圆堆叠结构及其形成方法 |
| CN210015848U (zh) * | 2019-04-02 | 2020-02-04 | 长鑫存储技术有限公司 | 半导体互连结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970047B2 (en) | Method for creating a 3D stacked multichip module | |
| US9728451B2 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
| JP5271985B2 (ja) | 集積回路構造 | |
| KR100743648B1 (ko) | 웨이퍼 레벨 시스템 인 패키지의 제조방법 | |
| KR102124136B1 (ko) | 언더-범프 금속 구조체용 칼라 및 관련 시스템 및 방법 | |
| US9768135B2 (en) | Semiconductor device having conductive bump with improved reliability | |
| CN110335859B (zh) | 一种基于tsv的多芯片的封装结构及其制备方法 | |
| JP2014103395A (ja) | バッティングコンタクト方式を用いたウエハ間の電気的連結方法およびこれを用いて実現した半導体装置 | |
| CN111106022A (zh) | 一种键合结构及其制造方法 | |
| CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
| CN104167353A (zh) | 键合衬底表面的处理方法 | |
| US20130140688A1 (en) | Through Silicon Via and Method of Manufacturing the Same | |
| CN111128974A (zh) | 晶圆堆叠方法与晶圆堆叠结构 | |
| CN104752377A (zh) | 半导体装置、其制造方法及其测试方法 | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| CN210015848U (zh) | 半导体互连结构 | |
| CN210015847U (zh) | 半导体互连结构 | |
| EP2672511B1 (en) | 3d stacked multichip module and method of fabrication | |
| CN111128972A (zh) | 晶圆堆叠方法与晶圆堆叠结构 | |
| CN111769073A (zh) | 半导体互连结构及其制作方法 | |
| TWI732670B (zh) | 半導體結構及其形成方法 | |
| CN104517921A (zh) | 键合基底及其形成方法、三维封装结构及其形成方法 | |
| CN111769074A (zh) | 半导体互连结构及其制作方法 | |
| CN106469697A (zh) | 半导体器件及其制造方法 | |
| TW200939442A (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |