KR101575172B1 - 칩과 기판 사이에서의 신규한 종결 및 결합 - Google Patents

칩과 기판 사이에서의 신규한 종결 및 결합 Download PDF

Info

Publication number
KR101575172B1
KR101575172B1 KR1020130136003A KR20130136003A KR101575172B1 KR 101575172 B1 KR101575172 B1 KR 101575172B1 KR 1020130136003 A KR1020130136003 A KR 1020130136003A KR 20130136003 A KR20130136003 A KR 20130136003A KR 101575172 B1 KR101575172 B1 KR 101575172B1
Authority
KR
South Korea
Prior art keywords
layer
dielectric
filler
electronic structure
composite electronic
Prior art date
Application number
KR1020130136003A
Other languages
English (en)
Other versions
KR20140143678A (ko
Inventor
디러 허위츠
후앙 알렉스
Original Assignee
주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 filed Critical 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
Publication of KR20140143678A publication Critical patent/KR20140143678A/ko
Application granted granted Critical
Publication of KR101575172B1 publication Critical patent/KR101575172B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Abstract

본 발명은, 땜납 마스크와 같이 유전체에 매립된 비아 필러를 구비한 외부층을 갖는 기판에 칩을 부착하는 방법에 관한 것으로, 상기 비아 필러의 단부는 상기 유전체와 동등한 높이이고, (o) 유기 바니시를 선택적으로 제거하는 단계와, (p) 상기 비아 필러의 노출된 단부에 접촉하는 땜납 범프로 종결된 레그를 갖는 칩을 위치설정하는 단계와, (q) 상기 땜납 범프를 용융하고 상기 외부 비아의 단부를 땜납으로 습윤하도록 열을 인가하는 단계를 포함한다.

Description

칩과 기판 사이에서의 신규한 종결 및 결합{NOVEL TERMINATIONS AND COUPLINGS BETWEEN CHIPS AND SUBSTRATES}
본 발명은 종결 상호접속 구조체 및, 칩과 기판 사이의 커플링에 관한 것이다.
보다 복잡한 전자 요소의 소형화에 대한 커지는 요구로 인해, 연산 및 통신 장치와 같은 가정용 전자 기기는 보다 집적화된다. 이러한 점은 다층 도전층의 고밀도를 갖는 IC 기판 및 IC 인터포져(interposer)와, 유전체에 의해 서로로부터 전기적으로 절연된 비아와 같은 지지 구조체에 대한 요구를 발생시켰다.
이러한 지지 구조체에 대해 통상적으로 요구되는 점은, 신뢰성과, 적절한 전기 성능, 얇음, 견고성, 평탄화, 양호한 방열성 및 경쟁력 있는 단가이다.
이들 요구사항을 달성하기 위한 다양한 접근법 중, 금속, 통상적으로 구리로 연속 충전하여 도금 기술에 의해 내부 침착되도록 가장 마지막 금속층까지 연속하여 놓여진 유전체 기판을 관통하는 구멍을 드릴링하는 데 레이저를 사용하는, 층들 사이에 상호접속 비아를 생성하는 제조 기술이 널리 실시되고 있다. 이러한 비아 생성을 위한 접근법은 종종 "드릴 앤 필(drill & fill)"로 언급되며, 이로 인해 생성된 비아를 "드릴드 앤 필드 비아(drilled & filled vias)"로 언급될 수 있다.
상기 드릴드 앤 필드 비아 접근법에는 단점이 몇 가지 있다. 각각의 비아가 별도로 드릴링되는 것이 요구되기 때문에, 생산량이 제한되고, 복잡해진 다중 비아 IC 기판 및 인터포져 제조비용은 비싸진다. 큰 어레이에서, 드릴 앤 필 방법론에 의해 서로에 밀접한 근접부에서 상이한 크기 및 형상을 갖는 높은 품질의 비아를 고밀도로 생성하기 어렵다. 또한, 레이저로 드릴링된 비아는 유전체의 두께를 통해 내향하는 테이퍼 및 거친 측벽을 갖는다. 이러한 테이퍼는 비아의 효과적인 직경을 감소시킨다. 또한, 역으로, 특별히 극도로 작은 비아 직경에서 이전 도전재층에의 전기 접속에 영향을 미쳐 신뢰성이 쟁점화될 수도 있다. 또한, 측벽은 드릴링된 유전체가 폴리머 매트릭스 형태로 유리 또는 세라믹 섬유를 포함하는 합성 재료인 경우 특히 거칠며, 이러한 거침은 표유 인덕턴스(stray inductance)를 발생시킬 수 있다.
드릴링된 비아 구멍의 충전 공정은 통상적으로 구리 전기도금에 의해 달성된다. 드릴링된 구멍으로의 전기 도금은 비아의 단부에 작은 크레이터(crater)가 생성되는 딤플링이 결과로 나타날 수 있다. 이와 달리, 보유할 수 있는 것보다 많은 구리로 비아 채널이 충전되고 주변 재료 위로 돌출되는 돔형 상부면이 생성되는 과충전(overfill)이 결과로 나타날 수 있다. 딤플링 및 과충전 모두에는, 고밀도 기판 및 인터포져를 제조할 때 요구되는 것과 같이, 다른 것의 단부 위에 놓이는 방식으로 비아를 연속하여 적층시킬 때 문제점이 발생되는 경향이 있다. 또한, 큰 비아 채널은, 특히 인터포져 또는 IC 기판 설계의 동일한 상호접속층에서 작은 비아의 근접부에 있을 때, 균일하게 충전하기 어렵다는 것을 알 수 있다.
허용가능한 크기 및 신뢰성의 범위가 시간에 지남에 따라 개선되었음에도, 상술한 단점은 드릴 앤 필 기술의 본질적인 문제이며, 가능한 비아 크기의 범위를 제한할 것으로 예상된다. 또한, 레이저 드릴링은 둥근 비아 채널을 생성하는 데 최선이라는 점도 알아야 한다. 슬롯형 비아 채널은 이론적으로 레이저 밀링에 의해 제조될 수 있더라도, 실제로는 제조될 수 있는 기하학적 형상의 범위는 다소 제한되고, 소정의 지지 구조체의 비아는 전형적으로 원통형이고 사실상 동일하다.
드릴 앤 필에 의한 비아의 제조는 고비용이고, 비교적 비용면에서 효과적인 전기도금 공정을 이용하여 생성된 비아 채널에 구리로 균일하고 일정하게 충전하기는 어렵다.
합성 유전체의 레이저 드릴식 비아는 실제적으로 60 x 10-6m(60 미크론)의 최소 직경으로 제한되고, 관련된 애브레이션(ablation) 공정의 결과 드릴링된 합성 재료의 본성으로 인한 현저한 테이퍼 형상 및 거친 측벽이 나타난다.
상술한 바와 같이 레이저 드릴링의 다른 제한에 부가하여, 드릴 앤 필 기술은, 상이한 크기의 비아 채널이 드릴링된 뒤 상이한 크기의 비아를 제조하도록 금속으로 충전할 때 비아 채널은 상이한 속도로 충전되므로 동일한 층에서 상이한 직경의 비아를 생성하기 어렵다는 제한을 더 갖는다. 결국, 상이한 크기의 비아에 대해 침착 속도를 동시에 최적화할 수 없기 때문에, 드릴 앤 필 기술을 특징화하는 딤플링 또는 과충전의 전형적인 문제는 악화된다.
드릴 앤 필 접근법의 많은 단점을 극복하기 위한 대체 해법으로는, "패턴 도금"으로 공지되어 있는 기술을 사용하여 포토-레지시트에 생성된 패턴으로 구리 또는 다른 금속을 침착시킴으로써 비아를 제조하는 것이다.
패턴 도금에서, 시드층이 우선 침착된다. 이후, 포토-레지스트층이 그 위에 침착되고 패턴을 형성하도록 연속하여 노출되고, 시드층을 노출하는 트렌치(trench)를 형성하도록 선택적으로 제거된다. 구리를 포토-레지스트의 트렌치로 침착시킴으로써 비아 포스트(post)가 생성된다. 이후, 나머지 포토-레지스트는 제거되고, 시드층이 에칭되고, 전형적으로 폴리머 침습 유리 섬유 매트(mat)인 유전체가 비아 포스트를 둘러싸도록 그 위와 주위에 적층된다. 이후, 그 위에 다음 금속층을 빌드업하기 위해 유전체를 평탄화하고 그 일부를 제거하여 그라운드에 도전성 접속을 허용하는 비아 포스트의 상부를 노출시키는 다양한 기술 및 공정이 사용될 수 있다. 이러한 공정을 반복함으로써, 금속 컨덕터 및 비아 포스트의 연속층이 양호한 다층 구조체를 빌드업하도록 침착될 수 있다.
이후 "패널 도금"으로서 언급된 밀접한 관련 기술 외의 대체 방법에서, 금속 또는 합금의 연속층이 기판 상에 적층된다. 포토-레지스트층이 기판 상에 침착되고 그 안에 패턴이 현상된다. 현상된 포토 레지스트의 패턴이 박피되어 이후 에칭될 수 있는 아래의 금속을 선택적으로 노출시킨다. 현상되지 않은 포토레지스트는 언더라잉 금속이 에칭되는 것을 보호하여 직립 피쳐(upstanding feature) 및 비아의 패턴을 남긴다.
현상되지 않은 포토-레지스트가 박피된 후, 폴리머 침습 유리 섬유와 같은 유전체가 직립 구리 피쳐 및/또는 비아 포스트 주위와 그 위에 적층될 수 있다. 평탄화 이후, 금속 컨덕터 및 비아 포스트의 연속층은 양호한 다층 구조체를 빌드업하도록 상기 공정을 반복함으로써 그 위에 침착될 수 있다.
상술한 바와 같은 패턴 도금 또는 패널 도금 방법론에 의해 생성된 비아층은 통상적으로 구리로 제조된 '비아 포스트층' 및 피쳐층(feature layer)으로 공지된다.
마이크로 전자 공학 발전의 일반적인 진행은 보다 작고 얇고 경량이고 높은 신뢰성을 갖는 파워풀한 제품의 제조 방향으로 향한다. 두꺼운 코어식 상호접속부의 사용은 초박형 제품이 달성되는 것을 방해한다. 상호접속 IC 기판 또는 인터포져에서 보다 고밀도의 구조를 생성하기 위해, 보다 작은 접속부의 보다 많은 층이 요구된다. 실제로, 종종 서로의 상부에 구성 요소를 적층시키는 것이 바람직하다.
도금되는 경우, 라미네이트식 구조체는 구리 또는 다른 적절한 희생 기판에 적층되고, 상기 기판은 독립식 코어리스 라미너 구조를 남기고 에칭될 수 있다. 또한, 희생 기판에 미리 부착된 측면 상에 추가의 층이 적층될 수 있어, 휘어짐을 최소화하여 평탄화의 달성에 조력하는 2측면 빌드업이 가능해진다.
고밀도 상호접속부를 제조하기 위한 하나의 탄력적인 기술은 유전체 매트릭스에 형성되고 다양한 기하학적 형상을 갖는 비아 포스트 피쳐 또는 금속 비아로 구성된 패널 도금 다층 구조 또는 패턴을 빌드업하는 것이다. 금속은 구리일 수 있고, 유전체는 섬유 강화 폴리머일 수 있고, 전형적으로, 예로써 폴리이미드와 같이 높은 유리 천이 온도(Tg)를 갖는 폴리머가 사용된다. 이러한 상호접속부는 코어식 또는 코어리스식일 수 있고, 요소를 적층하기 위한 공동을 포함할 수 있다. 이들은 홀수 또는 짝수의 층을 가질 수 있고, 비아는 비원형 형상을 가질 수 있다. 아미텍-어드밴스드 멀티레이어 인터커넥트 테크놀로지 엘티디.(Amitec-Advanced Multilayer Interconnect Technologies Ltd.)에 허여된 이전 특허에는 허용 가능한 기술이 기재되어 있다.
예로써, 후르비츠(Hurwitz) 등에게 허여된 미국 특허 제7,682,972호(발명의 명칭 : 개선된 다층 코어리스 지지 구조체 및 그 제조 방법)에는 우수한 전자 지지 구조체의 구축에서의 전구체로서 사용하기 위한 유전체 내에 비아 어레이를 구비하는 독립 멤브레인의 제조 방법이 기재되어 있으며, 이러한 방법은 희생 캐리어 상에 둘라싸여진 유전체에 도전성 비아의 멤브레인을 제조하는 단계와, 독립식 적층 어레이를 형성하도록 멤브레인을 희생 기판으로부터 탈거하는 단계를 포함한다. 이러한 독립 멤브레인을 베이스로 하는 전자 기판은 비아를 종결한 이후 적층된 어레이를 얇게 하고 평탄화함으로써 형성될 수 있다. 상기 특허의 내용은 본 명세서 전반에 걸쳐 참조한다.
후르비츠에게 허여된 미국 특허 제7,669,320호(발명의 명칭 : 칩 패키징용 코어리스 공동 기판 및 그 제조 방법)에는 제2 IC 다이에 직렬로 접속된 제1 IC 다이를 지지하기 위한 IC 지지체 제조용 방법이 기재되어 있으며, 상기 IC 지지체는 주위와 절연된 상태의 구리 피쳐 및 비아의 교대층의 적층체를 포함하고, 제1 IC 다이는 IC 지지체에 접착가능하고, 제2 IC 칩은 IC 지지체 내측의 공동 내에 접착 가능하고, 상기 공동은 구리 베이스를 에칭하고 빌드업된 구리를 선택적으로 에칭함으로써 형성된다. 상기 특허의 내용은 본 명세서에서 참조한다.
후르비츠에게 허여된 미국 특허 제7,635,641호(발명의 명칭 : 집적 회로 지지체 구조체 및 그 제조 방법)에는, (A) 제1 베이스층을 선택하는 단계와, (B) 제1 베이스층 상에 제1 부착 에칭액 저항 베리어층을 침착하는 단계와, (C) 교대식 도전층 및 절연층의 제1 절반 스택을 빌드업하는 단계로서, 상기 도전층은 절연층을 통해 비아에 접속되는 단계와, (D) 상기 제1 절반 스택 상에 제2 베이스층을 도포하는 단계와, (E) 제2 베이스층에 포토-레지스트의 보호막을 도포하는 단계와, (F) 제1 베이스층을 에칭하는 단계와, (G) 포토-레지스트의 보호막을 제거하는 단계와, (H) 제1 에칭액 저항 베리어층을 제거하는 단계와, (I) 교대식 도전층 및 절연층의 제2 절반 스택을 빌드업하는 단계로서, 상기 도전층은 절연층을 통해 비아에 접속되고 상기 제2 절반 스택은 제1 절반 스택에 사실상 대칭으로 놓여지는 단계와, (J) 교대식 도전층 및 절연층의 제2 절반 스택 상에 절연층을 도포하는 단계와, (K) 제2 베이스층을 제거하는 단계와, (L) 스택의 외부면 상의 비아의 노출 단부를 노출시키고 종결부를 적용함으로써 상기 기판을 종결하는 단계를 포함하는 전자 기판 제조 방법이 기재되어 있다. 상기 특허의 내용은 본 명세서에서 참조한다.
미국 특허 제7,682,972호 및 제7,669,320호 및 제7,635,641호에 설명한 비아 포스트 기술 자체는, 많은 수의 비아를 동시에 전기도금하는 대량 생산에 알맞다. 상술한 바와 같이, 현재 드릴 앤 필 비아는 약 60 미크론의 유효한 최소 직경을 갖는다. 이와 달리, 포토레지스트 및 전기도금을 사용하는 비아 포스트 기술은 고밀도의 비아가 얻어지는 것을 허용한다. 30 미크론 이하의 비아 직경이 가능하여 다양한 비아의 기하학적 모양 및 형상이 동일한 층에 함께 제조될 수 있다.
시간이 지남에 따라, 드릴 앤 필 기술 및 비아 포스트 침착 모두는 소형화 및 고밀도의 비아 및 피쳐를 갖는 기판의 조립을 허용한다. 그럼에도 불구하고, 비아 포스트 기술에서의 발전은 비교우위를 유지하고 있다는 점을 알 수 있다.
기판은 칩이 다른 부품과 인터페이스하도록 허용한다. 칩은 칩과 기판 사이의 전자 통신을 허용하도록 신뢰성있는 전자 접속부를 제공하는 방식으로 기판에 접합되어야 한다.
기판을 칩에 상호접속시키기 위한 고밀도 리딩 기술들 가운데, 땜납 범프, 무연(lead free) 땜납 범프, 또는 땜납 또는 무연 땜납을 팁에 갖는 구리 범프가 종결 패드 상에서 성장하고 이후 칩은 기판의 상부면 패드에 범프와 상호접속하도록 위로 뒤집어진 "플립 칩 기술"이 개시되어 있다. 칩 범프 및 피치(pitch)가 고밀도로 되면, 개선된 기판은 칩 범프와의 상호접속에 조력하도록 자체에 범프를 구비한다. 이러한 기판 패드 상의 범프는 "SoP"("패드 상의 땜납")로서 알려져있고, 통상적으로 땜납 또는 무연 땜납으로 구성된다. 일반적으로, 리플로우에 후속하는 무전해 또는 전기 도금 공정에 의해 또는 리플로우에 후속되는 스텐실 프린팅에 의해 기판 종결 패드가 도포된다.
칩 범프가 리플로우를 통해 SoP 범프와 접촉하게 될 때, SoP 범프의 땜납 재료는 칩 범프와 접촉하는 신뢰성있는 기계적 전자 접점을 생성하는 데 조력한다. SoP가 없으면, 칩 범프의 땜납 재료는 충분하지 않을 수 있거나 또는 완벽하게 유동할 수 없고 기판의 종결 패드의 전체면을 습윤하여 신뢰성에 위험을 생성하거나 또는 심지어 칩과 기판 사이를 연결해제한다. 이러한 점은 특히 대부분의 기판이 종결 기판 패드 위로 연장되는 본성에 의해 땜납 마스크 외부 보호층을 가지므로 이로써 이들 패드가 SoP 범프없이 어세스하기 어렵다는 타당한 우려이다.
칩 범프의 크기 및 피치가 SoP 범프와 가능한 한 많이 정렬되어야 한다는 점은 이 기술 분야에 익숙하게 공지되어 있다. 칩 기술에서의 진행중인 발전으로 인해, 칩은 보다 밀도있게 되고, 접속 범프는 요구되는 접점의 고밀도만큼 밀도있게 된다. 결국, 기판 상의 SoP 범프의 적용은 보다 도전적인 것이다. SoP의 적용은 본성에 의해 초기 기판 제조 단계보다 생산 공정이 적어지고, 이것은 기판 제조에서의 최종 공정 단계 중 하나이므로, 스카프(scarp), 재가공, 테스트 및 원가율을 증가시킨다. 또한, SoP 범프의 연속 생성의 피치를 보다 정밀하게 함으로써, 리플로우 후 그리고 칩 조립 중에 인접한 범프들 사이의 단락에 의해 손상 가능성을 증가시킴에 따라 이로써 생산성을 감소시키고 전체 패키지 비용을 증가시킨다.
포스트 크기를 줄임으로써, 단락을 방지하도록 서로로부터 절연된 개별적인 와이어를 유지시키기 어렵게 된다. 또한, 땜납이 복잡해짐에 따라, 너무 땜납이 없게 되어 몇몇 접속부에서는 파손될 수 있다. 그러나, 너무 많은 땜납은 접속부들 사이에 단락의 위험성을 초래한다.
본 발명에 대한 실시예는 이러한 화제를 처리하기 위한 것이다.
기판 및 플립 칩 범프의 종결 패드들 사이에 상호접속을 위한 새로운 구조체를 발견할 필요가 있다. 새로운 구조체는 현재 유용한 SoP 범프 구조체의 단위 비용을 저감하고 피치에 제한이 없고 높은 생산성이 요구된다.
새로운 구조체는 땜납 재료의 체적이 적거나 제한된 정밀한 피치 플립 칩 범프가 신뢰성 있으면서 기판 종결 패드에 직접 연결되는 것이 보장될 필요가 있다.
이러한 패드에 땜납 재료가 용이하게 어세스하고 유동하는 것을 허용하도록 구리 종결 패드와 사실상 유사한 레벨을 가지면서 기판 상부 컨덕터면 위로 저비용이고, 현존하는 땜납 마스크액 구조체를 사용하는 기술이 바람직하다.
또한, 상기 패드와 플립 칩 범프 사이의 큰 접촉 영역을 생성하는데 조력하고 이러한 패드에 의해 "리얼 에스테이트(real estate)"가 제한된 기판의 영역에 컨덕터를 라우팅하는 것에 조력하도록 비원형 패드 종결부를 갖는 종결 플립 칩 기판 패드를 지지할 수 있는 기술을 발견할 필요가 있다.
본 발명의 실시예는, X-Y 평면에서 연장되는 적어도 한 쌍의 피쳐층을 포함하는 다층 합성 전자 구조체에 관한 것으로, 각각의 인접 쌍의 피쳐층은 내부 비아층에 의해 분리되고, 상기 비아층은 X-Y 평면에 수직한 Z 방향으로 인접 피쳐층을 결합하는 비아 포스트를 구비하고, 상기 비아 포스트는 내부층 유전체에 매립되고, 상기 다층 합성 구조체는 외부 유전체에 매립되고 비아 필러의 외부층의 단부를 노출하도록 얇게되는 비아 필러의 외부층으로 구성된 종결부를 더 포함한다.
전형적으로, 상기 비아 필러의 노출된 외부층은 플립 칩 범프와 상호접속가능하다.
바람직하게, 외부 유전체에 매립된 노출 단부를 갖는 상기 비아 필러의 얇아진 외부층은 사실상 평면이다.
전형적으로, 외부 유전체에 매립된 노출 단부를 갖는 상기 비아 필러의 얇아진 외부층은 3 미크론보다 작은 거칠기를 갖는다.
선택적으로, 상기 비아 필러는 리플로우를 통한 땜납 가능 금속에 의해 플립 칩 범프에 연결된다.
이와 달리, 상기 비아 필러는 Z-도전성 이방성 접착제에 의해 플립 칩 범프에 연결된다.
몇몇 실시예에서, 상기 비아 필러 또는 언더라잉 종결 패드 중 적어도 하나는 원형 형상이 아니다.
몇몇 실시예에서, 상기 비아 필러 또는 종결 패드 중 적어도 하나는 타원형, 정사각형, 직사각형 및 길게 늘여진 형상으로부터 선택된 형상을 갖는다.
전형적으로, 상기 외부 유전체층은 폴리머를 포함한다.
선택적으로, 상기 외부 유전체층은 땜납 마스크를 포함한다.
선택적으로, 상기 외부 비아 필러는 구리를 포함한다.
몇몇 실시예에서, 소비자에게 발송된 다층 합성 전자 구조체는, 상기 비아 포스트 금속의 산화를 방지하기 위해 외부 비아 필러의 노출된 단부 위로 도포된 유기 바니시를 더 포함한다.
몇몇 실시예에서, 소비자에게 발송된 상기 다층 합성 전자 구조체는, 산화를 방지하기 위해 금 또는 니켈로 종결된 외부 비아 필러를 갖는다.
선택적으로, 적어도 하나의 외부층 비아 필러는 50 미크론보다 적은 직경을 갖는다.
선택적으로, 적어도 하나의 외부층 비아 필러는 40 미크론보다 적은 직경을 갖는다.
선택적으로, 적어도 하나의 외부층 비아 필러는 30 미크론 이하의 직경을 갖는다.
선택적으로, 상기 다층 합성 전자 구조체의 Z 방향에서의 두께는 50 미크론을 초과한다.
선택적으로, 종결 패드층 및 적어도 하나의 외부 비아 필러층은,
(a) 구리를 노출하도록 처리되는 언더라잉 비아 포스트층을 구비하는 기판을 습득하는 단계와,
(b) 상기 기판을 시드층으로 커버하는 단계와,
(c) 상기 시드층 위로 포토레지스트 제1층을 도포하는 단계와,
(d) 종결 패드의 네거티브 패턴을 형성하도록 포토레지스트를 노출하여 현상하는 단계와,
(e) 상기 피쳐층을 제조하도록 상기 네거티브 패턴으로 금속을 침착하는 단계와,
(f) 상기 포토레지스트의 제1층을 박피하는 단계와,
(g) 포토레지스트의 제2층을 도포하는 단계와,
(h) 복수의 외부 비아를 갖는 네거티브 패턴을 상기 네거티브 패턴을 노출하여 현상하는 단계와,
(i) 상기 네거티브 패턴으로 금속층을 침착하는 단계와,
(j) 상기 포토레지스트를 박피하여 피쳐층 및 복수의 외부 비아 필러를 직립으로 남기는 단계와,
(k) 상기 시드층을 제거하는 단계와,
(l) 상기 외부 비아층에서 복수의 비아 필러 위로 유전체를 라미네이트하는 단계와,
(m) 상기 복수의 비아 필러의 단부를 노출하도록 유전체를 평탄화하는 단계를 포함하는 공정에 의해 제조될 수 있다.
몇몇 실시예에서, 상기 유전체층은 땜납 마스크이다.
몇몇 실시예에서, (i) 상기 시드층은 구리를 포함하고, (ii) 상기 금속층은 구리를 포함하고, (iii) 상기 유전체는 폴리머를 포함하고, (iv) 상기 유전체는 세라믹 또는 유리 함유물을 더 포함하는, 제한 중 적어도 하나가 적용된다.
몇몇 실시예에서, 상기 방법은 (n1) 비아 필러의 외부층에서 구리 필러의 노출된 단부 위로 유기 바니시를 도포하는 단계를 더 포함한다.
다른 실시예에서, 상기 방법은 (n2) 비아 필러의 외부층에서 구리 비아 필러의 노출된 단부 위로 니켈 또는 금을 침착시키는 단계를 더 포함한다.
이와 다른 공정에서, 적어도 하나의 비아 필러층은,
(i) 구리가 노출되는 언더라잉 피쳐층을 구비한 기판을 습득하는 단계와,
(ii) 상기 기판을 시드층으로 커버하는 단계와,
(iii) 상기 시드층 위로 금속층을 침착시키는 단계와,
(iv) 상기 금속층 위로 포토레지스트층을 도포하는 단계와,
(v) 외부 비아 필러의 포지티브 패턴을 노출시켜 현상하는 단계와,
(vi) 노출된 상기 금속층을 에칭하는 단계와,
(vii) 상기 포토레지스트를 박피하여, 상기 외부 비아층에 복수의 비아 필러를 직립으로 남기는 단계와,
(viii) 상기 시드층을 제거하는 단계와,
(xi) 상기 외부층에서 복수의 비아 필러 위로 외부 유전체를 라미네이트하는 단계와,
(x) 상기 비아 필러의 외부층의 금속을 노출시키도록 평탄화하여 얇게하는 단계에 의해 제조된다.
몇몇 실시예에서, (a) 상기 시드층은 구리를 포함하고, (b) 상기 비아 필러층은 구리를 포함하고, (c) 상기 외부 유전체는 폴리머를 포함하고, (d) 상기 외부 유전체는 땜납 마스크를 포함하는, 제한 중 적어도 하나가 적용된다.
몇몇 실시예에서, 상기 방법은 (x)a 상기 비아 필러의 노출된 단부 위로 바니시를 침착시키는 단계를 더 포함한다.
몇몇 실시예에서, 상기 방법은 (x)b 상기 외부 비아 필러의 노출된 단부 위로 금 또는 니켈을 침착시키는 단계를 더 포함한다.
본 발명의 제3 태양은, 유전체에 매립된 비아 필러를 구비한 외부층을 갖는 기판에 칩을 부착하는 방법에 관한 것으로, 상기 비아 필러의 단부는 상기 유전체와 동등한 높이이고,
(p) 상기 비아 필러의 노출된 단부에 접촉하는 땜납 범프로 종결된 레그(leg)를 갖는 칩을 위치설정하는 단계와,
(q) 상기 땜납 범프를 용융하고 상기 외부 비아의 단부를 땜납으로 습윤하도록 열을 인가하는 단계를 포함한다.
선택적으로, 상기 방법은 (o) 상기 구리 비아 필러의 단부를 노출하도록 유기 바니시를 제거하는 예비 단계를 더 포함한다.
유전체에 매립된 비아 필러를 구비한 외부층을 갖는 기판에 칩을 부착하는 다른 방법으로서, 상기 비아 필러의 단부는 상기 유전체와 동등한 높이인, 방법은,
(p) 상기 비아 필러의 노출된 단부에 접촉하는 Z-방향 이방성 도전성 필름을 갖는 칩을 위치설정하는 단계와,
(q) Z-방향으로 압력을 인가하는 단계를 포함한다.
미크론 또는 ㎛의 용어는 마이크로미터, 또는 10-6 m를 언급한다.
본 발명을 보다 잘 이해하기 위해 그리고 어떻게 효과적으로 진행되는 지를 도시하기 위해, 첨부도면에 순수 예시를 목적으로 도면부호를 도시한다.
이제, 상세하게 도면을 참고하여, 도시된 상세한 점은 본 발명의 양호한 실시예의 예시적 설명을 목적으로 하는 일예이며, 본 발명의 원리 및 개념의 설명이 가장 유용하게 신속하게 이해될 수 있도록 제공되는 것이다. 이와 관련하여, 본 발명의 기본적 이해를 위해 필요한 것 이상으로 상세하게 본 발명의 구조적 상세함을 도시하지 않았으며, 발명의 설명은 이 기술 분야의 숙련자에게는 본 발명의 몇몇 형태가 실제로 어떻게 구현될 수 있는지 알 수 있게 작성된 도면을 참조하여 이루어진다.
도 1은 기판 상의 종결 패드에 접합된 SoP 범프를 갖는 종래 기술의 다층 합성 구조체의 간단화된 단면도로서, 플립 칩으로서 연결하기 위해 위치된 칩과 대응 땜납 범프를 도시한다.
도 2는 도 1의 칩을 수용하기 위한 새로운 기판 종결 구조체를 갖는 도 1의 기판의 개략 단면도이다.
도 3은 본 발명의 구조체가 제조될 수 있는 하나의 공정을 도시한 제1 플로우챠트이다.
도 4는 본 발명의 구조체가 제조될 수 있는 변경 공정을 도시한 제2 플로우챠트이다.
도 5는 기판 구조체에 칩이 부착될 수 있는 방법을 도시한 플로우챠트이다.
도면에서 유사한 구성 요소는 유사한 부호 및 표기로 나타내었다.
이하의 설명에서, 유전체 매트릭스 형태의 금속 비아로 구성된 지지 구조체, 특히 폴리이미드 또는 에폭시 또는 BT(비스메일이미드/트리아진) 또는 이들의 혼합물과 같이 유리 섬유 강화된 폴리머 매트릭스 형태의 구리 비아 포스트가 고려된다.
후르비츠에게 허여된 미국 특허 제7,682,972호, 미국 특허 제7,669,320호 및 미국 특허 제7,635,641호에 기재된 바와 같이, 어세스(Access) 포토-레지스트 및 패턴 또는 패널 도금 및 라미네이팅 기술의 특성이 본원 명세서에서 참조되며, 매우 많은 비아 포스트를 갖는 기판의 매우 많은 어레이를 갖는 큰 패널이 제조될 수 있다. 이러한 패널은 사실상 편평하고 사실상 매끄럽다.
어세스 기술의 추가 특성은, 비아가 포토레지스트를 사용하는 전기도금에 의해 제조되고 드릴 앤 필에 의해 생성된 비아보다 좁을 수 있다는 점이다. 현재, 가장 좁은 드릴 앤 필 비아는 약 60 미크론이다. 포토레지스트를 사용하여 전기도금함으로써, 50 미크론 이하 또는 심지어 30 미크론보다 작은 레졸로션(resolution)이 달성된다.
도 1은 칩(101) 자체를 구성하는 종결 칩(100)을 도시하고, 종결 패드(103) 위로 구리 범프(102)를 구비하고, 보호 패시베이션(passivation)층(104)이 제공된다. 구리 범프(102)는 기판(200)의 SoP 범프(210)와 리플로우를 통해 접촉하게 준비된 땜납 또는 무연 땜납팁(105)을 갖는다. 종래 기술의 기판(200)은 일반적으로, 유리 섬유로 보강된 폴리머인 유전체(205)로 캡슐화되고 비아층(206)에 의해 결합된 피쳐층(204)의 층들로 구성되어, 땜납 마스크(202)에 의해 서로로부터 분리되어 절연된 종결 기판 패드(208)의 다양성으로 종결된다. 기판 패드(210)에 연결된 SoP 범프(210)가 제공된다. 칩 범프(105)가 SoP 범프(205)와 접촉될 때, 열은 리플로우 공정 중에 인가되어, SoP 범프(205)의 땜납 재료는 칩 범프(105)와 융합되어 신뢰성있는 접착식 전자 접점이 생성된다.
비아가 드릴 앤 필 기술로 제조될 때, 우선 유전체에 레이저 구멍을 드릴링함으로써 제조되기 때문에, 비아는 일반적으로 사실상 원형의 단면을 갖는다. 유전체가 이질적이고 이방성이고 무기 필러 및 유리 섬유 강화제를 갖는 폴리머 매트릭스로 구성되기 때문에, 원형 단면은 전형적으로 둥근 에지를 갖고, 단면은 진원 형상으로부터 약간 뒤틀린 수 있다. 또한, 비아는 다소 테이퍼지는 경향이 있어, 원통형 대신 역원추대일 수 있다. 결국, 얻을 수 있는 가장 좁은 비아는 약 60 미크론의 직경을 갖는다. 그러나, 시간의 경과에 따라, 이러한 치수는 저감되어 가장 최소화하면서 보다 고밀도의 패킹이 이루어질 것으로 예상된다.
미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 설명된 바와 같이, 예로써, 도 1의 기판(200)의 주요 구조체는 포토-레지스트(패턴 도금) 내에 패턴으로 도금하고, 또는 패널 도금한 뒤 선택적으로 에칭하여 직립 비아 포스트를 남긴 뒤 유전체 재료를 라미네이팅함으로써 제조될 수 있다. 처리의 용이성 및 강성을 위해, 내부 비아층을 제조하는 데 사용된 유전체가 폴리머 매트릭스로 주입된 유리 섬유의 직포 번들로 구성된 프레프레그일 수 있다.
'드릴드 앤 필드 비아' 접근법을 사용하여, 단면 제어 및 형상면에서의 어려움으로 인해 비원형 비아를 제조하는 것을 금지한다. 또한, 레이저 드릴링의 한계로 인해 최소 비아 크기는 약 50 - 60 미크론이다. 이러한 어려움은 상술한 배경 기술 항목에서 상세하게 설명하였고, 특히 폴리머/유리 유전체에서 트렌치를 생성하기 위한 "라우팅(routing)" 모드에서 슬롯을 밀링하기 위한 비싼 레이저 드릴링 기계의 사용으로 인한 고비용, 레이저 드릴링 공정으로 인해 비아 테이퍼링 형상 및 측벽이 거칠함, 구리 비아 필 전기도금 공정으로 인한 딤플링 및/또는 돔 형상과 관련된다.
상술한 바와 같이 레이저 드릴링의 다른 제한에 부가하여, 드릴 앤 필 기술은, 드릴 상이한 크기의 비아 채널이 드릴링된 뒤 상이한 크기의 비아를 제조하도록 금속으로 충전할 때 비아 채널은 상이한 속도로 충전되므로 동일한 층에서 상이한 직경의 비아를 생성하기 어렵다는 제한을 더 갖는다. 결국, 상이한 크기의 비아에 대해 침착 기술을 동시에 최적화할 수 없기 때문에, 드릴 앤 필 기술을 특징화하는 딤플링 또는 과충전의 전형적인 문제는 악화된다. 따라서, 실제 적용에서, 드릴 앤 필 비아는 기판의 이질적인 본성으로 인해 다소 종종 뒤틀린 사실상 원형 단면을 갖고, 모든 비아는 사실상 동일한 단면을 갖는다.
또한, 폴리이미드/유리 또는 에폭시/유리 또는 BT(비스메일이미드/트리아진)/유리 또는 세라믹 및/또는 다른 필러 입자와의 혼합물과 같은 합성 유전체의 레이저 드릴링 비아는 실제로 약 60 x 10-6 m로 제한되고, 관련된 애브레이션(ablation) 공정의 결과 드릴링된 합성 재료의 본성으로 인한 현저한 테이퍼 형상 및 거친 측벽이 나타난다.
도금 및 포토-레지스트 기술의 융통성을 사용하여, 넓은 범위의 비아 형상 및 크기가 비용면에서 효과적으로 제조될 수 있다는 점을 발견하였다. 또한, 상이한 비아 형상 및 크기가 동일한 층에서 제조될 수 있다. 이러한 것은, 구리 패턴 도금 접근법이 사용될 때, 우선 금속 시드층을 침착시키고, 이후 포토-레지스트 재료를 침착시키고, 노출된 시드층에 패턴을 도금하여 트렌치 안으로 구리를 침착시킴으로써 연속하여 충전되는 매끈하고 직선이고 테이퍼지지 않은 트렌치를 현상함으로써 제조된다. 드릴드 앤 필드 비아 접근법에 반해, 비아 포스트 기술은 딤플없고 돔이 없는 구리 커넥터를 습득하기 위해 포토레지스트층의 트랜치가 충전되게 한다. 구리의 침착 이후, 포토레지스트는 연속하여 박피되고, 금속 시드층이 제거된 뒤, 영구적인 유전체가 그 위와 주위에 도포된다. 이와 같이 생성된 '비아 커넥터' 구조체는, 후르비츠 등에게 허여된 미국 특허 제7,682,972호, 제7,669,320호 및 제7,635,641호에 기재된 것과 같은 공정 흐름을 사용할 수 있다.
전기도금을 사용함으로써, 대략 30 미크론의 직경을 갖는 마이크로-비아가 달성되었다. 마이크로-비아들 사이의 이격은 20 미크론보다 적을 수 있다. 드릴 앤 필 기술은 이러한 작은 비아의 제조를 허용하지 않고, 이 기술 분야의 현재 상태는 드릴 앤 필 비아에 대해 약 60 미크론 직경의 유효 하한치를 갖는다.
선택적으로, 종래 기술에서와 같이, 다양한 비아가 X-Y 평면에서 사실상 원형 단면을 가질 수 있다. 또한, 비아 포스트가 포토레지스트로 도금됨으로써 제조되고 유전체가 그 주위에 도포되기 때문에, 드릴 & 필 기술에 의해 달성되는 것 보다 전기도금 기술에 의해 보다 매끄러운 비아를 달성할 수 있으며, 유전체의 이종성 및 이방성은 거친면의 구멍을 생성할 수 있다.
그러나, 드릴 & 필 기술에 의해 생성된 비아와 달리, 도금 접근법에 의해 제조된 비아는 원형일 필요가 없다. 비아는 X-Y 평면에서 비대칭일 수 있다. 예로써, 제1 방향에 수직한 X-Y 평면에서 제2 방향으로의 연장보다 적어도 3배 X-Y 평면에서 제1 방향으로 연장될 수 있고, 보다 선형이다.
드릴&필 비아가 딤플링 또는 돔 효과로 인해 직경에서 약 60 미크론으로 효과적으로 제한되지만, 몇몇 실시예에서 비아는 전기도금에 의해 생성되고 적어도 하나의 비아는 50 미크론 미만 때로는 40 미크론 미만의 직경을 갖고, 몇몇 실시예에서 적어도 하나의 비아는 30 미크론 이하의 직경을 갖는다.
유전체에 비아 포스트를 매립하고 비아 포스트의 단부를 노출하도록 연마함으로써, 3 미크론보다 적은 표면 거칠기를 갖는 사실상 편평 어레이를 얻을 수 있다.
종결 패드(208)는 미세한 피치를 가질 수 있지만, 칩의 정확한 커플링을 이루어지게 하여 보다 도전적이다.
기판(300)은 비아(206)에 의해 함께 결합된 구리 피쳐층(204)으로 구성되고, 필요에 따라서 사실상 기판(200)과 유사하다. 내부층의 개수, 기판(200)의 비아 및 피쳐 밀도는 다양하게 변할 수 있다는 점을 알 수 있다. 도시된 기판(300)에서, 2개의 내부 피쳐층 및 3개의 비아 스택은 단지 도시를 목적으로 한 개략적인 간단한 도면이다.
높은 신뢰성, 양호한 생산성 및 적은 손실을 갖고 매우 소형화할 수 있는 신규한 종결 구조체 및 공정을 이제 설명한다.
구리 종결 필러(306)의 어레이가, 전형적으로 포토레지스트로의 패턴 전기도금에 의해, 또는 이하 설명한 공정을 사용하여 패널 전기 도금 및 과잉 재료의 에칭에 의해 제조된다. 이제, 땜납 마스크(202)가 구리 종결 필러(306) 및 땜납 마스크(202) 위와 주위에 놓이고, 구리 종결 필러(306) 구조체는 편평하게 연마되어 필러(306)의 상부가 노출된다. 기계적, 화학적 또는 기계 화학 연마(CMP)가 사용될 수 있다. CMP에 의해, 표면 피니시(finishi)는 사실상 매끄럽고 편평하고, 전체 어레이에 걸쳐 3 미크론 미만까지 변화가능하다.
구리 필러(306)의 노출된 상부는, 바니시(218)를 용해시키지만 땜납 마스크(202)는 용해시키지 않는 적절한 유기 용액으로 제거될 수 있는 유기 바니시(218)로 커버될 수 있다. 이와 달리, 구리 필러(306)의 외부층의 노출된 구리는 니켈 또는 금(220)으로 코팅될 수 있다.
종결 칩(100)의 땜납 범프(105)를 구리 필러(306)에 결합시킴으로써, 최소의 땜납이 사용된다. 그럼에도 불구하고, 비아(306)의 외부층의 단부를 노출시키는 데 사용된 얇게하는 공정의 결과 사실상 평탄화되고 매끄럽게 되는 것에 의해, 최종 땜납 연결부는 극히 신뢰성이 있게 되고, 도 1에 도시된 바와 같이 종래 기술에 비해 단락 및 연결해제의 발생율이 낮고 높은 신뢰성과 양호한 생산성을 달성할 수 있다.
도 3에서, 몇몇 실시예에서, 적어도 하나의 비아층은 이하의 단계: 구리를 노출하도록 처리되는 언더라잉 비아층(206')을 구비하는 기판을 습득하는 (a) 단계와, 상기 기판을, 전형적으로는 구리인 시드층으로 커버하는 (b) 단계로 구성된 공정에 의해 제조된다. 포토레지스트의 제1 얇은층이 상기 시드층 위로 도포되고 - (c) 단계, 포토레지스트의 제1 얇은층이 노출되어 피쳐의 네거티브 패턴을 형성하도록 현상된다 - (d) 단계. 패드(208)의 층을 생성하도록 전형적으로 구리인 금속이 피쳐의 네거티브 패턴으로 침착되고 - (e) 단계, 포토레지스트의 제1 얇은층이 박피되어 - (f) 단계, 패드(208)의 층이 직립하여 남겨진다. 포토레지스트의 제2 두꺼운층이 도포되고 - (g) 단계, 비아 필러(306)의 제2 네거티브 패턴이 노출되어 현상된다 - (h) 단계. 비아 필러(306)를 구비한 외부 비아 필러층을 제조하도록 전형적으로 구리인 금속층이 제2 패턴으로 현상된 트렌치에 침착된다 - (i) 단계. 다양한 비아 필러(306)가 서로로부터 상이한 치수를 가질 수 있다는 점을 알아야 한다. 또한, 이들의 단면은 원형일 필요가 없지만 예로써 타원형, 정사각형 또는 직사각형일 수 있다. 이러한 융통성은 높은 패킹 밀도를 허용한다.
포토레지스트의 제2층은 박피되어 - (j) 단계, 외부 비아 필러(306)의 층 및 패드(208)의 언더라잉 층을 직립으로 남긴다. 노출된 시드층이 제거된다 - (k) 단계. 이것은 예로써, 수산화 암모늄 또는 염화 구리를 사용하여 습윤 에칭 공정에 구조체를 노출시킴으로써 달성될 수 있다. 이후, 땜납 마스크 재료가 비아 필러(306)의 외부층 위로 침착된다 - (l).
외부 비아 필러(306)의 층을 침착하는 방법은 사실상 비아 포스트(206)의 내부층에 사용되는 것과 유사하며, 더 빌드업하고 강성을 갖도록 유전체가 일반적으로 폴리머 이미드, 에폭시, 비스메일이미드, 트리아진 및 이들의 혼합물과 갖는 폴리 매트릭스를 갖는 합성 재료이고, 세라믹 또는 유리를 더 포함한다. 전형적으로, 기판(200)의 내부층에 사용된 유전체는 폴리머 수지 프레-프레그 내에 직포 유리 섬유 번들로 구성된 프레프레그로서 세라믹 필러를 구비한다. 외부층에서, 땜납 마스크(202)와 같은 값싼 재료가 사용될 수 있다. 땜납 마스크(202) 또는 다른 유전체가 외부 비아 필러(306)의 금속 단부를 노출시키도록 얇아질 수 있다 - 단계(m). 얇아지게 하는 공정은 기계적 그라인딩 또는 연마, 화학적 연마 또는 기계 화학적 연마(CMP)를 사용하여 달성될 수 있다. 또한, 상기 얇아지게 하는 공정은 기판(200)의 외부면을 평탄화할 수 있다.
형상을 갖는 비아의 제조 설비는 정사각형, 직사각형 또는 타원형 비아 단부 및 종결 패드를 허용함으로써 큰 패킹 밀도를 허용한다. 이러한 점은 (기판을 통하는) Z 방향으로 이러한 비아(306)를 따라 컨덕터의 경로를 허용하면서 X-Y 평면에서 높은 패킹 밀도를 가질 수 있다.
종결 칩(100)은 외부 비아 필러(306)의 노출된 귈 단부에 땜납될 수 있다. 수송 및 보관을 위해, 구리가 용이하게 산화되기 때문에, 외부 비아 필러(306)의 단부에서의 노출된 구리는 유기 바니시(218)로 커버될 수 있고 - 단계(n1), 바니시(218)는 용해시키지만 땜납 마스크(202)는 용해시키지 않는 적절한 유기 용제로 제거될 수 있다. 이와 달리, 비아(306)의 외부층의 노출된 구리는 니켈 또는 금(220)으로 코팅될 수 있다 - 단계(n2).
도 4에서, 다양한 제조 루트에서, 비아 종결 필러(306)의 외부층은, 구리를 노출하도록 평탄화된 비아 포스트(206)의 언더라잉층을 갖는 기판을 습득하고 - 단계(i), 스퍼터링에 의해 또는 무전해 도금에 의해 전형적으로 침착되고 전형적으로 구리인 시드층으로 언더라잉 비아층(206)을 커버한다 - 단계(ii). 금속층은 시드층 위로 침착된다 - 단계(iii). 이러한 금속층은 전형적으로 구리이고, 전기도금에 의해 침착될 수 있다. 포토레지스트층은 금속층 위로 놓여지고 - 단계(iv), 종결 패드(208)의 포지티브 패턴이 노출되어 그 안에서 현상된다 - 단계(v). 노출된 금속층이 에칭된다 - 단계(vi). 구리를 에칭하는 단계는 수산화 암모늄 또는 염화 구리와 같은 구리 에칭액을 사용하여 수행될 수 있다. 이후, 포토레지스트가 박피되어 - 단계(vii), 비아층이 직립하여 남겨지고, 유전체(202)는 종결 패드(208)층 위로 라미네이트된다 - 단계(viii). 유전체(202)는 프레프레그일 수 있지만, 비용 절감을 유지하기 위해 예로써 간단한 폴리머 또는 땜납 마스크일 수 있다.
예로써, 화학적 또는 기계적 연마 또는 그라인딩 또는 화학 기계적 연마를 사용하여 종결 패드(208)의 표면을 노출하도록 유전체층(202)이 얇아질 수 있다 - 단계(ix). 이러한 얇게하는 공정도 종결 패드(208)층을 평탄화한다.
단계 (i) 내지 (ix)가 종결 칩(105)의 종결부(102)에 결합하기 위한 종결 패드(208)에 비아 필라(306)를 침착시키도록 반복될 수 있다.
이와 달리, 종결 패드는 두껍게 제조될 수 있다.
수송 및 보관을 위해, 구리가 용이하게 산화되기 때문에, 노출된 구리는 적절한 용제로 제거되어 땜납 마스크(216)를 남길 수 있는 유기 바니시(218)로 커버될 수 있다 - 단계(x)a. 이와 달리, 노출된 구리는 니켈 또는 금(220)으로 코팅될 수 있다 - 단계(x)b. 이하 도 5를 참조하여 설명한 바와 같이, 칩(100)은 비아(306)의 외부층의 노출된 구리 단부에 땜납될 수 있다.
도 2 및 도 5에서, 유전체(202)와 동일 높이의 비아 포스트(208)의 단부를 갖는 전형적으로 땜납 마스크인 유전체(202)에 매립된 비아 포스트(208)를 구비한 외부층을 갖는 기판(300)에 칩(100)을 부착하는 방법에 대해 이제 설명한다. 상기 방법은, (o) 전형적으로 구리인 비아 포스트(208)가 산화되지 않도록 구비되는 유기 바니시(218)를 제거하는 단계와, (p) 땜납 범프(105)로 종결된 레그(102)를 갖는 종결 칩(100)이 비아(208)의 노출 단부와 접촉하게 위치설정하는 단계와, (q) 땜납 범프(105)를 용융시키고 땜납으로 비아(208)의 단부를 습윤하도록 열을 인가하는 단계를 포함한다.
비아(208)의 외부층의 단부를 노출하도록 화학적, 기계적 또는 화학 기계적 연마를 사용한 결과, 기판(300) 전체 어레이가 사실상 편평해져 3 미크론 보다 적은 거칠기까지 매끄러워질 수 있다. 이러한 점은 기판(300)의 평탄성이 비접촉의 위험성을 없애므로, 종결 패드(100)의 칩(102)의 레그 상에 땜납의 마이크로 범프(105)를 사용하는 땜납을 용이하게 한다. 매우 적은 땜납이 요구되므로, 인접한 비아 필러(208a, 208b)들 사이에서의 단락의 위험성을 최소화한다.
따라서, 60 미크론보다 적고 현재 30 미크론도 가능한 직경을 갖는 종결부(208)를 구비한 기판(300)을 생성할 수 있다.
또한, Z- 도전성 이방성 접착제를 사용함으로써, 땜납을 전혀 사용하지 않고 비아 필러(208)에 칩(100)의 플립 칩 범프(102)를 결합시킬 수 있다.
ACF로서 공지되어 있는 이방성 도전성 필름은, 디스플레이의 드라이브 일렉트로닉스(drive electronics)로부터 유리 기판까지 전기 및 기계적 접속을 이루도록 평면 패널 디스플레이 분야에서 30년 이상 사용되었던 무연이면서 친환경적인 접착 시스템이다.
칩-온-유리(CGO) 적용예로서 통상 25 ㎛의 피치와 10 ㎛의 간격의 ACF가 사용되며, 이방성 칩-온-플렉스(aCOF)는 표준 기술로서 40 ㎛ 피치 범위에서 안정화된다. 이러한 드라이버칩 중 단일의 하나는 ACF 조립 공정 중에 모두 동시에 상호접속된 1300 패드 이상을 가질 수 있다. COG 및 aCOF에 비해, aCOB(이방성 칩-온-보드) 조립체는 여전히 초기이다. 그러나, 이들은 고밀도이고, 튼튼하고 비용에 민감한 패키지에 낮은 프로파일 특성이 요구되는 적용예에 지난 몇 년간 많은 전진이 있었다.
상기 설명은 예시만을 목적으로 제공된 것이다. 본 발명의 다양한 변경예가 가능하다는 점을 알아야 한다.
본 발명의 몇몇 실시예에 대해 설명하였다. 그럼에도 불구하고, 본 발명의 기술 사상 및 범위 내에서 다양한 변경계가 이루어질 수 있다는 점을 알아야 한다. 따라서, 첨부한 청구범위 내에서 다른 실시예도 가능하다.
따라서, 이 기술 분야의 숙련자는 상기 특별히 도시하고 설명한 것으로 본 발명이 제한되는 것은 아니라는 점을 알아야 한다. 본 발명의 범위는 첨부된 청구범위로 한정되며, 상술한 다양한 특징의 조합 및 서브 조합과 수정 및 변경예도 포함할 수 있다는 점은 이 기술 분야의 숙련자가 상기 설명을 읽을 때 알 수 있다.
청구범위에서, 단어 "포함하다"와, "포함하다", "포함하는" 등과 같은 변형예는 나열된 구성요소가 포함되지만 다른 구성요소를 배재하는 것은 아니라는 점을 나타낸다.

Claims (29)

  1. X-Y 평면에서 연장되는 적어도 한 쌍의 피쳐층을 포함하는 다층 합성 전자 구조체로서,
    각각의 인접 쌍의 피쳐층이 내부 비아층에 의해 분리되고, 상기 비아층은 상기 X-Y 평면에 수직한 Z 방향으로 인접 피쳐층을 결합하는 비아 포스트를 구비하고, 상기 비아 포스트는 내부층 유전체에 매립되고, 상기 다층 합성 전자 구조체는 외부 유전체에 매립되는 비아 필러의 외부층으로 구성된 종결부를 더 포함하고, 상기 비아 필러의 외부층의 단부가 상기 유전체의 표면과 동일한 높이이고 노출이 되는, 다층 합성 전자 구조체.
  2. 제1항에 있어서, 상기 비아 필러의 노출된 외부층은 플립 칩 범프와 상호접속가능한, 다층 합성 전자 구조체.
  3. 제1항에 있어서, 상기 비아 필러의 외부층의 단부가 노출되고 외부 유전체에 매립된 상기 비아 필러의 외부층은 평면인, 다층 합성 전자 구조체.
  4. 제3항에 있어서, 상기 비아 필러의 외부층의 단부가 노출되고 외부 유전체에 매립된 상기 비아 필러의 외부층은 3 미크론보다 작은 거칠기를 갖는, 다층 합성 전자 구조체.
  5. 제2항에 있어서, 상기 비아 필러는 리플로우를 통한 땜납 가능 금속에 의해 플립 칩 범프에 연결된, 다층 합성 전자 구조체.
  6. 제2항에 있어서, 상기 비아 필러는 Z-도전성 이방성 접착제에 의해 플립 칩 범프에 연결된, 다층 합성 전자 구조체.
  7. 제2항에 있어서, 상기 비아 필러 및 언더라잉 종결 패드는 패터닝된 포토레지스트로 전기도금함으로써 제조되는, 다층 합성 전자 구조체.
  8. 제7항에 있어서, 상기 비아 필러 또는 언더라잉 종결 패드 중 적어도 하나는 타원형, 정사각형, 및 직사각형으로부터 선택된 형상을 갖는, 다층 합성 전자 구조체.
  9. 제1항에 있어서, 상기 외부 유전체층은 폴리머를 포함하는, 다층 합성 전자 구조체.
  10. 제1항에 있어서, 상기 외부 유전체층은 땜납 마스크를 포함하는, 다층 합성 전자 구조체.
  11. 제1항에 있어서, 상기 외부 비아 필러는 구리를 포함하는, 다층 합성 전자 구조체.
  12. 제1항에 있어서, 상기 비아 포스트 금속의 산화를 방지하기 위해 외부 비아 필러의 노출된 단부 위로 도포된 유기 바니시를 더 포함하는, 다층 합성 전자 구조체.
  13. 제1항에 있어서, 상기 외부 비아 필러는 산화를 방지하기 위해 금 또는 니켈로 종결된, 다층 합성 전자 구조체.
  14. 제1항에 있어서, 적어도 하나의 외부층 비아 필러는 50 미크론보다 적은 직경을 갖는, 다층 합성 전자 구조체.
  15. 제1항에 있어서, 적어도 하나의 외부층 비아 필러는 40 미크론보다 적은 직경을 갖는, 다층 합성 전자 구조체.
  16. 제1항에 있어서, 적어도 하나의 외부층 비아 필러는 30 미크론 이하의 직경을 갖는, 다층 합성 전자 구조체.
  17. 제1항에 있어서, Z 방향으로의 구조체의 두께는 적어도 50 미크론인, 다층 합성 전자 구조체.
  18. X-Y 평면에서 연장되는 적어도 한 쌍의 피쳐층을 포함하는 다층 합성 전자 구조체로서, 각각의 인접 쌍의 피쳐층이 내부 비아층에 의해 분리되고, 상기 비아층은 상기 X-Y 평면에 수직한 Z 방향으로 인접 피쳐층을 결합하는 비아 포스트를 구비하고, 상기 비아 포스트는 내부층 유전체에 매립되고, 상기 다층 합성 전자 구조체는 외부 유전체에 매립되는 비아 필러의 외부층으로 구성된 종결부를 더 포함하고, 상기 비아 필러의 외부층의 단부가 상기 유전체의 표면과 동일한 높이인 상기 다층 합성 전자 구조체를 제조하는 방법으로서, 노출이 되는 상기 다층 합성 전자 구조체의 종결 패드층 및 적어도 하나의 외부 비아 필러층은,
    (a) 구리를 노출하도록 처리되는 언더라잉 비아 포스트층을 구비하는 기판을 습득하는 단계와,
    (b) 상기 기판을 시드층으로 커버하는 단계와,
    (c) 상기 시드층 위로 포토레지스트 제1층을 도포하는 단계와,
    (d) 종결 패드의 네거티브 패턴을 형성하도록 포토레지스트를 노출하여 현상하는 단계와,
    (e) 상기 피쳐층을 제조하도록 상기 네거티브 패턴으로 금속을 침착하는 단계와,
    (f) 상기 포토레지스트의 제1층을 박피하는 단계와,
    (g) 포토레지스트의 제2층을 도포하는 단계와,
    (h) 복수의 외부 비아를 갖는 네거티브 패턴을 노출하여 상기 네거티브 패턴을 현상하는 단계와,
    (i) 상기 네거티브 패턴으로 금속층을 침착하는 단계와,
    (j) 상기 포토레지스트를 박피하여 피쳐층 및 복수의 외부 비아 필러를 직립으로 남기는 단계와,
    (k) 상기 시드층을 제거하는 단계와,
    (l) 상기 외부 비아층에서 복수의 비아 필러 위로 유전체를 라미네이트하는 단계와,
    (m) 상기 복수의 비아 필러의 단부를 노출하도록 유전체를 평탄화하는 단계를 포함하는 공정에 의해 제조될 수 있는, 다층 합성 전자 구조체를 제조하는 방법.
  19. 제18항에 있어서, 상기 유전체층은 땜납 마스크인, 다층 합성 전자 구조체를 제조하는 방법.
  20. 제18항에 있어서, (i) 상기 시드층은 구리를 포함하고, (ii) 상기 금속층은 구리를 포함하고, (iii) 상기 유전체는 폴리머를 포함하고, (iv) 상기 유전체는 세라믹 또는 유리 함유물을 더 포함하는, 제한 중 적어도 하나가 적용되는, 다층 합성 전자 구조체를 제조하는 방법.
  21. 제18항에 있어서, 상기 방법은 (n1) 비아 필러의 외부층에서 구리 필러의 노출된 단부 위로 유기 바니시를 도포하는 단계를 더 포함하는, 다층 합성 전자 구조체를 제조하는 방법.
  22. 제18항에 있어서, 상기 방법은 (n2) 비아 필러의 외부층에서 구리 비아 필러의 노출된 단부 위로 니켈 또는 금을 침착시키는 단계를 더 포함하는, 다층 합성 전자 구조체를 제조하는 방법.
  23. 제1항에 있어서, 상기 적어도 하나의 외부 비아 필러층은,
    (i) 구리가 기판의 표면 위에서 노출되도록 폴리머 유전체에 매립되는 구리를 구비하는 피쳐층을 포함하는 상기 기판을 습득하는 단계;
    (ii) 상기 기판을 시드층으로 커버하는 단계와,
    (iii) 상기 시드층 위로 금속층을 침착시키는 단계와,
    (iv) 상기 금속층 위로 포토레지스트층을 도포하는 단계와,
    (v) 외부 비아 필러의 포지티브 패턴을 노출시켜 현상하는 단계와,
    (vi) 노출된 상기 금속층을 에칭하는 단계와,
    (vii) 상기 포토레지스트를 박피하여, 상기 외부 비아층에 복수의 비아 필러를 직립으로 남기는 단계와,
    (viii) 상기 시드층을 제거하는 단계와,
    (xi) 상기 외부층에서 복수의 비아 필러 위로 외부 유전체를 라미네이트하는 단계와,
    (x) 상기 비아 필러의 외부층의 금속을 노출시키도록 평탄화하는 단계;를 포함하는 방법에 의해 제조되는, 다층 합성 전자 구조체.
  24. 제23항에 있어서, (a) 상기 시드층은 구리를 포함하고, (b) 상기 비아층은 구리를 포함하고, (c) 상기 외부 유전체는 폴리머를 포함하고, (d) 상기 외부 유전체는 땜납 마스크를 포함하는, 제한 중 적어도 하나가 적용되는, 다층 합성 전자 구조체.
  25. 제23항에 있어서, 상기 방법은 (xi) 상기 비아 필러의 노출된 단부 위로 바니시를 침착시키는 단계를 더 포함하는, 다층 합성 전자 구조체.
  26. 제23항에 있어서, 상기 방법은 (xii) 상기 외부 비아 필러의 노출된 단부 위로 금 또는 니켈을 침착시키는 단계를 더 포함하는, 다층 합성 전자 구조체.
  27. 유전체에 매립된 비아 필러를 구비한 외부층을 갖는 기판에 칩을 부착하는 방법으로, 상기 비아 필러의 단부는 상기 유전체와 동등한 높이인, 방법이며,
    (p) 상기 비아 필러의 노출된 단부에 접촉하는 땜납 범프로 종결된 레그를 갖는 칩을 위치설정하는 단계와,
    (q) 상기 땜납 범프를 용융하고 상기 외부 비아의 단부를 땜납으로 습윤하도록 열을 인가하는 단계를 포함하는, 방법.
  28. 제27항에 있어서, (o) 상기 비아 필러의 단부를 노출하도록 유기 바니시를 제거하는 예비 단계를 더 포함하는, 방법.
  29. 유전체에 매립된 비아 필러를 구비한 외부층을 갖는 기판에 칩을 부착하는 방법으로, 상기 비아 필러의 단부는 상기 유전체와 동등한 높이인, 방법이며,
    (p) 상기 비아 필러의 노출된 단부에 접촉하는 Z-방향 이방성 도전성 필름을 갖는 칩을 위치설정하는 단계와,
    (q) Z-방향으로 압력을 인가하는 단계를 포함하는, 방법.
KR1020130136003A 2013-06-07 2013-11-11 칩과 기판 사이에서의 신규한 종결 및 결합 KR101575172B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/912,652 US9049791B2 (en) 2013-06-07 2013-06-07 Terminations and couplings between chips and substrates
US13/912,652 2013-06-07

Publications (2)

Publication Number Publication Date
KR20140143678A KR20140143678A (ko) 2014-12-17
KR101575172B1 true KR101575172B1 (ko) 2015-12-07

Family

ID=51191198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130136003A KR101575172B1 (ko) 2013-06-07 2013-11-11 칩과 기판 사이에서의 신규한 종결 및 결합

Country Status (5)

Country Link
US (1) US9049791B2 (ko)
JP (1) JP2014239200A (ko)
KR (1) KR101575172B1 (ko)
CN (1) CN103943600B (ko)
TW (1) TWI637672B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355982B2 (en) * 2013-10-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN104701190A (zh) * 2013-12-06 2015-06-10 毅宝力科技有限公司 制造腔向下制作载体的系统和方法
JP6123915B2 (ja) * 2014-02-07 2017-05-10 株式会社村田製作所 樹脂多層基板
US9324557B2 (en) * 2014-03-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for fabricating equal height metal pillars of different diameters
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US9761534B2 (en) * 2015-09-21 2017-09-12 Mediatek Inc. Semiconductor package, semiconductor device using the same and manufacturing method thereof
US10784206B2 (en) 2015-09-21 2020-09-22 Mediatek Inc. Semiconductor package
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
CN108305864B (zh) * 2017-01-12 2020-08-18 珠海越亚半导体股份有限公司 端子
CN107068578A (zh) * 2017-04-28 2017-08-18 苏州迈瑞微电子有限公司 传感器封装结构的制备方法和传感器封装结构
CN107946282B (zh) * 2017-11-27 2020-09-01 上海先方半导体有限公司 三维扇出型封装结构及其制造方法
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
KR102024378B1 (ko) 2018-12-03 2019-09-24 주식회사 코로이 철동 연속 주조 시스템
CN112420522B (zh) * 2019-08-23 2024-03-15 欣兴电子股份有限公司 封装结构及其制备方法
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
WO2024036601A1 (en) * 2022-08-19 2024-02-22 Schott Ag Vertical interconnect micro-component and method for producing a vertical interconnect micro-component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529283A (ja) 2005-01-24 2008-07-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2009099730A (ja) 2007-10-16 2009-05-07 Phoenix Precision Technology Corp パッケージ基板の半田ボール配置側表面構造およびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
US6926796B1 (en) * 1999-01-29 2005-08-09 Matsushita Electric Industrial Co., Ltd. Electronic parts mounting method and device therefor
JP2003152320A (ja) * 2001-11-09 2003-05-23 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
CN1180461C (zh) * 2002-10-23 2004-12-15 威盛电子股份有限公司 复合高密度构装基板与其形成方法
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
TWI423752B (zh) * 2007-06-05 2014-01-11 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 多層無芯支撐結構的製作方法
JP4802155B2 (ja) * 2007-08-07 2011-10-26 京セラＳｌｃテクノロジー株式会社 配線基板
JP2009099597A (ja) * 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
US20100022063A1 (en) * 2008-07-28 2010-01-28 Mete Erturk Method of forming on-chip passive element
KR20100048114A (ko) * 2008-10-30 2010-05-11 삼성전기주식회사 범프기판을 갖는 인쇄회로기판 및 그 제조방법
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
KR101619517B1 (ko) * 2009-06-09 2016-05-10 엘지이노텍 주식회사 범프비아를 구비한 다층인쇄회로기판
KR101640280B1 (ko) * 2009-07-17 2016-07-15 스미또모 베이크라이트 가부시키가이샤 전자 부품의 제조 방법 및 전자 부품
JP2012038991A (ja) * 2010-08-10 2012-02-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012054295A (ja) * 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529283A (ja) 2005-01-24 2008-07-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
JP2009099730A (ja) 2007-10-16 2009-05-07 Phoenix Precision Technology Corp パッケージ基板の半田ボール配置側表面構造およびその製造方法

Also Published As

Publication number Publication date
CN103943600B (zh) 2018-08-10
CN103943600A (zh) 2014-07-23
US20140363927A1 (en) 2014-12-11
KR20140143678A (ko) 2014-12-17
TWI637672B (zh) 2018-10-01
JP2014239200A (ja) 2014-12-18
TW201448700A (zh) 2014-12-16
US9049791B2 (en) 2015-06-02

Similar Documents

Publication Publication Date Title
KR101575172B1 (ko) 칩과 기판 사이에서의 신규한 종결 및 결합
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
KR101570055B1 (ko) 계단식 구멍을 갖는 다층 전자 구조체
US9269593B2 (en) Multilayer electronic structure with integral stepped stacked structures
KR101730344B1 (ko) 칩 패키지
US9865548B2 (en) Polymer member based interconnect
JP6489460B2 (ja) 超微細ピッチフリップチップバンプを備えた基板
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
US10159154B2 (en) Fusion bonded liquid crystal polymer circuit structure
KR101385007B1 (ko) 상이한 치수를 갖는 비아를 구비한 다층 전자 구조체
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
KR101409801B1 (ko) 면내 방향으로 연장된 일체식 비아를 갖는 다층 전자 구조체
CN108305864B (zh) 端子
US9673063B2 (en) Terminations
TW201828396A (zh) 新型端子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 5