JP2017501575A

JP2017501575A - バンプ領域におけるビアパッドの配置が改良された基板

Info

Publication number: JP2017501575A
Application number: JP2016539908A
Authority: JP
Inventors: ジエ・フ; マニュエル・オルドレット; ミリンド・プラヴィン・シャア
Original assignee: クアルコム，インコーポレイテッド
Priority date: 2013-12-20
Filing date: 2014-12-17
Publication date: 2017-01-12
Also published as: WO2015095385A1; US9466578B2; CN105830213A; US20150179590A1; CN105830213B; EP3084826A1

Abstract

いくつかの新規の特徴は、基板と、第１のビアと、第１のバンプパッドとを含む集積デバイスに関する。第１のビアは基板を横断する。第１のビアは、第１のビア寸法を有する。第１のバンプパッドは、基板の表面上に位置する。第１のバンプパッドは、第１のビアに結合される。第１のバンプパッドは、第１のビア寸法以下の第１のパッド寸法を有する。いくつかの実装形態では、集積デバイスは、第２のビアと第２のバンプパッドとを含む。第２のビアは基板を横断する。第２のビアは、第２のビア寸法を有する。第２のバンプパッドは、基板の表面上に位置する。第２のバンプパッドは、第２のビアに結合される。第２のバンプパッドは、第２のビア寸法以下の第２のパッド寸法を有する。

Description

（関連出願の相互参照）
本出願は、２０１４年４月１１日に出願された、「ＳｕｂｓｔｒａｔｅＣｏｍｐｒｉｓｉｎｇＩｍｐｒｏｖｅｄＶｉａＰａｄＰｌａｃｅｍｅｎｔｉｎＢｕｍｐＡｒｅａ」という名称の米国特許出願第１４／２５１，５１８号の優先権を主張し、米国特許出願第１４／２５１，５１８号は、２０１３年１２月２０日に出願された、「ＳｕｂｓｔｒａｔｅＣｏｍｐｒｉｓｉｎｇＩｍｐｒｏｖｅｄＶｉａＰａｄＰｌａｃｅｍｅｎｔｉｎＢｕｍｐＡｒｅａ」という名称の米国仮出願第６１／９１９，１５７号の優先権および利益を主張し、それらの出願は、参照により本明細書に明確に組み込まれる。

様々な特徴は、基板のバンプ領域におけるビアパッドの配置が改良された基板に関する。

現在の製造技術では、トレース、ビア、および／またはビアパッド同士をどれだけ近くに配置できるかが制限されている。製造技術におけるこのような制限に起因して、ダイおよび基板は、特定の方法で設計する必要がある。図１は、トレース、ビア、および／またはパッドが現在のパッケージ基板にどのように実装されるかを示す。詳細には、図１は、基板１０２と、いくつかのバンプパッド（たとえば、パッド１０４、１１４）と、いくつかのトレース（たとえば、トレース１０６、１１６）と、いくつかのビアパッド（たとえば、ビアパッド１０８、１１８）とを含むパッケージ基板１００の平面図（たとえば、上面図）を示す。バンプパッドは、ダイからのバンプ（たとえば、銅ピラー）に結合するように構成された相互配線である。基板１０２は、ビアパッドによって覆われているので平面図では見えないいくつかのビアも含む。これらのビアはビアパッドに結合される。図１にさらに示すように、バンプパッド、ビアパッドおよび／またはトレースは、パッケージ基板１００においてそれぞれに異なる行および列に沿って配置される。いくつかの実装形態では、パッケージ基板１００は、１つまたは複数のダイ（たとえば、フリップチップ）に結合するように構成される。

現在の製造技術では、（たとえば、トレースと比較して）比較的大きいビアパッドが形成され、それによって、ビアは強制的にパッケージ基板のダイ結合領域の外周に向けて形成される。さらに、現在の製造技術は、トレース、ビア、バンプパッド、および／またはビアパッド間のピッチを制限する。製造プロセスにおけるこれらの制限およびその他の制限に起因して、バンプパッド（たとえば、パッド１０４）がトレース（たとえば、トレース１０６）を通してビアパッド（たとえば、ビアパッド１０８）に結合される。この設計によっていくつかの問題が生じる。第一に、この設計では、広い実装面積を占有する集積回路（ＩＣ）設計が形成される。第二に、この設計では、余分な相互配線長（たとえば、余分なトレース）によってＩＣ設計の電気的性能が低下することがあるので、性能面の問題が生じる。第三に、追加の相互配線（たとえば、トレース）を付加すると、ＩＣ設計がより複雑になる。

図２は、図１のパッケージ基板１００の断面ＡＡの投影図（たとえば、側面図）を示す。図２に示すように、第１のパッド１０４（たとえば、バンプパッド）、第１のトレース１０６、および第２のパッド１０８（たとえば、ビアパッド）は、基板１０２の第１の表面上に位置する。パッケージ基板１００は、基板１０２を横断する第１のビア２０８も含む。第１のパッド１０４は、第１のトレース１０６に結合される。第１のトレース１０６は、第２のパッド１０８に結合される。第２のパッド１０８は、第１のビア２０８に結合される。図２は、第３のパッド１１４（たとえば、バンプパッド）、第２のトレース１１６、および第４のパッド１１８（たとえば、ビアパッド）が、基板１０２の第１の表面上に位置することも示す。パッケージ基板１００は、基板１０２を横断する第２のビア２１８も含む。第３のパッド１１４は、第２のビア１１６に結合される。第２のビア１１６は、第４のパッド１１８に結合される。第４のパッド１１８は、第２のビア２１８に結合される。

図３は、フリップチップをパッケージ基板にどのように結合することができるかを示す。図３に示すように、第１のバンプ３０２と第２のバンプ３０４とを含むフリップチップ３００がパッケージ基板１００に結合される。第１のバンプ３０２は、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第１の相互配線ピラー（たとえば、銅ピラー）と、第１のはんだボールとを含んでもよい。第２のバンプ３０４は、第２のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２の相互配線ピラー（たとえば、銅ピラー）と、第２のはんだボールとを含んでもよい。フリップチップ３００の第１のバンプ３０２は、第１のパッド１０４に結合される。フリップチップ３００の第２のバンプ３０４は、第３のパッド１１４に結合される。図３に示すように、フリップチップ３００およびパッケージ基板１００の構成では、不必要に大きいパッケージ基板１００および／またはフリップチップ３００が形成されることがある。たとえば、第１のバンプ３０２と第１のビア２０８との間には広い余分な横方向空間／実装面積がある。

したがって、より小形であり、占有する実装面積がより狭い改良された集積デバイスが必要である。理想的には、そのような集積デバイスは現在の集積デバイスよりも性能が優れている。

本明細書において説明する様々な特徴、装置、および方法は、基板のバンプ領域におけるビアパッドの配置が改良されたパッケージ基板を提供する。

第１の例は、基板と、第１のビアと、第１のバンプパッドとを含む集積デバイスを提供する。第１のビアは基板を横断する。第１のビアは、第１のビア寸法を有する。第１のバンプパッドは、基板の表面上に位置する。第１のバンプパッドは、第１のビアに結合される。第１のバンプパッドは、第１のビア寸法以下の第１のパッド寸法を有する。

一態様によれば、集積デバイスは、基板を横断する第２のビアを含み、第２のビアは第２のビア寸法を有する。集積デバイスは、基板の表面上に第２のバンプパッドも含み、第２のバンプパッドは第２のビアに結合され、第２のバンプパッドは、第２のビア寸法以下の第２のパッド寸法を有する。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約８０ミクロン（μｍ）以下である。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約１２５ミクロン（μｍ）以下である。

一態様によれば、第１のバンプパッドは、ダイの相互配線に結合するように構成される。

一態様によれば、第１のバンプパッドは、基板のダイ領域の縁部の近くに位置する周辺バンプパッドである。

一態様によれば、第１のバンプパッドは、ダイからの第１のバンプに結合するように構成される。いくつかの実装形態では、第１のバンプは、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第１の相互配線ピラーと、第１のはんだボールとを含む。

一態様によれば、基板は、少なくとも誘電体、ガラス、セラミック、および／またはシリコンのうちの１つを含む。

一態様によれば、集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。

第２の例は、集積デバイスを作製するための方法を提供する。この方法では、基板を形成する。この方法では、基板を横断する第１のビアを形成し、第１のビアは第１のビア寸法を有する。この方法では、基板の表面上に、第１のビアに結合されるように第１のバンプパッドを形成し、第１のバンプパッドは、第１のビア寸法以下の第１のパッド寸法を有する。

一態様によれば、この方法では、基板を横断する第２のビアをさらに形成し、第２のビアは第２のビア寸法を有する。この方法では、基板の表面上に、第２のビアに結合されるように第２のバンプパッドを形成し、第２のバンプパッドは、第２のビア寸法以下の第２のパッド寸法を有する。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約８０ミクロン（μｍ）以下である。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約１２５ミクロン（μｍ）以下である。

以下に記載される詳細な説明を、同様の参照符号がすべての図面にわたって対応するものを特定する図面とともに検討することによって、種々の特徴、性質、および利点が明らかになろう。

基板の平面図である。基板の投影図である。基板およびダイの投影図である。基板の平面図である。基板の投影図である。基板およびダイの投影図である。基板の平面図である。いくつかのピッチが示された基板の一部の平面図である。別の基板およびダイの投影図である。さらに別の基板およびダイの投影図である。ダイの投影図である。基板およびダイを設けるためのシーケンスを示す図である。基板およびダイを設けるためのシーケンスを示す図である。基板およびダイを設けるためのシーケンスを示す図である。別の基板およびダイの投影図である。基板を設けるための方法の流れ図である。基板を製造するためのモディファイドセミアディティブ法（ｍＳＡＰ）パターニングプロセスの流れ図である。基板の層上のｍＳＡＰパターニングプロセスのシーケンスを示す図である。基板を製造するためのセミアディティブ法（ＳＡＰ）パターニングプロセスの流れ図である。基板の層上のＳＡＰパターニングプロセスのシーケンスを示す図である。概念的なめっきプロセスの流れ図である。本明細書で説明する集積デバイス、基板、および／またはＰＣＢを組み込む場合がある様々な電子デバイスを示す図である。

以下の説明では、本開示の様々な態様を完全に理解することが可能なように具体的な詳細を示す。しかしながら、それらの態様が、これらの具体的な詳細なしに実施できることが、当業者には理解されよう。たとえば、態様を不必要に詳しく説明して曖昧にすることを避けるために、回路がブロック図で示される場合がある。他の例では、本開示の態様を曖昧にしないように、周知の回路、構造、および技術は詳細には示されていない場合がある。

（概説）
いくつかの新規の特徴は、基板と、第１のビアと、第１のバンプパッドとを含む集積デバイス（たとえば、半導体デバイス、ダイパッケージ）に関する。第１のビアは基板を横断する。第１のビアは、第１のビア横方向寸法を有する。第１のバンプパッドは、基板の表面上に位置する。第１のバンプパッドは、第１のビアに結合される。第１のバンプパッドは、第１のビア横方向寸法以下の第１のパッド横方向寸法を有する。いくつかの実装形態によれば、第１のバンプパッドは、基板のダイ領域（たとえば、フリップチップ領域）の縁部の近くに位置する周辺バンプパッドである。いくつかの実装形態では、集積デバイスは、第２のビアと第２のバンプパッドとを含む。第２のビアは基板を横断する。第２のビアは、第２のビア横方向寸法を有する。第２のバンプパッドは、基板の表面上に位置する。第２のバンプパッドは、第２のビアに結合される。第２のバンプパッドは、第２のビア横方向寸法以下の第２のパッド横方向寸法を有する。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約４０ミクロン（μｍ）以上である。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約８０ミクロン（μｍ）以下である。いくつかの実装形態では、第１のビアと第２のビアとの間のピッチは約１２５ミクロン（μｍ）以下である。いくつかの実装形態では、第１のバンプパッドと第２のバンプパッドとの間のピッチは約１２５ミクロン（μｍ）以下である。いくつかの実装形態では、ピッチは、２つの近隣の相互配線間の中心間距離として定められる。ピッチの例について図８においてさらに説明する。

（バンプ領域にビアパッドを備える例示的なパッケージ基板）
図４は、基板４０２といくつかの相互配線（たとえば、相互配線４０８、４１８）とを含むパッケージ基板４００の平面図（たとえば、上面図）を示す。相互配線は、トレース、パッド、および／またはビアを含んでもよい。相互配線４０８および４１８は、基板４０２の第１の表面上に位置するパッドである。いくつかの実装形態では、相互配線４０８および４１８はビアパッドおよびバンプパッドである。相互配線４０８および４１８は、（たとえば、基板ビアを通して）基板４０２におけるビアに結合される。これらのビアは、相互配線４０８および４１８がビアの断面と同じサイズ（たとえば、同じ横方向寸法）を有するので平面図では見えない。いくつかの実装形態では、相互配線４０８および４１８はビアの断面よりも小さい断面を有してもよい。そのような場合、これらのビアは平面図において見えてもよい。ビアの例について図５においてさらに説明する。

相互配線４０８および４１８は、（以下に図６においてさらに説明する）ダイのバンプ（たとえば、相互配線ピラー）に結合するように構成されてもよい。いくつかの実装形態によれば、相互配線４０８および４１８は、基板のダイ領域４２０の縁部の近くに位置する周辺バンプパッドである。いくつかの実装形態では、基板４００のダイ領域４２０は基板４００のバンプ領域である。いくつかの実装形態では、基板４００のバンプ領域は、ダイが基板に結合されたときにダイが覆うかまたは基板よりも上方に位置する基板の領域である。いくつかの実装形態では、基板のダイ領域の縁部および／または周囲の近くにおいてビアに結合されたビアパッドのサイズを小さくしつつ（たとえば、ビアパッドのピッチを小さくしつつ）基板におけるビアのサイズを維持する。

様々な実装態様では、基板４０２にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、基板４０２は、少なくとも誘電体、ガラス、セラミック、および／またはシリコンのうちの１つである。いくつかの実装形態では、パッケージ基板４００は、１つまたは複数のダイ（たとえば、フリップチップ）に結合するように構成される。図４は、第１のバンプ領域および第２のバンプ領域も示す。いくつかの実装形態では、バンプ領域は、基板にダイが結合されるときにダイからのバンプ（たとえば、相互配線ピラー）が結合する基板の領域または部分である。いくつかの実装形態では、第１のバンプ領域は相互配線４０８（たとえば、バンプパッド）の領域に相当する。いくつかの実装形態では、第２のバンプ領域は相互配線４１８（たとえば、バンプパッド）の領域に相当する。

図４にさらに示すように、相互配線（たとえば、パッド、トレース）は、パッケージ基板４００においてそれぞれに異なる行および列に沿って配置される。様々な実装形態では、それぞれに異なる間隔および／またはピッチを相互配線間に使用してもよい。いくつかの実装形態では、２つの近隣の相互配線／隣接する相互配線間のピッチは約１２５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの近隣の相互配線／隣接する相互配線間のピッチは約８０ミクロン（μｍ）以下である。いくつかの実装形態では、２つの近隣の相互配線／隣接する相互配線間のピッチは約４０ミクロン（μｍ）以上である。いくつかの実装形態では、ピッチは、２つの隣接する／近隣の相互配線間（たとえば、トレース、ビア、および／またはパッド）の中心間距離として定められる。いくつかの実装形態では、ピッチは、２つの隣接する／近隣のトレース、ビア、および／またはパッド間の中心間距離として定められ、その場合、隣接する／近隣のトレース、ビア、および／またはパッドは、トレース、ビア、および／またはパッドの同じ列内に位置する。いくつかの実装形態では、ピッチは、２つの隣接する／近隣のトレース、ビア、および／またはパッド間の中心間距離として定められ、その場合、隣接する／近隣のトレース、ビア、および／またはパッドは、トレース、ビア、および／またはパッドの同じ行内に位置する。

パッケージ基板４００の相互配線（たとえば、パッド、トレース）の各々は、少なくとも１つの寸法（たとえば、幅、長さ、直径）を有する。いくつかの実装形態では、トレースの第１の寸法（たとえば、幅）は、ビアの第１の寸法（たとえば、直径）と同じであるかまたはそれよりも小さい。いくつかの実装形態では、パッド（たとえば、ビアパッド、バンプパッド）の第１の寸法（たとえば、幅）は、ビアの第１の寸法（たとえば、直径）と同じであるかまたはそれよりも小さい。

ビアの同じ列に関して、ビアは１行おきに（たとえば、隣接しない行）に位置することに留意されたい。同様に、ビアの同じ行に関して、ビアが１列おきに（たとえば、隣接しない列）に位置することに留意されたい。たとえば、第１の列のビアに関しては、これらのビアは第１の行、第３の行、および／または第５の行に位置する。別の例では、第１の行のビアに関しては、これらのビアは第１の列、第３の列、および／または第５の列に位置する。しかし、ビアは、ビアの隣接する行および／または列に位置してもよい。

ビアパッドの同じ列に関して、ビアパッドが１行おきに（たとえば、隣接しない行）に位置することに留意されたい。同様に、ビアパッドの同じ行に関して、ビアパッドが１列おきに（たとえば、隣接しない列）に位置することに留意されたい。たとえば、第１の列のビアパッドに関しては、これらのビアパッドは第１の行、第３の行、および／または第５の行に位置する。別の例では、第１の行のビアパッドに関しては、これらのビアパッドは第１の列、第３の列、および／または第５の列に位置する。しかし、ビアパッドは、ビアパッドの隣接する行および／または列に位置してもよい。

図４に示すように、バンプパッドの少なくともいくつかはビアに直接結合される。したがって、バンプパッドの少なくともいくつかは、ビアに結合されたときにトレースを迂回する。さらに、パッドは、バンプパッドとビアパッドの両方として動作するように構成される。図４は、第１の相互配線４０８（たとえば、バンプパッド）が直接第１のビア（見えない）に結合されることを示す。同様に、図４は、第２の相互配線４１８（たとえば、バンプパッド）が直接第２のビア（見えない）に結合されることを示す。第１の相互配線４０８は、第１のビアに直接結合されたときに、中間トレースを迂回する。同様に、第２の相互配線４１８は、第２のビアに直接結合されたときに、トレースを迂回する。相互配線とビアとの間の中間トレースを少なくすると、電気的経路が短縮され、それによって集積回路（ＩＣ）設計の性能が向上し、かつＩＣ設計の複雑さが低減される。

図５は、図４のパッケージ基板４００の断面ＡＡの投影図（たとえば、側面図）を示す。図５に示すように、第１の相互配線４０８および第２の相互配線４１８は、基板４０２の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線４０８および第２の相互配線４１８は、ダイ（たとえば、フリップチップ）からのバンプ（たとえば、相互配線ピラー）に結合するように構成されたバンプ相互配線（たとえば、バンプパッド）である。図５は、基板４０２が第１のビア５０８と第２のビア５１８とを含むことを示す。第１のビア５０８および第２のビア５１８の各々は基板４０２を横断する。第１の相互配線４０８は、第１のパッド５０８に結合される。いくつかの実装形態では、第１の相互配線４０８のサイズ（たとえば、横方向寸法）は、第１のビア５０８の断面サイズ（たとえば、横方向寸法）と同じであるかまたはそれによりも小さい。第２の相互配線４１８は、第２のビア５１８に直接結合される。いくつかの実装形態では、第２の相互配線４１８のサイズ（たとえば、横方向寸法）は、第２のビア５１８の断面サイズ（たとえば、横方向寸法）と同じであるかまたはそれによりも小さい。図５は、第１のバンプ領域５１０および第２のバンプ領域５２０も示す。いくつかの実装形態では、第１のバンプ領域５１０は第１の相互配線４０８のサイズに相当する。いくつかの実装形態では、第２のバンプ領域５２０は第２の相互配線４１８のサイズに相当する。

いくつかの実装形態では、第１のビア５０８は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。いくつかの実装形態では、第２のビア５１８は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。ビア用の第１および第２の金属層の例について図１２Ａ〜図１２Ｃにおいて説明する。

図６は、ダイをパッケージ基板にどのように結合したらよいかを示す。図６に示すように、第１のバンプ６０２と第２のバンプ６０４とを含むダイ６００（たとえば、フリップチップ、ベアダイ）がパッケージ基板４００に結合される。第１のバンプ６０２は、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第１の相互配線ピラー（たとえば、銅ピラー）と、第１のはんだボールとを含んでもよい。第２のバンプ６０４は、第２のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２の相互配線ピラー（たとえば、銅ピラー）と、第２のはんだボールとを含んでもよい。ダイ６００の第１のバンプ６０２は、第１の相互配線４０８に結合される。ダイ６００の第２のバンプ６０４は、第２の相互配線４１８に結合される。図６に示すように、第１のバンプ６０２は、垂直方向において基板４０２の第１のビア５０８の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第１の相互配線４０４に結合される。同様に、第２のバンプ６０４は、垂直方向において基板４０２の第２のビア５１８の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第２の相互配線４１８に結合される。いくつかの実装形態では、第１のバンプ６０２は、第１の相互配線４０８を横断する電気信号を短絡させずに第１の相互配線４０８に結合される。いくつかの実装形態では、第２のバンプ６０４は、第２の相互配線４１８を横断する電気信号を短絡させずに第２の相互配線４１８に結合される。

図６に示すように、第１のビア５０８は基板の第１のバンプ領域５１０に位置する。同様に、第２のビア５１８は基板の第２のバンプ領域５２０に位置する。いくつかの実装形態では、バンプ領域は、ダイからのバンプが結合する基板の領域（たとえば、基板の領域または部分）として定められる。第１のバンプ領域５１０は、ダイ６００の第１のバンプ６０２に結合する第１の相互配線４０８の部分を含む。いくつかの実装形態では、第１のビア５０８は、第１のバンプ領域５１０の下方に位置する。第２のバンプ領域５２０は、ダイ６００の第２のバンプ６０４に結合する第２の相互配線４１８の部分を含む。いくつかの実装形態では、第２のビア５１８は、第２のバンプ領域５２０の下方に位置する。

様々な実装形態は、パッケージ基板におけるビアおよび／またはビアパッドに関してそれぞれに異なる位置および／または構成を有してもよい。

図７は、基板７０２といくつかの相互配線（たとえば、相互配線７０８、７１８）とを含むパッケージ基板７００の平面図（上面図）を示す。相互配線は、トレース、パッド、および／またはビアを含んでもよい。相互配線７０８および７１８は、基板７０２の第１の表面上に位置するパッドである。いくつかの実装形態では、相互配線７０８および７１８はビアパッドおよびバンプパッドである。相互配線７０８および７１８は、（たとえば、基板ビアを通して）基板４０２におけるビアに結合される。これらのビアは、相互配線７０８および７１８がビアの断面と同じサイズを有するので平面図では見えない。いくつかの実装形態では、相互配線７０８および７１８はビアの断面よりも小さい断面を有してもよい。そのような場合、これらのビアは平面図において見えてもよい。

相互配線７０８および７１８は、（以下に図９および図１０においてさらに説明する）ダイのバンプ（たとえば、相互配線ピラー）に結合するように構成されてもよい。いくつかの実装形態によれば、相互配線７０８および７１８は、基板のダイ領域７２０の縁部の近くに位置する周辺バンプパッドである。いくつかの実装形態では、基板７００のダイ領域７２０は基板７００のバンプ領域である。いくつかの実装形態では、基板７００のバンプ領域は、ダイが基板に結合されたときにダイが覆うかまたは基板よりも上方に位置する基板の領域である。いくつかの実装形態では、基板のダイ領域の縁部および／または周囲の近くにおいてビアに結合されたビアパッドのサイズを小さくしつつ（たとえば、ビアパッドのピッチを小さくしつつ）基板におけるビアのサイズを維持する。

様々な実装形態では、基板７０２にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、基板層７０２は、少なくとも誘電体、ガラス、セラミック、および／またはシリコンのうちの１つである。いくつかの実装形態では、パッケージ基板７００は、１つまたは複数のダイ（たとえば、フリップチップ）に結合するように構成される。図７は、第１のバンプ領域および第２のバンプ領域も示す。いくつかの実装形態では、バンプ領域は、基板にダイが結合されるときにダイからのバンプ（たとえば、相互配線ピラー）が結合する基板の領域または部分である。いくつかの実装形態では、第１のバンプ領域は相互配線７０８（たとえば、バンプパッド）の領域に相当する。いくつかの実装形態では、第２のバンプ領域は相互配線７１８（たとえば、バンプパッド）の領域に相当する。

図７にさらに示すように、相互配線（たとえば、パッド、トレース）は、パッケージ基板７００においてそれぞれに異なる行および列に沿って配置される。様々な実装形態では、それぞれに異なる間隔および／またはピッチを相互配線間に使用してもよい。いくつかの実装形態では、２つの近隣の相互配線／隣接する相互配線間のピッチは約１２５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの近隣の相互配線／隣接する相互配線間のピッチは約８０ミクロン（μｍ）以下である。いくつかの実装形態では、２つの近隣の相互配線／隣接する相互配線間のピッチは約４０ミクロン（μｍ）以上である。いくつかの実装形態では、ピッチは、２つの隣接する／近隣の相互配線間（たとえば、トレース、ビア、および／またはパッド）の中心間距離として定められる。いくつかの実装形態では、ピッチは、２つの隣接する／近隣のトレース、ビア、および／またはパッド間の中心間距離として定められ、その場合、隣接する／近隣のトレース、ビア、および／またはパッドは、トレース、ビア、および／またはパッドの同じ列内に位置する。いくつかの実装形態では、ピッチは、２つの隣接する／近隣のトレース、ビア、および／またはパッド間の中心間距離として定められ、その場合、隣接する／近隣のトレース、ビア、および／またはパッドは、トレース、ビア、および／またはパッドの同じ行内に位置する。

パッケージ基板７００の相互配線（たとえば、パッド、トレース）の各々は、少なくとも１つの寸法（たとえば、幅、長さ、直径）を有する。いくつかの実装形態では、トレースの第１の寸法（たとえば、幅）は、ビアの第１の寸法（たとえば、直径）と同じであるかまたはそれよりも小さい。いくつかの実装形態では、パッド（たとえば、ビアパッド、バンプパッド）の第１の寸法（たとえば、幅）は、ビアの第１の寸法（たとえば、直径）と同じであるかまたはそれよりも小さい。

図８は、いくつかの実装形態においてピッチをどのように定めたらよいかを示す。図８は、第１のビアパッド８０１と、第２のビアパッド８０３と、第３のビアパッド８０５と、第４のビアパッド８０７と、第１のバンプパッド８１１と、第２のバンプパッド８１３と、第３のバンプパッド８１５と、第１の相互配線８２１と、第２の相互配線８２３と、第３の相互配線８２５とを含む基板を示す。図８は、第１のピッチ８３０および第２のピッチ８３２も示す。いくつかの実装形態では、第１のピッチ（たとえば、第１のピッチ８３０）は、それぞれに異なる行または列上の２つの隣接する／近隣の相互配線（たとえば、ビア、トレース、パッド）間の中心間距離である。たとえば、第１のピッチ８３０は、第３のビアパッド８０５と第２のバンプパッド８１３または第２の相互配線８２３との間の中心間距離であってもよい。いくつかの実装形態では、第１のピッチ８３０は約４０ミクロン（μｍ）以上であってもよい。

いくつかの実装形態では、第２のピッチ（たとえば、第２のピッチ８３２）は、同じ行または列上の２つの隣接する／近隣の相互配線（たとえば、ビア、トレース、パッド）間の中心間距離である。たとえば、第２のピッチ８３２は、第２のビアパッド８０３と第３のビアパッド８０５との間の中心間距離であってもよい。別の例では、第２のピッチは、第１のバンプ８１１と第２のバンプパッド８１３との間の中心間距離であってもよい。別の例では、第２のピッチは、第２のビアパッド８０３と第２のバンプパッド８１３または第２の相互配線８２３との間の中心間距離であってもよい。別の例では、第１のピッチは、第２の相互配線８２３と第３の相互配線８２５との間の中心間距離であってもよい。いくつかの実装形態では、第２のピッチ８３２は約８０ミクロン（μｍ）以下であってもよい。

様々な実装形態は、トレース、ビア、および／またはビアパッドに関してそれぞれに異なる寸法を有してもよい。たとえば、いくつかの実装形態では、トレースは、幅が約１０ミクロン（μｍ）〜３０ミクロン（μｍ）であってもよい。いくつかの実装形態では、ビアは、幅が約５０ミクロン（μｍ）〜７５ミクロン（μｍ）であってもよい。いくつかの実装形態では、ビアパッドは、幅が約７５ミクロン（μｍ）以下であってもよい。上記の寸法が例にすぎず、本開示におけるトレース、ビア、および／またはビアパッドの寸法を説明における寸法に限定すべきではないことに留意されたい。

図９は、ダイに結合された図７のパッケージ基板７００の断面ＢＢの投影図（たとえば、側面図）を示す。図９に示すように、パッケージ９００は、基板９０２と、ダイ９０４と、はんだレジスト層９０６と、アンダーフィル９０８とを含む。いくつかの実装形態では、ダイ９０４は、フリップチップおよび／またはベアダイである。

パッケージ基板９０２は、第１のビア９１０と、第２のビア９１４と、第３のビア９１８と、第１の相互配線９２０と、第２の相互配線９２４と、第３の相互配線９２８と、第１のパッド９２２と、第２のパッド９２６とを含む。はんだレジスト層９０６は、基板９０２の第１の表面に結合される。第１の相互配線９２０、第２の相互配線９２４、第３の相互配線９２８、第１のパッド９２２、および第２のパッド９２６は、基板９０２の第１の表面上に位置する。

第１の相互配線９２０は、第１のビア９１０に結合される。第１の相互配線９２０はパッド（たとえば、バンプパッド、ビアパッド）である。第１の相互配線９２０は、第１のビア９１０の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第２の相互配線９２４は、第２のビア９１４に直接結合される。第２の相互配線９２４はパッド（たとえば、バンプパッド、ビアパッド）である。第２の相互配線９２４は、第２のビア９１４の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第３の相互配線９２８は、第３のビア９１８に結合される。第３の相互配線９２８はパッド（たとえば、バンプパッド、ビアパッド）である。第３の相互配線９２８は、第３のビア９１８の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。アンダーフィル９０８は基板９０２とダイ９０４との間に位置する。

ダイ９０４は、第１のバンプ９３０と、第２のバンプ９３２と、第３のバンプ９３４と、第４のバンプ９３６と、第５のバンプ９３８とを含む。バンプの各々は、アンダーバンプメタライゼーション（ＵＢＭ）層と、相互配線ピラー（たとえば、銅ピラー）と、はんだボールとを少なくとも含んでもよい。図９に示すように、第１のバンプ９３０は、垂直方向において第１のビア９１０の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第１の相互配線９２０に結合される。第２のバンプ９３２は、第１のパッド９２２に結合される。第３のバンプ９３４は、垂直方向において第２のビア９１４の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第２の相互配線９２４に結合される。第４のバンプ９３６は、第２のパッド９２６に結合される。第５のバンプ９３８は、垂直方向において第３のビア９１８の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第３の相互配線９２８に結合される。いくつかの実装形態では、第１のバンプ９３０は、第１の相互配線９２０を横断する電気信号を短絡させずに第１の相互配線９２０に結合される。いくつかの実装形態では、第２のバンプ９３２は、第２の相互配線９２２を横断する電気信号を短絡させずに第２の相互配線９２２に結合される。いくつかの実装形態では、第３のバンプ９３４は、第３の相互配線９２４を横断する電気信号を短絡させずに第３の相互配線９２４に結合される。いくつかの実装形態では、第４のバンプ９３６は、第４の相互配線９２６を横断する電気信号を短絡させずに第４の相互配線９２６に結合される。いくつかの実装形態では、第５のバンプ９３８は、第５の相互配線９２８を横断する電気信号を短絡させずに第５の相互配線９２８に結合される。

いくつかの実装形態では、第１のビア９１０は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。いくつかの実装形態では、第２のビア９１４は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。いくつかの実装形態では、第３のビア９１８は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。ビア用の第１および第２の金属層の例について図１２Ａ〜図１２Ｃにおいて説明する。

図１０は、ダイに結合された図７のパッケージ基板７００の断面ＣＣの投影図（たとえば、側面図）を示す。図１０に示すように、パッケージ１０００は、基板１００２と、ダイ１００４と、はんだレジスト層１００６と、アンダーフィル１００８とを含む。いくつかの実装形態では、ダイ１００４は、フリップチップおよび／またはベアダイである。

パッケージ基板１００２は、第１のビア１０１０と、第２のビア１０１２と、第３のビア１０１４と、第４のビア１０１６と、第５のビア１０１８と、第１の相互配線１０２０と、第２の相互配線１０２２と、第３の相互配線１０２４と、第４の相互配線１０２６と、第５の相互配線１０２８とを含む。はんだレジスト層１００６は、基板１００２の第１の表面に結合される。第１の相互配線１０２０、第２の相互配線１０２２、第３の相互配線１０２４、第４の相互配線１０２６、および第５の相互配線１０２８は、基板１００２の第１の表面上に位置する。

第１の相互配線１０２０は、第１のビア１０１０に結合される。第１の相互配線１０２０はパッド（たとえば、バンプパッド、ビアパッド）である。第１の相互配線１０２０は、第１のビア１０１０の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第２の相互配線１０２２は、第２のビア１０１２に結合される。第２の相互配線１０２２はパッド（たとえば、バンプパッド、ビアパッド）である。第２の相互配線１０２２は、第２のビア１０１２の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第３の相互配線１０２４は、第３のビア１０１４に結合される。第１の相互配線１０２０はパッド（たとえば、バンプパッド、ビアパッド）である。第３の相互配線１０２４は、第３のビア１０１４の第３の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第４の相互配線１０２６は、第４のビア１０１６に結合される。第４の相互配線１０２６はパッド（たとえば、バンプパッド、ビアパッド）である。第４の相互配線１０２６は、第４のビア１０１６の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第５の相互配線１０２８は、第５のビア１０１８に結合される。第５の相互配線１０２８はパッド（たとえば、バンプパッド、ビアパッド）である。第５の相互配線１０２８は、第５のビア１０１８の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。アンダーフィル１００８は基板１００２とダイ１００４との間に位置する。

ダイ１００４は、第１のバンプ１０３０と、第２のバンプ１０３２と、第３のバンプ１０３４と、第４のバンプ１０３６と、第５のバンプ１０３８とを含む。バンプの各々は、アンダーバンプメタライゼーション（ＵＢＭ）層と、相互配線ピラー（たとえば、銅ピラー）と、はんだボールとを少なくとも含んでもよい。図１０に示すように、第１のバンプ１０３０は、垂直方向において第１のビア１０１０の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第１の相互配線１０２０に結合される。第２のバンプ１０３２は、垂直方向において第２のビア１０１２の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第２の相互配線１０２２に結合される。第３のバンプ１０３４は、垂直方向において第３のビア１０１４の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第３の相互配線１０２４に結合される。第４のバンプ１０３６は、垂直方向において第４のビア１０１６の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第４の相互配線１０２６に結合される。第５のバンプ１０３８は、垂直方向において第５のビア１０１８の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第５の相互配線１０２８に結合される。

いくつかの実装形態では、第１のビア１０１０は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。いくつかの実装形態では、第２のビア１０１２は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。いくつかの実装形態では、第３のビア１０１４は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、第１の金属層はシード金属層である。いくつかの実装形態では、第１の金属層は無電解金属層である。ビア用の第１および第２の金属層の例について図１２Ａ〜図１２Ｃにおいて説明する。

図１１は、（集積デバイスの形態である）ダイ１１００の一例を概念的に示す。いくつかの実装形態では、ダイ１１００は、図６のフリップチップ６００に相当してもよい。図１１に示すように、ダイ１１００（たとえば、集積デバイス、ベアダイ）は、基板１１０１と、いくつかの下位レベル金属層および誘電体層１１０２と、第１のパッド１１０４と、第２のパッド１１０６と、パッシベーション層１１０８と、第１の絶縁層１１１０と、第１のアンダーバンプメタライゼーション（ＵＢＭ）層１１１２と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層１１１４と、第１の相互配線１１１６（第１のピラー相互配線）と、第２の相互配線１１１８（たとえば、第２のピラー相互配線）と、第１のはんだ１１２６と、第２のはんだ１１２８とを含む。いくつかの実装形態では、第１のＵＢＭ層１１１２、第１の相互配線１１１６、および第１のはんだボール１１２６は、総称してダイ１１１１用の第１のバンプと呼ばれることがある。いくつかの実装形態では、第２のＵＢＭ層１１１４、第２の相互配線１１１８、および第２のはんだボール１１２８は、総称してダイ用の第２のバンプと呼ばれることがある。

バンプ領域の下方にビアを含むいくつかの例示的な基板を提示したが、次に、バンプ領域の下方にビアを含む基板を設ける／製造するためのシーケンスについて以下に説明する。

（バンプ領域にビアを含む基板を設けるための例示的なシーケンス）
図１２（図１２Ａ〜図１２Ｃを含む）は、バンプ領域の下方にビアを含む基板を設ける／製造する／作製するための例示的なシーケンスを示す。説明を明快にしかつ簡略化することを目的として、図１２Ａ〜図１２Ｃのプロセスが、基板を製造するすべてのステップおよび／または段階を含むとは限らないことに留意されたい。さらに、いくつかの事例では、プロセスの説明を簡単にするために、いくつかのステップおよび／または段階が単一のステップおよび／または段階に結合されている場合がある。図１２Ａ〜図１２Ｃのパターンの形状、パターンフィーチャ、構成要素（たとえば、複合材料導電性トレース、ビア）は、概念的な例にすぎず、パターンの実際の形状および形態、パターンフィーチャ、ならびに構成要素を表すとは限らないことにも留意されたい。いくつかの実装形態では、図１２Ａ〜図１２Ｃのシーケンスは、本開示において説明する寸法（たとえば、図８において説明した寸法）を有するトレース、ビア、および／またはパッドを作製することができるプロセスを示す。

図１２Ａに示すように、（段階１において）基板（たとえば、基板１２０２）を設ける。いくつかの実装形態では、基板を設けることは、基板を作製する（たとえば、形成する）ことまたは供給元から基板を受け取ることを含んでもよい。様々な実装形態では、それぞれに異なる材料を基板に使用してもよい。いくつかの実装形態では、基板は、少なくともシリコン、ガラス、セラミック、および／または誘電体のうちの１つを含んでもよい。いくつかの実装形態では、基板はいくつかの層を含んでもよい（たとえば、コア層といくつかのプリプレグ層とを含む積層基板）。

次に、（段階２において）基板にいくつかのキャビティを設ける。段階２に示すように、基板１２０２に第１のキャビティ１２０３、第２のキャビティ１２０５、および第３のキャビティ１２０７を設ける。第１のキャビティ１２０３、第２のキャビティ１２０５、および第３のキャビティ１２０７は基板１２０２を横断する。様々な実装形態は、キャビティを設ける（たとえば、形成する、作製する）ためのそれぞれに異なる製造プロセスを提供してもよい。いくつかの実装形態では、キャビティは、（段階２において）レーザエッチングプロセスを使用して設けられる。

（段階３において）キャビティの壁面に金属層をめっきする。段階３に示すように、第１のキャビティ１２０３の壁面に第１の金属層１２０４をめっきし、第２のキャビティ１２０５の壁面に第２の金属層１２０６をめっきし、第３のキャビティ１２０７の壁面に第３の金属層１２０８をめっきする。いくつかの実装形態では、第１の金属層１２０４、第２の金属層１２０６、および第３の金属層１２０８はシード層（たとえば、無電解金属層）である。いくつかの実装形態では、キャビティの壁上に金属層を設ける（たとえば、形成する、作製する）ことは、無電解銅めっきプロセスを使用することを含む。

図１２Ｂに示すように、（段階４において）基板（たとえば、基板１２０２）の第１の表面上にドライフィルム層（たとえば、ドライフィルム１２１０）を設ける。次に、（段階５において）ドライフィルム層にいくつかの開口部を設ける。段階５に示すように、ドライフィルム層１２１０に第１の開口部１２１３、第２の開口部１２１５、第３の開口部１２１７、第４の開口部１２１１、および第５の開口部１２１９を設ける。様々な実装形態では、それぞれに異なるように開口部を設けても（たとえば、形成しても、作製しても）よい。いくつかの実装形態では、露光および現像技法を使用して開口部を設ける。いくつかの実装形態では、開口部は、基板のキャビティ以下の寸法（たとえば、幅）を有する。

次に、（段階６において）基板にいくつかの金属層を設ける。段階６に示すように、第１のキャビティ１２０３に金属を充填して第１のビア１２３２を形成し、第２のキャビティ１２０５に金属を充填して第２のビア１２３４を形成し、第３のキャビティ１２０７に金属を充填して第３のビア１２３６を形成する。いくつかの実装形態では、第１のビア１２３２、第２のビア１２３４、第３のビア１２３６は、第１の金属層と第２の金属層とを含む。いくつかの実装形態では、ビア（たとえば、ビア１２３２）の第１の金属はシード層（たとえば、金属層１２０４）である。いくつかの実装形態では、ビア（たとえば、ビア１２３４）の第２の金属層は、第１の金属層に結合された銅金属層である。

さらに、第１の開口部１２１３、第２の開口部１２１５、第３の開口部１２１７、第４の開口部１２１１、および第５の開口部１２１９に金属を充填してそれぞれ、第１の相互配線１２２２、第２の相互配線１２２４、第３の相互配線１２２６、第４の相互配線１２２１、および第５の相互配線１２２９を形成する。いくつかの実装形態では、（段階６において）金属層を設けることは、電気めっきプロセスを使用することを含む。いくつかの実装形態では、相互配線１２２１、１２２２、１２２４、１２２６、および１２２９は、ビアの断面サイズと同じであるかまたはそれよりも小さいサイズ（たとえば、横方向寸法）を有する。たとえば、いくつかの実装形態では、相互配線１２２２のサイズ（たとえば、幅）は、ビア１２３２の断面サイズ（たとえば、幅）と同じであるかまたはそれによりも小さい。

図１２Ｃに示すように、（段階７において）ドライフィルム層（たとえば、ドライフィルム１２１０）を除去する。いくつかの実装形態では、（段階７において）ドライフィルムを除去することは、エッチングによって残りのドライフィルムを除去することを含む。

（段階８において）基板上にはんだレジスト層（たとえば、はんだレジスト１２４０）を選択的に設ける。様々な実装形態では、はんだレジスト層を選択的に設けてもよい。いくつかの実装形態では、はんだレジスト層を選択的に設ける（たとえば、形成する、作製する）ことは、はんだレジスト層を設けること、フラッシュエッチングを行うこと、および／またはバックエンド処理を行うことを含む。

（段階９において）ダイを設けて基板に結合する。いくつかの実装形態では、ダイはフリップチップである。ダイはいくつかのバンプを含む。段階９に示すように、第１のバンプが第１の相互配線に結合されるようにダイを基板に結合する。この場合、第１のバンプは、垂直方向において少なくとも部分的に第１のビアの上方に位置する。段階９は、アンダーフィル１２６０が基板１２０２とダイ１２５０との間に位置することも示す。

（バンプ領域にビアパッドを備える例示的なパッケージ基板）
図１３は、パッケージ基板の投影図（たとえば、側面図）を示す。図１３に示すように、パッケージ１３００は、基板１３０２と、ダイ１３０４と、はんだレジスト層１３０６と、アンダーフィル１３０８とを含む。いくつかの実装形態では、ダイ１３０４はフリップチップである。

パッケージ基板１３０２は、第１のビア１３１０と、第２のビア１３１２と、第３のビア１３１４と、第４のビア１３１６と、第５のビア１３１８と、第１の相互配線１３２０と、第２の相互配線１３２２と、第３の相互配線１３２４と、第４の相互配線１３２６と、第５の相互配線１３２８とを含む。はんだレジスト層１３０６は、基板１３０２の第１の表面に結合される。第１の相互配線１３２０、第２の相互配線１３２２、第３の相互配線１３２４、第４の相互配線１３２６、および第５の相互配線１３２８は、基板１３０２の第１の表面上に位置する。

第１の相互配線１３２０は、第１のビア１３１０に結合される。第１の相互配線１３２０はパッド（たとえば、バンプパッド、ビアパッド）である。第１の相互配線１３２０は、第１のビア１３１０の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第２の相互配線１３２２は、第２のビア１３１２に結合される。第２の相互配線１３２２はパッド（たとえば、バンプパッド、ビアパッド）である。第２の相互配線１３２２は、第２のビア１３１２の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第３の相互配線１３２４は、第３のビア１３１４に結合される。第１の相互配線１３２０はパッド（たとえば、バンプパッド、ビアパッド）である。第３の相互配線１３２４は、第３のビア１３１４の第３の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第４の相互配線１３２６は、第４のビア１３１６に結合される。第４の相互配線１３２６はパッド（たとえば、バンプパッド、ビアパッド）である。第４の相互配線１３２６は、第４のビア１３１６の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。第５の相互配線１３２８は、第５のビア１３１８に結合される。第５の相互配線１３２８はパッド（たとえば、バンプパッド、ビアパッド）である。第５の相互配線１３２８は、第５のビア１３１８の第１の寸法（たとえば、幅）と同じであるかまたはそれよりも小さい第１の寸法（たとえば、幅）を有する。アンダーフィル１３０８は基板１３０２とダイ１３０４との間に位置する。

ダイ１３０４は、第１のバンプ１３３０と、第２のバンプ１３３２と、第３のバンプ１３３４と、第４のバンプ１３３６と、第５のバンプ１３３８とを含む。バンプの各々は、アンダーバンプメタライゼーション（ＵＢＭ）層と、相互配線ピラー（たとえば、銅ピラー）と、はんだボールとを少なくとも含んでもよい。図１３に示すように、第１のバンプ１３３０は、垂直方向において第１のビア１３１０の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第１の相互配線１３２０に結合される。第２のバンプ１３３２は、垂直方向において第２のビア１３１２の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第２の相互配線１３２２に結合される。第３のバンプ１３３４は、垂直方向において第３のビア１３１４の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第３の相互配線１３２４に結合される。第４のバンプ１３３６は、垂直方向において第４のビア１３１６の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第４の相互配線１３２６に結合される。第５のバンプ１３３８は、垂直方向において第５のビア１３１８の上方に（たとえば、部分的に上方に、実質的に上方に、完全に上方に）位置するように第５の相互配線１３２８に結合される。

いくつかの実装形態では、第１のビア１３１０は、第１の金属層１３１１と第２の金属層１３１３とを含む。いくつかの実装形態では、第１の金属層１３１１はシード金属層である。いくつかの実装形態では、第１の金属層１３１１は無電解金属層である。

（バンプ領域にビアを含む基板を設けるための例示的な方法）
図１４は、バンプ領域の下方にビアを含む基板を設ける／製造する／作製するための例示的な方法を示す。説明を明快にしかつ簡略化することを目的として、図１４のプロセスが、基板を製造するすべてのステップおよび／または段階を含むとは限らないことに留意されたい。さらに、いくつかの事例では、プロセスの説明を簡単にするために、いくつかのステップおよび／または段階が単一のステップおよび／または段階に結合されている場合がある。図１４のパターンの形状、パターンフィーチャ、構成要素（たとえば、複合材料導電性トレース、ビア）は、概念的な例にすぎず、パターンの実際の形状および形態、パターンフィーチャ、ならびに構成要素を表すとは限らないことにも留意されたい。

図１４に示すように、この方法では、（１４０５において）基板を設ける。いくつかの実装形態では、（１４０５において）基板を設けるステップは、基板を作製する（たとえば、形成する）ステップまたは供給元から基板を受け取るステップを含んでもよい。様々な実装形態では、それぞれに異なる材料を基板に使用してもよい。いくつかの実装形態では、基板は、少なくともシリコン、ガラス、セラミック、および／または誘電体のうちの１つを含んでもよい。いくつかの実装形態では、基板はいくつかの層を含んでもよい（たとえば、コア層といくつかのプリプレグ層とを含む積層基板）。

次に、この方法では、（１４１０において）基板に少なくとも１つのキャビティを設ける。たとえば、この方法では、図１２Ａの段階２に示すように、基板１４０２に第１のキャビティ１２０３、第２のキャビティ１２０５、および第３のキャビティ１２０７を設ける。第１のキャビティ１４０３、第２のキャビティ１４０５、および第３のキャビティ１４０７は基板１４０２を横断する。様々な実装形態は、キャビティを設ける（たとえば、形成する、作製する）ためのそれぞれに異なる製造プロセスを提供してもよい。いくつかの実装形態では、キャビティは、（段階１４１０において）レーザエッチングプロセスを使用して設けられる。

この方法では次に（１４１５において）、少なくとも１つのキャビティの壁上に第１の金属層を設ける。いくつかの実装形態では、第１の金属層を設ける（たとえば、形成する）ステップは、キャビティの壁面を金属層によってめっきするステップを含む。いくつかの実装形態では、第１の金属層は無電解シード金属層である。図１２Ａの段階３は、第１の金属層を設けるステップの一例を示す。図１２Ａの段階３に示すように、第１のキャビティ１２０３の壁面に第１の金属層１２０４をめっきし、第２のキャビティ１２０５の壁面に第２の金属層１２０６をめっきし、第３のキャビティ１２０７の壁面に第３の金属層１２０８をめっきする。いくつかの実装形態では、キャビティの壁上に金属層を設ける（たとえば、形成する、作製する）ステップは、無電解銅めっきプロセスを使用するステップを含む。

この方法では、（１４２０において）基板上にさらにレジスト層を設ける。いくつかの実装形態では、レジスト層は、ドライフィルム層である。しかしながら、様々な実装態様では、それぞれに異なる材料をレジスト層に使用してもよい。図１２Ｂの段階４は、基板（基板１２０２）の第１の表面上にドライフィルム層（たとえば、ドライフィルム１２１０）を設けるステップの一例を示す。

この方法では次に、（１４２５において）レジスト層に少なくとも１つのキャビティ（たとえば、開口部）を設ける。図１２Ｂの段階５は、レジスト層（たとえば、ドライフィルム層）に形成された少なくとも１つのキャビティの一例を示す。段階５に示すように、ドライフィルム層１２１０に第１の開口部１２１３、第２の開口部１２１５、第３の開口部１２１７、第４の開口部１２１１、および第５の開口部１２１９を設ける。様々な実装形態では、それぞれに異なるように開口部を設けても（たとえば、形成しても、作製しても）よい。いくつかの実装形態では、露光および現像技法を使用して開口部を設ける。いくつかの実装形態では、開口部は、基板のキャビティ以下の寸法（たとえば、幅）を有する。

この方法では、（１４３０において）基板上にさらに第２の金属層を設ける。いくつかの実装形態では、第２の金属層の少なくとも一部は、第１の金属層上に設けられる。図１２Ｂの段階６は、第２の金属層を設けるステップの一例を示す。段階６に示すように、第１のキャビティ１２０３に金属を充填して第１のビア１２３２を形成し、第２のキャビティ１２０５に金属を充填して第２のビア１２３４を形成し、第３のキャビティ１２０７に金属を充填して第３のビア１２３６を形成する。さらに、第１の開口部１２１３、第２の開口部１２１５、第３の開口部１２１７、第４の開口部１２１１、および第５の開口部１２１９に金属を充填してそれぞれ、第１の相互配線１２２２、第２の相互配線１２２４、第３の相互配線１２２６、第４の相互配線１２２１、および第５の相互配線１２２９を形成する。いくつかの実装形態では、（段階６において）金属層を設けるステップは、電気めっきプロセスを使用するステップを含む。いくつかの実装形態では、相互配線１２２１、１２２２、１２２４、１２２６、および１２２９は、ビアの断面サイズと同じであるかまたはそれよりも小さいサイズ（たとえば、横方向寸法）を有する。たとえば、いくつかの実装形態では、相互配線１２２２のサイズ（たとえば、幅）は、ビア１２３２の断面サイズ（たとえば、幅）と同じであるかまたはそれによりも小さい。

この方法では次に、（１４３５において）レジスト層を除去する。図１２Ｃの段階７は、レジスト層を除去するステップの一例を示す。図１２Ｃの段階７に示すように、ドライフィルム層（たとえば、ドライフィルム１４１０）を除去する。いくつかの実装形態では、ドライフィルムを除去するステップは、エッチングによって残りのドライフィルムを除去するステップを含む。

この方法ではさらに、（１４４０において）はんだレジスト層を選択的に設ける。図１２Ｃの段階８は、はんだレジスト層を選択的に設けるステップの一例を示す。図１２Ｃの段階８に示すように、基板上にはんだレジスト層１２４０を選択的に設ける。様々な実装形態では、はんだレジスト層を選択的に設けてもよい。いくつかの実装形態では、はんだレジスト層を選択的に設ける（たとえば、形成する、作製する）ステップは、はんだレジスト層を設けるステップ、フラッシュエッチングを行うステップ、および／またはバックエンド処理を行うステップを含む。

（めっきプロセスのための例示的な流れ図）
図１５は、基板を製造するためのモディファイドセミアディティブ法（ｍＳＡＰ）パターニングプロセスの流れ図を示す。図１５について、いくつかの実装形態のｍＳＡＰプロセス時の基板の層（たとえば、コア層、プリプレグ層）のシーケンスを示す図１６を参照しながら説明する。

図１５に示すように、プロセス１５００は、（１５０５において）誘電体層上の金属層（たとえば、銅複合材料）を薄膜化することによって開始してもよい。誘電体層は、基板のコア層またはプリプレグ層であり得る。いくつかの実装形態では、金属層は、約３〜５ミクロン（μｍ）の厚さに薄膜化される。金属層の薄膜化は、薄い銅層１６０４（銅複合材料であり得る）を含む誘電体層１６０２を示す、図１６の段階１に示される。いくつかの実装形態では、金属層は、すでに十分に薄い場合がある。たとえば、いくつかの実装形態では、コア層または誘電体層は、薄い銅箔を備える場合がある。したがって、いくつかの実装形態では、コア層／誘電体層の金属層の薄膜化をバイパス／スキップしてもよい。加えて、いくつかの実装形態では、無電解銅シード層めっきが、１つまたは複数の誘電体層内の任意のドリリングされたビアの表面を覆うように実行されてもよい。

次に、このプロセスでは、（１５１０において）ドライフィルムレジスト（ＤＦＲ）を塗布し、（１５１５において）ＤＦＲ上にパターンを作製する。図１６の段階２は、ＤＦＲ１６０６が薄膜化された金属層１６０４の頂部上に塗布されることを示し、一方、図１６の段階３は、ＤＦＲ１６０６のパターニングを示す。段階３に示すように、パターニングによって、ＤＦＲ１６０６に開口部１６０８が形成される。

（１５１５において）ＤＦＲをパターニングした後、次いで、このプロセスでは、（１５２０において）ＤＦＲのパターンを通して銅材料（たとえば、銅複合材料）を電気めっきする。いくつかの実装形態では、電気めっきするステップは、浴溶液内に誘電体および金属層を浸漬するステップを含む。図１６を参照すると、段階４は、銅材料（たとえば、銅複合材料）１６１０がＤＦＲ１６０６の開口部１６０８にめっきされることを示す。

図１５を再び参照すると、このプロセスでは、（１５２５において）ＤＦＲを除去し、（１５３０において）フィーチャを分離する（たとえば、ビア、複合材料導電性トレース、および／またはパッドなどの構成要素を形成する）ために銅箔材料（たとえば、銅複合材料）を選択的にエッチングし、終了する。図１６を参照すると、段階５は、ＤＦＲ１６０６の除去を示すが、段階６は、エッチングプロセス後の画定されたフィーチャを示す。図１４の上記のプロセスは、基板の各コア層またはプリプレグ層（誘電体層）に関して反復されてもよい。１つのめっきプロセスについて説明してきたが、次に、別のめっきプロセスについて説明する。

図１７は、基板を製造するためのセミアディティブ法（ＳＡＰ）パターニングプロセスの流れ図である。図１７について、いくつかの実装形態のＳＡＰプロセス中の基板の層（たとえば、コア層、プリプレグ層）のシーケンスを示す図１８を参照しながら説明する。

図１７に示すように、プロセス１７００は、（１７０５において）銅層とプライマ層（たとえば、プライマコーティング銅箔）とを含む誘電体層を設けることによって開始してもよい。いくつかの実装形態では、銅箔は、プライマをコーティングされ、次いで、構造を形成するために未硬化のコア上でプレスされる。プライマコーティング銅箔は、銅箔であってもよい。誘電体層は、基板のコア層またはプリプレグ層であり得る。図１８の段階１に示すように、プライマ１８０４は、銅箔１８０６と誘電体１８０２との間に配置される。いくつかの実装形態では、銅箔１８０６は、銅複合材料箔であってもよい。

次に、このプロセスでは、（１７１０において）１つまたは複数の開口部／パターンフィーチャ（たとえば、ビアパターンフィーチャ）を形成するために誘電体層（たとえば、コア層、プリプレグ層）をドリリングする。このことは、誘電体の正面と背面とを接続する１つまたは複数のビア／ビアフィーチャを形成するために行われてもよい。いくつかの実装形態では、ドリリングは、レーザドリリング動作によって実行されてもよい。さらに、いくつかの実装形態では、ドリリングは、１つまたは複数の金属層（たとえば、プライマコーティング銅箔）を横断する場合がある。いくつかの実装形態において、このプロセスでは、たとえば、（１７１２において）層（たとえば、コア層）上のドリリングされたビア／開口部をデスミア処理することによって、ドリリング動作によって形成された開口部／パターンフィーチャ（たとえば、ビアパターン）を清掃する場合もある。

次いで、このプロセスでは、（１７１５において）誘電体層上のプライマを残しながら、銅箔をエッチング除去する（これを図１８の段階２に示す）。次に、このプロセスでは、いくつかの実装形態において、（１７２０において）プライマ上に銅シード層（たとえば、銅材料）を無電解めっきする。いくつかの実装形態では、銅シード層の厚さは、約０．１〜１ミクロン（μｍ）である。図１８の段階３は、プライマ１８０４上の銅シード層１８０８を示す。

次に、このプロセスでは、（１７２５において）ドライフィルムレジスト（ＤＦＲ）を塗布し、（１７３０において）ＤＦＲ上にパターンを形成する。図１８の段階４は、ＤＦＲ１８１０が銅シード層１８０８の頂部上に塗布されることを示し、一方、図１８の段階５は、ＤＦＲ１８１０のパターニングを示す。段階５に示すように、パターニングによって、ＤＦＲ１８１０に開口部１８１２が形成される。

（１７３０において）ＤＦＲをパターニングした後、次いで、このプロセスでは、（１７３５において）ＤＦＲのパターンを通して銅材料（たとえば、銅複合材料）を電気めっきする。いくつかの実装形態では、電気めっきするステップは、浴溶液内に誘電体および金属層を浸漬するステップを含む。図１８を参照すると、段階６は、銅複合材料１８２０がＤＦＲ１８１０の開口部１８１２にめっきされることを示す。

図１７を再び参照すると、このプロセスでは、（１７４０において）ＤＦＲを除去し、（１７４５において）フィーチャを分離する（たとえば、ビア、トレース、パッドを形成する）ために銅シード層を選択的にエッチングし、終了する。図１８を参照すると、段階７は、ＤＦＲ１８１０の除去を示し、一方、段階８は、エッチングプロセス後の画定されたフィーチャ（たとえば、複合材料導電性トレース）を示す。

図１７の上記のプロセスは、基板の各コア層またはプリプレグ層（誘電体層）に関して反復されてもよい。

いくつかの実装形態では、ＳＡＰプロセスは、フィーチャを分離するためにそれほどエッチングを必要としないので、より微細な／より小さいフィーチャ（たとえば、トレース、ビア、パッド）の形成を可能にする場合がある。しかし、いくつかの実装形態ではｍＳＡＰプロセスの方がＳＡＰプロセスよりもコストが低いことに留意されたい。いくつかの実装形態では、上記のプロセスは、基板にインタースティシャルビアホール（ＩＶＨ）を形成し並びに／あるいは基板にブラインドビアホール（ＢＶＨ）を形成するために使用されてもよい。

いくつかの実装形態では、図１５および図１７のめっきプロセスは、概念的に図１９のめっきプロセスに簡略化されてもよい。図１９は、基板を製造するためのめっき法の流れ図を示す。図１９に示すように、この方法では、（１９０５において）基板の層上のドライフィルムレジスト（ＤＦＲ）内のパターンを通して銅（たとえば、銅複合材料）を電気めっきする。この層は、誘電体層であってもよい。この層は、基板のコア層またはプリプレグ層であってもよい。いくつかの実装形態では、（たとえば、ＳＡＰプロセスを使用する際に）この層上に前もって堆積された銅シード層上に、銅（たとえば、銅複合材料）をめっきする。いくつかの実装形態では、（たとえば、ｍＳＡＰプロセスを使用する際に）この層上に前もって堆積された銅箔層上に、銅（たとえば、銅複合材料）をめっきする。いくつかの実装形態では、銅箔層は、銅複合材料であってもよい。

次に、この方法では、（１９１０において）この層からＤＦＲを除去する。いくつかの実装形態では、ＤＦＲを除去するステップは、ＤＦＲを化学的に除去するステップを含んでもよい。（１９１０において）ＤＦＲを除去した後、この方法では、（１９１５において）この層のフィーチャを分離／画定するために箔またはシード層を選択的にエッチングし、終了する。上述のように、箔は、銅複合材料であってもよい。

いくつかの実装形態では、ｍＳＡＰプロセス（たとえば、図１５および図１７の方法）時に銅層（たとえば、銅箔）の一部またはすべての上にニッケル合金を付加して（たとえば、めっきして）もよい。同様に、サブトラクティブプロセス時に銅層（たとえば、銅箔）の一部またはすべての上にニッケル合金を付加して（たとえば、めっきして）もよい。

（例示的な電子デバイス）
図２０は、上述の集積デバイス（たとえば、半導体デバイス）、集積回路、ダイ、インターポーザ、および／またはパッケージのうちのいずれかと統合される場合がある様々な電子デバイスを示す。たとえば、モバイル電話２００２、ラップトップコンピュータ２００４、および固定位置端末２００６が、本明細書で説明する集積回路デバイス２０００を含んでもよい。集積デバイス２０００は、たとえば、本明細書で説明する集積デバイス、集積回路、ダイ、またはパッケージのうちのいずれかであってもよい。図２０に示すデバイス２００２、２００４、２００６は例示にすぎない。他の電子デバイスはまた、限定はされないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令を記憶し、もしくは取り出す任意の他のデバイス、またはそれらの任意の組合せを含む、集積デバイス２０００を特徴付けてもよい。

図４、図５、図６、図７、図８、図９、図１０、図１１、図１２Ａ〜図１２Ｃ、図１３、図１４、図１５、図１６、図１７、図１８、図１９、および／または図２０に示される構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成されならびに／あるいは組み合わせられてもよく、あるいはいくつかの構成要素、ステップ、または機能として具現化されてもよい。追加の要素、構成要素、ステップ、および／または機能を、本開示から逸脱せずに追加してもよい。

「例示的」という言葉は、「例、事例、または例示として役立つ」ことを意味するように本明細書において使用される。「例示的な」として本明細書において説明するいかなる実装形態または態様も、必ずしも本開示の他の態様よりも好ましいか、または有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられる特徴、利点、または動作モードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していなくても、それでも互いに結合するものと見なされてもよい。

また、実施形態については、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明する場合があることに留意されたい。フローチャートでは動作を順次プロセスとして説明する場合があるが、動作の多くは、並行して実行するかまたは同時に実行することができる。さらに、動作の順序は入れ替えられてもよい。プロセスは、その動作が完了したとき、終了する。

本明細書で説明する本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実現されてもよい。本開示の前述の態様は、例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正、および変形が、当業者には明らかになるであろう。

１００パッケージ基板
１０２基板
１０４第１のパッド
１０６第１のトレース
１０８第２のパッド
１１４第３のパッド
１１６第２のトレース
１１８第４のパッド
３００フリップチップ
３０２第１のバンプ
３０４第２のバンプ
４００パッケージ基板
４０２基板
４０４第１の相互配線
４０８相互配線
４１８相互配線
４２０ダイ領域
５１０第１のバンプ領域
５２０第２のバンプ領域
６００ダイ
６０２第１のバンプ
６０４第２のバンプ
７００パッケージ基板
７０２基板
７０８相互配線
７１８相互配線
７２０ダイ領域
８０１パッド
８０３パッド
８０５パッド
８０７パッド
８１１第１のバンプパッド
８１３第２のバンプパッド
８１５第３のバンプパッド
８２１第３の相互配線
８２３第２の相互配線
８２５第３の相互配線
８３０第１のピッチ
８３２第２のピッチ
９００パッケージ
９０２基板
９０４ダイ
９０６はんだレジスト層
９０８アンダーフィル
９２０第１の相互配線
９２２第１のパッド
９２４第２の相互配線
９２６第２のパッド
９２８第３の相互配線
９３０第１のバンプ
９３２第２のバンプ
９３４第３のバンプ
９３６第４のバンプ
９３８第５のバンプ
１０００パッケージ
１００２パッケージ基板
１００４ダイ
１００６はんだレジスト層
１００８アンダーフィル
１０２０第１の相互配線
１０２２第２の相互配線
１０２４第３の相互配線
１０２６第４の相互配線
１０２８第５の相互配線
１０３０第１のバンプ
１０３２第２のバンプ
１０３４第３のバンプ
１０３６第４のバンプ
１０３８第５のバンプ
１１００ダイ
１１０１基板
１１０４第１のパッド
１１０６第２のパッド
１１０８パッシベーション層
１１１０第１の絶縁層
１１１１ダイ
１１１６第１の相互配線
１１１８第２の相互配線
１１２６第１のはんだボール
１１２８第２のはんだボール
１２０２基板
１２０３第１のキャビティ
１２０４第１の金属層
１２０５第２のキャビティ
１２０６第２の金属層
１２０７第３のキャビティ
１２０８第３の金属層
１２１０ドライフィルム層
１２１１第４の開口部
１２１３第１の開口部
１２１５第２の開口部
１２１７第３の開口部
１２１９第５の開口部
１２２１第４の相互配線
１２２２第１の相互配線
１２２４第２の相互配線
１２２６第３の相互配線
１２２９第５の相互配線
１２３２ビア
１２４０はんだレジスト層
１２５０ダイ
１２６０アンダーフィル
１３００パッケージ
１３０２基板
１３０４ダイ
１３０６はんだレジスト層
１３０８アンダーフィル
１３１１第１の金属層
１３１３第２の金属層
１３２０第１の相互配線
１３２２第２の相互配線
１３２４第３の相互配線
１３２６第４の相互配線
１３２８第５の相互配線
１３３０第１のバンプ
１３３２第２のバンプ
１３３４第３のバンプ
１３３６第４のバンプ
１３３８第５のバンプ
１４０２基板
１４０３第１のキャビティ
１４０５第２のキャビティ
１４０７第３のキャビティ
１６０２誘電体層
１６０４薄い銅層
１６０６ＤＦＲ
１６０８開口部
１８０２誘電体
１８０４プライマ
１８０６銅箔
１８０８銅シード層
１８１０ＤＦＲ
１８１２開口部
２０００集積デバイス
２００２モバイル電話
２００４ラップトップコンピュータ
２００６固定位置端末

Claims

集積デバイスであって、
基板と、
前記基板を横断し、第１のビア寸法を有する第１のビアと、
前記基板の表面上に位置し、前記第１のビアに結合され、前記第１のビア寸法以下の第１のパッド寸法を有する第１のバンプパッドとを備える集積デバイス。
前記基板を横断し、第２のビア寸法を有する第２のビアと、
前記基板の前記表面上に位置し、前記第２のビアに結合され、前記第２のビア寸法以下の第２のパッド寸法を有する第２のバンプパッドとをさらに備える、請求項１に記載の集積デバイス。
前記第１のビアと前記第２のビアとの間のピッチは約８０ミクロン（μｍ）以下である、請求項２に記載の集積デバイス。
前記第１のビアと前記第２のビアとの間のピッチは約１２５ミクロン（μｍ）以下である、請求項２に記載の集積デバイス。
前記第１のバンプパッドは、ダイの相互配線に結合するように構成される、請求項１に記載の集積デバイス。
前記第１のバンプパッドは、前記基板のダイ領域の縁部の近くに位置する周辺バンプパッドである、請求項１に記載の集積デバイス。
前記第１のバンプパッドは、ダイからの第１のバンプに結合するように構成される、請求項１に記載の集積デバイス。
前記第１のバンプは、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第１の相互配線ピラーと、第１のはんだボールとを含む、請求項７に記載の集積デバイス。
前記基板が、少なくとも誘電体、ガラス、セラミック、および／またはシリコンのうちの１つを含む、請求項１に記載の集積デバイス。
前記集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の集積デバイス。
集積デバイスを作製するための方法であって、
基板を形成するステップと、
前記基板を横断する第１のビアを形成するステップであって、前記第１のビアは第１のビア寸法を有するステップと、
前記基板の表面上に、前記第１のビアに結合されるように第１のバンプパッドを形成するステップであって、前記第１のバンプパッドは、前記第１のビア寸法以下の第１のパッド寸法を有するステップとを含む方法。
前記基板を横断する第２のビアを形成するステップであって、前記第２のビアは第２のビア寸法を有するステップと、
前記基板の前記表面上に、前記第２のビアに結合されるように第２のバンプパッドを形成するステップであって、前記第２のバンプパッドは、前記第２のビア寸法以下の第２のパッド寸法を有するステップとをさらに含む、請求項１１に記載の方法。
前記第１のビアと前記第２のビアとの間のピッチは約８０ミクロン（μｍ）以下である、請求項１２に記載の方法。
前記第１のビアと前記第２のビアとの間のピッチは約１２５ミクロン（μｍ）以下である、請求項１２に記載の方法。
前記第１のバンプパッドは、ダイの相互配線に結合するように構成される、請求項１１に記載の方法。
前記第１のバンプパッドは、前記基板のダイ領域の縁部の近くに位置する周辺バンプパッドである、請求項１１に記載の方法。
前記第１のバンプパッドは、ダイからの第１のバンプに結合するように構成される、請求項１１に記載の方法。
前記第１のバンプは、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第１の相互配線ピラーと、第１のはんだボールとを含む、請求項１７に記載の方法。
前記基板は、少なくとも誘電体、ガラス、セラミック、および／またはシリコンのうちの１つを含む、請求項１１に記載の方法。
前記集積デバイスは、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１１に記載の方法。