JP2017130823A

JP2017130823A - 圧電発振器及びその製造方法

Info

Publication number: JP2017130823A
Application number: JP2016009441A
Authority: JP
Inventors: 裕紀寺内; Yuki Terauchi
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2016-01-21
Filing date: 2016-01-21
Publication date: 2017-07-27

Abstract

【課題】圧電振動素子と集積回路素子との距離を確保することが容易な圧電発振器を提供する。【解決手段】発振器１は、基板部２７ａを有しているパッケージ４９と、基板部２７ａの上面に実装されている振動素子１３と、基板部２７ａの下面に実装されているＩＣ５と、を有している。ＩＣ５は、基板部２７ａの下面に設けられているＩＣ用パッド３３に半田からなるＩＣ用バンプ９を介して接合されているＩＣ端子４１を有している。ＩＣ端子４１は、ＵＢＭ層６７と、ＵＢＭ層６７上に重なっており、上面がＩＣ用バンプ９と接合されている付加層６９と、を有している。付加層６９はＵＢＭ層６７よりも厚い。【選択図】図４

Description

本発明は、圧電発振器及びその製造方法に関する。圧電発振器は、例えば、水晶発振器である。

水晶発振器として、いわゆるＨ型のパッケージを有するものが知られている。このＨ型のパッケージは、セラミック又は樹脂によって一体的に形成されており、上面に設けられた凹部と、下面に設けられた凹部とを有している。上面の凹部には、水晶片に励振電極を設けた水晶振動素子が実装される。下面の凹部には、水晶振動素子に電圧を印加して発振信号を生成する集積回路素子（ＩＣ）が実装される。

特許文献１は、上記のようなＨ型パッケージの水晶発振器に代替的な水晶発振器を開示している。具体的には、この水晶発振器は、開口を有する基板からなる実装枠体と、前記の開口を覆うように実装枠体の上面に実装される水晶振動子と、前記の開口に収容され、水晶振動子の下面に実装される集積回路素子とを有している。水晶振動子は、水晶振動素子と、水晶振動素子を収容する容器体とを有している。

米国特許出願公開第２０１５／０１２３７３７号明細書

上記のようなＨ型パッケージ又はこれに代替的なパッケージにおいては、パッケージの基板部の一方の主面に圧電振動素子（水晶振動素子）が実装され、基板部の他方の主面に集積回路素子が実装されていることになる。従って、例えば、圧電発振器（水晶発振器）が小型化されると、圧電振動素子と集積回路素子との距離が小さくなる。その結果、例えば、浮遊容量が増加して圧電発振器の特性が低下するおそれがある。また、例えば、集積回路素子を表面実装する半田バンプの高さのばらつきが相対的に大きくなり、圧電発振器の特性がばらつくおそれがある。

従って、圧電振動素子と集積回路素子との距離を確保することが容易な圧電発振器及びその製造方法が提供されることが望まれる。

本発明の一態様に係る圧電発振器は、基板部を有しているパッケージと、前記基板部の上面に実装されている圧電振動素子と、前記基板部の下面に実装されている集積回路素子と、を有しており、前記集積回路素子は、前記基板部の下面に設けられているＩＣ用パッドに半田からなるＩＣ用バンプを介して接合されているＩＣ端子を有しており、前記ＩＣ端子は、ＵＢＭ層と、前記ＵＢＭ層上に重なっており、上面が前記ＩＣ用バンプと接合されている付加層と、を有しており、前記付加層が前記ＵＢＭ層よりも厚い。

好適には、前記付加層は、Ｎｉ層を含み、前記付加層のＮｉ層が前記ＵＢＭ層よりも厚い。

好適には、前記ＵＢＭ層は、Ｎｉ層を含んでいる。

好適には、前記付加層は、前記ＵＢＭ層に含まれる導体層の材料と同一の材料からなる導体層を含んでおり、前記同一の材料からなる導体層が前記ＵＢＭ層よりも厚い。

好適には、前記付加層の厚さは、前記ＵＢＭ層の厚さの２倍以上５倍以下である。

好適には、前記付加層の上面は、外周側ほど低くなる傾斜面を外周部に有している。

好適には、前記付加層は、平面視において前記ＵＢＭ層よりも面積が小さい。

好適には、前記付加層は、平面視において円形である。

好適には、前記パッケージは、前記基板部、前記基板部の上面に重なっており、前記圧電振動素子を囲む枠部、前記枠部の開口を塞ぐ蓋部、及び前記基板部の下面に位置している振動子端子を有している容器体と、前記基板部の下面に対向しており、前記集積回路素子を囲む枠状の絶縁基板、前記絶縁基板に設けられて前記振動子端子と対向している振動子用パッド、及び前記振動子用パッドを露出させつつ前記絶縁基板の前記容器体側を覆うソルダーレジストを有している実装枠体と、前記振動子端子と前記振動子用パッドとを接合している振動子用バンプと、を有しており、前記ソルダーレジストは、前記振動子用パッドよりも厚く、前記ソルダーレジストの上面から前記実装枠体の下面までの厚みは、前記基板部の下面から前記集積回路素子の前記容器体とは反対側の面までの厚みよりも厚い。

本発明の一実施態様に係る発振器の製造方法は、個片化されている集積回路素子のＵＢＭ層上に、前記ＵＢＭ層よりも厚い導電性の付加層を形成する工程と、パッケージが有している基板部の上面に圧電振動素子を実装する工程と、前記基板部の下面のパッドと前記付加層とを半田からなるバンプを介して接合することによって、前記集積回路素子を前記基板部の下面に実装する工程と、を有している。

上記の構成又は手順によれば、圧電振動素子と集積回路素子との距離を確保することが容易化される。

本発明の実施形態に係る水晶発振器の概略構成を示す分解斜視図。図１のII−II線における断面図。図３（ａ）及び図３（ｂ）は図１の水晶発振器の基板部の表裏の平面図。図４（ａ）は図２の領域IVａを拡大して示す断面図、図４（ｂ）は図１の領域IVｂを拡大して示す平面図。図５（ａ）〜図５（ｃ）はＵＢＭ層の具体例を示す断面図、図５（ｄ）は各種の層の厚みの相対関係の例を示す断面図。図１の水晶発振器の製造方法の手順を示すフローチャート。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。また、図面には、図面相互の関係を明確にする等の目的で、便宜的に、Ｄ１軸、Ｄ２軸及びＤ３軸からなる直交座標系を付すことがある。実施形態に係る水晶発振器は、いずれの方向が上方又は下方とされてもよいが、以下では、便宜的にＤ３軸方向の正側を上方として、上面又は下面等の用語を用いることがある。また、便宜上、導電層の表面に（すなわち断面でない面に）ハッチングを付すことがある。

（水晶発振器の概略構成）
図１は、本発明の実施形態に係る水晶発振器１（以下、「水晶」は省略）の概略構成を示す分解斜視図である。図２は、図１のII−II線における断面図である。

発振器１は、例えば、全体として、概略、薄型の直方体状とされる電子部品であり、その寸法は適宜に設定されてよい。例えば、比較的小さいものでは、長辺又は短辺の長さは１ｍｍ以上２ｍｍ以下であり、厚さは０．５ｍｍ以上０．８ｍｍ以下である。

発振器１は、例えば、水晶振動子３（以下、「水晶」は省略）と、振動子３に実装される集積回路素子５（以下、「ＩＣ５」）と、振動子３が実装される実装枠体７とを有している。また、図２に示すように、発振器１は、ＩＣ５を振動子３に実装するためのＩＣ用バンプ９と、振動子３を実装枠体７に実装するための振動子用バンプ１１と、ＩＣ５を封止するためのアンダーフィル１２とを有している。

振動子３は、交流電圧が印加されるとその内部で固有振動を生じる。ＩＣ５は、発振回路（振動子を除く）を含んで構成されており、振動子３に電圧を印加して、振動子３内の固有振動を利用して発振信号を生成する。実装枠体７は、不図示の回路基板等に接続され、振動子３のパッケージを介して、回路基板とＩＣ５との間において電気信号を仲介する。これらの具体的な構成は、例えば、以下のとおりである。

振動子３は、例えば、水晶振動素子１３（以下、「水晶」は省略）と、振動素子１３を収容する素子搭載部材１５と、素子搭載部材１５を密閉する蓋部材１７とを有している。なお、素子搭載部材１５及び蓋部材１７によって、振動子３のパッケージである容器体１９が構成されている。

振動素子１３は、例えば、水晶片２１（圧電片）と、水晶片２１に電圧を印加するための１対の励振電極２３と、振動素子１３を素子搭載部材１５に実装するための１対の引出電極２５とを有している。

水晶片２１は、例えば、概ね長方形の板状に形成されている。水晶片２１は、例えば、ＡＴカット水晶片からなる。１対の励振電極２３は、例えば、水晶片２１の両主面の中央側に層状に設けられている。１対の引出電極２５は、例えば、１対の励振電極２３から引き出されて水晶片２１の長手方向の一端側部分に設けられている。１対の励振電極２３及び１対の引出電極２５は、例えば、振動素子１３の両主面のいずれが実装側とされてもよいように、水晶片２１の長手方向に延びる不図示の中心線に関して１８０°回転対称の形状に形成されている。

素子搭載部材１５は、例えば、絶縁性の基体２７と、基体２７に設けられた各種の導体（例えば金属）とを有している。各種の導体は、例えば、振動素子１３を素子搭載部材１５に搭載するための１対の素子搭載パッド２９、振動子３を実装枠体７に実装するための複数（本実施形態では４つ）の振動子端子３１、ＩＣ５を振動子３に実装するための複数（本実施形態では６つ）のＩＣ用パッド３３（図２）、及びこれらの端子及びパッドを接続する接続導体（図１及び図２では不図示）である。

基体２７は、例えば、セラミックによって一体的に形成されており、その形状は、振動素子１３を収容する凹部２７ｒを有した箱状である。基体２７は、例えば、平板状の基板部２７ａと、基板部２７ａに重ねられた枠部２７ｂとを有しており、これにより、凹部２７ｒが構成されている。

１対の素子搭載パッド２９は、例えば、凹部２７ｒの底面（第１主面２７ａａ：基板部２７ａの枠部２７ｂ側の主面）に層状に設けられている。複数の振動子端子３１は、例えば、基板部２７ａの枠部２７ｂとは反対側の主面（第２主面２７ａｂ）の４隅に層状に設けられている。不図示の接続導体は、例えば、基板部２７ａの主面に形成された層状導体、及び基板部２７ａを貫通するビア導体によって構成されている。

振動素子１３は、１対の引出電極２５と１対の素子搭載パッド２９とが１対の素子用バンプ３５（図２）によって接合されることによって、素子搭載部材１５に片持ち梁のように固定されるとともに、素子搭載部材１５に電気的に接続される。なお、素子用バンプ３５は、例えば、熱硬化性樹脂に導電性フィラーを混ぜた導電性接着剤からなる。

蓋部材１７は、例えば、金属からなる。蓋部材１７は、素子搭載部材１５の枠部２７ｂと接合され、これにより、凹部２７ｒは密閉される。凹部２７ｒ内は、例えば、真空とされ、又は、適宜なガス（例えば窒素）が封入される。

蓋部材１７及び素子搭載部材１５の接合は適宜な方法によりなされてよい。例えば、枠部２７ｂの蓋部材１７側の面には、金属からなる枠状の第１接合用パターン３７が形成される。一方、蓋部材１７の枠部２７ｂ側の面には、金属からなる枠状の第２接合用パターン３９が形成される。そして、両者がシーム溶接によって接合されることにより、蓋部材１７及び素子搭載部材１５は互いに接合される。

ＩＣ５は、例えば、概略薄型直方体状に形成されており、一方の主面に複数（本実施形態では６つ）のＩＣ端子４１を有している。ＩＣ端子４１と、素子搭載部材１５に設けられたＩＣ用パッド３３とがＩＣ用バンプ９によって接合されることにより、ＩＣ５は、素子搭載部材１５に固定されるとともに、素子搭載部材１５に電気的に接続される。すなわち、ＩＣ５は、基板部２７ａの第２主面２７ａｂに実装される。上述のように、振動素子１３は、基板部２７ａの第１主面２７ａａに実装されるから、振動素子１３及びＩＣ５は、基板部２７ａを介して互いに対向する（平面透視において少なくとも一部が重なる）。

ＩＣ端子４１の数及び役割は、発振器１に要求される機能等に応じて適宜に設定されてよい。例えば、６つのＩＣ端子４１のうち、１つは基準電位をＩＣ５に供給するためのものであり、１つは電源電圧（基準電位とは異なる電位）をＩＣ５に供給するためのものであり、２つはＩＣ５から振動素子１３に電圧を印加するためのものであり、１つは発振信号の周波数を調整するための制御信号をＩＣ５に入力するためのものであり、１つは発振信号をＩＣ５から出力するためのものである。

既に述べたように、ＩＣ５は、発振回路を含んで構成されている。発振回路は、例えば、帰還型のものである。また、ＩＣ５は、温度センサ、及び、温度センサの検出した温度に基づいて発振信号の温度変化を補償する温度補償回路を含んでいてもよい。ＩＣ５は、パッケージングされたものであってもよいし、ベアチップであってもよい。

実装枠体７は、例えば、絶縁基板４３と、絶縁基板４３に設けられた各種の導体（例えば金属）と、この導体の短絡を抑制するためのソルダーレジスト４４とを有している。各種の導体は、例えば、振動子３を実装枠体７に実装するための複数（本実施形態では４つ）の振動子用パッド４５、実装枠体７（発振器１）を不図示の回路基板に実装するための複数（本実施形態では４つ）の外部端子４７、及び複数の振動子用パッド４５と複数の外部端子４７とを接続する接続導体４８（図２）である。

絶縁基板４３は、例えば、ガラスエポキシ材よりなる。絶縁基板４３（実装枠体７）には、当該絶縁基板４３を上面から下面へ貫通するＩＣ用開口４３ｈが形成されている。絶縁基板４３の外縁及びＩＣ用開口４３ｈの平面形状は適宜に設定されてよい。例えば、これらの平面形状は概略矩形である。平面視において、絶縁基板４３の外縁がなす領域は、例えば、振動子３よりも広く、振動子３は絶縁基板４３の外縁がなす領域に収まっている。ただし、絶縁基板４３の外縁は、平面視において振動子３の外縁と概ね一致していてもよい。

複数の振動子用パッド４５は、例えば、絶縁基板４３の上面の４隅側に層状に設けられており、ＩＣ用開口４３ｈを囲んでいる。別の観点では、複数の振動子用パッド４５は、絶縁基板４３の内縁と外縁との間に位置している。振動子用パッド４５の外縁は、例えば、絶縁基板４３の内縁及び外縁から離れている。振動子用パッド４５の外縁の形状は、適宜に設定されてよく、例えば、矩形（図示の例）又は円形である。また、当該形状は、ＩＣ用開口４３ｈの縁部に概ね沿って延びる外縁（切り欠き）を有する形状であってもよい。

複数の外部端子４７は、例えば、絶縁基板４３の下面の４隅に層状に設けられており、ＩＣ用開口４３ｈを囲んでいる。別の観点では、複数の外部端子４７は、絶縁基板４３の内縁と外縁との間に位置している。複数の外部端子４７の外縁は、例えば、絶縁基板４３の内縁及び／又は外縁に一致する部分を有していてもよいし、一致する部分を有していなくてもよい。なお、外部端子４７の面積を確保する観点からは、外部端子４７は、絶縁基板４３の内縁から外縁まで広がっていることが好ましい。外部端子４７の外縁の形状は、適宜に設定されてよく、例えば、矩形（図示の例）若しくは円形である。また、当該形状は、ＩＣ用開口４３ｈの縁部に概ね沿って延びる外縁（切り欠き）を有する形状であってもよい。

接続導体４８は、例えば、振動子用パッド４５の直下かつ外部端子４７の直上において絶縁基板４３を上面から下面へ貫通する孔部に充填された貫通導体によって構成されている。なお、接続導体４８の、振動子用パッド４５及び外部端子４７に対する平面視における位置は適宜に設定されてよいが、例えば、振動子用パッド４５及び外部端子４７の概ね中央に位置している。接続導体４８は、孔部に充填された貫通導体に代えて、孔部の内周面に形成された導体層、又はＩＣ用開口４３ｈの内周面に形成された導電層によって構成されてもよい。

ソルダーレジスト４４は、一般には、顔料等を含んだ熱硬化性樹脂（例えばエポキシ樹脂）からなる。ただし、本願においては、ソルダーレジストの用語は、広く絶縁性樹脂からなる皮膜を指すものとし、例えば、顔料を含んでいなくてもよいものとする。

ソルダーレジスト４４は、例えば、複数の振動子用パッド４５を露出させつつ、絶縁基板４３の上面を覆っている。具体的には、例えば、ソルダーレジスト４４は、振動子用パッド４５をその全周に亘って途切れなく囲んでいる。すなわち、ソルダーレジスト４４は、振動子用パッド４５を露出させるパッド用開口４４ａを有している。なお、パッド用開口４４ａは、一部に途切れがあってもよい。また、ソルダーレジスト４４は、例えば、振動子用パッド４５に重なっておらず、さらには、振動子用パッド４５の全周に亘って振動子用パッド４５の外縁から離れている。ただし、ソルダーレジスト４４は、振動子用パッド４５の外周部を覆っていてもよい。

ソルダーレジスト４４の厚みは、振動子用パッド４５の厚みよりも厚くされている。例えば、ソルダーレジスト４４の厚みは、振動子用パッド４５の厚みの２倍以上１０倍以下である。又は、振動子用パッド４５の厚さが１０μｍ以上４０μｍ以下であるのに対して、ソルダーレジスト４４の厚さは、これよりも５μｍ以上厚く、１５μｍ以上１００μｍ以下である。

図示の例では、絶縁基板４３の下面及び側面、並びにＩＣ用開口４３ｈの内周面にはソルダーレジストは設けられていない。ただし、これらの面にもソルダーレジストが設けられてもよい。ＩＣ用開口４３ｈの実質的な容積を大きくする観点からは、図示の例のように、ＩＣ用開口４３ｈの内周面には、ソルダーレジストが設けられないことが好ましい。

振動子３は、複数の振動子端子３１と振動子用パッド４５とが振動子用バンプ１１によって接合されることにより、実装枠体７に対して固定されるとともに、電気的に接続される（すなわち、実装される。）。振動子用パッド４５は、ＩＣ用開口４３ｈを囲むように配置されているから、振動子３は、ＩＣ用開口４３ｈを上面側から覆うように実装枠体７に実装されることになる。なお、平面視において、振動子３の面積は、例えば、ＩＣ用開口４３ｈの面積よりも大きく、ＩＣ用開口４３ｈはその全体が振動子３に覆われる。

また、振動子３に実装されたＩＣ５は、少なくとも一部がＩＣ用開口４３ｈに収容される。なお、図２では、ＩＣ５の天面（Ｄ３軸方向負側の面）は、絶縁基板４３の下面よりも内部側（Ｄ３軸方向正側）に位置しているが、当該天面は、絶縁基板４３の下面と概略面一とされてもよい。

ＩＣ用バンプ９及び振動子用バンプ１１は、例えば、半田によって構成されている。半田は、鉛（Ｐｂ）を含むものであってもよいし、鉛フリー半田であってもよい。鉛フリー半田は、例えば、Ｐｂの含有率（質量含有率）が０．１％以下である。鉛を含む半田は、例えば、鉛及び錫（Ｓｎ）を主成分とした合金である。鉛フリー半田は、例えば、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ−Ｂｉ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｉｎ−Ｂｉ系、Ｓｎ−Ｚｎ−Ａｌ系である。各主成分の含有率は適宜に設定されてよい。ＩＣ用バンプ９の材料と振動子用バンプ１１の材料とは互いに同一であってもよいし、互いに異なっていてもよい。

ＩＣ用バンプ９において、ＩＣ用パッド３３及びＩＣ端子４１に対する接着面積は適宜に設定されてよいが、例えば、ＩＣ用バンプ９は、ＩＣ用パッド３３及びＩＣ端子４１の互いに対向する面の概ね全体に密着している。振動子３の基体２７とＩＣ５の本体との間には、ＩＣ用パッド３３、ＩＣ用バンプ９及びＩＣ端子４１の厚みによって隙間が構成されている。

振動子用バンプ１１において、振動子用パッド４５及び振動子端子３１に対する接着面積は適宜に設定されてよいが、例えば、振動子用バンプ１１は、振動子用パッド４５及び振動子端子３１の互いに対向する面に概ね全体に密着している。振動子３の基体２７と実装枠体７の絶縁基板４３との間には、振動子端子３１、振動子用バンプ１１及び振動子用パッド４５の厚みによって隙間が構成されている。

本実施形態では、上述のように、ソルダーレジスト４４が振動子用パッド４５よりも厚いことから、振動子用バンプ１１は、ソルダーレジスト４４のパッド用開口４４ａ内に位置している。ただし、振動子用バンプ１１の上面は、例えば、ソルダーレジスト４４の上面と同等以上の高さにあり、振動子端子３１に密着している。

なお、振動子用バンプ１１は、絶縁基板４３のうちの振動子用パッド４５とパッド用開口４４ａの内周面との間から露出している領域に密着していてもよいし（図示の例）、密着していなくてもよい。また、振動子用バンプ１１は、パッド用開口４４ａの内周面に密着していてもよいし、さらにはパッド用開口４４ａ内に充填されていてもよいし（図示の例）、密着していなくてもよい。また、振動子用バンプ１１は、パッド用開口４４ａからソルダーレジスト４４の上面に溢れて、基板部２７ａとソルダーレジスト４４との間に挟まれた部分を有していてもよい。

アンダーフィル１２は、例えば、熱硬化性樹脂（例えばエポキシ樹脂）からなる。アンダーフィル１２は、樹脂よりも熱膨張係数が低いフィラー（例えばＳｉＯ_２からなる）を含んでいてもよい。

アンダーフィル１２は、振動子３とＩＣ５との間に介在してこれらに密着している。なお、アンダーフィル１２は、振動子３とＩＣ５との間に空間を生じることなく充填されていることが好ましい。なお、アンダーフィル１２は、ＩＣ５の側面を適宜な高さまで覆うように設けられてもよいし、ＩＣ５を側面だけでなく天面も覆うように設けられてもよい。

また、アンダーフィル１２は、ＩＣ５の周囲に広がった部分がＩＣ用開口４３ｈの内周面に到達しており、さらには、振動子３と実装枠体７との間に介在してこれらに密着している。アンダーフィル１２は、例えば、ＩＣ用開口４３ｈの全周に亘って振動子３と実装枠体７とに密着している。従って、ＩＣ用開口４３ｈは、振動子３と実装枠体７との隙間を介しては外部へ通じていない。アンダーフィル１２は、振動子３の外縁まで到達していなくてもよいし、振動子３の外縁まで到達していてもよいし（図示の例）、さらには、実装枠体７の外縁まで到達していてもよい。なお、アンダーフィル１２によって振動子３と実装枠体７との接合を補強する観点からは、アンダーフィル１２は、振動子３の外縁まで、振動子３及び実装枠体７に密着していることが好ましい。

素子搭載部材１５（容器体１９）においては、例えば、後述する接続導体によって、６つのＩＣ用パッド３３のうちの２つと、１対の素子搭載パッド２９とが接続されている。これにより、ＩＣ用パッド３３に実装されたＩＣ５と、素子搭載パッド２９に実装された振動素子１３とが電気的に接続されている。ひいては、ＩＣ５により振動素子１３に電圧を印加して発振信号を生成することが可能となっている。

また、素子搭載部材１５（容器体１９）においては、例えば、後述する接続導体によって、６つのＩＣ用パッド３３のうち残りの４つと、４つの振動子端子３１とが接続されている。これにより、ＩＣ用パッド３３に実装されたＩＣ５と、振動子端子３１が接合された振動子用パッド４５を有する実装枠体７とが電気的に接続されている。ひいては、振動子用パッド４５と接続されている４つの外部端子４７に対する電気信号の入出力によって、ＩＣ５に対して電気信号を入出力することが可能となっている。

以上の説明から理解されるように、振動子３の容器体１９、及び容器体１９が実装される実装枠体７によって、振動素子１３及びＩＣ５をパッケージングするパッケージ４９が構成されている。パッケージ４９は、上面に振動素子１３を収容する凹部２７ｒを有し、下面にＩＣ５を有する凹部（ＩＣ用開口４３ｈ）を有しており、全体として、いわゆるＨ型パッケージのような構成となっている。別の観点では、パッケージ４９は、基板部２７ａの表裏に振動素子１３及びＩＣ５が実装される構成である。

図３（ａ）及び図３（ｂ）は、上記のような素子搭載部材１５における接続の一例を説明するための図であり、図３（ａ）は、基板部２７ａの上面図（第１主面２７ａａの平面図）であり、図３（ｂ）は、基板部２７ａの底面図（第２主面２７ａｂの平面図）である。

１対の素子搭載パッド２９は、例えば、第１主面２７ａａの一の短辺側に当該短辺に沿って配列されている。振動子端子３１は、既述のように、第２主面２７ａｂの４隅に位置している。複数のＩＣ用パッド３３は、例えば、第２主面２７ａｂにおいて、複数の振動子端子３１に囲まれた領域内に２列で配列されている。これらの端子又はパッドの平面形状及び面積は適宜に設定されてよい。図示の例では、いずれの平面形状も概ね矩形である。

図３（ａ）に示すように、１対の素子搭載パッド２９からは１対の第１接続パターン５１が延び、１対の第１ビア導体５３に接続されている。図３（ｂ）に示すように、１対の第１ビア導体５３は、基板部２７ａを厚み方向に貫通しており、１対の第２接続パターン５５に接続されている。１対の第２接続パターン５５は、２つのＩＣ用パッド３３に接続されている。また、図３（ｂ）に示すように、残りの４つのＩＣ用パッド３３は、４つの第３接続パターン５７を介して４つの振動子端子３１に接続されている。

第１接続パターン５１、第２接続パターン５５及び第３接続パターン５７は、層状に形成されている。第１接続パターン５１は、一部が枠部２１ｂと重なっていてもよい。１対の第２接続パターン５５の中途が幅広に形成されているのは、発振器１の製造過程において、振動素子１３の特性を検査する検査装置のプローブを当接させるためである。第２ビア導体５９は、基準電位が付与される振動子端子３１と導体からなる蓋部材１７とを接続するためのものであり、枠部２１ｂをも厚み方向に貫通している。

１対の素子搭載パッド２９及び第１接続パターン５１は、例えば、互いに同一の材料からなり、また、互いに同一の厚さを有している。ただし、両者は、互いに異なる材料から構成されてもよいし、共通の金属層を有しつつ素子搭載パッド２９のみが接合に適した他の金属層を上面に有してもよいし、厚みが互いに異なっていてもよい。

ＩＣ用パッド３３、第２接続パターン５５、第３接続パターン５７及び振動子端子３１は、例えば、互いに同一の材料からなり、また、互いに同一の厚さを有している。ただし、これらは、互いに異なる材料から構成されてもよいし、共通の金属層を有しつつ振動子端子３１及び／又はＩＣ用パッド３３のみが接合に適した他の金属層を上面に有してもよいし、厚みが互いに異なっていてもよい。

第２接続パターン５５及び第３接続パターン５７は、絶縁層（ソルダーレジスト）によって覆われていてもよいし（ただし、検査装置のプローブを当接させる部分を除く）、覆われていなくてもよい。

（ＩＣ用バンプ及びその周辺部分）
図４（ａ）は図２の領域VIａを拡大して示す断面図である。

ＩＣ５は、素子本体６１と、素子本体６１の上面に位置している端子用電極６３と、端子用電極６３を露出させつつ素子本体６１の上面を覆う絶縁層６５と、端子用電極６３の上面に重なっているＵＢＭ層６７と、ＵＢＭ層６７の上に重なっている付加層６９とを有している。端子用電極６３、ＵＢＭ層６７及び付加層６９は、ＩＣ端子４１を構成している。

本実施形態は、付加層６９が設けられていることを特徴の一つとしている。なお、ＩＣ５の構成は、付加層６９を除いては、公知の構成と同様とされて構わない。付加層６９及びその周辺の構造は、具体的には、以下のとおりである。

ＩＣ５は、既に述べたように、ベアチップであってもよいし、パッケージングされたものであってもよい。また、素子本体６１は、ＩＣ５のうち、端子用電極６３、絶縁層６５、ＵＢＭ層６７及び付加層６９を除く全体からなる。従って、素子本体６１の具体的な構成、並びに端子用電極６３及び絶縁層６５の位置付けは、ＩＣ５の構成によって適宜なものとされてよい。

例えば、ＩＣ５が多層配線型でないベアチップの場合、素子本体６１は、ドーピング等がなされたシリコン基板であり、端子用電極６３は、シリコン基板上に形成された電極であり、絶縁層６５は、シリコン基板の表面及びシリコン基板上の不図示の電極等を覆うパッシベーション膜である。

また、例えば、ＩＣ５が多層配線型のベアチップである場合、素子本体６１は、シリコン基板と、シリコン基板上に交互に積層された導体層及び層間絶縁層とを有しており、素子本体６１の上面は最も上層の層間絶縁層によって構成されている。端子用電極６３は、ＵＢＭ層６７及び付加層６９を除いては、配線層の最上層に形成された導体層であり、絶縁層６５は、パッシベーション膜である。

また、例えば、ＩＣ５が多層でない再配線層を有するウェハレベルパッケージ型のものである場合、素子本体６１は、ベアチップ（端子用電極６３を除く）からなり、素子本体６１の上面はパッシベーション膜によって構成されている。端子用電極６３は、ベアチップの端子であり、絶縁層６５は、再配線層の絶縁層である。

また、例えば、ＩＣ５が多層の再配線層を有するウェハレベルパッケージ型のものである場合、素子本体６１は、ベアチップと、ベアチップ上に交互に積層された導体層及び層間絶縁層とを有しており、素子本体６１の上面は、最も上層の層間絶縁層（絶縁層６５は除く）によって構成されている。端子用電極６３は、ＵＢＭ層６７及び付加層６９を除いては、再配線層の最上層の導体層であり、絶縁層６５は、再配線層の最も上層の絶縁層である。

また、例えば、ＩＣ５がベアチップとベアチップが実装される回路基板とを有してパッケージングされたものである場合、素子本体６１は、ベアチップと、回路基板のうちＩＣ端子４１及び絶縁層６５を除く部分とを有している。素子本体６１の上面は、回路基板の絶縁基板の上面によって構成されている。端子用電極６３は、その絶縁基板の上面に形成された導体層によって構成され、絶縁層６５は、ソルダーレジストなどの回路基板の最上層の絶縁層によって構成されている。

上記の他、ＩＣ５は、当該ＩＣ５の基板部２７ａに対向する面にて端子用電極６３の上面が露出しており、ＩＣ用バンプ９によって表面実装を行うことができるものである限り、種々の構成とされてよい。図示の例では、端子用電極６３は、素子本体６１の上面に位置する導体層であるが、端子用電極６３は、素子本体６１の上面側部分を貫通して素子本体６１の上面にて露出するビア導体であってもよい。

端子用電極６３の材料は、例えば、比較的導電性のよい材料であり、Ａｌ、Ｃｕまたはこれらを主成分として含む合金である。合金は、例えば、Ａｌ−Ｃｕ系、Ａｌ−Ｓｉ系又はＡｌ−Ｓｉ−Ｃｕ系である。端子用電極６３は、複数の導体層から構成されていてもよい。例えば、Ａｌ等からなる主たる導体層と素子本体６１との間に、これらの接合性を向上させるための導体層を有していたり、Ａｌ等からなる主たる導体層の表面を覆う酸化防止用の導体層を有していたりしてもよい。端子用電極６３の厚みは適宜に設定されてよい。

絶縁層６５の材料は、無機材料であってもよいし、有機材料であってもよいし、両者を組み合わせたものであってもよい。無機材料としては、例えば、ＳｉＯ_２、ＳｉＯＮ又はＳｉＮｘが挙げられる。有機材料としては、例えば、熱硬化性樹脂等の樹脂が挙げられる。熱硬化性樹脂としては、例えば、エポキシ系、フェノール系又はポリイミド系が挙げられる。無機材料及び有機材料を組み合わせたものとしては、例えば、樹脂に無機材料からなるフィラーを混ぜたものが挙げられる。絶縁層６５の厚みは適宜に設定されてよく、端子用電極６３の厚みに対して、薄くてもよいし、同等でもよいし、厚くてもよい。

絶縁層６５は、端子用電極６３を露出させるための電極用開口６５ａを有している。その形状及び面積は適宜に設定されてよい。なお、図示の例では、電極用開口６５ａは、平面視において端子用電極６３よりも小さく、端子用電極６３の外周部を覆っている。ただし、素子本体６１の構成等にもよるが、絶縁層６５は、端子用電極６３の外周部を覆っていなくてもよい。また、図示の例では、絶縁層６５が端子用電極６３よりも厚く、かつ絶縁層６５の上面が平坦になっているが、絶縁層６５の上面には、端子用電極６３の上面と素子本体６１の上面との段差に起因する段差があってもよい。

ＵＢＭ層６７は、一般に、アンダーバンプメタル層又はアンダーバリアメタル層と言われる層であり、端子用電極６３とＩＣ用バンプ９との接合を好適なものとするためのものである。ＵＢＭ層６７は、後述するように、１層の導体層から構成されてもよいし、多層の導体層から構成されてもよいが、図４（ａ）では、図示の都合上、１種類のハッチングが付されている。ＵＢＭ層６７の厚みは、適宜に設定されてよく、端子用電極６３及び／又は絶縁層６５の厚みに対して、薄くてもよいし、同等でもよいし、厚くてもよい。また、図示の例では、ＵＢＭ層６７の上面には、絶縁層６５の電極用開口６５ａに起因して段差が形成されているが、ＵＢＭ層６７の上面は平坦とされていてもよい。

（付加層）
付加層６９は、主として、ＩＣ端子４１を厚くするためのものである。すなわち、ＵＢＭ層６７に加えて付加層６９が設けられることによって、ＩＣ端子４１が嵩上げされる。その結果、例えば、振動素子１３とＩＣ５との距離を確保しやすくなる。

付加層６９の厚みは、ＵＢＭ層６７の厚みに対して、薄くてもよいし、同等でもよいし、厚くてもよい。ただし、付加層６９がＵＢＭ層６７よりも厚ければ、ＩＣ端子４１が厚くなる効果が高くなり、好ましい。例えば、付加層６９の厚みは、ＵＢＭ層６７の厚みの１．１倍以上１０倍以下であることが好ましく、より好ましくは、２倍以上５倍以下である。

付加層６９の厚さの絶対値は、ＩＣ５の構成（ベアチップか否か）及びサイズ等によって異なる。ＩＣ５の構成がベアチップ又はウェハレベルパッケージであり、そのサイズが比較的小さい場合を例に取ると、例えば、ＵＢＭ層６７の厚さは、０．５μｍ以上１０μｍ以下であり、一方、付加層６９の厚さは、ＵＢＭ層６７の厚さよりもＵＢＭ層６７の厚さ以上で厚く、１μｍ以上１００μｍ以下である。

なお、付加層６９は、ＩＣ用バンプ９との接合の際に、上面側の一部がＩＣ用バンプ９に拡散し、及び／又は、金属間化合物（ＩＭＣ。例えばＮｉ−Ｓｎ）を形成する。その結果、付加層６９の厚さは、接合の前後で変化する。また、その変化量は、接合時の条件（例えばリフローの温度及び時間）によって変動する。従って、本実施形態で例示した付加層６９の厚みが実際の製品に適用されているか否かの判定結果は、接合前の厚み及び接合後の厚みのいずれを基準とするかで異なる。また、接合後を基準とする場合においては、判定結果は、金属間化合物を付加層６９の一部として捉えるか否かで異なる。

本実施形態の説明においては、説明を簡単にする便宜上、基本的に、拡散及び金属間化合物の生成が厚みに及ぼす影響を無視して説明を進める。また、本実施形態に係る製品が実施されているか否かについては、例えば、接合後における金属間化合物を除いた付加層６９の厚さが基準とされてよい。なお、この接合後における金属間化合物を除いた付加層６９の厚みがＵＢＭ層６７の厚みよりも厚ければ、接合前においても前者は後者よりも厚い。また、本実施形態に係る製造方法が実施されているか否かについては、例えば、接合前における付加層６９の厚さが基準とされてよい。

付加層６９は、１層の導体層から構成されてもよいし、多層の導体層から構成されてもよい。製造工程の簡素化の観点からは、１層の導体層から構成されることが好ましい。以下では、主として、付加層６９が１層の導体層からなる場合を例にとって説明する。

付加層６９は、ＵＢＭ層６７に代わってＩＣ用バンプ９と接合されるものであるから、付加層６９の材料は、一般にＵＢＭ層６７に求められている機能の少なくとも一つを有していることが好ましい。例えば、付加層６９の材料は、ＩＣ用バンプ９の材料（半田）との濡れ性が高い、及び／又はＩＣ用バンプ９との相互拡散が適度なものであることが好ましい。

具体的には、付加層６９の材料は、例えば、一般的なＵＢＭ層に利用されている材料とされてよい。そのような材料としては、例えば、Ｎｉ、Ｃｕ、Ａｕ、Ｐｔ若しくはＰｄ又はこれらを主成分とする合金を挙げることができる。合金は、例えば、Ｎｉ−Ｖ系又はＣｒ−Ｃｕ系である。特に、濡れ性及び拡散性を考慮すると、付加層６９の材料は、Ｎｉ、Ｐｔ若しくはＰｄ又はこれらを主成分とする合金が好ましく、さらに経済性も考慮すると、付加層６９の材料は、Ｎｉが好ましい。

付加層６９は、既に述べたように、２層以上の導体層から構成されてよい。この場合、付加層６９は、一部の層のみが一般的なＵＢＭ層に利用されている材料とされてもよいし、２層以上の導体層の組み合わせ全体が２層以上の導体層からなる一般的なＵＢＭ層と同様の構成とされてもよい。後者の例としては、Ｎｉ／Ａｕ（先に記載した材料（Ｎｉ）が下。以下同様。）の２層又はＮｉ／Ｐｄ／Ａｕの３層を挙げることができる。

なお、例えば、付加層６９がＮｉ／Ａｕの２層である場合、ＡｕはＩＣ用バンプ９に拡散し、ＮｉはＩＣ用バンプ９との界面に金属間化合物を生成する。このような場合において、製品については、金属間化合物を除いて付加層６９の厚みを判断してよいことは既に述べたとおりである。すなわち、接合前において、付加層６９をＮｉ／Ａｕから構成しても、製品においては、付加層６９は実質的にＮｉからなる。

上記では、付加層６９の材料について、一般的なＵＢＭ層の材料との対比で述べたが、付加層６９の材料は、当該付加層６９が現に重なっているＵＢＭ層６７に含まれている導体層の材料と同一であってもよいし、異なっていてもよい。好ましくは、同一である。例えば、ＵＢＭ層６７がＮｉ層を含む場合（Ｎｉ層のみからなる場合を含む）において、付加層６９はＮｉ層を含む（Ｎｉ層のみからなる場合を含む）。

付加層６９が、当該付加層６９が現に重なっているＵＢＭ層６７、又は一般的なＵＢＭ層に含まれる導体層の材料と同一の材料からなる導体層を含む場合において、当該同一の材料からなる導体層は、ＵＢＭ層６７よりも厚いことが好ましい。例えば、ＵＢＭ層６７及び付加層６９のそれぞれがＮｉ層を含む場合（Ｎｉ層のみからなる場合を含む）において、付加層６９のＮｉ層は、ＵＢＭ層６７よりも厚いことが好ましい。

上記の場合における、付加層６９における、ＵＢＭ層に含まれる導体層の材料と同一の材料からなる導体層の好ましい厚さは、例えば、ＵＢＭ層６７の厚みの１．１倍以上１０倍以下、又は２倍以上５倍以下である。又は、前記の好ましい厚さは、ＵＢＭ層の厚さが０．５μｍ以上１０μｍ以下である場合において、ＵＢＭ層の厚さよりもＵＢＭ層の厚さ以上で厚く、１μｍ以上１００μｍ以下である。

付加層６９の断面形状は適宜に設定されてよい。例えば、付加層６９は、厚さが最大径（例えば平面形状が円形の場合は直径）よりも小さくてもよいし、厚さが最大径よりも大きくてもよい（柱状であってもよい。）。また、付加層６９は、側面がＩＣ用パッド３３とＩＣ端子４１との対向方向（Ｄ３軸方向）に平行な形状であってもよいし、側面がＤ３軸方向に傾斜するテーパ状又は逆テーパ状であってもよい。

また、例えば、付加層６９の上面は、全体に亘って平面状であってもよいし、外周部が面取りされた形状であってもよいし、全体に亘って曲面状であってもよい。好ましくは、図示の例のように、付加層６９の上面は、少なくとも外周部に、外周縁に近づくほど下方に位置する傾斜面を有している。傾斜面は、平面状であってもよいし、曲面状であってもよい。

上記のように付加層６９の上面が外周側ほど下方となる傾斜面を有する場合において、その面積及び傾斜角は適宜に設定されてよい。例えば、傾斜面は、Ｄ１Ｄ２平面（例えばＵＢＭ層６７の上面を基準としてよい）に対する傾斜角が３０°以上の環状領域を含み、当該環状領域の幅（内縁と外縁との距離）は、付加層６９の上面の最大径の１０％以上である。

図４（ｂ）は、図１の領域IVｂを拡大して示す平面図である。

付加層６９の平面形状も適宜に設定されてよい。ただし、図示の例のように、付加層６９の平面形状（上下面で形状が異なる場合は例えば上面の形状）は、円形であることが好ましい。なお、当該円形は、真円に近いことが好ましい。例えば、付加層６９の平面視における外縁を内側及び外側から２つの同心円（真円）で挟んだときの両者の間隔は、小さい方の円の１０％以下であることが好ましい。また、付加層６９の平面形状は、ＵＢＭ層６７の平面形状と互いに概ね相似であってもよいし、互いに異なっていてもよい。例えば、図示の例では、ＵＢＭ層６７の平面形状が矩形であるのに対して、付加層６９の平面形状は円形であり、両者は異なっている。

また、付加層６９の平面視における大きさも適宜に設定されてよい。例えば、平面視において、付加層６９は、ＵＢＭ層６７よりも面積が小さい。別の観点では、平面視において、付加層６９は、ＵＢＭ層６７に収まっている。なお、付加層６９及び／又はＵＢＭ層６７において上下面で面積が異なっている場合は、例えば、上面を基準として上記のような関係となっているか否か判断してよい。上記のような場合において、平面視において、付加層６９の外縁の一部は、ＵＢＭ層６７の外縁に重なっていてもよいし（図示の例）、重なっていなくてもよい（付加層６９の外縁の全体がＵＢＭ層６７の外縁の内側に位置していてもよい）。なお、平面視において、付加層６９は、ＵＢＭ層６７と同等以上の広さを有していてもよい。

（ＩＣ用バンプの形状）
ＩＣ用バンプ９は、例えば、ＩＣ端子４１のうち、付加層６９の上面及び付加層６９の側面（その全部又は上面側の一部）に接合されている。ＩＣ端子４１が比較的厚くされていることから、ＩＣ端子４１の側面はＤ３軸方向に比較的広い。ＩＣ用バンプ９は、このＩＣ端子４１の側面に対して比較的広い面積に亘って濡れ広がることにより、ＩＣ端子４１側において裾野を広くでき、ひいては、ＩＣ端子４１側において体積を確保することができる。図４では、そのような場合のＩＣ用バンプ９の形状を例示している。

なお、図示の例とは異なり、ＩＣ用バンプ９は、付加層６９の上面のみに接合されていてもよいし、付加層６９だけでなく、ＵＢＭ層６７の側面にも接合されていてもよいし、さらに絶縁層６５の上面に密着していてもよい。また、図示の例では、ＩＣ用バンプ９は、ＩＣ用パッド３３の下面（Ｄ３軸方向負側の面）のみに接合されているが、ＩＣ用パッド３３の側面にも接合されていてもよいし、さらに基板部２７ａに密着していてもよい。

（ＵＢＭ層の例）
図５（ａ）〜図５（ｃ）は、それぞれ、ＵＢＭ層６７の例を示す、図４（ａ）の領域Ｖａの拡大断面図である。

ＵＢＭ層６７は、既に述べたように、１層の導体層から構成されてもよいし、２層以上の導体層から構成されてもよい。図５（ａ）は、ＵＢＭ層６７が１層の導体層から構成されている場合を例示している。図５（ｂ）は、ＵＢＭ層６７が２層の導体層７１及び７３から構成されている場合を例示している。図５（ｃ）は、ＵＢＭ層６７が３層の導体層７５、７７及び７９から構成されている場合を例示している。

図５（ａ）に示すような１層の導体層からなるＵＢＭ層６７の材料としては、例えば、Ｎｉ、Ｃｕ若しくはＰｔ又はこれらを主成分とする合金が挙げられる。合金は、例えば、Ｎｉ−Ｖ系又はＣｒ−Ｃｕ系である。これらの材料は、例えば、ＩＣ用バンプ９（半田）との濡れ性及び／又は適度な拡散性の観点で有利である。特に、１層からなるＵＢＭ層６７の材料は、Ｎｉであることが好ましい。

図５（ｂ）に示すような２層の導体層７１及び７３からなるＵＢＭ層６７の材料としては、例えば、Ｎｉ／Ａｕを挙げることができる。Ａｕは、例えば、付加層６９の形成前におけるＮｉの酸化防止に寄与する。なお、一般的なＵＢＭ層においては、最上層のＡｕは、接合の際に半田に拡散するが、本実施形態においては、ＵＢＭ層６７の上面はＩＣ用バンプ９と接合されないことから、拡散せずに残る。また、上記の他、２層の導体層７１及び７３の材料としては、例えば、Ｔｉ／Ｎｉを挙げることができる。Ｔｉは、例えば、端子用電極６３、素子本体６１及び／又は絶縁層６５に対する接合性を向上させることに寄与する。

Ｎｉに代えて、上記の１層の導体層からなるＵＢＭ層６７の材料として挙げた材料（Ｃｕ，Ｐｔ等）を用いてもよい。Ａｕに代えて、他の貴金属（例えばＡｇ）を用いてもよい。Ｔｉに代えて、Ｃｒ又はＴｉＷを用いてもよい。上記とは別の思想に基づいて２層の導体層７１及び７３の材料が選択されてもよい。

図５（ｃ）に示すような３層の導体層７５、７７及び７９からなるＵＢＭ層６７の材料としては、例えば、Ｎｉ／Ｐｄ／Ａｕを挙げることができる。Ｐｄは、例えば、ＮｉのＩＣ用バンプ９に対する拡散を抑制することに寄与する。また、上記の他、３層の導体層７５、７７及び７９の材料としては、例えば、Ｔｉ／Ｎｉ／Ａｕを挙げることができる。これらの材料の効果の例は既に述べたとおりである。

ＵＢＭ層６７が２層からなる場合と同様に、Ｎｉ、Ａｕ又はＴｉに代えて、適宜な金属を用いてよい。また、Ｐｄに代えて他の拡散防止に寄与する材料を用いてもよい。上記とは別の思想に基づいて３層の導体層７５、７７及び７９の材料が選択されてもよい。

既に述べたように、付加層６９の材料乃至は積層構造は、ＵＢＭ層６７の材料乃至は積層構造と同様とされてよいから、上記の１層、２層及び３層の材料の例示は、そのまま付加層６９の材料の例示として捉えられてよい。

上記では、３層まで説明したが、ＵＢＭ層６７及び付加層６９それぞれは、４層以上の導体層で構成されていてもよい。

（パッド及び端子等の厚さの相対関係）
図５（ｄ）は、パッド及び端子等の厚さの相対関係を説明するための断面図である。

ＩＣ端子４１のうち絶縁層６５上の厚みｔ４（ＵＢＭ層６７及び付加層６９の合計の厚み）は、ＩＣ用パッド３３の厚みｔ０よりも薄くてもよいし、同等でもよいし、厚くてもよい。なお、ここでいうＩＣ用パッド３３の厚みｔ０（及び後述する厚みｔ１）は、基板部２７ａの第２主面２７ａｂからの厚みであり、第２主面２７ａｂにおけるソルダーレジストの有無に影響されない。

厚みｔ４が厚みｔ０よりも厚い場合、厚みｔ４は適宜に設定されてよい。例えば、厚みｔ４は、厚みｔ０の１．１倍以上１０倍以下であり、好ましくは、２倍以上５倍以下である。また、例えば、厚みｔ０が１０μｍ以上４０μｍ以下であるのに対して、厚みｔ４は、これによりも５μｍ以上厚く、１５μｍ以上１００μｍ以下である。

振動子端子３１の厚みｔ１は、例えば、ＩＣ用パッド３３の厚みｔ０と同等であり、上記の説明において、厚みｔ０の語は、厚みｔ１の語に置き換えられてよい。

また、厚みｔ４は、振動子用パッド４５の厚みｔ３に対して、薄くてもよいし、同等でもよいし、厚くてもよい。なお、振動子用パッド４５の厚みｔ３は、実装枠体７の絶縁基板４３の主面からの厚みであり、ソルダーレジスト４４の厚みに影響されない。厚みｔ４が厚みｔ３よりも厚い場合における具体例については、上記の厚みｔ４が厚みｔ０よりも厚い場合と同様でよく、厚みｔ４が厚みｔ０よりも厚い場合の説明において、厚みｔ０の語は、厚みｔ３の語に置き換えられてよい。

第２主面２７ａｂからＩＣ５の天面（Ｄ３軸負側の面）までの厚みｔ１１は、例えば、ＩＣ５の天面が実装枠体７の下面から突出しないように、第２主面２７ａｂから実装枠体７の下面までの厚み（符号省略）よりも小さい。さらに、厚みｔ１１は、ソルダーレジスト４４の上面から実装枠体７の下面までの厚みｔ１２よりも小さいことが好ましい。なお、ここでいう実装枠体７の下面は、外部端子４７を除いた、絶縁性の下面であり、例えば、絶縁基板４３の下面である。絶縁基板４３の下面がソルダーレジストによって覆われている場合においては、当該ソルダーレジストの外表面であってもよい。

（発振器の製造方法）
図６は、水晶発振器１の製造方法の手順を示すフローチャートである。

ステップＳＴ１では、振動子３が作製される。この作製方法は、公知の方法と同様とされてよい。例えば、水晶ウェハに対してエッチング及び導電材料の成膜等を行って振動素子１３を作製する。セラミックグリーンシートに対して打ち抜き加工及び導電ペーストの塗布等を行ってこれを同時焼成し、素子搭載部材１５を作製する。そして、ディスペンサによって素子用バンプ３５を配置した素子搭載部材１５に振動素子１３を実装して、蓋部材１７を素子搭載部材１５に接合する。

ステップＳＴ２では、ステップＳＴ１と並行して、ＩＣが作製される。ただし、ここでいうＩＣは、ＩＣ５から付加層６９を除いた構成である。この構成は、既に述べたように、公知のＩＣの構成と同様でよく、ひいては、ステップＳＴ２の作製方法は、公知の方法と同様とされてよい。例えば、ＩＣ５がベアチップの場合、まず、シリコンウェハに対してドーピング及び薄膜形成等を行い、ウェハ状態のＩＣを形成する。その後、そのウェハをダイシングして個片化する。薄膜形成においては、例えば、端子用電極６３、絶縁層６５及びＵＢＭ層６７が形成される。

ステップＳＴ３では、引き続きステップＳＴ１と並行して、ＩＣ（付加層９を除く）が、当該ＩＣを作製した製造者から、最終的に発振器１を作製する製造者へ流通される。流通における搬送手段は問わない。また、ステップＳＴ３は、流通に限らず、同一会社において、一の工場（建物）から他の工場（建物）へＩＣを搬送するものであってもよい。

ステップＳＴ４では、引き続きステップＳＴ１と並行して、ＩＣのＵＢＭ層６７上に付加層６９を形成してＩＣ５を完成させる。付加層６９の形成は、適宜な方法によりなされてよい。例えば、付加層６９は、ディスペンサ又はボンダによって付加層６９となる金属がＵＢＭ層６７上に供給されることによって形成されてよい。この場合、付加層６９の径及び厚さは、例えば、金属の供給量及び温度（粘度）等の条件を適宜に調整することによって調整される。また、供給された金属の上面は、固化する前の表面張力によって外縁側ほど下方に位置するような形状となる。

また、例えば、付加層６９は、電解めっきによって形成されてもよい。具体的には、例えば、ＵＢＭ層６７及び絶縁層６５を覆う下地層を形成し、その上に、ＵＢＭ層６７に重なる開口を有するレジスト層を形成し、電解めっきによってレジスト層の開口内に金属を析出させる。その後、レジスト層及び下地層（析出金属下の領域を除く）を除去する。これにより、下地層及び析出金属からなる付加層９が形成される。下地層及びレジスト層の形成順（積層順）は、逆も可能である。

ステップＳＴ５では、ＩＣ５を振動子３に実装する。すなわち、ＩＣ用バンプ９によってＩＣ５のＩＣ端子４１と振動子３のＩＣ用パッド３３とを接合する。この実装方法は公知の方法と同様とされてよい。例えば、ディスペンサによって半田バンプをＩＣ用パッド３３に供給し、その上にＩＣ５を配置して、ＩＣ５及び振動子３をリフロー炉に通す。なお、ＩＣ用バンプ９は、ＩＣ端子４１の側面に接合可能であるから、この側面に接合される半田量を考慮して、従来よりも多くの半田が供給されてもよい。

ステップＳＴ６では、ステップＳＴ１〜ＳＴ５と並行して、実装枠体７が多数個取りされる母基板が作製される。この作製方法は、公知の方法と同様とされてよい。例えば、絶縁基板４３が多数個取りされる母基板に対して、打ち抜き加工、刃具による切削、又はマスクを介したエッチングによって、ＩＣ用開口４３ｈ及び接続導体４８用の孔部を形成する。また、例えば、電解めっきによって接続導体４８を形成する。また、例えば、マスクを介した導電層の蒸着、又は全面に形成した導体層のマスクを介したエッチングによって、振動子用パッド４５及び外部端子４７を形成する。

ソルダーレジスト４４は、例えば、振動子用パッド４５の形成後、ソルダーレジスト４４となる感光性樹脂を母基板に全面塗布し、その感光性樹脂を露光及び現像によってパターニングすることによって形成される。また、このようなフォトリソグラフィーに代えて、例えば、ソルダーレジスト４４となる熱硬化性樹脂又は紫外線硬化性樹脂をスクリーン印刷によってパターン印刷することによってソルダーレジスト４４が形成されてもよい。

ステップＳＴ７では、引き続きステップＳＴ１〜ＳＴ５と並行して、振動子用バンプ１１が振動子用パッド４５上に配置される。配置方法は公知の方法と同様とされてよい。例えば、スクリーン印刷によって半田ペーストを振動子用パッド４５上に配置する。その後、一旦、半田ペーストを加熱して溶融させ、冷却して固化させることにより、振動子用バンプ１１の形状を整えてもよい。また、ディスペンサ等によって溶融した半田が振動子用バンプ１１に供給されてもよい。

ステップＳＴ８では、ＩＣ５が実装された振動子３を、振動子用バンプ１１が配置された母基板（実装枠体７）に実装する。実装方法は公知の方法と同様でよい。例えば、まず、ＩＣ５がＩＣ用開口４３ｈに収容されるように、複数の振動子３を母基板中の複数の実装枠体７上に配置する。その後、複数の振動子３が配置された母基板（実装枠体７）をリフロー炉に通して、振動子用バンプ１１を溶融した後に固化させる。

ステップＳＴ９では、ＩＣ用開口４３ｈを介して未硬化状態のアンダーフィル１２をＩＣ５と振動子３との間等に充填する。充填方法は公知の方法と同様でよい。例えば、ディスペンサによって未硬化状態のアンダーフィル１２をＩＣ用開口４３ｈへ供給する。このとき、十分な量のアンダーフィル１２を供給することによって、アンダーフィル１２は振動子３と母基板（実装枠体７）との間にも充填される。

ステップＳＴ１０では、複数の振動子３（及びＩＣ５）が実装された母基板（複数の実装枠体７）を切断して個片化する。これにより、複数の発振器１が作製される。切断方法としては、レーザーを用いるもの、又はダイシングブレードを用いるものなど、適宜な方法が採用されてよい。

以上のとおり、本実施形態に係る発振器１は、基板部２７ａを有しているパッケージ４９と、基板部２７ａの上面（第１主面２７ａａ）に実装されている振動素子１３と、基板部２７ａの下面（第２主面２７ａｂ）に実装されているＩＣ５と、を有している。ＩＣ５は、基板部２７ａの下面に設けられているＩＣ用パッド３３に半田からなるＩＣ用バンプ９を介して接合されているＩＣ端子４１を有している。ＩＣ端子４１は、ＵＢＭ層６７と、ＵＢＭ層６７上に重なっており、上面がＩＣ用バンプ９と接合されている付加層６９と、を有している。付加層６９はＵＢＭ層６７よりも厚い。

従って、比較的厚い付加層６９によってＩＣ端子４１を嵩上げすることができる。その結果、例えば、振動素子１３とＩＣ５との距離を確保しやすくなり、例えば、振動素子１３とＩＣ５とで生じる浮遊容量を抑えることができ、周波数特性の低下又はばらつきが低減される。また、ＩＣ端子４１が厚くなると、例えば、ＩＣ用バンプ９とＩＣ端子４１（付加層９）の側面との接合面積を広くでき、ひいては、接続強度を向上させることができる。また、例えば、第２接続パターン５５及び／又は第３接続パターン５７がソルダーレジストで覆われていないような場合においては、ＩＣ用バンプ９がＩＣ用パッド３３からこれらのパターンへ濡れ広がってしまい、ＩＣ端子４１上に半田量を確保できなくなるおそれがある。しかし、ＩＣ用バンプ９がＩＣ端子４１の側面に濡れ広がることによってＩＣ用バンプ９の裾野が広くなり、ひいては、ＩＣ端子４１上に半田量を確保しやすくなる。この点でも接合性を向上させることができる。

付加層６９は、Ｎｉ層を含んでよく、付加層６９のＮｉ層がＵＢＭ層６７よりも厚くてもよい。

この場合、半田に対する濡れ性がよく、半田に対する拡散性が適度であり、かつ半田と金属間化合物を形成する材料が厚くされる。その結果、接合が好適になされる。また、Ｎｉは、Ｐｄ及びＰｔ等に比較して安価であり、発振器１のコスト増大が抑制される。

また、付加層６９だけでなく、ＵＢＭ層６７もＮｉ層を含んでいてよい。別の観点では、付加層６９は、ＵＢＭ層６７に含まれる導体層の材料と同一の材料からなる導体層を含んでよく、この同一の材料からなる導体層がＵＢＭ層６７よりも厚くてよい。

この場合、例えば、ＵＢＭ層６７と付加層６９とで同一材料を含むから、両者の間の応力を緩和でき、ひいては、ＩＣ端子４１における歪、剥離又はクラックを抑制できる。特に両者のＮｉ層同士が直接に重なっている場合においては、両者間の剥離抑制が期待される。

また、付加層６９の厚さは、ＵＢＭ層６７の厚さの２倍以上５倍以下とされてよい。

この場合、付加層６９の厚さがＵＢＭ層６７の厚さの２倍以上であることから、例えば、ＩＣ用バンプ９が付加層６９の側面に接合され、ＵＢＭ層６７の側面には接合されていない状態においても、付加層６９が設けられずにＩＣ用バンプ９がＵＢＭ層６７の側面全体に接合されている状態よりも、ＩＣ端子４１の側面における接合面積を大きくできる。その結果、例えば、上述した接合性の向上の効果がより確実に奏される。また、例えば、ＩＣ用バンプ９との接合に関してＵＢＭ層６７の材料の影響が小さく、又は無くなることから、付加層６９の材料によって接合性を決定することも可能となる。また、例えば、付加層６９の厚さがＵＢＭ層６７の厚さの５倍以下であることから、振動素子１３とＩＣ５との距離を好適に確保しつつも、過剰にＩＣ端子４１が厚くされて発振器１が大型化するおそれが低減される。例えば、半田バンプの高さの誤差は数μｍ程度に制御可能であり、また、ＵＢＭ層６７の厚さは比較的薄いもので１μｍ弱であるから、付加層６９の厚さがＵＢＭ層６７の厚さの５倍程度であれば、ＩＣ用バンプ９の高さのばらつきによる、振動素子１３とＩＣ５との距離の縮小を概ね吸収できる。

また、付加層６９の上面は、外周側ほど低くなる傾斜面を外周部に有していてよい。

この場合、溶融したＩＣ用バンプ９が付加層６９の上面から付加層６９の側面に濡れ広がりやすくなる。その結果、接合面積の拡大及び／又はＩＣ端子４１上における半田量の確保の効果が奏され易くなる。すなわち、接合性向上の効果が奏され易くなる。

また、付加層６９は、平面視においてＵＢＭ層６７よりも面積が小さい。

この場合、例えば、付加層９が設けられない場合に比較して、ＩＣ端子４１の先端が細くなることになるから、ＩＣ用バンプ９がＩＣ端子４１（付加層９）の上面から側面へ到達しやすくなる。その結果、例えば、上述した、ＩＣ用バンプ９が側面に濡れ広がることによる効果が奏され易くなる。

また、付加層６９は、平面視において円形とされてよい。

この場合、例えば、付加層９においては、上面中央から側面への距離が均等になるから、ＩＣ用バンプ９が満遍なく付加層９の側面を濡らしやすい。その結果、例えば、上述した、ＩＣ用バンプ９が側面に濡れ広がることによる効果が好適に奏される。

また、本実施形態では、パッケージ４９は、容器体１９及び実装枠体７を有している。容器体１９は、基板部２７ａ、基板部２７ａの上面（第１主面２７ａａ）に重なっており、振動素子１３を囲む枠部２７ｂ、枠部２７ｂの開口を塞ぐ蓋部材１７、及び基板部２７ａの下面（第２主面２７ａｂ）に位置している振動子端子３１を有している。実装枠体７は、基板部２７ａの下面に対向しており、ＩＣ５を囲む枠状の絶縁基板４３、絶縁基板４３に設けられて振動子端子３１と対向している振動子用パッド４５、及び振動子用パッド４５を露出させつつ絶縁基板４３の容器体１９側を覆うソルダーレジスト４４を有している。また、パッケージ４９は、振動子端子３１と振動子用パッド４５とを接合している振動子用バンプ１１を有している。ここで、ソルダーレジスト４４は、振動子用パッド４５よりも厚くされてよく、また、ソルダーレジスト４４の上面から実装枠体７の下面までの厚みｔ１２は、基板部２７ａの下面からＩＣ５の天面（容器体１９とは反対側の面）までの厚みｔ１１よりも厚い。

この場合、例えば、振動子３を実装枠体７に実装するときに、振動子３及びＩＣ５の荷重によって振動子用バンプ１１が潰れると、ソルダーレジスト４４の上面が第２主面２７ａｂに当接する。従って、例えば、振動子用バンプ１１が潰れたとしても、ソルダーレジスト４４と振動子用パッド４５との厚みの差で、振動子用パッド４５と振動子端子３１との間に半田が確保される。また、例えば、厚みｔ１２が厚みｔ１１よりも大きいことから、付加層６９によって厚みｔ１１が厚くされ、かつ振動子用バンプ１１が潰れても、ＩＣ５が実装枠体７の下面から突出してしまうおそれが低減される。別の観点では、ＩＣ５が実装枠体７の下面から突出することを防止するための、振動子用バンプ１１の潰れを考慮した絶縁基板４３の厚みの余裕量を小さくすることができるから、厚みｔ１１が厚くされても、発振器１が大型化されることを抑制できる。

また、本実施形態に係る発振器１の製造方法は、個片化されているＩＣ５のＵＢＭ層６７上に、ＵＢＭ層６７よりも厚い導電性の付加層６９を形成する工程（ステップＳＴ４）と、パッケージ４９が有している基板部２７ａの上面（第１主面２７ａａ）に振動素子１３を実装する工程（ステップＳＴ１）と、基板部２７ａの下面（第２主面２７ａｂ）のＩＣ用パッド３３と付加層６９とを半田からなるＩＣ用バンプ９を介して接合することによって、ＩＣ５を基板部２７ａの下面に実装する工程（ステップＳＴ５）と、を有している。

従って、上述した種々の効果を奏する本実施形態に係る発振器１を作製できる。また、例えば、ウェハ状態で付加層６９を形成するのではなく、個片化された状態で付加層６９を形成することから、発振器１を最終的に作製する製造者においては、ＩＣの製造者に対して付加層９を有するＩＣ５を特注するのではなく、汎用のＩＣを用いて付加層９を有するＩＣ５を自ら実現することができる。

本発明は、以上の実施形態及び変形例に限定されず、種々の態様で実施されてよい。

圧電発振器は、水晶を用いるものに限定されず、例えば、セラミックを用いるものであってもよい。圧電発振器の用途乃至は機能は適宜に設定されてよい。例えば、圧電発振器は、クロック用発振器であってもよいし、電圧制御型発振器（例えばＶＣＸＯ）であってもよいし、温度補償型発振器（例えばＴＣＸＯ）であってもよいし、恒温槽付発振器(例えばＯＣＸＯ)の恒温槽内の発振器であってもよい。外部端子、振動子用パッド、振動子端子、ＩＣ用パッド及びＩＣ端子の数及びその配置は、圧電発振器に要求される機能に応じて適宜に設定されてよい。

圧電発振器のパッケージは、基板部の表裏に圧電振動素子及び集積回路素子が実装されるものであればよい。例えば、背景技術の欄で述べたような、断面Ｈ型に一体形成されたパッケージが用いられてもよい。また、圧電発振器に含まれる圧電振動子の具体的構成は、適宜に変更されてよい。例えば、圧電振動素子は、２本の振動腕を有する音叉型のものであってもよいし、矩形の圧電片の対角線上に１対の引出電極が形成されるものであってもよい。基板部と圧電振動素子を囲む枠部とは別個の材料から構成されていてもよい。

圧電発振器のパッケージが、実施形態に例示したように、実装枠体と、振動子用バンプによって実装枠体に実装された振動子の容器体とを含むものである場合において、実装枠体は、振動子（容器体）に比較して十分に広くされ、その上面に振動子と並んで他の電子素子（例えばサーミスタ）が実装されてもよい。また、実装枠体を覆うソルダーレジストは、設けられなくてもよいし、パッドの厚さ以下の厚さであってもよい。

アンダーフィルは設けられなくてもよい。また、アンダーフィルが設けられる場合において、アンダーフィルは、ＩＣ用開口（４３ｈ）から、振動子と実装枠体との間にまで広がっていなくてもよい。換言すれば、ＩＣ用開口と実装枠体の側面外部とは、振動子と実装枠体との隙間を介して連通されていてもよい。この場合、例えば、ＩＣ用開口から外部へ熱を逃がしやすい。

製造方法は適宜に変形されてよい。例えば、実施形態では、個片化されたＩＣに対して付加層を形成する場合を例示したが、ウェハ状態のＩＣに対して付加層を形成してもよい。ただし、ウェハ状態でＩＣ端子を厚くするのであれば、付加層を設けるのではなく、ＵＢＭ層を厚くすることによってＩＣ端子を厚くすることができるから、ＵＢＭ層の上に更にＵＢＭ層と同様の材料からなる付加層を形成する意義は低くなる。

また、例えば、ＩＣは、振動子が実装枠体の母基板に実装された後に振動子に実装されてもよく、また、この場合、ＩＣは、母基板の切断の前及び後のいずれにおいて振動子に実装されてもよい。また、例えば、振動子を母基板（実装枠体が多数個取りされる母基板とは別の母基板）から切り出して個片化する態様においては、その母基板に含まれる状態の振動子にＩＣが実装されてもよい。また、振動子を母基板から切り出す場合においては、振動子の母基板と、実装枠体の母基板とをバンプによって貼り合わせて、その後に切断を行ってもよい。

本願発明は、圧電振動素子とＩＣとの距離が圧電発振器の特性に影響を及ぼすことに着目してなされている。ただし、その着目の結果得られた本願発明は、付加層の形成が圧電発振器の特性に影響を及ぼすような態様のものに限定されない。別の観点からの種々の効果（例えば接合性の向上）が奏されるからである。

１…水晶発振器（圧電発振器）、３…水晶振動子（圧電振動子）、５…ＩＣ（集積回路素子）、７…実装枠体、９…ＩＣ用バンプ、１５…水晶振動素子（圧電振動素子）、２７ａ…基板部、４１…ＩＣ端子、４９…パッケージ、６７…ＵＢＭ層、６９…付加層。

Claims

基板部を有しているパッケージと、
前記基板部の上面に実装されている圧電振動素子と、
前記基板部の下面に実装されている集積回路素子と、
を有しており、
前記集積回路素子は、前記基板部の下面に設けられているＩＣ用パッドに半田からなるＩＣ用バンプを介して接合されているＩＣ端子を有しており、
前記ＩＣ端子は、
ＵＢＭ層と、
前記ＵＢＭ層上に重なっており、上面が前記ＩＣ用バンプと接合されている付加層と、を有しており、
前記付加層が前記ＵＢＭ層よりも厚い
圧電発振器。
前記付加層は、Ｎｉ層を含み、
前記付加層のＮｉ層が前記ＵＢＭ層よりも厚い
請求項１に記載の圧電発振器。
前記ＵＢＭ層は、Ｎｉ層を含んでいる
請求項２に記載の圧電発振器。
前記付加層は、前記ＵＢＭ層に含まれる導体層の材料と同一の材料からなる導体層を含んでおり、
前記同一の材料からなる導体層が前記ＵＢＭ層よりも厚い
請求項１に記載の圧電発振器。
前記付加層の厚さは、前記ＵＢＭ層の厚さの２倍以上５倍以下である
請求項１〜４のいずれか１項に記載の圧電発振器。
前記付加層の上面は、外周側ほど低くなる傾斜面を外周部に有している
請求項１〜５のいずれか１項に記載の圧電発振器。
前記付加層は、平面視において前記ＵＢＭ層よりも面積が小さい
請求項１〜６のいずれか１項に記載の圧電発振器。
前記付加層は、平面視において円形である
請求項１〜７のいずれか１項に記載の圧電発振器。
前記パッケージは、
前記基板部、前記基板部の上面に重なっており、前記圧電振動素子を囲む枠部、前記枠部の開口を塞ぐ蓋部、及び前記基板部の下面に位置している振動子端子を有している容器体と、
前記基板部の下面に対向しており、前記集積回路素子を囲む枠状の絶縁基板、前記絶縁基板に設けられて前記振動子端子と対向している振動子用パッド、及び前記振動子用パッドを露出させつつ前記絶縁基板の前記容器体側を覆うソルダーレジストを有している実装枠体と、
前記振動子端子と前記振動子用パッドとを接合している振動子用バンプと、を有しており、
前記ソルダーレジストは、前記振動子用パッドよりも厚く、
前記ソルダーレジストの上面から前記実装枠体の下面までの厚みは、前記基板部の下面から前記集積回路素子の前記容器体とは反対側の面までの厚みよりも厚い
請求項１〜８のいずれか１項に記載の圧電発振器。
個片化されている集積回路素子のＵＢＭ層上に、前記ＵＢＭ層よりも厚い導電性の付加層を形成する工程と、
パッケージが有している基板部の上面に圧電振動素子を実装する工程と、
前記基板部の下面のパッドと前記付加層とを半田からなるバンプを介して接合することによって、前記集積回路素子を前記基板部の下面に実装する工程と、
を有している圧電発振器の製造方法。