JP6240342B2 - 表面相互配線と無電解フィルを含むキャビティとを備えるパッケージ基板 - Google Patents

表面相互配線と無電解フィルを含むキャビティとを備えるパッケージ基板 Download PDF

Info

Publication number
JP6240342B2
JP6240342B2 JP2016559558A JP2016559558A JP6240342B2 JP 6240342 B2 JP6240342 B2 JP 6240342B2 JP 2016559558 A JP2016559558 A JP 2016559558A JP 2016559558 A JP2016559558 A JP 2016559558A JP 6240342 B2 JP6240342 B2 JP 6240342B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
interconnect
dielectric layer
implementations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016559558A
Other languages
English (en)
Other versions
JP2017517872A (ja
Inventor
ホウサム・ワフィク・ジョマ
オマー・ジェームズ・ブチール
チン−クァン・キム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017517872A publication Critical patent/JP2017517872A/ja
Application granted granted Critical
Publication of JP6240342B2 publication Critical patent/JP6240342B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Chemically Coating (AREA)

Description

（関連出願の相互参照）
本出願は、内容全体が参照により本明細書に組み込まれる、２０１４年４月１１日に米国特許商標庁に出願した、米国非仮特許出願第１４／２５１，４８６号の優先権および利益を主張するものである。
様々な特徴は、表面相互配線と、無電解フィルを含むトレンチとを備えるパッケージ基板に関する。
図１は、基板１０２と、相互配線のセット１０４と、第１のダイ１０６と、第２のダイ１０８と、ダイパッケージ間相互配線の第１のセット１１６と、ダイパッケージ間相互配線の第２のセット１１８と、はんだボールの第３のセット１２０とを含む従来の集積パッケージ１００を示す。はんだボールの第３のセット１２０は、基板マザーボード間相互配線用のセットである。ダイパッケージ間相互配線の第１のセット１１６および／またははんだボールの第２のセット１１８ははんだボールであってもよい。相互配線のセット１０４はトレースを含み、トレースは基板１０２の内側に位置する。第１のダイ１０６は、相互配線の第１のセット１１６を通して基板１０２に結合される。第２のダイ１０８は、相互配線の第２のセット１１８を通して基板１０２に結合される。はんだボールの第３のセット１２０は基板１０２に結合される。第１のダイ１０６および第２のダイ１０８は、基板１０２内の相互配線のセット１０４を通してはんだボールの第３のセット１２０に結合される。通常、はんだボールの第３のセット１２０は、プリント回路基板（ＰＣＢ）（図示せず）に結合される。
図１に示されるような従来の集積パッケージは、ある制約および不利な点を有する。たとえば、従来の集積パッケージは、ルーティング密度によって制限され、製作コストがかかる場合がある。より生産コストが低く、ならびにルーティング密度特性が優れた（たとえば、ルーティング密度が高い）集積デバイスを提供する必要がある。それゆえ、薄型であり、占有するリアルエステートが可能な限り少ないコスト効率の良い集積パッケージが必要とされている。理想的には、そのような集積パッケージは、より高密度の、ダイとの接続も可能にする。
本明細書で説明する様々な特徴、装置、および方法は、パッケージ基板を提供する。
第１の例は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第１の無電解金属層とを含む基板を実現する。第１の誘電体層は、第１の表面および第２の表面を含む。第１の相互配線は、第１の誘電体層の第１の表面上に位置する。第１のキャビティは、第１の誘電体層の第１の表面を横切る。第１の無電解金属層は、第１のキャビティ内に形成される。第１の無電解金属層は、第１の誘電体層内に埋め込まれた第２の相互配線を画定する。
一態様によれば、基板は、第１の誘電体層の第１の表面を横切る第２のキャビティと、第２のキャビティ内に形成された第２の無電解金属層であって、第１の誘電体層内に埋め込まれた第３の相互配線を画定する第２の無電解金属層とを含む。
一態様によれば、基板は、第１の誘電体層の第１の表面上の第１のパッドと、第１の誘電体層を横切る第１のビアであって、第１のパッドに結合された第１のビアと、第１の誘電体層内に埋め込まれた第２のパッドであって、第１の誘電体層の第２の表面を通して埋め込まれ、第１のビアに結合された第２のパッドとを含む。
一態様によれば、基板は、第１の表面および第２の表面を備えるコア層であって、第１の表面が第１の誘電体層の第２の表面に結合されたコア層を含む。いくつかの実装形態では、コア層は、第１のビアを含む。いくつかの実装形態では、基板は、第１の表面および第２の表面を備える第２の誘電体層であって、第１の表面がコア層の第２の表面に結合された第２の誘電体層を含む。
一態様によれば、基板は、第１の誘電体層の第１の表面内に埋め込まれた第３の相互配線であって、無電解金属層を備える第３の相互配線と、第１の誘電体層の第１の表面上の第１のパッドであって、第３の相互配線に結合された第１のパッドとを含む。
一態様によれば、基板は、第１の誘電体層に埋め込まれたレジスト層を含む。
一態様によれば、基板は、少なくともパッケージ基板および／またはインターポーザのうちの一方である。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、第１の表面および第１の表面を備える第１の誘電体層と、第１の誘電体層上の第１の表面上の第１の相互配線手段と、第１の誘電体層の第１の表面を横切る第１のキャビティと、少なくとも一部が第１のキャビティ内に形成された第１の無電解相互配線手段とを含む装置を実現する。
一態様によれば、装置は、第１の誘電体層の第１の表面を横切る第２のキャビティを含み、第２の無電解相互配線手段は、少なくとも一部が第２のキャビティ内に形成される。
一態様によれば、装置は、第１の誘電体層の第１の表面上の第１のパッドと、第１の誘電体層を横切る第１の垂直相互配線手段であって、第１のパッドに結合された第１の垂直相互配線手段と、第１の誘電体層内に埋め込まれた第２のパッドであって、第１の誘電体層の第２の表面を通して埋め込まれ、第１の垂直相互配線手段に結合された第２のパッドとを含む。
一態様によれば、装置は、第１の表面および第２の表面を備えるコア層であって、第１の表面が第１の誘電体層の第２の表面に結合されたコア層を含む。いくつかの実装形態では、コア層は、第１の垂直相互配線手段を含む。いくつかの実装形態では、装置は、第１の表面および第２の表面を備える第２の誘電体層であって、第１の表面がコア層の第２の表面に結合された第２の誘電体層を含む。
一態様によれば、装置は、第１の誘電体層の第１の表面内に埋め込まれた第３の無電解相互配線手段と、第１の誘電体層の第１の表面上の第１のパッドであって、第３の無電解相互配線手段に結合された第１のパッドとを含む。
一態様によれば、装置は、第１の誘電体層上のレジスト層を含む。
一態様によれば、装置は、少なくとも基板および／またはインターポーザのうちの一方である。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、基板を製作するための方法を実現する。この方法では、第１の表面および第２の表面を備える第１の誘電体層を形成する。この方法では、第１の誘電体層の第１の表面上に第１の相互配線を形成する。この方法では、第１の誘電体層の第１の表面を横切る第１のキャビティを形成する。この方法では、第１の無電解金属を第１のキャビティ内に少なくとも部分的に形成し、第１の無電解金属は、第１の誘電体層内に埋め込まれた第２の相互配線を画定する。
一態様によれば、この方法では、第１の誘電体層の第１の表面を横切る第２のキャビティを形成する。この方法では、第２の無電解金属を第２のキャビティ内に少なくとも部分的に形成し、第２の無電解金属は、第１の誘電体層内に埋め込まれた第３の相互配線を画定する。
一態様によれば、この方法では、第１の誘電体層の第１の表面上に第１のパッドを形成する。この方法では、第１の誘電体層を横切る第１のビアを形成し、第１のビアは第１のパッドに結合される。この方法では、第１の誘電体層に埋め込まれた第２のパッドを形成する。第２のパッドは、第１の誘電体層の第２の表面を通して埋め込まれ、第２のパッドは第１のビアに結合される。
一態様によれば、この方法では、第１の表面および第２の表面を備えるコア層を形成し、コア層の第１の表面は、第１の誘電体層の第２の表面上に形成される。いくつかの実装形態では、コア層は、第１のビアを備える。いくつかの実装形態では、この方法では、第１の表面および第２の表面を備える第２の誘電体層を形成し、第２の誘電体層の第１の表面は、コア層の第２の表面上に形成される。
一態様によれば、この方法では、第１の誘電体層の第１の表面に埋め込まれた第３の相互配線を形成し、第３の相互配線は無電解金属層を備える。この方法では、第１の誘電体層の第１の表面上の第１のパッドを形成し、第１のパッドは、第３の相互配線に結合される。
一態様によれば、この方法では、第１の誘電体層上にレジスト層を形成する。
一態様によれば、基板は、少なくともパッケージ基板および／またはインターポーザのうちの一方である。
一態様によれば、基板は、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
様々な特徴、性質、および利点は、以下に記載する詳細な説明を、図面全体にわたって同じ参照符号が対応する同じ構成要素を示す図面と併せて読んだときに、明らかになる場合がある。
従来の集積デバイスの側面図である。 パッケージ基板のコアの一例を示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含むコアレス基板の一例を示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含むコア付き基板の一例を示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含むコアレス基板の一例を示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含むコア付き基板の一例を示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含む基板の平面図の一例である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含む基板を提供／製作するための例示的なシーケンスを示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含む基板を提供／製作するための例示的なシーケンスを示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含む基板を提供／製作するための例示的なシーケンスを示す図である。 選択的な無電解銅フィルを含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含む基板を提供／製作するための方法の流れ図である。 無電解金属層を含む基板を提供／製作するための例示的なシーケンスを示す図である。 無電解金属層を含む基板を提供／製作するための例示的なシーケンスを示す図である。 無電解金属層を含む基板を提供／製作するための方法の流れ図である。 セミアディティブパターニング（ＳＡＰ）プロセスを使用して相互配線を提供／製作するための方法の流れ図である。 セミアディティブパターニング（ＳＡＰ）プロセスを使用して相互配線を提供／製作するためのシーケンスを示す図である。 選択的な無電解銅フィルを内部に含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含むコアレス基板の別の例を示す図である。 選択的な無電解銅フィルを内部に含む埋め込みトレンチと、誘電体層の表面上のセミアディティブプロセスによって形成されたトレースとを含むコア付き基板の別の例を示す図である。 本明細書で説明する半導体デバイス、ダイ、パッケージ基板、集積回路、および／またはＰＣＢを組み込む場合がある様々な電子デバイスを示す図である。
以下の説明では、本開示の様々な態様を完全に理解することが可能なように具体的な詳細を示す。しかしながら、それらの態様が、これらの具体的な詳細なしに実施可能なことが、当業者には理解されよう。たとえば、回路は、不必要な詳細で態様を不明瞭にすることを避けるために、ブロック図で示される場合がある。他の事例では、よく知られている回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されない場合がある。
（概説）
いくつかの新規の特徴は、第１の誘電体層と、第１の相互配線と、第１のキャビティと、第１の無電解金属層とを含む基板に関する。第１の誘電体層は、第１の表面および第２の表面を含む。第１の相互配線は、第１の誘電体層の第１の表面上に位置する。第１のキャビティは、第１の誘電体層の第１の表面を横切る。第１の無電解金属層は、第１の誘電体層の少なくとも第１のキャビティを含む、第１の誘電体層の表面上に選択的に形成される。いくつかの実装形態では、第２の金属層は、第１の無電解金属層上の一部に選択的に形成される。いくつかの実装形態では、第２の金属層は、セミアディティブパターニング（ＳＡＰ）プロセスを使用して選択的に形成される。いくつかの実装形態では、第１のキャビティ内に形成された第１の無電解金属層は、埋め込み高密度相互配線を画定する。いくつかの実装形態では、第１の無電解金属層および／または第２の金属層は、第１の誘電体層の表面上に相互配線（たとえば、トレース、パッド）を画定する。いくつかの実装形態では、パッケージ基板は、第１の誘電体層に結合されたコア層を含む。いくつかの実装形態では、コア層は、相互配線のセットを含む。
（無電解金属層を含む例示的なパッケージ基板）
図３は、表面相互配線を含む例示的なパッケージ基板と、無電解フィルを含むキャビティとを概念的に示す。具体的には、図３は、第１の誘電体層３０２と、第１のパッド３０４と、ビア３０６と、第２のパッド３０８と、第１の相互配線３１０と、第２の相互配線３１２と、第１のキャビティ３２０と、第３の相互配線３２２とを含むパッケージ基板３００を示す。
第１の誘電体層３０２は第１の表面（たとえば、上面）および第２の表面（たとえば、下面）を有する。第１の表面は、第２の表面とは反対側にある。各実装形態は、第１の誘電体層３０２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１の誘電体層３０２は、充填されたエポキシであってもよい。
第１の相互配線３０４は、第１の誘電体層３０２の第１の表面上に位置する。ビア３０６は、第１の誘電体層３０２を横切る。第１のパッド３０４は、ビア３０６の第１の部分（たとえば、上部、上面）に結合される。第２のパッド３０８は、第１の誘電体層３０２の第２の表面に埋め込まれる。第２のパッド３０８は、ビア３０６の第２の部分（たとえば、下部、下面）に結合される。各実装形態では、第１のパッド３０４、ビア３０６、および／または第２のパッド３０８用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のパッド３０４、ビア３０６、および第２のパッド３０８は、金属層（たとえば、銅層）を含む。
第１の相互配線３１０は、第１の誘電体層３０２の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線３１０は、第１の誘電体層３０２の第１の表面上のトレースである。第２の相互配線３１２は、第１の誘電体層３０２の第２の表面に埋め込まれる。いくつかの実装形態では、第２の相互配線３１２は、第１の誘電体層３０２の第２の表面に埋め込まれたトレースである。各実装形態は、第１の相互配線３１０および第２の相互配線３１２用にそれぞれに異なる材料を用いてもよい。いくつかの実装形態では、第１および第２の相互配線３１０および３１２は、金属層（たとえば、銅層）を含む。
図３は、キャビティ３２０が第１の誘電体層３０２の第１の表面を横切ることも示す。各実装形態は、第１の誘電体層３０２にキャビティ３２０を製作するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、キャビティ３２０は、第１の誘電体層３０２の第１の表面を通して第１の誘電体層３０２を部分的に横切る。いくつかの実装形態では、キャビティ３２０は、第３の相互配線３２２によって少なくとも部分的に充填される。いくつかの実装形態では、第３の相互配線３２２は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。
いくつかの実装形態では、第３の相互配線３２２は、パッケージ基板上の２つのダイを電気的に結合する高密度および／または精細ピッチ相互配線である。２つのダイを電気的に結合する場合がある相互配線の一例について図７においてさらに説明する。いくつかの実装形態では、２つの隣接する相互配線３２２間（たとえば、トレース、トレンチ内の無電解フィル相互配線）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
いくつかの実装形態では、第３の相互配線３２２は、第１の相互配線３１０および／または第２の相互配線３１２とは異なる材料によって作られる。たとえば、第３の相互配線３２２は無電解金属層を含み、第１の相互配線３１０および／または第２の相互配線３１２は金属層を含む。
図３は、コア層を有しないパッケージ基板を示す。しかし、いくつかの実装形態では、パッケージ基板はコア層を含んでもよい。
図４は、コア層と、表面相互配線と、無電解フィルを含むキャビティとを含む例示的なパッケージ基板を概念的に示す。具体的には、図４は、コア層４０２と、第１の誘電体層４０４と、第２の誘電体層４０６と、第１のパッド４１０と、第１のビア４１２と、第２のパッド４１４と、第２のビア４１６と、第３のパッド４１８と、第３のビア４２０と、第４のパッド４２２とを含むパッケージ基板４００を示す。パッケージ基板４００はまた、第１の相互配線４２４と、キャビティ４３０と、第２の相互配線４３２とを含む。
コア層４０２は第１の表面（たとえば、上面）および第２の表面（たとえば、下面）を有する。第１の表面は、第２の表面とは反対側にある。各実装形態は、コア層４０２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、コア層４０２は、誘電体層のうちの少なくとも１つによって作られてもよい。第１の誘電体層４０４は、コア層４０２の第１の表面に結合される。第２の誘電体層４０６は、コア層４０２の第２の表面に結合される。いくつかの実装形態では、第１の誘電体層４０４および第２の誘電体層４０６は、プリプレグ誘電体層である。
第１のパッド４１０は、第１の誘電体層４０４の第１の表面（たとえば、上面）上に位置する。第１のビア４１２は、第１の誘電体層４０４を横切る。第１のパッド４１０は、第１のビア４１２の第１の部分（たとえば、上部、上面）に結合される。第２のパッド４１４は、第１の誘電体層４０４の第２の表面（たとえば、下面）に埋め込まれる。第２のパッド４１４は、第１のビア４１２の第２の部分（たとえば、下部、下面）に結合される。
第１のビア４１６は、コア層４０２を横切る。第２のパッド４１４は、第２のビア４１６の第１の部分（たとえば、上部、上面）に結合される。第２のパッド４１４は、コア層４０２の第１の表面上に位置する。第３のパッド４１８は、第２のビア４１６の第２の部分（たとえば、下部、下面）に結合される。
第３のパッド４１８は、コア層４０２の第２の表面（たとえば、下面）上に位置する。第３のパッド４１８は、第２の誘電体層４０６の第１の表面に埋め込まれる。第３のビア４２０は、第２の誘電体層４０６を横切る。第３のパッド４１８は、第３のビア４２０の第１の部分（たとえば、上部、上面）に結合される。第４のパッド４２２は、第２の誘電体層４０６の第２の表面（たとえば、下面）上に位置する。第４のパッド４２２は、第３のビア４２０の第２の部分（たとえば、下部、下面）に結合される。
各実装形態は、第１のパッド４１０、第１のビア４１２、第２のパッド４１４、第２のビア４１６、第３のパッド４１８、第３のビア４２０、および第４のパッド４２２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のパッド４１０、第１のビア４１２、第２のパッド４１４、第２のビア４１６、第３のパッド４１８、第３のビア４２０、および第４のパッド４２２は、金属層（たとえば、銅層）を含む。
第１の相互配線４２４は、第１の誘電体層４０４の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線４２４は、第１の誘電体層４０４の第１の表面上のトレースである。各実装形態は、第１の相互配線４２４用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１の相互配線４２４は、金属層（たとえば、銅層）を含む。
図４は、キャビティ４３０が第１の誘電体層４０４の第１の表面を横切ることも示す。各実装形態は、第１の誘電体層４０４にキャビティ４３０を製作するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、キャビティ４３０は、第１の誘電体層４０４の第１の表面を通して第１の誘電体層４０４を部分的に横切る。いくつかの実装形態では、キャビティ４３０は、第２の相互配線４３２によって少なくとも部分的に充填される。いくつかの実装形態では、第２の相互配線４３２は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。
いくつかの実装形態では、第２の相互配線４３２は、パッケージ基板上の２つのダイを電気的に結合する高密度および／または精細ピッチ相互配線である。２つのダイを電気的に結合する場合がある相互配線の一例について図７においてさらに説明する。いくつかの実装形態では、２つの隣接する相互配線４３２（たとえば、トレース、トレンチ内の無電解フィル相互配線）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
いくつかの実装形態では、第２の相互配線４３２は、第１の相互配線４２４とは異なる材料によって作られる。たとえば、第２の相互配線４３２は無電解金属層を含み、第１の相互配線４２４は金属層を含む。
図３および図４は、いくつかの実装形態の例示的な高レベルパッケージ基板を示す。図５および図６は、例示的なパッケージ基板をより詳しく示す。いくつかの実装形態では、図５および図６のパッケージ基板は、図５および図６がより詳細であることを除いて図３および図４のパッケージ基板と同様である。
図５は、表面相互配線と、無電解フィルを含むキャビティとを含む例示的なパッケージ基板を概念的に示す。具体的には、図５は、第１の誘電体層５０２と、第１のパッド５０４と、ビア５０６と、第２のパッド５０８と、第１の相互配線５１０と、第２の相互配線５１２と、第１のキャビティ５２０と、第３の相互配線５２２とを含むパッケージ基板５００を示す。第１の誘電体層５０２は第１の表面（たとえば、上面）および第２の表面（たとえば、下面）を有する。第１の表面は、第２の表面とは反対側にある。各実装形態は、第１の誘電体層５０２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１の誘電体層５０２は基板であってもよい。
第１のパッド５０４は、第１の誘電体層５０２の第１の表面上に位置する。いくつかの実装形態では、第１のパッド５０４は、第１の金属層５０３および第２の金属層５０５を含む。いくつかの実装形態では、第１の金属層５０３はシード層である。いくつかの実装形態では、第１の金属層５０３は無電解フィル層（たとえば、無電解金属層）である。ビア５０６は、また、第１の誘電体層５０２を横切る。いくつかの実装形態では、ビア５０６は、第１の金属層５０７および第２の金属層５０９を含む。いくつかの実装形態では、第１の金属層５０７はシード層である。いくつかの実装形態では、第１の金属層５０７は無電解フィル層（たとえば、無電解金属層）である。いくつかの実装形態では、第１の金属層５０７は、ビア５０６の側壁上に形成されてもよい。
第１のパッド５０４は、ビア５０６の第１の部分（たとえば、上部、上面）に結合される。第２のパッド５０８は、第１の誘電体層５０２の第２の表面に埋め込まれる。第２のパッド５０８は、ビア５０６の第２の部分（たとえば、下部、下面）に結合される。各実装形態では、第１のパッド５０４、ビア５０６、および第２のパッド５０８用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のパッド５０４、ビア５０６、および第２のパッド５０８は、金属層（たとえば、銅層）を含む。
第１の相互配線５１０は、第１の誘電体層５０２の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線５１０は、第１の誘電体層５０２の第１の表面上のトレースである。いくつかの実装形態では、第１の相互配線５１０は、第１の金属層５１１および第２の金属層５１３を含む。いくつかの実装形態では、第１の金属層５１１はシード層である。いくつかの実装形態では、第１の金属層５１１は無電解フィル層（たとえば、無電解金属層）である。
第２の相互配線５１２は、第１の誘電体層５０２の第２の表面に埋め込まれる。いくつかの実装形態では、第２の相互配線５１２は、第１の誘電体層５０２の第２の表面に埋め込まれたトレースである。各実装形態は、第１の相互配線５１０および第２の相互配線５１２用にそれぞれに異なる材料を用いてもよい。いくつかの実装形態では、第１および第２の相互配線５１０および５１２は、金属層（たとえば、銅層）を含む。
図５は、キャビティ５２０が第１の誘電体層５０２の第１の表面を横切ることも示す。各実装形態は、第１の誘電体層５０２にキャビティ５２０を製作するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、キャビティ５２０は、第１の誘電体層５０２の第１の表面を通して第１の誘電体層５０２を部分的に横切る。いくつかの実装形態では、キャビティ５２０は、第３の相互配線５２２によって少なくとも部分的に充填される。いくつかの実装形態では、第３の相互配線５２２は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。
いくつかの実装形態では、第３の相互配線５２２は、パッケージ基板上の２つのダイを電気的に結合する高密度および／または精細ピッチ相互配線である。２つのダイを電気的に結合する場合がある相互配線の一例について図７においてさらに説明する。いくつかの実装形態では、２つの隣接する相互配線５２２（たとえば、トレース）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
いくつかの実装形態では、第３の相互配線５２２は、第１の相互配線５１０および／または第２の相互配線５１２とは異なる材料によって作られる。たとえば、第３の相互配線５２２は無電解金属層を含み、第１の相互配線５１０および／または第２の相互配線５１２は金属層を含む。
図５は、コア層を有しないパッケージ基板（たとえば、コアレスパッケージ基板）を示す。しかし、いくつかの実装形態では、パッケージ基板はコア層を含んでもよい（たとえば、コア付きパッケージ基板）。
図６は、コア層と、表面相互配線と、無電解フィルを含むキャビティとを含む例示的なパッケージ基板を概念的に示す。具体的には、図６は、コア層６０２と、第１の誘電体層６０４と、第２の誘電体層６０６と、第１のパッド６１０と、第１のビア６１２と、第２のパッド６１４と、第２のビア６１６と、第３のパッド６１８と、第３のビア６２０と、第４のパッド６２２とを含むパッケージ基板６００を示す。パッケージ基板６００はまた、第１の相互配線６２４と、キャビティ６３０と、第２の相互配線６３２とを含む。
コア層６０２は第１の表面（たとえば、上面）および第２の表面（たとえば、下面）を有する。第１の表面は、第２の表面とは反対側にある。各実装形態は、コア層６０２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、コア層６０２は、誘電体層のうちの少なくとも１つによって作られてもよい。第１の誘電体層６０４は、コア層６０２の第１の表面に結合される。第２の誘電体層６０６は、コア層６０２の第２の表面に結合される。いくつかの実装形態では、第１の誘電体層６０４および第２の誘電体層６０６は、プリプレグ誘電体層である。
第１のパッド６１０は、第１の誘電体層６０４の第１の表面（たとえば、上面）上に位置する。いくつかの実装形態では、第１のパッド６１０は、第１の金属層６１１および第２の金属層６１３を含む。いくつかの実装形態では、第１の金属層６１１はシード層である。いくつかの実装形態では、第１の金属層６１１は無電解フィル層（たとえば、無電解金属層）である。第１のビア６１２は、第１の誘電体層６０４を横切る。第１のパッド６１０は、第１のビア６１２の第１の部分（たとえば、上部、上面）に結合される。いくつかの実装形態では、第１のビア６１２は、第１の金属層６１５および第２の金属層６１７を含む。いくつかの実装形態では、第１の金属層６１５は、ビア６１２の側壁上に形成されてもよい。いくつかの実装形態では、第１の金属層６１５はシード層である。いくつかの実装形態では、第１の金属層６１５は無電解フィル層（たとえば、無電解金属層）である。第２のパッド６１４は、第１の誘電体層６０４の第２の表面（たとえば、下面）に埋め込まれる。第２のパッド６１４は、第１のビア６１２の第２の部分（たとえば、下部、下面）に結合される。
第１のビア６１６は、コア層６０２を横切る。第２のパッド６１４は、第２のビア６１６の第１の部分（たとえば、上部、上面）に結合される。第２のパッド６１４は、コア層６０２の第１の表面上に位置する。第３のパッド６１８は、第２のビア６１６の第２の部分（たとえば、下部、下面）に結合される。
第３のパッド６１８は、コア層６０２の第２の表面（たとえば、下面）上に位置する。第３のパッド６１８は、第２の誘電体層６０６の第１の表面に埋め込まれる。第３のビア６２０は、第２の誘電体層６０６を横切る。第３のパッド６１８は、第３のビア６２０の第１の部分（たとえば、上部、上面）に結合される。第４のパッド６２２は、第２の誘電体層６０６の第２の表面（たとえば、下面）上に位置する。第４のパッド６２２は、第３のビア６２０の第２の部分（たとえば、下部、下面）に結合される。いくつかの実装形態では、第３のビア６２０は、第１の金属層６２１および第２の金属層６２３を含む。いくつかの実装形態では、第１の金属層６２１は、ビア６２０の側壁上に形成されてもよい。いくつかの実装形態では、第１の金属層６２１はシード層である。いくつかの実装形態では、第１の金属層６２１は無電解フィル層（たとえば、無電解金属層）である。
各実装形態は、第１のパッド６１０、第１のビア６１２、第２のパッド６１４、第２のビア６１６、第３のパッド６１８、第３のビア６２０、および第４のパッド６２２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のパッド６１０、第１のビア６１２、第２のパッド６１４、第２のビア６１６、第３のパッド６１８、第３のビア６２０、および第４のパッド６２２は、金属層（たとえば、銅層）を含む。
第１の相互配線６２４は、第１の誘電体層６０４の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線６２４は、第１の誘電体層６０４の第１の表面上のトレースである。各実装形態は、第１の相互配線６２４用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１の相互配線６２４は、金属層（たとえば、銅層）を含む。いくつかの実装形態では、第１の相互配線６２４は、第１の金属層６２５および第２の金属層６２７を含む。いくつかの実装形態では、第１の金属層６２５はシード層である。いくつかの実装形態では、第１の金属層６２５は無電解フィル層（たとえば、無電解金属層）である。
図６は、キャビティ６３０が第１の誘電体層６０４の第１の表面を横切ることも示す。各実装形態は、第１の誘電体層６０４にキャビティ６３０を製作するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、キャビティ６３０は、第１の誘電体層６０４の第１の表面を通して第１の誘電体層６０４を部分的に横切る。いくつかの実装形態では、キャビティ６３０は、第２の相互配線６３２によって少なくとも部分的に充填される。いくつかの実装形態では、第２の相互配線６３２は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。
いくつかの実装形態では、第２の相互配線６３２は、パッケージ基板上の２つのダイを電気的に結合する高密度および／または精細ピッチ相互配線である。２つのダイを電気的に結合する場合がある相互配線の一例について図７においてさらに説明する。いくつかの実装形態では、２つの隣接する相互配線６３２（たとえば、トレース）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
いくつかの実装形態では、第２の相互配線６３２は、第１の相互配線６２４とは異なる材料によって作られる。たとえば、第２の相互配線６３２は無電解金属層を含み、第１の相互配線６２４は金属層を含む。
図３〜図６は、はんだレジスト層を有しないパッケージを示す。しかし、いくつかの実装形態では、パッケージの第１の表面（たとえば、上面）および／または第２の表面（たとえば、下面）上に１つまたは複数のはんだレジスト層が選択的に形成されてもよい。１つまたは複数のはんだレジスト層を有するパッケージのいくつかの例について図１４および図１５において説明する。
（無電解金属層を含む例示的なパッケージ基板）
図７は、２つのダイに結合されたパッケージ基板の平面図の一例を示す。詳細には、図７は、パッケージ基板７０２と、第１のダイ７０４と、第２のダイ７０６と、相互配線のセット７１０と、パッドの第１のセット７１４と、パッドの第２のセット７１６と、第３のパッド７２４と、第４のパッド７２６とを示す。いくつかの実装形態では、パッケージ基板７０２は、図３、図４、図５、および／または図６のパッケージ基板３００、４００、５００および／または６００の少なくとも１つを表す。しかし、パッケージ基板７０２は、本開示における他のパッケージ基板を表してもよい。
相互配線のセット７１０は、パッケージ基板７０２の表面上の埋め込みトレースである。いくつかの実装形態では、相互配線のセット７１０は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。いくつかの実装形態では、相互配線のセット７１０は、図３、図４、図５、および／または図６の相互配線３２２、４３２、５２２および／または６３２の少なくとも１つを含んでもよい。いくつかの実装形態では、相互配線のセット７１０は、パッケージ基板７０２のキャビティのセット内に位置する。いくつかの実装形態では、相互配線のセット７１０の少なくとも一部は、はんだレジスト層によって覆われる。いくつかの実装形態では、パッケージ基板７０２の少なくとも一部は、はんだレジスト層によって覆われる。１つまたは複数のはんだレジスト層によって覆われたパッケージ基板の例について図１４および図１５においてさらに説明する。
いくつかの実装形態では、相互配線のセット７１０は、第１のダイ７０４と第２のダイ７０６を電気的に結合する高密度および／または精細ピッチ相互配線である。いくつかの実装形態では、相互配線のセット７１０における２つの隣接する相互配線（たとえば、トレース）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、相互配線のセット７１０における２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
相互配線のセット７１０は、パッドの第１のセット７１４に結合される。パッドの第１のセット７１４は、第１のダイ７０４に結合されてもよい。相互配線のセット７１０は、パッドの第２のセット７１６に結合される。パッドの第２のセット７１６は、第２のダイ７０６に結合されてもよい。第３のパッド７２４はビアパッドであってもよい。第３のパッド７２４は、第１のダイ７０４に結合されてもよい。第４のパッド７２６はビアパッドであってもよい。第４のパッド７２６は、第２のダイ７０６に結合されてもよい。
（無電解金属層を含むパッケージ基板を提供するための例示的なシーケンス）
いくつかの実装形態では、無電解フィルを含むキャビティを含むパッケージ基板を提供することは、いくつかのプロセスを含む。図８（図８Ａ〜図８Ｃを含む）は、パッケージ基板を提供するための例示的なシーケンスを示す。いくつかの実装形態では、図８Ａ〜図８Ｃのシーケンスは、図３および／または図５のパッケージ基板、ならびに／あるいは本開示において説明する他のパッケージ基板を提供する／製造するために使用されてもよい。
図８Ａ〜図８Ｃのシーケンスでは、パッケージ基板を提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことに留意されたい。
図８Ａの段階１に示すように、コア層８００を設ける。いくつかの実装形態では、コア層８００は一時コア層である。いくつかの実装形態では、コア層８００を設けることは、供給元からコア層を受け取ることまたはコア層を製作することを含んでもよい。各実装形態は、コア層用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、コア層８００は誘電体層である。コア層８００は、第１の金属層８０２および第２の金属層８０４を含む。第１の金属層８０２は、コア層８００の第１の表面（たとえば、上面）に結合される。第２の金属層８０４は、コア層８００の第２の表面（たとえば、下面）に結合される。いくつかの実装形態では、コア層を設けることは、第１の金属層８０２および／または第２の金属層８０４を設けることを含む。いくつかの実装形態では、第１の金属層８０２および／または第２の金属層８０４を設けることは、第１の金属層８０２および／または第２の金属層８０４をコア層８００とともに供給元から受け取ることまたはコア層８００上に第１の金属層８０２および／または第２の金属層８０４を製作することを含む。
段階２において、第１の金属層８０２上にドライフィルムレジスト（ＤＦＲ）８０６を設ける。いくつかの実装形態では、ＤＦＲ８０６を設けることは、第１の金属層８０２上にＤＦＲ８０６を形成すること（たとえば、積層すること）と、ＤＦＲ８０６を選択的に除去して第１の金属層８０２上にパターンを画定することとを含む。いくつかの実装形態では、これらのパターンはＤＦＲ８０６における１つまたは複数のキャビティ（たとえば、キャビティ８０７）を含む。いくつかの実装形態では、ＤＦＲ８０６を選択的に除去することは、ＤＦＲ８０６を露光することと、ＤＦＲ８０６を現像して１つまたは複数のキャビティを含むパターンを形成することとを含む。
段階３において、ＤＦＲ８０６のキャビティ（たとえば、キャビティ８０７）に第３の金属層８０８を設ける。各実装形態では、第３の金属層８０８をそれぞれに異なるように設けてもよい。いくつかの実装形態では、第３の金属層８０８は、１つまたは複数のキャビティ内および第１の金属層８０２上に形成される。いくつかの実装形態では、第３の金属層８０８は、金属めっきプロセスを使用して設けられる。
段階４において、ＤＦＲ８０６を除去する。いくつかの実装形態では、ＤＦＲ８０６を除去することは、ＤＦＲ８０６を剥離し、第３の金属層８０８を残すことを含む。各実装形態は、ＤＦＲ８０６を除去するためのそれぞれに異なるプロセスを使用してもよい。
段階５において、図８Ｂに示すように、第１の金属層８０２（たとえば、コア層８００の第１の表面）上に第１の誘電体層８１０を設ける。いくつかの実装形態では、第１の誘電体層８１０を設けることは、コア層８００の第１の金属層８０２上に第１の誘電体層８１０を形成すること（たとえば、積層すること）を含む。いくつかの実装形態では、第１の誘電体層８１０は、第３の金属層８０８の周りに形成される。
段階６において、第１の誘電体層８１０にいくつかのキャビティ（たとえば、第１のキャビティ８１１、キャビティの第２のセット８１３）を形成する。段階６に示すように、第１のキャビティ８１１は、第３の金属層８０８の一部の周りに形成され、第１の誘電体層８１０を横切る。いくつかの実装形態では、第１のキャビティ８１１は、第１の誘電体層８１０にビアを画定するように構成されたキャビティである。キャビティの第２のセット８１３は、第１の誘電体層８１０を部分的に横切る。いくつかの実装形態では、キャビティの第２のセット８１３は、第１の誘電体層８１０に埋め込まれた相互配線（たとえば、トレース）のセットを画定するように構成されたキャビティのセットである。各実装形態は、第１の誘電体層８１０にキャビティを形成するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第１の誘電体層８１０にキャビティを形成するためにレーザプロセスが使用される。いくつかの実装形態では、レーザプロセスは、キャビティの第２のセットが約５ミクロン（μｍ）以下の間隔を有するのを可能にする。いくつかの実装形態では、レーザプロセスは、キャビティの第２のセットが約３ミクロン（μｍ）以下の間隔を有するのを可能にする。
段階７において、第４の金属層８１４を設ける。段階７に示すように、第４の金属層８１４は、第１の誘電体層８１０の第１の表面上に金属層が形成されるように設けられる。さらに、第４の金属層８１４は、キャビティの少なくともいくつか（たとえば、第１のキャビティ８１１、キャビティの第２のセット８１３）が第４の金属層８１４によって少なくとも部分的に充填されるように設けられる。いくつかの実装形態では、第４の金属層８１４は、キャビティの側壁上に形成されてもよい。段階７は、第４の金属層８１４がキャビティ８１１の側部（たとえば、側壁）上に形成されないことを示す。しかし、いくつかの実装形態では、第４の金属層８１４は、キャビティ８１１の側部（たとえば、側壁）上全体に形成される。いくつかの実装形態では、第４の金属層８１４は無電解金属層（たとえば、無電解フィル、無電解銅層）である。いくつかの実装形態では、第４の金属層８１４はシード層である。いくつかの実装形態では、第４の金属層８１４を設けることは、無電解めっきプロセスを使用することを含む。いくつかの実装形態において、第４の金属層８１４を画定することでは、第１の誘電体層８１０に１つまたは複数のトレースを画定してもよい。
段階８において、図８Ｃに示すように、第４の金属層８１４上にドライフィルムレジスト（ＤＦＲ）８１６を設ける。いくつかの実装形態では、ＤＦＲ８１６を設けることは、第４の金属層８１４上にＤＦＲ８１６を形成すること（たとえば、積層すること）と、ＤＦＲ８１６を選択的に除去して第４の金属層８１４上にパターンを画定することとを含む。いくつかの実装形態では、これらのパターンはＤＦＲ８１６における１つまたは複数のキャビティ（たとえば、キャビティ８１７）を含む。いくつかの実装形態では、ＤＦＲ８１６を選択的に除去することは、ＤＦＲ８１６を露光することと、ＤＦＲ８１６を現像して１つまたは複数のキャビティを含むパターンを形成することとを含む。
段階９において、ＤＦＲ８１６のキャビティ（たとえば、キャビティ８１７）内に第５の金属層８１８を設ける。各実装形態では、第５の金属層８１８をそれぞれに異なるように設けてもよい。いくつかの実装形態では、第５の金属層８１８は、１つまたは複数のキャビティ内および第１の金属層８１４上に形成される。いくつかの実装形態では、第５の金属層８１８は、金属めっきプロセスを使用して設けられる。いくつかの実装形態では、第５の金属層８１８を設けることでは、第１の誘電体層８１０に１つまたは複数のビアおよび／または１つまたは複数のトレースを画定してもよい。
段階１０において、ＤＦＲ８１６を除去する。いくつかの実装形態では、ＤＦＲ８１６を除去することは、ＤＦＲ８１６を剥離し、第５の金属層８１８を残すことを含む。各実装形態は、ＤＦＲ８１６を除去するためのそれぞれに異なるプロセスを使用してもよい。
段階１１において、コア層８００および第２の金属層８０４を除去し、パッケージ基板８３０を残す。いくつかの実装形態では、第１の金属層８０２の少なくとも一部が除去されてもよい。したがって、いくつかの実装形態では、パッケージ基板８３０は第１の金属層８０２を含んでもあるいは含まなくてもよい。いくつかの実装形態では、パッケージ基板８３０は、図３および図５のパッケージ基板３００および／または５００と同様である。いくつかの実装形態では、パッケージ基板８３０の第１の表面（たとえば、上面）および／または第２の表面（たとえば、下面）に１つまたは複数のはんだレジスト層が選択的に付加（たとえば、形成）されてもよい。
（パッケージ基板を設けるための例示的な方法）
いくつかの実装形態では、無電解埋め込み相互配線を含むパッケージ基板を提供することは、いくつかのプロセスを含む。図９は、パッケージ基板を設けるための方法の例示的な流れ図を示す。いくつかの実装形態では、図９の方法は、図３および／または図５のパッケージ基板、ならびに／あるいは本開示において説明する他のパッケージ基板を提供する／製造するために使用されてもよい。
図９の方法では、パッケージ基板を提供するための方法を簡略化しならびに／あるいは明確化するために１つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態では、図９の方法は、図８Ａ〜図８Ｃに示すシーケンスを実行するために使用されてもよい。
この方法では、（９０５において）コア層を設ける。いくつかの実装形態では、コア層を設けることは、供給元からコア層を受け取ることまたはコア層を製作（たとえば、形成）することを含んでもよい。各実装形態は、コア層用にそれぞれに異なる材料を使用してもよい。図８Ａの段階１は、コア層を設けることの一例を示す。
この方法では、（９１０において）コア層上に少なくとも１つの誘電体層を設ける。いくつかの実装形態では、少なくとも１つの誘電体層を設けることは、少なくとも１つの誘電体層を形成することを含む。
この方法では、（９１５において）誘電体層に少なくとも１つのキャビティを設ける。キャビティは、誘電体層の一部を横切ってもよく、あるいは誘電体層全体を横切ってもよい。いくつかの実装形態では、キャビティはビアキャビティである。いくつかの実装形態では、キャビティは相互配線用のトレンチである。
この方法では、（９２０において）誘電体層に少なくとも１つの埋め込み無電解相互配線を設ける。いくつかの実装形態では、少なくとも１つの埋め込み無電解相互配線を設ける（たとえば、形成する）ことは、キャビティに金属層を少なくとも部分的に充填して相互配線を画定することを含む。いくつかの実装形態では、金属層は無電解金属フィルである。図８Ｂの段階５〜７は、誘電体層内に少なくとも１つの無電解相互配線を設ける例を示す。
この方法では、（９２５において）誘電体層上に少なくとも１つの相互配線を設ける。いくつかの実装形態では、少なくとも１つの相互配線を設ける（たとえば、形成する）ことは、誘電体層の表面上に相互配線（たとえば、トレース、パッド）を設け、ならびに／あるいは誘電体層にビアを設けることを含む。図８Ｃの段階８〜１０は、少なくとも１つの相互配線を設ける例を示す。いくつかの実装形態では、誘電体層上に少なくとも１つの相互配線を設けることは、セミアディティブパターニング（ＳＡＰ）プロセスを含む。ＳＡＰプロセスの例について、図１２および図１３において詳しく説明する。
この方法では、（９３０において）コア層を除去する。図８Ｃの段階１０および段階１１は、コア層を除去することの一例を示す。
この方法では、（９３５において）誘電体層上にはんだレジスト層（たとえば、はんだマスク層）を設ける。この方法では、（９４０において）はんだレジスト層および／または誘電体層上に表面仕上げを施す。
（無電解金属層を含むパッケージ基板を提供するための例示的なシーケンス）
いくつかの実装形態では、無電解フィルを含むキャビティを含むパッケージ基板を提供することは、いくつかのプロセスを含む。図１０（図１０Ａおよび図１０Ｂを含む）は、パッケージ基板を提供するための例示的なシーケンスを示す。いくつかの実装形態では、図１０Ａおよび図１０Ｂのシーケンスは、図４および／または図６のパッケージ基板、ならびに／あるいは本開示において説明する他のパッケージ基板を提供する／製造するために使用されてもよい。
図１０Ａおよび図１０Ｂのシーケンスでは、パッケージ基板を提供するためのシーケンスを簡略化しならびに／あるいは明確化するために１つまたは複数の段階を組み合わせてもよいことに留意されたい。
図１０Ａの段階１に示すように、コア層１００２を設ける。各実装形態は、コア層１００２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、コア層１００２は誘電体層である。コア層１００２は、第１のビア１００４と、第１のパッド１００６と、第２のパッド１００８とを含む。第１のビア１００４は、コア層１００２を横切る。第１のパッド１００６は、コア層１００２の第１の表面（たとえば、上面）上に位置する。第１のパッド１００６は、第１のビア１００４の第１の部分に結合される。第２のパッド１００８は、コア層１００２の第２の表面（たとえば、上面）上に位置する。第２のパッド１００８は、第１のビア１００４の第２の部分に結合される。
いくつかの実装形態では、コア層１００２を設けることは、供給元からコア層を受け取ることまたはコア層を製作することを含んでもよい。いくつかの実装形態では、第１のビア１００４、第１のパッド１００６、および／または第２のパッド１００８は、コア層１００２を受け取った後に設けられる（たとえば、形成される）。
段階２において、コア層１００２の第１の表面（たとえば、上面）上に第１の誘電体層１０１０（たとえば、第１のプリプレグ層）を形成し、コア層１００２の第２の表面（たとえば、下面）上に第２の誘電体層１０１２（たとえば、第２のプリプレグ層）を形成する。
段階３において、第１の誘電体層１０１０および第２の誘電体層１０１２内にいくつかのキャビティを形成する。たとえば、第１のキャビティ１０１１は、第１のパッド１００６の一部の周りに形成され、第１の誘電体層１０１０を横切る。いくつかの実装形態では、第１のキャビティ１０１１は、第１の誘電体層１０１０にビアを画定するように構成されたキャビティである。キャビティの第２のセット１１１３は、第１の誘電体層１０１０を部分的に横切る。いくつかの実装形態では、キャビティの第２のセット１０１３は、第１の誘電体層１０１０に埋め込まれた相互配線（たとえば、トレース）のセットを画定するように構成されたキャビティのセットである。第３のキャビティ１０１５は、第２のパッド１００８の周りに形成され、第２の誘電体層１０１２を横切る。いくつかの実装形態では、第３のキャビティ１０１５は、第２の誘電体層１０１２にビアを画定するように構成されたキャビティである。
各実装形態は、第１の誘電体層１０１０および第２の誘電体層１０１２にキャビティを形成するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、第１および第２の誘電体層１０１０および１０１２にキャビティを形成するためにレーザプロセスが使用される。いくつかの実装形態では、レーザプロセスは、キャビティの第２のセットが約５ミクロン（μｍ）以下の間隔を有するのを可能にする。いくつかの実装形態では、レーザプロセスは、キャビティの第２のセットが約３ミクロン（μｍ）以下の間隔を有するのを可能にする。
段階４において、第１の金属層１０１４を設ける。段階４に示すように、第１の金属層１０１４は、第１の誘電体層１０１０の第１の表面上に金属層が形成されるように設けられる。さらに、第１の金属層１０１４は、キャビティの少なくともいくつか（たとえば、第１のキャビティ１０１１、キャビティの第２のセット１０１３）が第１の金属層１０１４によって少なくとも部分的に充填されるように設けられる。いくつかの実装形態では、第１の金属層１０１４は無電解金属層（たとえば、無電解フィル、無電解銅層）である。
いくつかの実装形態では、第１の金属層１０１４は、キャビティの側壁上に形成されてもよい。段階４は、第１の金属層１０１４がキャビティ１０１１の側部（たとえば、側壁）上に形成されないことを示す。しかし、いくつかの実装形態では、第１の金属層１０１４は、キャビティ１０１１の側部（たとえば、側壁）上全体に形成される。いくつかの実装形態では、第１の金属層１０１４はシード層である。いくつかの実装形態では、第１の金属層１０１４を設けることは、無電解めっきプロセスを使用することを含む。いくつかの実装形態において、第１の金属層１０１４を画定することでは、第１の誘電体層１０１０に１つまたは複数のトレースを画定してもよい。
さらに、段階４において、第２の金属層１０１６を設ける。段階４に示すように、第２の金属層１０１６は、第２の誘電体層１０１２の第１の表面上に金属層が形成されるように設けられる。さらに、第２の金属層１０１６は、キャビティの少なくともいくつか（たとえば、第３のキャビティ１０１５）が第２の金属層１０１６によって少なくとも部分的に充填されるように設けられる。いくつかの実装形態では、第２の金属層１０１６は、キャビティの側壁上に形成されてもよい。いくつかの実装形態では、第２の金属層１０１６は無電解金属層（たとえば、無電解フィル、無電解銅層）である。
いくつかの実装形態では、第２の金属層１０１６は、キャビティの側壁上に形成されてもよい。段階４は、第２の金属層１０１６がキャビティ１０１５の側部（たとえば、側壁）上に形成されないことを示す。しかし、いくつかの実装形態では、第２の金属層１０１６は、キャビティ１０１５の側部（たとえば、側壁）上全体に形成される。いくつかの実装形態では、第２の金属層１０１６はシード層である。いくつかの実装形態では、第２の金属層１０１６を設けることは、無電解めっきプロセスを使用することを含む。
段階５において、図１０Ｂに示すように、第１の金属層１０１４上に第１のドライフィルムレジスト（ＤＦＲ）１０２０を設ける。いくつかの実装形態では、第１のＤＦＲ１０２０を設けることは、第１の金属層１０１４上に第１のＤＦＲ１０２０を形成すること（たとえば、積層すること）と、ＤＦＲ１０２０を選択的に除去して第１の金属層１０１４上にパターンを画定することとを含む。いくつかの実装形態では、これらのパターンはＤＦＲ１０２０における１つまたは複数のキャビティ（たとえば、キャビティ１０２１）を含む。いくつかの実装形態では、第１のＤＦＲ１０２０を選択的に除去することは、第１のＤＦＲ１０２０を露光することと、第１のＤＦＲ１０２０を現像して１つまたは複数のキャビティを含むパターンを形成することとを含む。
さらに、段階５において、第２の金属層１０１６上に第２のドライフィルムレジスト（ＤＦＲ）１０２２を設ける。いくつかの実装形態では、第２のＤＦＲ１０２２を設けることは、第２の金属層１０１６上に第２のＤＦＲ１０２２を形成すること（たとえば、積層すること）と、第２のＤＦＲ１０２２を選択的に除去して第２の金属層１０１６上にパターンを画定することとを含む。いくつかの実装形態では、これらのパターンは第２のＤＦＲ１０２２における１つまたは複数のキャビティ（たとえば、キャビティ１０２３）を含む。いくつかの実装形態では、第２のＤＦＲ１０２２を選択的に除去することは、第２のＤＦＲ１０２２を露光することと、第２のＤＦＲ１０２２を現像して１つまたは複数のキャビティを含むパターンを形成することとを含む。
段階６において、第１のＤＦＲ１０２０のキャビティ（たとえば、キャビティ１０２１）に第３の金属層１０２４を設ける。各実装形態では、第３の金属層１０２４をそれぞれに異なるように設けてもよい。いくつかの実装形態では、第３の金属層１０２４は、１つまたは複数のキャビティ内および第１の金属層１０１４上に形成される。いくつかの実装形態では、第３の金属層１０２４は、金属めっきプロセスを使用して設けられる。いくつかの実装形態において、第３の金属層１０２４を設けることでは、第１の誘電体層１０１０に１つまたは複数のビアおよび／または１つまたは複数のトレースを画定してもよい。
さらに、段階６において、第２のＤＦＲ１０２２のキャビティ（たとえば、キャビティ１０２３）に第４の金属層１０２６を設ける。各実装形態では、第４の金属層１０２６をそれぞれに異なるように設けてもよい。いくつかの実装形態では、第４の金属層１０３２は、１つまたは複数のキャビティ内および第２の金属層１０１６上に形成される。いくつかの実装形態では、第４の金属層１０２６は、金属めっきプロセスを使用して設けられる。いくつかの実装形態において、第４の金属層１０２６を設けることでは、第２の誘電体層１０１２に１つまたは複数のビアおよび／または１つまたは複数のトレースを画定してもよい。
段階７において、第１のＤＦＲ１０２０および第２のＤＦＲ１０２２を除去する。いくつかの実装形態では、第１および第２のＤＦＲ１０２０および１０２２を除去することは、第１および第２のＤＦＲ１０２０および１０２２を剥離して第３および第４の金属層１０２４および１０２６を残すことを含む。各実装形態は、第１および第２のＤＦＲ１０２０および１０２２を除去するためにそれぞれに異なるプロセスを用いてもよい。第１および第２のＤＦＲ１０２０および１０２２を除去した後、パッケージ基板１０３０を設けてもよい。いくつかの実装形態では、パッケージ基板１０３０は、図４および図６のパッケージ基板４００および／または６００と同様である。いくつかの実装形態では、パッケージ基板１０３０の第１の表面（たとえば、上面）および／または第２の表面（たとえば、下面）に１つまたは複数のはんだレジスト層が選択的に付加（たとえば、形成）されてもよい。
（パッケージ基板を提供するための例示的な方法）
いくつかの実装形態では、無電解埋め込み相互配線を含むパッケージ基板を提供することは、いくつかのプロセスを含む。図１１は、パッケージ基板を設けるための方法の例示的な流れ図を示す。いくつかの実装形態では、図１１の方法は、図４および／または図６のパッケージ基板、ならびに／あるいは本開示において説明する他のパッケージ基板を提供する／製造するために使用されてもよい。
図１１の方法では、パッケージ基板を提供するための方法を簡略化しならびに／あるいは明確化するために１つまたは複数のプロセスを組み合わせてもよいことに留意されたい。いくつかの実装形態では、図１１の方法は、図１０Ａおよび図１０Ｂに示すシーケンスを実行するために使用されてもよい。
この方法では、（１１０５において）コア層を設ける。いくつかの実装形態では、コア層を設けることは、供給元からコア層を受け取ることまたはコア層を製作する（たとえば、形成する）ことを含んでもよい。各実装形態は、コア層用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、コア層は、少なくとも１つのビアと少なくとも１つのパッドとを含んでもよい。図１０Ａの段階１は、ビアとパッドとを含むコア層を設けることの一例を示す。
この方法では、（１１１０において）コア層上に少なくとも１つの誘電体層を設ける。いくつかの実装形態では、少なくとも１つの誘電体層を設けることは、少なくとも１つの誘電体層を形成することを含む。
この方法では、（１１１５において）誘電体層に少なくとも１つのキャビティを設ける。キャビティは、誘電体層の一部を横切ってもよく、あるいは誘電体層全体を横切ってもよい。いくつかの実装形態では、キャビティはビアキャビティである。いくつかの実装形態では、キャビティは相互配線用のトレンチである。
この方法では、（１１２０において）誘電体層に少なくとも１つの埋め込み無電解相互配線を設ける。いくつかの実装形態では、少なくとも１つの埋め込み無電解相互配線を設ける（たとえば、形成する）ことは、キャビティに金属層を少なくとも部分的に充填して相互配線を画定することを含む。いくつかの実装形態では、金属層は無電解金属フィルである。図１０Ａの段階２〜４は、誘電体層内に少なくとも１つの無電解相互配線を設ける例を示す。
この方法では、（１１２５において）誘電体層上に少なくとも１つの相互配線を設ける。いくつかの実装形態では、少なくとも１つの相互配線を設ける（たとえば、形成する）ことは、誘電体層の表面上に相互配線（たとえば、トレース、パッド）を設け、ならびに／あるいは誘電体層にビアを設けることを含む。図１０Ａおよび図１０Ｂの段階４〜６は、少なくとも１つの相互配線を設ける例を示す。いくつかの実装形態では、誘電体層上に少なくとも１つの相互配線を設けることは、セミアディティブパターニング（ＳＡＰ）プロセスを含む。ＳＡＰプロセスの例について、図１２および図１３において詳しく説明する。
この方法では、（１１３０において）誘電体層上にはんだマスク層を設ける。この方法では、（１１３５において）はんだマスク層および／または誘電体層上に表面仕上げを施す。
セミアディティブパターニング（ＳＡＰ）プロセスを使用して基板を提供するための例示的な方法およびシーケンス
本開示では、基板を提供しならびに／あるいは製作するための多数の方法およびシーケンスについて説明する。いくつかの実装形態では、基板内／上に１つまたは複数の相互配線（たとえば、トレース、ビア、パッド）を設けならびに／あるいは製作するためにセミアディティブパターニング（ＳＡＰ）プロセスが使用される。
図１２は、相互配線を含む基板を製作するためのセミアディティブパターニング（ＳＡＰ）プロセスの例示的な流れ図を詳細に示す。図１２について、いくつかの実装形態のＳＡＰプロセス中の基板の層（たとえば、コア層、プリプレグ層）の例示的なシーケンスを示す図１３を参照しながら説明する。
図１２に示すように、プロセス１２００は、（１２０５において）銅層およびプライマ層（たとえば、プライマコーティング銅箔）を含む誘電体層を設けることによって開始してもよい。いくつかの実装形態では、銅箔は、プライマをコーティングされ、次いで、構造を形成するために未硬化のコア上でプレスされる。プライマコーティング銅箔は、銅箔であってもよい。誘電体層は、基板のコア層またはプリプレグ層であってもよい。図１３の段階１に示すように、プライマ１３０４は、銅箔１３０６と誘電体１３０２との間に配置される。いくつかの実装形態では、銅箔１３０６は、銅複合箔であってもよい。
次に、このプロセスでは、（１２１０において）１つまたは複数の開口部／パターンフィーチャ（たとえば、ビアパターンフィーチャ）を形成するために誘電体層（たとえば、コア層、プリプレグ層）をドリリングする。このことは、誘電体の正面と背面とを接続する１つまたは複数のビア／ビアフィーチャを形成するために行われてもよい。いくつかの実装形態では、ドリリングは、レーザドリリング動作によって実行されてもよい。さらに、いくつかの実装形態では、ドリリングは、１つまたは複数の金属層（たとえば、プライマコーティング銅箔）を横切る場合がある。いくつかの実装形態において、このプロセスでは、たとえば、（１２１２において）層（たとえば、コア層）上のドリリングされたビア／開口部をデスミア処理することによって、ドリリング動作によって形成された開口部／パターンフィーチャ（たとえば、ビアパターン）を清掃する場合もある。
次いで、このプロセスでは、（１２１５において）誘電体層上のプライマを残しながら、銅箔をエッチング除去する（これを図１３の段階２に示す）。次に、このプロセスでは、いくつかの実装形態において、（１２２０において）プライマ上に銅シード層（たとえば、銅材料）を無電解めっきする。いくつかの実装形態では、銅シード層の厚さは、約０．１〜１ミクロン（μｍ）である。図１３の段階３は、プライマ１３０４上の銅シード層１３０８を示す。
次に、このプロセスでは、（１２２５において）ドライフィルムレジスト（ＤＦＲ）を塗布し、（１２３０において）ＤＦＲ上にパターンを形成する。図１３の段階４は、ＤＦＲ１３１０が銅シード層１３０８の頂部上に塗布されることを示し、一方、図１３の段階５は、ＤＦＲ１３１０のパターニングを示す。段階５に示すように、パターニングによって、ＤＦＲ１３１０に開口部１３１２が形成される。
（１２３０において）ＤＦＲをパターニングした後、次いで、このプロセスでは、（１２３５において）ＤＦＲのパターンを通して銅材料（たとえば、銅複合材料）を電気めっきする。いくつかの実装形態では、電気めっきすることは、浴溶液内に誘電体および金属層を浸漬させることを含む。図１３を参照すると、段階６は、銅材料１３２０（たとえば、銅複合材料）がＤＦＲ１３１０の開口部１３１２にめっきされることを示す。
図１２を再び参照すると、このプロセスでは、（１２４０において）ＤＦＲを除去し、（１２４５において）銅シード層を選択的にエッチングしてフィーチャを分離し（たとえば、ビア、トレース、パッドを形成し）、終了する。図１３を参照すると、段階７は、ＤＦＲ１３１０の除去を示し、一方、段階８は、エッチングプロセス後の画定されたフィーチャ（たとえば、複合導電性トレース）を示す。
図１２の上記のプロセスは、基板の各コア層またはプリプレグ層（誘電体層）に関して反復されてもよい。
いくつかの実装形態では、ＳＡＰプロセスは、フィーチャを分離するためにそれほどエッチングを必要としないので、より微細な／より小さいフィーチャ（たとえば、トレース、ビア、パッド）の形成を可能にする場合がある。いくつかの実装形態では、上記のプロセスは、基板にインタステシャルビアホール（ＩＶＨ）を形成しならびに／あるいは基板にブラインドビアホール（ＢＶＨ）を形成するために使用されてもよい。
（無電解金属層を含む例示的なパッケージ基板）
いくつかの実装形態では、パッケージ基板は少なくとも１つのはんだレジスト層（たとえば、はんだレジストマスク）を含んでもよい。図１４は、表面相互配線と、無電解フィルを含むキャビティと、はんだレジスト層とを含む例示的なパッケージ基板を概念的に示す。具体的には、図１４は、第１の誘電体層１４０２と、第１のパッド１４０４と、ビア１４０６と、第２のパッド１４０８と、第１の相互配線１４１０と、第２の相互配線１４１２と、第１のキャビティ１４２０と、第３の相互配線１４２２と、第１のはんだレジスト層１４４０と、第２のはんだレジスト層１４４２とを含むパッケージ基板１４００を示す。第１の誘電体層１４０２は第１の表面（たとえば、上面）および第２の表面（たとえば、下面）を有する。第１の表面は、第２の表面とは反対側にある。各実装形態は、第１の誘電体層１４０２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１の誘電体層１４０２は基板であってもよい。
第１のパッド１４０４は、第１の誘電体層１４０２の第１の表面上に位置する。いくつかの実装形態では、第１のパッド１４０４は、第１の金属層１４０３および第２の金属層１４０５を含む。いくつかの実装形態では、第１の金属層１４０３はシード層である。いくつかの実装形態では、第１の金属層１４０３は無電解フィル層（たとえば、無電解金属層）である。ビア１４０６は、第１の誘電体層１４０２を横切る。いくつかの実装形態では、ビア１４０６は、第１の金属層１４０７および第２の金属層１４０９を含む。いくつかの実装形態では、第１の金属層１４０７はシード層である。いくつかの実装形態では、第１の金属層１４０７は無電解フィル層（たとえば、無電解金属層）である。
第１のパッド１４０４は、ビア１４０６の第１の部分（たとえば、上部、上面）に結合される。第２のパッド１４０８は、第１の誘電体層１４０２の第２の表面に埋め込まれる。第２のパッド１４０８は、ビア１４０６の第２の部分（たとえば、下部、下面）に結合される。各実装形態では、第１のパッド１４０４、ビア１４０６、および第２のパッド１４０８用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のパッド１４０４、ビア１４０６、および第２のパッド１４０８は、金属層（たとえば、銅層）を含む。
第１の相互配線１４１０は、第１の誘電体層１４０２の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線１４１０は、第１の誘電体層１４０２の第１の表面上のトレースである。いくつかの実装形態では、第１の相互配線１４１０は、第１の金属層１４１１および第２の金属層１４１３を含む。いくつかの実装形態では、第１の金属層１４１１はシード層である。いくつかの実装形態では、第１の金属層１４１１は無電解フィル層（たとえば、無電解金属層）である。
第２の相互配線１４１２は、第１の誘電体層１４０２の第２の表面に埋め込まれる。いくつかの実装形態では、第２の相互配線１４１２は、第１の誘電体層１４０２の第２の表面に埋め込まれたトレースである。各実装形態は、第１の相互配線１４１０および第２の相互配線１４１２用にそれぞれに異なる材料を用いてもよい。いくつかの実装形態では、第１および第２の相互配線１４１０および１４１２は、金属層（たとえば、銅層）を含む。
図１４は、キャビティ１４２０が第１の誘電体層１４０２の第１の表面を横切ることも示す。各実装形態は、第１の誘電体層１４０２にキャビティ１４２０を製作するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、キャビティ１４２０は、第１の誘電体層１４０２の第１の表面を通して第１の誘電体層１４０２を部分的に横切る。いくつかの実装形態では、キャビティ１４２０は、第３の相互配線１４２２によって少なくとも部分的に充填される。いくつかの実装形態では、第３の相互配線１４２２は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。
いくつかの実装形態では、第３の相互配線１４２２は、パッケージ基板上の２つのダイを電気的に結合する高密度および／または精細ピッチ相互配線である。２つのダイを電気的に結合する場合がある相互配線の一例について図７において詳しく説明した。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
いくつかの実装形態では、第３の相互配線１４２２は、第１の相互配線１４１０および／または第２の相互配線１４１２とは異なる材料によって作られる。たとえば、第３の相互配線１４２２は無電解金属層を含み、第１の相互配線１４１０および／または第２の相互配線１４１２は金属層を含む。
図１４に示すように、第１のはんだレジスト層１４４０は、第１の誘電体層１４０２の第１の表面（たとえば、上面）上に位置する。いくつかの実装形態では、第１のはんだレジスト層１４４０はキャビティ１４２０内に位置してもよい。第２のはんだレジスト層１４４２は、第１の誘電体１４０２の第２の表面（たとえば、下面）上に位置する。図１４は、コア層を有しないパッケージ基板を示す。しかし、いくつかの実装形態では、パッケージ基板はコア層を含んでもよい。
図１５は、コア層と、表面相互配線と、無電解フィルを含むキャビティと、はんだレジスト層とを含む例示的なパッケージ基板を概念的に示す。具体的には、図１５は、コア層１５０２と、第１の誘電体層１５０４と、第２の誘電体層１５０６と、第１のパッド１５１０と、第１のビア１５１２と、第２のパッド１５１４と、第２のビア１５１６と、第３のパッド１５１８と、第３のビア１５２０と、第４のパッド１５２２とを含むパッケージ基板１５００を示す。パッケージ基板１５００はまた、第１の相互配線１５２４と、キャビティ１５３０と、第２の相互配線１５３２と、第１のはんだレジスト層１５４０と、第２のはんだレジスト層１５４２とを含む。
コア層１５０２は第１の表面（たとえば、上面）および第２の表面（たとえば、下面）を有する。第１の表面は、第２の表面とは反対側にある。各実装形態は、コア層１５０２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、コア層１５０２は、誘電体層のうちの少なくとも１つによって作られてもよい。第１の誘電体層１５０４は、コア層１５０２の第１の表面に結合される。第２の誘電体層１５０６は、コア層１５０２の第２の表面に結合される。いくつかの実装形態では、第１の誘電体層１５０４および第２の誘電体層１５０６は、プリプレグ誘電体層である。
第１のパッド１５１０は、第１の誘電体層１５０４の第１の表面（たとえば、上面）上に位置する。いくつかの実装形態では、第１のパッド１５１０は、第１の金属層１５１１および第２の金属層１５１３を含む。いくつかの実装形態では、第１の金属層１５１１はシード層である。いくつかの実装形態では、第１の金属層１５１１は無電解フィル層（たとえば、無電解金属層）である。第１のビア１５１２は、第１の誘電体層１５０４を横切る。第１のパッド１５１０は、第１のビア１５１２の第１の部分（たとえば、上部、上面）に結合される。いくつかの実装形態では、第１のビア１５１２は、第１の金属層１５１５および第２の金属層１５１７を含む。いくつかの実装形態では、第１の金属層１５１５はシード層である。いくつかの実装形態では、第１の金属層１５１５は無電解フィル層（たとえば、無電解金属層）である。第２のパッド１５１４は、第１の誘電体層１５０４の第２の表面（たとえば、下面）に埋め込まれる。第２のパッド１５１４は、第１のビア１５１２の第２の部分（たとえば、下部、下面）に結合される。
第１のビア１５１６は、コア層１５０２を横切る。第２のパッド１５１４は、第２のビア１５１６の第１の部分（たとえば、上部、上面）に結合される。第２のパッド１５１４は、コア層１５０２の第１の表面上に位置する。第３のパッド１５１８は、第２のビア１５１６の第２の部分（たとえば、下部、下面）に結合される。
第３のパッド１５１８は、コア層１５０２の第２の表面（たとえば、下面）上に位置する。第３のパッド１５１８は、第２の誘電体層１５０６の第１の表面に埋め込まれる。第３のビア１５２０は、第２の誘電体層１５０６を横切る。第３のパッド１５１８は、第３のビア１５２０の第１の部分（たとえば、上部、上面）に結合される。第４のパッド１５２２は、第２の誘電体層１５０６の第２の表面（たとえば、下面）上に位置する。第４のパッド１５２２は、第３のビア１５２０の第２の部分（たとえば、下部、下面）に結合される。いくつかの実装形態では、第３のビア１５２０は、第１の金属層１５２１および第２の金属層１５２３を含む。いくつかの実装形態では、第１の金属層１５２１はシード層である。いくつかの実装形態では、第１の金属層１５２１は無電解フィル層（たとえば、無電解金属層）である。
各実装形態は、第１のパッド１５１０、第１のビア１５１２、第２のパッド１５１４、第２のビア１５１６、第３のパッド１５１８、第３のビア１５２０、および第４のパッド１５２２用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１のパッド１５１０、第１のビア１５１２、第２のパッド１５１４、第２のビア１５１６、第３のパッド１５１８、第３のビア１５２０、および第４のパッド１５２２は、金属層（たとえば、銅層）を含む。
第１の相互配線１５２４は、第１の誘電体層１５０４の第１の表面上に位置する。いくつかの実装形態では、第１の相互配線１５２４は、第１の誘電体層１５０４の第１の表面上のトレースである。各実装形態は、第１の相互配線１５２４用にそれぞれに異なる材料を使用してもよい。いくつかの実装形態では、第１の相互配線１５２４は、金属層（たとえば、銅層）を含む。いくつかの実装形態では、第１の相互配線１５２４は、第１の金属層１５２５および第２の金属層１５２７を含む。いくつかの実装形態では、第１の金属層１５２５はシード層である。いくつかの実装形態では、第１の金属層１５２５は無電解フィル層（たとえば、無電解金属層）である。
図１５は、キャビティ１５３０が第１の誘電体層１５０４の第１の表面を横切ることも示す。各実装形態は、第１の誘電体層１５０４にキャビティ１５３０を製作するためのそれぞれに異なるプロセスを使用してもよい。いくつかの実装形態では、キャビティ１５３０は、第１の誘電体層１５０４の第１の表面を通して第１の誘電体層１５０４を部分的に横切る。いくつかの実装形態では、キャビティ１５３０は、第２の相互配線１５３２によって少なくとも部分的に充填される。いくつかの実装形態では、第２の相互配線１５３２は、無電解フィルによって作られたトレースである。いくつかの実装形態では、無電解フィルは無電解金属層（たとえば、無電解銅層）である。
図１５に示すように、第１のはんだレジスト層１５４０は、第１の誘電体層１５０４の第１の表面（たとえば、上面）上に位置する。いくつかの実装形態では、第１のはんだレジスト層１５４０はキャビティ１５３０内に位置してもよい。第２のはんだレジスト層１５４２は、第２の誘電体層１５０６の第１の表面（たとえば、下面）上に位置する。
いくつかの実装形態では、第２の相互配線１５３２は、パッケージ基板上の２つのダイを電気的に結合する高密度および／または精細ピッチ相互配線である。２つのダイを電気的に結合する場合がある相互配線の一例について図７において詳しく説明した。いくつかの実装形態では、２つの隣接する相互配線１５３２（たとえば、トレース）の間隔は約５ミクロン（μｍ）以下である。いくつかの実装形態では、２つの隣接する相互配線（たとえば、トレース）の間隔は約３ミクロン（μｍ）以下である。
いくつかの実装形態では、第２の相互配線１５３２は、第１の相互配線１５２４とは異なる材料によって作られる。たとえば、第２の相互配線１５３２は無電解金属層を含み、第１の相互配線１５２４は金属層を含む。
（例示的な電子デバイス）
図１６は、上述の集積デバイス、半導体デバイス、基板、パッケージ基板、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体化される場合がある様々な電子デバイスを示す。たとえば、携帯電話１６０２、ラップトップコンピュータ１６０４、および固定位置端末１６０６が、本明細書で説明した集積回路（ＩＣ）１６００を含む場合がある。ＩＣ１６００は、たとえば、本明細書で説明した集積回路、集積デバイス、ダイ、基板、またはパッケージのうちのいずれであってもよい。図１６に示すデバイス１６０２、１６０４、１６０６は例にすぎない。限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、メータ読取り機器などの固定位置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む他の電子デバイスが、ＩＣ１６００を備えてもよい。
図３、図４、図５、図６、図７、図８Ａ〜図８Ｃ、図９、図１０Ａおよび図１０Ｂ、図１１、図１２、図１３、図１４、図１５および／または図１６に示す構成要素、ステップ、特徴、および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、ならびに／あるいは組み合わされてもよく、あるいはいくつかの構成要素、ステップ、または機能において具現化されてもよい。追加の要素、構成要素、ステップ、および／または機能を、本開示から逸脱せずに追加してもよい。本開示における図３、図４、図５、図６、図７、図８Ａ〜図８Ｃ、図９、図１０Ａおよび図１０Ｂ、図１１、図１２、図１３、図１４、図１５、および／または図１６と、その対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装形態では、図３、図４、図５、図６、図７、図８Ａ〜図８Ｃ、図９、図１０Ａおよび図１０Ｂ、図１１、図１２、図１３、図１４、図１５、および／または図１６と、その対応する説明とは、集積デバイスを製造し、作製し、設け、かつ／または生産するために使用されてもよい。いくつかの実装形態では、集積デバイスは、ダイパッケージ、基板、パッケージ基板、集積回路（ＩＣ）、ウエハ、半導体デバイス、および／またはインターポーザを含んでもよい。
「例示的な」という言葉は、本明細書では「例、事例、または例示として役立つ」ことを意味するように使用される。「例示的」として本明細書で説明する任意の実装形態または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であるとは解釈されない。同様に、「態様」という用語は、本開示のすべての態様が、論じた特徴、利点、または動作のモードを含むことを必要としない。「結合された」という用語は、本明細書において、２つの物体間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触し、物体Ｂが物体Ｃに接触する場合、物体Ａと物体Ｃとは、互いに物理的に直接接触していなくても、それでも互いに結合すると見なされてもよい。
また、実施形態については、フローチャート、流れ図、構造図、またはブロック図として示されるプロセスとして説明する場合があることに留意されたい。フローチャートでは動作を逐次プロセスとして説明する場合があるが、動作の多くは、並列に実行するかまたは同時に実行することができる。さらに、動作の順序は入れ替えられてもよい。プロセスは、その動作が完了したとき、終了する。
本明細書で説明する本開示の様々な特徴は、本開示から逸脱することなく様々なシステムにおいて実現されてもよい。本開示の前述の態様は、例にすぎず、本開示を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正、および変形が、当業者には明らかになるであろう。
１００ 従来の集積パッケージ
１０２ 基板
１０４ 相互配線
１０６ 第１のダイ
１０８ 第２のダイ
１１６ パッケージ相互配線
１１８ はんだボール
１２０ はんだボール
３００ パッケージ基板
３０２ 第１の誘電体層
３０４ 第１のパッド
３０６ ビア
３０８ 第２のパッド
３１０ 第２の相互配線
３１２ 第２の相互配線
３２０ 第１のキャビティ
３２２ 相互配線
４００ パッケージ基板
４０２ コア層
４０４ 第１の誘電体層
４０６ 第２の誘電体層
４１０ 第１のパッド
４１４ 第２のパッド
４１８ 第３のパッド
４２２ 第４のパッド
４２４ 第１の相互配線
４３０ キャビティ
４３２ 第２の相互配線
５００ パッケージ基板
５０２ 第１の誘電体層
５０３ 第１の金属層
５０４ 第１のパッド
５０５ 第２の金属層
５０６ ビア
５０７ 第１の金属層
５０８ 第２のパッド
５０９ 第２の金属層
５１０ 第１の相互配線
５１１ 第１の金属層
５１２ 第２の相互配線
５１３ 第２の金属層
５２０ 第１のキャビティ
５２２ 第３の相互配線
６００ パッケージ基板
６０２ コア層
６０４ 第１の誘電体層
６０６ 第２の誘電体層
６１０ 第１のパッド
６１１ 第１の金属層
６１３ 第２の金属層
６１４ 第２のパッド
６１５ 第１の金属層
６１７ 第２の金属層
６１８ 第３のパッド
６２１ 第１の金属層
６２２ 第４のパッド
６２３ 第２の金属層
６２４ 第１の相互配線
６２５ 第１の金属層
６２７ 第２の金属層
６３０ キャビティ
６３２ 第２の相互配線
７０２ パッケージ基板
７０４ 第１のダイ
７０６ 第２のダイ
７１０ 相互配線
７１４ パッド
７１６ パッド
７２４ 第３のパッド
７２６ 第４のパッド
８００ コア層
８０２ 第１の金属層
８０４ 第２の金属層
８０６ ＤＦＲ
８０８ 第３の金属層
８１０ 第１の誘電体層
８１１ 第１のキャビティ
８１３ キャビティ
８１４ 第４の金属層
８１６ ＤＦＲ
８１８ 第５の金属層
８３０ パッケージ基板
１００２ コア層
１００６ 第１のパッド
１００８ 第２のパッド
１０１０ 第１の誘電体層
１０１１ 第１のキャビティ
１０１２ 第２の誘電体層
１０１３ キャビティ
１０１４ 第１の金属層
１０１５ 第３のキャビティ
１０１６ 第２の金属層
１０２４ 第３の金属層
１０２６ 第４の金属層
１０３０ パッケージ基板
１０３２ 第４の金属層
１１１３ キャビティ
１３０２ 誘電体
１３０４ プライマ
１３０６ 銅箔
１３０８ 銅シード層
１３１０ ＤＦＲ
１３１２ 開口部
１４００ パッケージ基板
１４０２ 第１の誘電体層
１４０３ 第１の金属層
１４０４ 第１のパッド
１４０５ 第２の金属層
１４０６ ビア
１４０７ 第１の金属層
１４０８ 第２のパッド
１４０９ 第２の金属層
１４１０ 第１の相互配線
１４１１ 第１の金属層
１４１２ 第２の相互配線
１４１３ 第２の金属層
１４２０ 第１のキャビティ
１４２２ 第３のキャビティ
１４４０ 第１のはんだレジスト層
１４４２ 第２のはんだレジスト層
１５００ パッケージ基板
１５０２ コア層
１５０４ 第１の誘電体層
１５０６ 第２の誘電体層
１５１０ 第１のパッド
１５１１ 第１の金属層
１５１３ 第２の金属層
１５１４ 第２のパッド
１５１５ 第１の金属層
１５１７ 第２の金属層
１５１８ 第３のパッド
１５２１ 第１の金属層
１５２２ 第４のパッド
１５２３ 第２の金属層
１５２４ 第１の相互配線
１５２５ 第１の金属層
１５２７ 第２の金属層
１５３０ キャビティ
１５３２ 第２の相互配線
１５４０ 第１のはんだレジスト層
１５４２ 第２のはんだレジスト層
１６０２ 携帯電話
１６０４ ラップトップコンピュータ
１６０６ 固定位置端末

Claims (16)

  1. 第１の表面および第２の表面を備える第１の誘電体層と、
    前記第１の誘電体層の前記第１の表面上の第１の相互配線であって、第１の金属層および前記第１の金属層の上方の第２の金属層を有し、前記第２の金属層が前記第１の金属層より厚い第１の相互配線と、
    前記第１の誘電体層の前記第１の表面の第１のトレンチに埋め込まれた第２の相互配線であって、前記第１のトレンチが、前記第１の金属層で少なくとも部分的に充填され、前記第１のトレンチが、前記第１の金属層の上方に前記第２の金属層を欠いている、第２の相互配線と、
    を備える基板。
  2. 前記第１の誘電体層の前記第１の表面上の第１のパッドと、
    前記第１の誘電体層を横切る第１のビアであって、前記第１のパッドに結合された第１のビアと、
    前記第１の誘電体層に埋め込まれた第２のパッドであって、前記第１の誘電体層の前記第２の表面を通して埋め込まれ、前記第１のビアに結合された第２のパッドとをさらに備える、請求項１に記載の基板。
  3. 第１の表面および第２の表面を備えるコア層であって、前記コア層の前記第１の表面が前記第１の誘電体層の前記第２の表面に結合されたコア層をさらに備える、請求項１に記載の基板。
  4. 前記第１の誘電体層は、第１のビアを備え、前記第１のビアは、第１の金属層および前記第１の金属層の上方の第２の金属層を含み、さらに前記第１の金属層が、前記第１のビアの側壁に形成される、請求項３に記載の基板。
  5. 第１の表面および第２の表面を備える第２の誘電体層であって、前記第２の誘電体層の前記第１の表面が前記コア層の前記第２の表面に結合された第２の誘電体層をさらに備える、請求項３に記載の基板。
  6. 前記第１の誘電体層の前記第１の表面上の第１のパッドであって、前記第２の相互配線に結合された第１のパッドをさらに備える、請求項１に記載の基板。
  7. 前記基板は、少なくともパッケージ基板および／またはインターポーザのうちの一方である、請求項１に記載の基板。
  8. 音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、携帯電話、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の基板。
  9. 前記第１の金属層は、シード層であり、前記第２の金属層とは異なる、請求項１に記載の基板。
  10. 前記第１の金属層は、無電解フィル層であり、前記第２の金属層とは異なる、請求項１に記載の基板。
  11. 前記第１の金属層は、前記第２の金属層とは異なる金属組成を含む、請求項１に記載の基板。
  12. 前記第１の相互配線が、前記第１の誘電体層の前記第１の表面上にあって接触している、請求項１に記載の基板。
  13. 前記第２の相互配線が、完全に前記第１の誘電体層の前記第１の表面の下にある、請求項１に記載の基板。
  14. 前記第１の相互配線及び前記第２の相互配線が、トレースであり、前記第２の相互配線が、前記第１の相互配線より狭い、請求項１に記載の基板。
  15. 第１の表面および第２の表面を備える第１の誘電体層と、
    前記第１の誘電体層の前記第１の表面上の第１の相互配線であって、前記第１の相互配線が、無電解金属層および前記無電解金属層の上方の電解金属層を有する、第１の相互配線と、
    前記第１の誘電体層の前記第１の表面の第１のトレンチに埋め込まれた第２の相互配線であって、前記第１のトレンチが、前記無電解金属層で少なくとも部分的に充填され、前記第１のトレンチが、前記無電解金属層の上方に前記電解金属層を欠いている、第２の相互配線と、
    を備え、
    さらに、前記無電解金属層の上方であって前記第１のトレンチ内に、前記第１の誘電体層上のレジスト層を備える、基板。
  16. 第１の表面および第２の表面を備える第１の誘電体層と、
    前記第１の誘電体層の前記第１の表面上の第１の相互配線であって、前記第１の相互配線が、無電解金属層および前記無電解金属層の上方の電解金属層を有する、第１の相互配線と、
    前記第１の誘電体層の前記第１の表面の第１のトレンチに埋め込まれた第２の相互配線であって、前記第１のトレンチが、前記無電解金属層で少なくとも部分的に充填され、前記第１のトレンチが、前記無電解金属層の上方に前記電解金属層を欠いている、第２の相互配線と、
    を備え、
    さらに、前記第２の相互配線に隣接し、前記第１の誘電体層の前記第１の表面の第２のトレンチに埋め込まれた第３の相互配線であって、前記第２のトレンチが、前記無電解金属層で少なくとも部分的に充填され、前記第２のトレンチが、前記無電解金属層の上方に前記電解金属層を欠いており、前記第２の相互配線と前記第３の相互配線との間の間隔が、３ミクロン（μｍ）以下である、基板。
JP2016559558A 2014-04-11 2015-04-09 表面相互配線と無電解フィルを含むキャビティとを備えるパッケージ基板 Active JP6240342B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/251,486 US9609751B2 (en) 2014-04-11 2014-04-11 Package substrate comprising surface interconnect and cavity comprising electroless fill
US14/251,486 2014-04-11
PCT/US2015/025150 WO2015157536A1 (en) 2014-04-11 2015-04-09 Package substrate comprising surface interconnect and cavity comprising electroless fill

Publications (2)

Publication Number Publication Date
JP2017517872A JP2017517872A (ja) 2017-06-29
JP6240342B2 true JP6240342B2 (ja) 2017-11-29

Family

ID=52998260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559558A Active JP6240342B2 (ja) 2014-04-11 2015-04-09 表面相互配線と無電解フィルを含むキャビティとを備えるパッケージ基板

Country Status (7)

Country Link
US (1) US9609751B2 (ja)
EP (1) EP3130007B1 (ja)
JP (1) JP6240342B2 (ja)
KR (1) KR101831643B1 (ja)
CN (1) CN106165093B (ja)
BR (1) BR112016023683A2 (ja)
WO (1) WO2015157536A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUB20155408A1 (it) * 2015-11-10 2017-05-10 St Microelectronics Srl Substrato di packaging per dispositivi a semiconduttore, dispositivo e procedimento corrispondenti
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US20190067178A1 (en) * 2017-08-30 2019-02-28 Qualcomm Incorporated Fine pitch and spacing interconnects with reserve interconnect portion
US11637057B2 (en) * 2019-01-07 2023-04-25 Qualcomm Incorporated Uniform via pad structure having covered traces between partially covered pads
US11410968B2 (en) 2019-10-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
CN114900946A (zh) * 2022-03-28 2022-08-12 诚亿电子（嘉兴）有限公司 一种微间距slp类载板及其制备工艺

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372996A (en) * 1972-05-09 1983-02-08 Massachusetts Institute Of Technology Method for metallizing aluminum pads of an integrated circuit chip
US3965277A (en) * 1972-05-09 1976-06-22 Massachusetts Institute Of Technology Photoformed plated interconnection of embedded integrated circuit chips
US4150177A (en) * 1976-03-31 1979-04-17 Massachusetts Institute Of Technology Method for selectively nickeling a layer of polymerized polyester resin
JPH05308175A (ja) * 1992-04-02 1993-11-19 Nec Corp 印刷配線板
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
US5854128A (en) 1996-04-29 1998-12-29 Micron Technology, Inc. Method for reducing capacitive coupling between conductive lines
JP3214696B2 (ja) * 1999-12-24 2001-10-02 松下電器産業株式会社 パワーモジュール及びその製造方法
CN1173401C (zh) * 2001-06-08 2004-10-27 财团法人工业技术研究院 无电镀形成双层以上金属凸块的制备方法
EP1622435A1 (en) * 2004-07-28 2006-02-01 ATOTECH Deutschland GmbH Method of manufacturing an electronic circuit assembly using direct write techniques
US7795150B2 (en) 2004-11-29 2010-09-14 Renesas Electronics America Inc. Metal capping of damascene structures to improve reliability using hyper selective chemical-mechanical deposition
TWI315657B (en) * 2005-06-07 2009-10-01 Phoenix Prec Technology Corp Reverse build-up structure of circuit board
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板
TWI278263B (en) * 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI324033B (en) * 2006-08-07 2010-04-21 Unimicron Technology Corp Method for fabricating a flip-chip substrate
US7589398B1 (en) * 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US8461460B2 (en) 2008-07-09 2013-06-11 Invensas Corporation Microelectronic interconnect element with decreased conductor spacing
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
JP5026400B2 (ja) 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
US20120153501A1 (en) * 2009-08-28 2012-06-21 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
TWI400025B (zh) * 2009-12-29 2013-06-21 Subtron Technology Co Ltd 線路基板及其製作方法
JP2011222948A (ja) * 2010-03-24 2011-11-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
US8610001B2 (en) * 2010-05-21 2013-12-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5640667B2 (ja) * 2010-11-05 2014-12-17 富士通株式会社 回路基板の製造方法
US20150048515A1 (en) * 2013-08-15 2015-02-19 Chong Zhang Fabrication of a substrate with an embedded die using projection patterning and associated package configurations
US8772951B1 (en) * 2013-08-29 2014-07-08 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate

Also Published As

Publication number Publication date
BR112016023683A2 (pt) 2017-08-15
EP3130007B1 (en) 2021-09-29
KR101831643B1 (ko) 2018-02-23
KR20160144367A (ko) 2016-12-16
US20150296616A1 (en) 2015-10-15
CN106165093A (zh) 2016-11-23
JP2017517872A (ja) 2017-06-29
US9609751B2 (en) 2017-03-28
WO2015157536A1 (en) 2015-10-15
CN106165093B (zh) 2019-03-05
EP3130007A1 (en) 2017-02-15

Similar Documents

Publication Publication Date Title
JP6240342B2 (ja) 表面相互配線と無電解フィルを含むキャビティとを備えるパッケージ基板
JP5723363B2 (ja) 非対称なビルドアップ層を有する基板を製造する方法
KR20120053921A (ko) 인쇄 회로 기판 및 그 제조 방법
US10037941B2 (en) Integrated device package comprising photo sensitive fill between a substrate and a die
KR100890447B1 (ko) 매립형 인쇄회로기판 제조방법
US20160302308A1 (en) Printed circuit board, electronic component module and method of manufacturing the same
US20110000083A1 (en) Method of manufacturing printed circuit board having metal bump
US9466578B2 (en) Substrate comprising improved via pad placement in bump area
US9554466B2 (en) Printed circuit board and method of manufacturing the same
JP5989329B2 (ja) プリント回路基板の製造方法
JP2004193292A (ja) スル−ホ−ル配線基板およびその製造方法
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
TW201921590A (zh) 具有保留互連部分之精細節距及間隔互連
US20140138129A1 (en) Substrate having a low coefficient of thermal expansion (cte) copper composite material
US7427716B2 (en) Microvia structure and fabrication
US10157824B2 (en) Integrated circuit (IC) package and package substrate comprising stacked vias
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
KR20150083344A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
TW201507562A (zh) 電路板及其製作方法
JP2004363283A (ja) 多層プリント配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170518

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170518

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171102

R150 Certificate of patent or registration of utility model

Ref document number: 6240342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250