KR20150083344A - 인쇄회로기판 및 인쇄회로기판의 제조 방법 - Google Patents
인쇄회로기판 및 인쇄회로기판의 제조 방법 Download PDFInfo
- Publication number
- KR20150083344A KR20150083344A KR1020140002979A KR20140002979A KR20150083344A KR 20150083344 A KR20150083344 A KR 20150083344A KR 1020140002979 A KR1020140002979 A KR 1020140002979A KR 20140002979 A KR20140002979 A KR 20140002979A KR 20150083344 A KR20150083344 A KR 20150083344A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- build
- circuit
- present
- insulating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Abstract
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 인쇄회로기판은 관통 비아홀이 형성된 절연층, 관통 비아홀에 형성되며, 시드층 및 시드층에 형성된 도금층을 포함하는 관통 비아, 및 절연층의 상부 및 하부 중 적어도 하나에 형성되며, 시드층 및 도금층을 포함하는 회로층을 포함할 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판은 관통 비아홀이 형성된 절연층, 관통 비아홀에 형성되며, 시드층 및 시드층에 형성된 도금층을 포함하는 관통 비아, 및 절연층의 상부 및 하부 중 적어도 하나에 형성되며, 시드층 및 도금층을 포함하는 회로층을 포함할 수 있다.
Description
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.
최근 전자제품은 다기능화 및 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체 칩 및 반도체 칩이 실장되는 인쇄회로기판도 매우 빠른 속도로 발전하고 있다. 이와 같은 인쇄회로기판은 경박단소화, 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호전달 등이 요구된다.
한편, 종래에는 내부에 코어층을 삽입하여 인쇄회로기판의 휨 현상(Warpage)을 방지하는 코어기판이 주로 사용되어 왔다. 그러나 코어기판의 경우, 두께가 두껍고 신호처리시간이 긴 문제점이 있었다. 이에 따라, 인쇄회로기판의 발전에 따른 박판화에 대응하기 위하여, 코어층을 제거하여 전체적인 두께를 줄이고, 신호처리시간을 단축할 수 있는 코어리스 기판이 주목받고 있다.
본 발명은 일 측면은 절연층과 회로층 및 관통 비아의 밀착력을 향상시킬 수 있는 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면은 휨이 개선된 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 데 있다.
본 발명의 실시 예에 따르면, 관통 비아홀이 형성된 절연층, 관통 비아홀에 형성되며, 시드층 및 시드층에 형성된 도금층을 포함하는 관통 비아, 및 절연층의 상부 및 하부 중 적어도 하나에 형성되며, 시드층 및 도금층을 포함하는 회로층을 포함하는 인쇄회로기판이 제공된다.
시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나와 구리(Cu)의 혼합물일 수 있다.
절연층 및 회로층에 형성되며, 외부 부품과 접속되는 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트층을 더 포함할 수 있다.
절연층 및 회로층에 형성되며, 한 층 이상의 빌드업 절연층 및 빌드업 회로층을 더 포함할 수 있다.
빌드업 절연층 및 빌드업 회로층에 형성되며, 외부 부품과 접속되는 빌드업 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트를 더 포함할 수 있다.
본 발명의 실시 예에 따르면, 관통 비아홀이 형성된 절연층을 준비하는 단계, 절연층의 상부, 하부 및 관통 비아홀의 내벽에 시드층을 형성하는 단계, 절연층의 상부 및 하부 중 적어도 하나에 회로층이 형성될 영역과 관통 비아홀을 노출하도록 패터닝된 도금 레지스트를 형성하는 단계, 도금 레지스트의 개구부에 의해 노출된 영역에 전해 도금을 수행하여 도금층을 형성하는 단계, 도금 레지스트를 제거하는 단계 및 도금 레지스트의 제거로 노출된 시드층을 제거하여 절연층에 회로층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법이 제공된다.
시드층을 형성하는 단계에서, 시드층은 스퍼터(Sputter) 공법으로 형성될 수 있다.
시드층을 형성하는 단계에서, 시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다.
시드층을 형성하는 단계에서, 시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나와 구리(Cu)의 혼합물일 수 있다.
도금층을 형성하는 단계에서, 관통 비아홀의 내벽에 형성된 시드층 및 관통 비아홀의 내부에 형성된 도금층을 포함하는 관통 비아가 형성될 수 있다.
회로층을 형성하는 단계 이후에, 절연층 및 회로층에 형성되며, 외부 부품과 접속되는 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트층을 형성하는 단계를 더 포함할 수 있다.
회로층을 형성하는 단계 이후에, 절연층 및 회로층 상부에 한 층 이상의 빌드업 절연층 및 빌드업 회로층을 형성하는 단계를 더 포함할 수 있다.
빌드업 절연층 및 빌드업 회로층을 형성하는 단계 이후에, 빌드업 절연층 및 빌드업 회로층에 형성되며, 외부 부품과 접속되는 빌드업 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트를 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판의 제조 방법은 절연층과 회로층 및 관통 비아의 밀착력을 향상시킬 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판 및 인쇄회로기판의 제조 방법은 휨이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2 내지 도 16은 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 2 내지 도 16은 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 절연층(110), 관통 비아(130), 회로층(120), 빌드업 절연층(140), 빌드업 회로층(150) 비아(160) 및 솔더 레지스트층(170)을 포함할 수 있다.
본 발명의 실시 예에 따른 절연층(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성될 수 있다. 예를 들어, 절연층(110)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 절연층(110)의 재질은 이에 한정되는 것은 아니다.
본 발명의 실시 예에 따른 절연층(110)에는 관통 비아홀(111)을 포함할 수 있다. 관통 비아홀(111)은 절연층(110)을 관통하도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 관통 비아(130)는 관통 비아홀(111)에 형성될 수 있다. 본 발명의 실시 예에 따른 관통 비아(130)는 관통 비아홀(111)에 형성된 시드층(121)과 제1 도금층(122)으로 형성될 수 있다.
시드층(121)은 관통 비아홀(111)의 내벽에 형성될 수 있다. 즉, 시드층(121)은 관통 비아(130)의 외벽이 될 수 있다. 본 발명의 실시 예에 따르면, 시드층(121)은 전도성 물질로 형성될 수 있다. 본 발명의 실시 예에 따른 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 예를 들어, 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 등의 단일 물질로 형성될 수 있다. 또는 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 두 개가 혼합된 혼합 물질로 형성될 수 있다. 또는 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni)로 형성된 단일 물질 또는 혼합 물질에 구리(Cu)가 혼합된 혼합 물질로 형성될 수 있다. 본 발명의 실시 예에서 시드층(121)의 두께는 10㎚에서 1㎛까지 선택적으로 적용될 수 있다.
제1 도금층(122)은 관통 비아홀(111)의 내부를 충전하도록 형성될 수 있다. 제1 도금층(122)은 전도성 물질로 형성될 수 있다. 예를 들어, 제1 도금층(122)은 구리로 형성될 수 있다. 그러나 제1 도금층(122)의 재질은 구리로 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 회로용 전도성 물질 중 어느 것도 적용될 수 있다.
이와 같은 관통 비아(130)는 관통 비아홀(111)에 형성됨으로써, 절연층(110)을 관통하는 구조가 될 수 있다.
본 발명의 실시 예에 따른 회로층(120)은 절연층(110)에 형성될 수 있다. 본 발명의 실시 예에 따르면, 회로층(120)은 절연층(110)의 상부 및 하부에 형성될 수 있다. 회로층(120)은 절연층(110)의 상부 또는 하부에 형성된 시드층(121)과 제1 도금층(122)으로 형성될 수 있다. 본 발명의 실시 예에 따른 회로층(120)은 회로 패턴(125) 및 비아 패드(126)를 포함할 수 있다. 여기서 비아 패드(126)는 관통 비아(130)와 접합되어 전기적으로 연결될 수 있다.
본 발명의 실시 예에서, 회로층(120)이 절연층(110)의 상부와 하부에 모두 형성됨을 예시로 설명하였지만, 이에 본 발명이 한정되는 것은 아니다. 예를 들어, 회로층(120)은 절연층(110)의 상부와 하부 중 어느 하나에만 형성될 수 있다. 이와 같이 회로층(120)이 형성되는 위치는 당업자의 선택에 따라 변경될 수 있다.
본 발명의 실시 예에 따르면, 관통 비아(130) 및 회로층(120)은 상술한 재질의 시드층(121)에 의해서 절연층(110)과의 밀착력을 확보할 수 있다.
본 발명의 실시 예에 따른 빌드업 절연층(140)은 절연층(110)에 형성되어, 회로층(120)을 매립하도록 형성될 수 있다. 본 발명의 실시 예에 따른 빌드업 절연층(140)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성될 수 있다. 예를 들어, 빌드업 절연층(140)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 빌드업 절연층(140)의 재질은 이에 한정되는 것은 아니다.
본 발명의 실시 예에 따르면, 절연층(110)과 빌드업 절연층(140)은 동일한 재질로 형성됨을 예시로 설명하였으나 이에 한정되는 것은 아니다. 즉, 절연층(110)과 빌드업 절연층(140)은 상이한 재질로 형성될 수 있다. 예를 들어, 빌드업 절연층(140) 또는 절연층(110)에 강성 향상을 위해 프리프레그와 같이 보강재가 포함된 절연 소재를 사용함으로써, 인쇄회로기판(100)의 휨을 개선할 수 있다.
본 발명의 실시 예에 따르면 빌드업 회로층(150)은 빌드업 절연층(140)에 형성될 수 있다. 본 발명의 실시 예에 따른 빌드업 회로층(150)은 빌드업 절연층(140) 상에 형성된 빌드업 시드층(151)과 제2 도금층(152)으로 형성될 수 있다. 빌드업 회로층(150)은 빌드업 회로 패턴(155) 및 외부 접속 패드(156)를 포함할 수 있다. 여기서 외부 접속 패드(156)는 전도성 범프, 전도성 볼 및 와이어 등과 같은 접속 부재를 통해서 외부 부품(미도시)과 전기적으로 연결될 수 있다. 빌드업 회로층(150)은 전도성 물질로 형성될 수 있다. 예를 들어, 빌드업 회로층(150)은 구리로 형성될 수 있다. 그러나 빌드업 회로층(150)의 재질은 구리로 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 회로용 전도성 물질 중 어느 것도 적용될 수 있다.
본 발명의 실시 예에 따르면, 비아(160)는 빌드업 절연층(140)을 관통하도록 형성될 수 있다. 본 발명의 실시 예에 따른 비아(160)는 빌드업 절연층(140)의 내부를 관통하는 빌드업 시드층(151)과 제2 도금층(152)으로 형성될 수 있다. 비아(160)는 빌드업 절연층(140)을 관통하여 회로층(120)과 빌드업 회로층(150)을 전기적으로 연결할 수 있다. 비아(160)는 전도성 물질로 형성될 수 있다. 예를 들어, 비아(160)는 구리로 형성될 수 있다. 그러나 비아(160)의 재질은 구리로 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 비아용 전도성 물질 중 어느 것도 적용될 수 있다.
본 발명의 실시 예에서, 빌드업 회로층(150) 및 비아(160)가 빌드업 시드층(151)과 제2 도금층(152)으로 형성된 구조를 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 빌드업 회로층(150) 및 비아(160)는 당업자의 선택에 따라 재질 및 구조는 변경될 수 있다.
본 발명의 실시 예에서, 빌드업 절연층(140) 및 빌드업 회로층(150)이 한 층씩만 형성됨을 예시로 설명하였지만, 이에 한정되지 않는다. 즉, 빌드업 절연층(140) 및 빌드업 회로층(150)은 당업자의 선택에 따라 다층으로 형성될 수 있다. 또한, 빌드업 절연층(140) 및 빌드업 회로층(150)이 다층으로 형성되면, 빌드업 회로층(150) 간의 층간 연결을 위한 비아(미도시)도 더 형성될 수 있다.
솔더 레지스트층(170)은 빌드업 절연층(140)에 형성될 수 있다. 솔더 레지스트층(170)은 빌드업 절연층(140) 상에 형성된 빌드업 회로층(150)을 덮어 외부 환경으로부터 보호할 수 있다. 이때, 솔더 레지스트층(170)은 빌드업 회로층(150)의 일부를 노출하도록 패터닝 될 수 있다. 예를 들어, 솔더 레지스트층(170)은 빌드업 회로 패턴(155)을 덮으며, 외부 접속 패드(156)는 노출하도록 패터닝될 수 있다.
이와 같이 형성된 솔더 레지스트층(170)은 인쇄회로기판(100)에 솔더링(Soldering)이 수행될 때, 빌드업 회로 패턴(155)에 땜납이 도포되는 것을 방지할 수 있다. 또한, 솔더 레지스트층(170)은 빌드업 회로 패턴(155)이 산화되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 솔더 레지스트층(170)은 내열성 피복 재료로 형성될 수 있다.
본 발명의 실시 예에서, 인쇄회로기판(100)이 빌드업 절연층(140) 및 빌드업 회로층(150)을 포함하는 것을 예시로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 빌드업 절연층(140) 및 빌드업 회로층(150)은 당업자의 선택에 따라 생략될 수 있다. 빌드업 절연층(140) 및 빌드업 회로층(150)이 생략되면, 비아(160)도 생략되며, 회로층(120)이 최외층이 될 수 있다. 이와 같은 경우, 회로층(120)은 외부 접속 패드(156)를 더 포함할 수 있다. 또한, 솔더 레지스트층(170)이 외부 접속 패드(156)를 제외한 회로층(120)을 덮어 보호하도록 형성될 수 있다.
도 2 내지 도 16은 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 2를 참조하면, 절연층(110)이 준비될 수 있다.
본 발명의 실시 예에 따른 절연층(110)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성될 수 있다. 예를 들어, 절연층(110)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 절연층(110)의 재질은 이에 한정되는 것은 아니다.
도 3을 참조하면, 관통 비아홀(111)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 관통 비아홀(111)은 절연층(110)을 관통하도록 형성될 수 있다. 예를 들어, 관통 비아홀(111)은 레이저 드릴 또는 CNC 드릴을 이용하여 형성될 수 있다.
도 4를 참조하면, 시드층(121)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 시드층(121)은 절연층(110)에 형성될 수 있다. 또한, 시드층(121)은 관통 비아홀(111)의 내벽에 형성될 수 있다. 본 발명의 실시 예에 따른 시드층(121)은 절연층(110)과의 밀착력 확보를 위해서 스퍼터(Sputter) 공법으로 형성될 수 있다. 본 발명의 실시 예에 따르면, 시드층(121)은 전도성 물질로 형성될 수 있다. 본 발명의 실시 예에 따른 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 예를 들어, 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 등의 단일 물질로 형성될 수 있다. 또는 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 두 개가 혼합된 혼합 물질로 형성될 수 있다. 또는 시드층(121)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni)로 형성된 단일 물질 또는 혼합 물질에 구리(Cu)가 혼합된 혼합 물질로 형성될 수 있다. 본 발명의 실시 예에서 시드층(121)의 두께는 10㎚에서 1㎛까지 선택적으로 적용될 수 있다.
이와 같이 형성된 시드층(121)은 추후 회로층(미도시) 및 관통 비아(미도시)의 형성을 위해 수행되는 전해 도금의 인입선 역할을 할 수 있다.
도 5를 참조하면, 제1 도금 레지스트(210)가 형성될 수 있다.
본 발명의 실시 예에 따른 제1 도금 레지스트(210)는 시드층(121)에 형성될 수 있다. 제1 도금 레지스트(210)는 회로층(미도시)과 관통 비아(미도시)가 형성될 영역을 개방하는 제1 개구부(211)를 포함할 수 있다. 예를 들어, 제1 도금 레지스트(210)는 드라이 필름(Dry Film)과 같은 감광성 재질로 형성될 수 있다. 따라서, 제1 도금 레지스트(210)를 시드층(121)에 형성한 후, 노광 및 현상을 수행함으로써 제1 개구부(211)가 패터닝 될 수 있다. 제1 도금 레지스트(210)의 재질 및 형성 방법이 이에 한정되는 것은 아니다.
도 6을 참조하면, 제1 도금층(122)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 제1 도금층(122)은 제1 도금 레지스트(210)에 의해 노출된 시드층(121)에 형성될 수 있다. 제1 도금층(122)은 제1 도금 레지스트(210)의 제1 개구부(211)에 전해 도금을 수행하여 형성될 수 있다. 본 발명의 실시 예에 따른 제1 도금층(122)은 전도성 물질로 형성될 수 있다. 예를 들어, 제1 도금층(122)은 구리로 형성될 수 있다. 그러나 제1 도금층(122)의 재질은 구리로 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 회로용 전도성 물질 중 어느 것도 적용될 수 있다.
이때, 제1 도금층(122)이 관통 비아홀(111)의 내부에 충전되어 관통 비아(130)가 형성될 수 있다. 즉, 본 발명의 실시 예에 따른 관통 비아(130)는 관통 비아홀(111)에 형성된 시드층(121)과 제1 도금층(122)으로 형성될 수 있다. 이와 같이 형성된 관통 비아(130)는 절연층(110)을 관통하도록 형성될 수 있다.
도 7을 참조하면, 제1 도금 레지스트(도 6의 210)가 제거될 수 있다.
본 발명의 실시 예에 따르면, 제1 도금 레지스트(도 6의 210)가 제거되면서, 제1 도금층(122)이 형성되지 않은 시드층(121)이 노출될 수 있다.
도 8을 참조하면, 회로층(120)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 제1 도금 레지스트(도 6의 210)의 제거로 노출된 시드층(121)을 제거할 수 있다. 시드층(121)은 회로 기판 분야에서 시드층을 제거하는 방법 중 어느 것으로도 제거될 수 있다.
이와 같이 노출된 시드층(121)이 제거되어 절연층(110)의 상부 및 하부에는 회로층(120)이 형성될 수 있다. 본 발명의 실시 예에 따른 회로층(120)은 절연층(110)의 상부 또는 하부에 형성된 시드층(121)과 제1 도금층(122)으로 형성될 수 있다. 본 발명의 실시 예에 따른 회로층(120)은 회로 패턴(125) 및 비아 패드(126)를 포함할 수 있다. 여기서 비아 패드(126)는 관통 비아(130)와 접합되어 전기적으로 연결될 수 있다.
본 발명의 실시 예에서, 회로층(120)이 절연층(110)의 상부와 하부에 모두 형성됨을 예시로 설명하였지만, 이에 본 발명이 한정되는 것은 아니다. 예를 들어, 회로층(120)은 절연층(110)의 상부와 하부 중 어느 하나에만 형성될 수 있다. 이와 같이 회로층(120)이 형성되는 위치는 당업자의 선택에 따라 변경될 수 있다.
본 발명의 실시 예에 따르면, 관통 비아(130) 및 회로층(120)은 스퍼터 공법을 이용하여 형성된 시드층(121)에 의해서 절연층(110)과의 밀착력을 확보할 수 있다.
도 9를 참조하면, 빌드업 절연층(140)이 형성될 수 있다.
본 발명의 실시 예에 따른 빌드업 절연층(140)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성될 수 있다. 예를 들어, 빌드업 절연층(140)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성될 수 있다. 그러나 본 발명의 실시 예에서 빌드업 절연층(140)의 재질은 이에 한정되는 것은 아니다.
본 발명의 실시 예에 따른 빌드업 절연층(140)은 필름 형태로 절연층(110) 및 회로층(120)에 라미네이션(lamination)되어 형성될 수 있다. 또는 빌드업 절연층(140)은 액상 형태로 절연층(110) 및 회로층(120)에 프린팅(Printing)되어 형성될 수 있다.
본 발명의 실시 예에 따르면, 절연층(110)과 빌드업 절연층(140)은 동일한 재질로 형성됨을 예시로 설명하였으나 이에 한정되는 것은 아니다. 즉, 절연층(110)과 빌드업 절연층(140)은 상이한 재질로 형성될 수 있다. 예를 들어, 빌드업 절연층(140) 또는 절연층(110)에 강성 향상을 위해 프리프레그와 같이 보강재가 포함된 절연 소재를 사용함으로써, 인쇄회로기판(100)의 휨을 개선할 수 있다.
도 10을 참조하면, 비아홀(141)이 형성될 수 있다.
본 발명의 실시 예에 따른 비아홀(141)은 빌드업 절연층(140)을 관통하여, 회로층(120)을 노출하도록 형성될 수 있다. 이때, 비아홀(141)에 의해 노출되는 회로층(120)은 비아 패드(126)가 될 수 있다. 예를 들어, 비아홀(141)은 레이저 드릴 또는 CNC 드릴을 이용하여 형성될 수 있다.
도 11을 참조하면, 빌드업 시드층(151)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 빌드업 시드층(151)은 빌드업 절연층(140)에 형성될 수 있다. 또한, 빌드업 시드층(151)은 비아홀(141)의 내벽에 형성될 수 있다. 본 발명의 실시 예에 따른 빌드업 시드층(151)은 빌드업 절연층(140)과의 밀착력 확보를 위해서 스퍼터(Sputter) 공법으로 형성될 수 있다. 본 발명의 실시 예에 따르면, 빌드업 시드층(151)은 전도성 물질로 형성될 수 있다. 본 발명의 실시 예에 따른 빌드업 시드층(151)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함할 수 있다. 예를 들어, 빌드업 시드층(151)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 등의 단일 물질로 형성될 수 있다. 또는 빌드업 시드층(151)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 두 개가 혼합된 혼합 물질로 형성될 수 있다. 또는 빌드업 시드층(151)은 티타늄(Ti), 코발트(Co), 및 니켈(Ni)로 형성된 단일 물질 또는 혼합 물질에 구리(Cu)가 혼합된 혼합 물질로 형성될 수 있다.
이와 같이 형성된 빌드업 시드층(151)은 추후 빌드업 회로층(미도시) 및 비아(미도시)의 형성을 위해 수행되는 전해 도금의 인입선 역할을 할 수 있다.
도 12를 참조하면, 제2 도금 레지스트(220)가 형성될 수 있다.
본 발명의 실시 예에 따른 제2 도금 레지스트(220)는 빌드업 시드층(151)에 형성될 수 있다. 제2 도금 레지스트(220)는 빌드업 회로층(미도시)과 비아(미도시)가 형성될 영역을 개방하는 제2 개구부(221)를 포함할 수 있다. 예를 들어, 제2 도금 레지스트(220)는 드라이 필름(Dry Film)과 같은 감광성 재질로 형성될 수 있다. 따라서, 제2 도금 레지스트(220)를 빌드업 시드층(151)에 형성한 후, 노광 및 현상을 수행함으로써 제2 개구부(221)가 패터닝 될 수 있다. 제2 도금 레지스트(220)의 재질 및 형성 방법이 이에 한정되는 것은 아니다.
도 13을 참조하면, 제2 도금층(152)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 제2 도금층(152)은 제2 도금 레지스트(220)에 의해 노출된 빌드업 시드층(151)에 형성될 수 있다. 제2 도금층(152)은 제2 도금 레지스트(220)의 제2 개구부(221)에 전해 도금을 수행하여 형성될 수 있다. 본 발명의 실시 예에 따른 제2 도금층(152)은 전도성 물질로 형성될 수 있다. 예를 들어, 제2 도금층(152)은 구리로 형성될 수 있다. 그러나 제2 도금층(152)의 재질은 구리로 한정되는 것은 아니며, 회로 기판 분야에서 사용되는 회로용 전도성 물질 중 어느 것도 적용될 수 있다.
이때, 제2 도금층(152)이 비아홀(141)의 내부에 충전되어 비아(160)가 형성될 수 있다. 즉, 본 발명의 실시 예에 따른 비아(160)는 비아홀(141)에 형성된 빌드업 시드층(151)과 제2 도금층(152)으로 형성될 수 있다. 이와 같이 형성된 비아(160)는 빌드업 절연층(140)을 관통하도록 형성될 수 있다.
도 14를 참조하면, 제2 도금 레지스트(도 13의 220)가 제거될 수 있다.
본 발명의 실시 예에 따르면, 제2 도금 레지스트(도 13의 220)가 제거되면서, 제2 도금층(152)이 형성되지 않은 빌드업 시드층(151)이 노출될 수 있다.
도 15를 참조하면, 빌드업 회로층(150)이 형성될 수 있다.
본 발명의 실시 예에 따르면, 제2 도금 레지스트(도 13의 220)의 제거로 노출된 빌드업 시드층(151)을 제거할 수 있다. 빌드업 시드층(151)은 회로 기판 분야에서 시드층을 제거하는 방법 중 어느 것으로도 제거될 수 있다.
이와 같이 노출된 빌드업 시드층(151)이 제거되어 빌드업 절연층(140) 상에 빌드업 회로층(150)이 형성될 수 있다. 본 발명의 실시 예에 따른 빌드업 회로층(150)은 빌드업 절연층(140)의 상에 형성된 빌드업 시드층(151)과 제2 도금층(152)으로 형성될 수 있다. 본 발명의 실시 예에 따른 빌드업 회로층(150)은 빌드업 회로 패턴(155) 및 외부 접속 패드(156)를 포함할 수 있다. 여기서 외부 접속 패드(156)는 전도성 범프, 전도성 볼 및 와이어 등과 같은 접속 부재를 통해서 외부 부품(미도시)과 전기적으로 연결될 수 있다.
본 발명의 실시 예에서, 빌드업 절연층(140) 및 빌드업 회로층(150)이 한 층씩만 형성되는 것을 예시로 설명하였지만, 이에 한정되지 않는다. 즉, 빌드업 절연층(140) 및 빌드업 회로층(150)은 당업자의 선택에 따라 순서를 반복함으로써, 다층으로 형성될 수 있다. 또한, 빌드업 절연층(140) 및 빌드업 회로층(150)이 다층으로 형성되면, 빌드업 회로층(150) 간의 층간 연결을 위한 비아(미도시)가 더 형성될 수 있다.
본 발명의 실시 예에서, 빌드업 회로층(150) 및 비아(160)가 빌드업 시드층(151)과 제2 도금층(152)으로 형성되는 것을 예시로 설명하였지만, 이에 한정되는 것은 아니다. 즉, 빌드업 회로층(150) 및 비아(160)를 형성하는 방법은 당업자의 선택에 따라 변경되며, 그 구조는 선택된 방법에 따라 변경될 수 있다.
도 16을 참조하면 솔더 레지스트층(170)이 형성될 수 있다.
본 발명의 실시 예에 따르면 솔더 레지스트층(170)은 빌드업 절연층(140)에 형성될 수 있다. 솔더 레지스트층(170)은 빌드업 절연층(140) 상에 형성된 빌드업 회로층(150)을 덮어 외부 환경으로부터 빌드업 회로층(150)을 보호하도록 형성될 수 있다. 이때, 솔더 레지스트층(170)은 빌드업 회로층(150)의 일부를 노출하도록 패터닝 될 수 있다. 예를 들어, 솔더 레지스트층(170)은 빌드업 회로 패턴(155)을 덮으며, 외부 접속 패드(156)는 노출하도록 패터닝될 수 있다.
이와 같이 형성된 솔더 레지스트층(170)은 인쇄회로기판(100)에 솔더링(Soldering)이 수행될 때, 빌드업 회로 패턴(155)에 땜납이 도포되는 것을 방지할 수 있다. 또한, 솔더 레지스트층(170)은 빌드업 회로 패턴(155)이 산화되는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 솔더 레지스트층(170)은 내열성 피복 재료로 형성될 수 있다.
본 발명의 실시 예에 따른 인쇄회로기판(100)의 제조 방법은 빌드업 절연층(140) 및 빌드업 회로층(150)을 형성하는 단계를 포함하는 것을 예시로 설명하였으나, 이에 한정되는 것은 아니다. 예를 들어, 당업자의 선택에 따라 빌드업 절연층(140) 및 빌드업 회로층(150)을 형성하는 단계는 생략될 수 있다. 빌드업 절연층(140) 및 빌드업 회로층(150)이 형성하는 단계가 생략되면, 비아(160)를 형성하는 단계도 생략될 수 있다. 이에 따라 회로층(120)이 최외층이 될 수 있다. 이와 같은 경우, 회로층(120)을 형성하는 단계에서, 회로층(120)은 외부 접속 패드(156)를 더 포함하도록 형성될 수 있다. 또한, 솔더 레지스트층(170)을 형성하는 단계에서, 솔더 레지스트층(170)은 외부 접속 패드(156)를 제외한 회로층(120)을 덮어 보호하도록 형성될 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판
110: 절연층
111: 관통 비아홀
120: 회로층
121: 시드층
122: 제1 도금층
125: 회로 패턴
126: 비아 패드
130: 관통 비아
140: 빌드업 절연층
141: 비아홀
150: 빌드업 회로층
151: 빌드업 시드층
152: 제2 도금층
155: 빌드업 회로 패턴
156: 외부 접속 패드
160: 비아
170: 솔더 레지스트층
210: 제1 도금 레지스트
211: 제1 개구부
220: 제2 도금 레지스트
221: 제2 개구부
110: 절연층
111: 관통 비아홀
120: 회로층
121: 시드층
122: 제1 도금층
125: 회로 패턴
126: 비아 패드
130: 관통 비아
140: 빌드업 절연층
141: 비아홀
150: 빌드업 회로층
151: 빌드업 시드층
152: 제2 도금층
155: 빌드업 회로 패턴
156: 외부 접속 패드
160: 비아
170: 솔더 레지스트층
210: 제1 도금 레지스트
211: 제1 개구부
220: 제2 도금 레지스트
221: 제2 개구부
Claims (14)
- 관통 비아홀이 형성된 절연층;
상기 관통 비아홀에 형성되며, 시드층 및 상기 시드층에 형성된 도금층을 포함하는 관통 비아; 및
상기 절연층의 상부 및 하부 중 적어도 하나에 형성되며, 상기 시드층 및 상기 도금층을 포함하는 회로층;
을 포함하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나와 구리(Cu)의 혼합물인 인쇄회로기판.
- 청구항 1에 있어서,
상기 절연층 및 회로층에 형성되며, 외부 부품과 접속되는 상기 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트층을 더 포함하는 인쇄회로기판.
- 청구항 1에 있어서,
상기 절연층 및 회로층에 형성되며, 한 층 이상의 빌드업 절연층 및 빌드업 회로층을 더 포함하는 인쇄회로기판.
- 청구항 5에 있어서,
상기 빌드업 절연층 및 빌드업 회로층에 형성되며, 외부 부품과 접속되는 상기 빌드업 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트를 더 포함하는 인쇄회로기판.
- 관통 비아홀이 형성된 절연층을 준비하는 단계;
상기 절연층의 상부, 하부 및 관통 비아홀의 내벽에 시드층을 형성하는 단계;
상기 절연층의 상부 및 하부 중 적어도 하나에 회로층이 형성될 영역과 상기 관통 비아홀을 노출하도록 패터닝된 도금 레지스트를 형성하는 단계;
상기 도금 레지스트의 개구부에 의해 노출된 영역에 전해 도금을 수행하여 도금층을 형성하는 단계;
상기 도금 레지스트를 제거하는 단계; 및
상기 도금 레지스트의 제거로 노출된 상기 시드층을 제거하여 상기 절연층에 회로층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조 방법.
- 청구항 7에 있어서,
상기 시드층을 형성하는 단계에서,
상기 시드층은 스퍼터(Sputter) 공법으로 형성되는 인쇄회로기판의 제조 방법.
- 청구항 8에 있어서,
상기 시드층을 형성하는 단계에서,
상기 시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함하는 인쇄회로기판의 제조 방법.
- 청구항 8에 있어서,
상기 시드층을 형성하는 단계에서,
상기 시드층은 티타늄(Ti), 코발트(Co), 및 니켈(Ni) 중 적어도 하나와 구리(Cu)의 혼합물인 인쇄회로기판의 제조 방법.
- 청구항 7에 있어서,
상기 도금층을 형성하는 단계에서,
상기 관통 비아홀의 내벽에 형성된 시드층 및 상기 관통 비아홀의 내부에 형성된 도금층을 포함하는 관통 비아가 형성되는 인쇄회로기판의 제조 방법.
- 청구항 7에 있어서,
상기 회로층을 형성하는 단계 이후에,
상기 절연층 및 회로층에 형성되며, 외부 부품과 접속되는 상기 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
- 청구항 7에 있어서,
상기 회로층을 형성하는 단계 이후에,
상기 절연층 및 상기 회로층 상부에 한 층 이상의 빌드업 절연층 및 빌드업 회로층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
- 청구항 13에 있어서,
상기 빌드업 절연층 및 빌드업 회로층을 형성하는 단계 이후에,
상기 빌드업 절연층 및 빌드업 회로층에 형성되며, 외부 부품과 접속되는 상기 빌드업 회로층의 일부를 노출하도록 패터닝된 솔더 레지스트를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140002979A KR20150083344A (ko) | 2014-01-09 | 2014-01-09 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140002979A KR20150083344A (ko) | 2014-01-09 | 2014-01-09 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20150083344A true KR20150083344A (ko) | 2015-07-17 |
Family
ID=53873454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140002979A KR20150083344A (ko) | 2014-01-09 | 2014-01-09 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20150083344A (ko) |
-
2014
- 2014-01-09 KR KR1020140002979A patent/KR20150083344A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8586875B2 (en) | Wiring board and method for manufacturing the same | |
US9425159B2 (en) | Wiring board and method for manufacturing the same | |
KR102333084B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR20160013706A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
US20110114372A1 (en) | Printed wiring board | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
KR101601815B1 (ko) | 임베디드 기판, 인쇄회로기판 및 그 제조 방법 | |
US9793200B2 (en) | Printed wiring board | |
KR20150146287A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR101474642B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
US20140034359A1 (en) | Printed circuit board and method of manufacturing printed circuit board | |
KR20150102504A (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20140143567A (ko) | 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법 | |
JP5989329B2 (ja) | プリント回路基板の製造方法 | |
US20120152606A1 (en) | Printed wiring board | |
KR20130141927A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
US20070281390A1 (en) | Manufacturing method of a package substrate | |
US20150195902A1 (en) | Printed circuit board and method of manufacturing the same | |
JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4319917B2 (ja) | 部品内蔵配線板の製造方法 | |
KR20160008848A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |