JP2009260098A - 配線基板及び半導体装置 - Google Patents
配線基板及び半導体装置 Download PDFInfo
- Publication number
- JP2009260098A JP2009260098A JP2008108530A JP2008108530A JP2009260098A JP 2009260098 A JP2009260098 A JP 2009260098A JP 2008108530 A JP2008108530 A JP 2008108530A JP 2008108530 A JP2008108530 A JP 2008108530A JP 2009260098 A JP2009260098 A JP 2009260098A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- wiring
- substrate
- layer
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
Abstract
【課題】不具合が発生することなく、ビアホール上からその周辺において配線密度を向上させることができる配線基板を提供する。
【解決手段】厚み方向に貫通するビアホールVHが設けられた基板10と、基板10の上に形成され、基板10上からビアホールVHの内側に突き出るリング状延在部12xがビアホールVH上の周縁側に配置されてビアホールVH上の中央側にその径より小さな径の開口部12aが設けられた接着層12と、ビアホールVH内及び接着層12の開口部12a内に形成されたビア導体部16と、ビアホールVHの上に配置されてビア導体部16に接続された接続パッドPを備えて接着層12の上に形成され、接続パッドPがビアホールVHの面積と同等又はそれより小さい面積を有する配線層20と、ビア導体部16の下部に設けられた接続端子18用の接合部19とを含む。
【選択図】図11
【解決手段】厚み方向に貫通するビアホールVHが設けられた基板10と、基板10の上に形成され、基板10上からビアホールVHの内側に突き出るリング状延在部12xがビアホールVH上の周縁側に配置されてビアホールVH上の中央側にその径より小さな径の開口部12aが設けられた接着層12と、ビアホールVH内及び接着層12の開口部12a内に形成されたビア導体部16と、ビアホールVHの上に配置されてビア導体部16に接続された接続パッドPを備えて接着層12の上に形成され、接続パッドPがビアホールVHの面積と同等又はそれより小さい面積を有する配線層20と、ビア導体部16の下部に設けられた接続端子18用の接合部19とを含む。
【選択図】図11
Description
本発明は配線基板及び半導体装置に係り、さらに詳しくは、半導体チップが実装されるBGA型パッケージの基板に適用できる配線基板及びそれを利用する半導体装置に関する。
従来、基板としてポリイミドフィルムを用いたBGA型の半導体パッケージがある。そのような半導体パッケージの製造方法では、図1(a)に示すように、まず、上面に接着層200が設けられたポリイミドフィルム100を用意し、接着層200及びポリイミドフィルム100をパンチングなどで貫通加工することによりビアホールVHを形成する。
次いで、図1(b)に示すように、接着層200の上に銅箔300を熱圧着して貼り合わせる。さらに、図1(c)に示すように、銅箔300をめっき給電経路に利用する電解めっきにより、ビアホールVH内に銅めっきを施してビア導体部400を形成する。
その後に、図1(d)に示すように、銅箔300をパターニングすることにより接続パッドPを備えた配線層500を形成する。図1(d)の拡大部分平面図に示すように、接続パッドPはビアホールVH(ビア導体部400)の上にそれより大きな面積で形成され、ビアホールVHから外側に延在して配置される。さらに、ビア導体部400の下にはんだボール600が搭載される。
特に図示しないが、配線層500の接続部上に開口部が設けられたソルダレジストが配線層500の上に形成された後に、ソルダレジストの上に半導体チップが実装され、半導体チップがワイヤによって配線層500の接続部に電気接続される。
上記したような半導体パッケージの製造方法は、特許文献1に記載されている。
また、特許文献2には、リードパターンが形成されたベースフィルムの上に半導体チップが実装された半導体装置において、リードパターンの中途部をベースフィルムに形成した透孔の底部に露出させ、そこにはんだバンプをベースフィルムの下側に突出させて設けることにより、半導体装置をコンパクト化することが記載されている。
特開2007−149920号公報
特開平5−283460号公報
前述した従来技術の半導体パッケージでは、接続パッドPは、ビアホールVH内から下に脱落しないようにビアホールVHより大きな面積で形成される。これにより、接続パッドPはポリイミドフィルム100との密着面が確保されて、設計スペックのはんだボール600の引っ張り強度に耐えることができる。
しかしながら、ビアホールVH上からその周辺には接続パッドPが独占的に配置されるため、接続パッドに隣接する別の配線層はビアホールから離れた位置に配置する必要があり、配線層を配置するエリアが限定されてしまう。このため、高性能な半導体チップを実装するために配線密度を向上させる際に容易に対応できない問題がある。
本発明は以上の課題を鑑みて創作されたものであり、不具合が発生することなく、ビアホール上からその周辺において配線密度を向上させることができる配線基板及びそれを利用する半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、厚み方向に貫通するビアホールが設けられた基板と、前記ビアホール内に形成されたビア導体部と、前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、前記配線層の上に形成され、前記接続パッドの上に開口部が設けられた保護絶縁層と、前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする。
本願発明者は、基板のビアホール近傍での配線密度を向上させるため、ビアホール(ビア導体部)上に配置される配線層の接続パッドの面積がビアホールの面積と同等以下に設定する技術について鋭意研究した。接続パッドをビアホールの内側に配置すると接続パッドは基板に密着されずにビア導体部の上に配置された状態となる。このため、ビア導体部の下に設けられる接続端子を設計スペックの引っ張り強度で引っ張る際に、十分な接続強度(プル強度)が得られないおそれがあり、接続パッドが下側にずれたり脱落したりする可能性がある。
そこで、第1の発明では、配線層の上に保護絶縁層(ソルダレジストなど)を形成し、保護絶縁層によって接続パッドが基板側に支持されて固定されるようにしている。
これにより、ビアホールの近傍において配線層の高密度化を図りつつ、接続パッドにビア導体部を介して電気接続される接続端子の十分な接続強度(プル強度)を確保できるので、高性能な半導体チップの配線基板として容易に対応できるようになる。
また、上記課題を解決するため、本発明は配線基板に係り、厚み方向に貫通するビアホールが設けられた基板と、前記基板の上に形成され、前記基板上から前記ビアホールの内側に突き出るリング状延在部が前記ビアホール上の周縁側に配置されて前記ビアホール上の中央側に該ビアホールの径より小さい径の開口部が設けられた接着層と、前記ビアホール内及び前記接着層の前記開口部内に形成されたビア導体部と、前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記接着層の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする。
第2の発明では、基板上に配線層を接着するための接着層のビアホール上での配置が工夫されている。基板のビアホールに対応する領域の中央側にビアホールの径より小さい径の開口部が設けられた接着層が形成されている。つまり、基板上からビアホールの内側に突き出た接着層のリング状延在部がビアホール上の周縁側に配置されて、ビアホール上の中央側に接着層の開口部が配置されている。さらに、ビアホール内及び接着層の開口部内ビア導体部が形成されている。
そして、ビアホール(ビア導体部)上の領域において、ビアホールの上にその面積と同等以下の面積を有する配線層の接続パッドが配置されている。特に、接続パッドの面積をビアホールの面積より小さく設定する場合、絶縁性の接着層のリング状延在部の上に接続パッドと電気的に分離された別の配線層を配置することができる。これより、ビアホール上の領域において接続パッドばかりではなく、別の配線層を配置できるようになるので、配線密度を向上させることができる。
さらに、接着層のリング状延在部はビアホールの外側方向に延びて基板に十分に接着している。これにより、接続パッドがビアホールの内側に配置されるとしても接着層のリング状延在部によって接続パッドが支持されるので、設計スペックの引っ張り強度で接続端子を下側に引っ張る際に、十分な接続強度(プル強度)が得られる。
これにより、ビアホール上の領域において配線層の高密度化を図りつつ、接続パッドの十分な接続強度を確保できるので、高性能な半導体チップの配線基板として容易に対応できるようになる。
また、上記課題を解決するために、本発明は配線基板に係り、厚み方向に貫通するビアホールが設けられた基板と、前記ビアホール内の上部周縁側から前記ビアホールの側面及び前記基板の下面まで形成され、前記ビアホールの側面から内側に突き出るリング状延在部が前記ビアホールの前記上部周縁側に配置されて、前記ビアホールの上部中央側に前記ビアホールの径より小さい径の開口部が設けられた絶縁層と、前記ビアホール内及び前記絶縁層の前記開口部内に形成されたビア導体部と、前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする。
第3の発明では、上記した第2の発明のビアホール上の周縁側に接着層のリング状延在部を配置する代わりに、ビアホールの上部周縁側に絶縁層(ソルダレジストなど)のリング状延在部を配置している。絶縁層は、ビアホールの上部周縁側からビアホールの側面を介して基板の下面まで延びて形成されている。さらに、ビアホール内及び絶縁層の開口部にビア導体部が形成されている。
そして、上記した発明と同様に、ビアホール(ビア導体部)の上にその面積と同等以下の面積を有する配線層の接続パッドが配置されている。上記した第2の発明と同様に、接続パッドの面積をビアホールの面積より小さく設定する場合、ビアホール領域の絶縁層のリング状延在部の上に接続パッドとは別の配線層を配置できるので、ビアホール上の領域での配線密度を向上させることができる。
さらに、絶縁層はビアホールの側面及び基板の下面に延びて基板に十分に接着している。これにより、接続パッドがビアホールの内側に配置されるとしても絶縁層のリング状延在部で支持されるので、設計スペックの引っ張り強度で接続端子を下側に引っ張る際に、十分な接続強度(プル強度)が得られる。
これにより、第2の発明と同様に、ビアホール上の領域において配線層の高密度化を図りつつ、接続パッドの十分な接続強度を確保することができる。
以上説明したように、本発明の配線基板では、不具合が発生することなく、ビアホール上からその周辺において配線密度を向上させることができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図2〜図6は本発明の第1実施形態の配線基板の製造方法を示す断面図(一部平面図)、図7は同じく半導体装置を示す断面図である。第1実施形態の配線基板の製造方法では、図2(a)に示すように、まず、ポリイミドフィルムなどのフィルム基板10の上に接着層12が設けられて構成される接着層付き基板5を用意する。フィルム基板10の厚みは例えば40〜60μmであり、接着層12の厚みは例えば10〜20μmである。フィルム基板10の代わりに、リジットタイプの絶縁基板を使用してもよい。
図2〜図6は本発明の第1実施形態の配線基板の製造方法を示す断面図(一部平面図)、図7は同じく半導体装置を示す断面図である。第1実施形態の配線基板の製造方法では、図2(a)に示すように、まず、ポリイミドフィルムなどのフィルム基板10の上に接着層12が設けられて構成される接着層付き基板5を用意する。フィルム基板10の厚みは例えば40〜60μmであり、接着層12の厚みは例えば10〜20μmである。フィルム基板10の代わりに、リジットタイプの絶縁基板を使用してもよい。
次いで、図2(b)に示すように、接着層付き基板5をパンチングなどで貫通加工することにより、開口部を形成してビアホールVHを得る。ビアホールVHの径は例えば200〜300μmに設定される。
続いて、図2(c)に示すように、接着層付き基板5の接着層12の上に厚みが15〜20μm程度の銅箔14を熱圧着して貼り付ける。さらに、図2(d)に示すように、銅箔14をめっき給電経路に利用する電解めっきにより、ビアホールVH内に銅めっき層を充填してビア導体部16を形成する。なお、ビア導体部16がビアホールVHの途中まで充填されるようにしてもよい。さらに、ビア導体部16の下部に電解めっきによりニッケル層と金層をこの順に形成することにより、外部接続端子を接合するための接合部19を得る。
続いて、銅箔14の上にフォトリソグラフィによってレジスト(不図示)をパターニングし、そのレジストの開口部を通して銅箔14をウェットエッチングした後に、レジストを除去する。これにより、図3(a)に示すように、銅箔14がパターン化されて、ビアホールVH(ビア導体部16)の上に接続パッドPが配置された配線層20が形成される。
接続パッドPは配線層20とビア導体部16とを電気接続させるためのパッドであり、配線層20は半導体チップが接続される接続部21を別に備えている。配線層20の接続部21は、例えば、半導体チップが実装される実装領域(不図示)を取り囲むようにその回りに並んで配置される。
本願発明者は、ビアホールVH上及びその近傍での配線密度を向上させるために、ビアホールVHの上にその面積と同等又はそれより小さい面積を有する接続パッドPを配置することを考案した。図3(a)の断面図の例では、両端側の接続パッドPはビアホールVH(ビア導体部16)の上にその面積と同等の面積で配置されている。また、図3(a)の第1部分平面図を加えて参照すると、図3(a)の断面図の中央部の接続パッドPは、ビアホールVH(ビア導体部16)の内側領域にビアホールVHの面積より小さい面積で配置されている。
前述した従来技術では、接続パッドはビアホール全体を被覆して外側に延在して配置されるので、ビアホールVHの近傍に別の配線層を配置することは困難である。しかしながら、第1実施形態では、図3(a)に示すように、接続パッドPの面積をビアホールVHの面積と同等以下に設定することにより、ビアホールVHの近傍に別の配線層20xを配置することが可能になる。これにより、ビアホールVH上及びその近傍において配線密度を向上させることができる。
なお、図3(a)の第2部分平面図に例示するように、接続パッドPが部分的にビアホールからはみ出していてもよく、接続パッドPがビアホールVHの面積と同等以下に設定されていれば各種形状(十字型など)を採用することができる。この場合も同様に、ビアホールVHの近傍に別の配線層20xを配置することができるので、配線密度を向上させることができる。
次いで、図3(b)に示すように、ビア導体部16の下部の接合部19にはんだボールを搭載するなどしてフィルム基板10の下側に突出する外部接続端子18を設ける。ビア導体部16の下部に接合部19(ニッケル/金めっき層)が設けられているので、外部接続端子18の接合性を向上させることができる。
このようにして、フィルム基板10に設けられたビアホールVHの上にその面積と同等以下の面積の接続パッドPが配置され、接続パッドPはビアホールVH(ビア導体部16)を介して外部接続端子18に電気接続される。
本実施形態では、接続パッドPの接続強度を説明するために配線基板の状態で(半導体チップを実装する前に)外部接続端子18を設けているが、実際には、半導体チップを実装した後(封止樹脂を形成した後)に外部接続端子18を設けることによって、後述する半導体装置が構成される。
図4に示すように、そのような構造の配線基板では、接続パッドPがフィルム基板10に接着していないので、設計スペックの引っ張り強度で外部接続端子18を下側に引っ張る際に、十分な接続強度(プル強度)が得られないおそれがあり、接続パッドPが下側にずれたり脱落したりする可能性がある。
この対策として、第1実施形態では、図5に示すように、配線層20の上にソルダレジスト22(保護絶縁層)を形成することにより、接続パッドPをフィルム基板10側に支持して固定するようにしている。ソルダレジスト22としては、ポリイミド系の強度の高いものが使用される。また、ソルダレジスト22はスクリーン印刷などにより形成され、配線層20の接続部21の上に開口部22aが設けられる。
以上により、第1実施形態の配線基板1が得られる。図5に示すように、第1実施形態の配線基板1では、フィルム基板10の上に接着層12が設けられて構成される接着層付き基板5にはその厚み方向に貫通するビアホールVHが形成されている。ビアホールVHにはビア導体部16が充填されており、その下部の接合部19に外部接続端子18が接合されて設けられている。
また、ビアホールVH(ビア導体部16)の上にはその面積と同等又はそれより小さい面積を有する接続パッドPがビア導体部16に電気接続されて配置されている。接続パッドPは配線層20の一部であり、その配線部に繋がっている。ビアホールVH以外の領域に配置された各配線層20は接着層12の上に形成されてフィルム基板10に接着している。また、配線層20の接続部21上に開口部22aが設けられたソルダレジスト22(保護絶縁層)が接続パッドPを被覆して形成されている。
前述したように、第1実施形態では、接続パッドPをビアホールVHの面積と同等以下に設定することによる接続パッドPの接続強度の低下を補うために、配線層20の上にソルダレジスト22を形成することによって接続パッドPをフィルム基板10側に支持して固定するようにしている。
これにより、図6に示すように、接続パッドPの面積がビアホールVHの面積より小さくなっても、設計スペックの引っ張り強度で外部接続端子18を引っ張る際に、十分な接続強度(プル強度)が得られる。従って、接続パッドPが下側にずれたり、脱落したりするおそれがなくなり、配線基板の信頼性を向上させることができる。
このように、第1実施形態の配線基板1では、ビアホールVHの内側領域に接続パッドPを配置することによってビアホールVH周りの配線層の高密度化を図りつつ、接続パッドPの十分な接続強度を確保できるので、高性能な半導体チップの配線基板として容易に対応できるようになる。
図7には、第1実施形態の配線基板1を利用して構成される半導体装置2が示されている。
図7に示すように、第1実施形態の半導体装置2では、図5に示した配線基板1のソルダレジスト22の実装領域に、半導体チップ30がその接続部が上側になった状態でダイアタッチ材(不図示)によって固着されて実装される。
また、半導体チップ30の接続部は、ワイヤ32によってソルダレジスト22の開口部22aに露出する配線層20の接続部21に電気接続される。配線層20の各接続部21は半導体チップ30を取り囲むようにその回りに並んで配置されている。さらに、半導体チップ30及びワイヤ32は封止樹脂34によって封止される。
あるいは、半導体チップ30を配線層20の接続部21にフリップチップ接続することにより、半導体装置2を構成してもよい。以下に説明する第2〜第4実施形態においても同様である。
第1実施形態の半導体装置2は、前述した理由により、ビアホールVH周りの配線密度を向上させることができると共に、接続パッドPの十分な接続強度が得られるので、高性能な半導体チップが信頼性よく実装されて構成される。
(第2の実施の形態)
図8〜図10は本発明の第2実施形態の配線基板の製造方法を示す断面図(一部平面図)、図11は同じく半導体装置を示す断面図である。前述した第1実施形態では、フィルム基板10及び接着層12に同一径の開口部が設けられてビアホールVHが形成される。第2実施形態の特徴は、ビアホール上の中央側にビアホールの径より小さい径の開口部が配置された接着層をフィルム基板の上に形成することにより、ビアホール上の領域に接続パッドの他に別の配線層を配置できるようにしたことにある。
図8〜図10は本発明の第2実施形態の配線基板の製造方法を示す断面図(一部平面図)、図11は同じく半導体装置を示す断面図である。前述した第1実施形態では、フィルム基板10及び接着層12に同一径の開口部が設けられてビアホールVHが形成される。第2実施形態の特徴は、ビアホール上の中央側にビアホールの径より小さい径の開口部が配置された接着層をフィルム基板の上に形成することにより、ビアホール上の領域に接続パッドの他に別の配線層を配置できるようにしたことにある。
第2実施形態の配線基板の製造方法では、図8(a)に示すように、まず、ポリイミドフィルムなどのフィルム基板10を用意し、パンチングなどでフィルム基板10を貫通加工することにより開口部を形成してビアホールVHを得る。さらに、フィルム状の接着層12と銅箔14とを用意する。
そして、図8(b)に示すように、ビアホールVHが設けられたフィルム基板10の上に接着層12を介して銅箔14を熱圧着して貼り合わせる。これにより、フィルム基板10のビアホールVHの上部に接着層12が露出した状態となる。
次の工程(図9(a)〜(c))では、図8(b)のビアホールVHの周りを拡大した拡大断面図で説明する。
図9(a)に示すように、ビアホールVHの上部に露出する接着層12の中央部をレーザやブラストによって貫通加工することによりビアホールVHに連通する開口部12aを形成する。これにより、ビアホールVH上の中央部にビアホールVHの径より小さい径の接着層12の開口部12aが配置されると共に、ビアホールVH1の外側から内側に延びる接着層12のリング状延在部12xがビアホールVH上の周縁側に残された状態となる。
次いで、図9(b)に示すように、銅箔14をめっき給電経路に利用する電解めっきにより接着層12の開口部12aからビアホールVH内にかけて銅などからなるビア導体部16を形成する。ビア導体部16は、図9(b)のようにビアホールVHの途中まで充填されてもよいし、ビアホールVHの全体に充填されてもよい。さらに、第1実施形態と同様に、ビア導体部16の下部に接合部19(ニッケル/金めっき層)を形成する。
次いで、図9(c)に示すように、第1実施形態と同様に、銅箔14をフォトリソグラフィ及びウェットエッチングでパターニングすることにより、ビアホールVHの面積と同等又はそれより小さい面積の接続パッドPがビアホールVHの上に配置された配線層20を形成する。このとき、図9(c)の部分平面図を加えて参照すると、接続パッドPはビアホールVHの中央部(接着層12の開口部12a)の上に形成され、ビアホールVH上の接続パッドPの両側に別の配線層20xが配置される。
つまり、接続パッドPをビアホールVHより小さくすることにより、ビアホールVH上の接続パッドPの外側領域に接着層12のリング状延在部12xが配置されるので、その領域に接続パッドPとは別の配線層20xを配置することができるようになる。絶縁性の接着層12のリング状延在部12x上に別の配線層20xが配置されるので、接続パッドPとその両側の別の配線層20xとは電気的に分離されて形成される。
さらに、図10に示すように、ビアホールVH内のビア導体部16の下部の接合部19にはんだボールを搭載するなどして外部接続端子18を設ける。
さらに、図10に示すように、ビアホールVH内のビア導体部16の下部の接合部19にはんだボールを搭載するなどして外部接続端子18を設ける。
以上により、第2実施形態の配線基板1aが得られる。
図10に示すように、第2実施形態の配線基板1aでは、フィルム基板10にそれを貫通するビアホールVHが設けられている。フィルム基板10の上には、ビアホールVHに対応する領域の中央部にビアホールVHの径より小さい径の開口部12aが設けられた接着層12が形成されている。つまり、フィルム基板10上からビアホールVHの内側に突き出た接着層12のリング状延在部12xがビアホールVH上の周縁側に配置され、これによってビアホールVH上の中央側に接着層12の開口部12aが配置されている。また、接着層12の開口部12aからビアホールVH内にビア導体部16が充填されている。ビア導体部16の下部の接合部19には外部接続端子18が設けられている。
さらに、ビアホールVH上の領域において、接着層12の開口部12a内のビア導体部16の上にビアホールVHの面積より小さい面積を有する接続パッドPがビア導体部16に電気接続されて配置されている。また、ビアホールVH上の領域において、接着層12のリング状延在部12xの上に接続パッドPと電気的に分離された別の配線層20xが形成されている。そして、接続パッドPは接着層12の開口部12a及びビアホールVH内に充填されたビア導体部16を介して外部接続端子18に接続されている。
このように、第2実施形態の配線基板1aでは、ビアホールVH上の領域において、ビアホールVHより小さい面積の接続パッドPが配置される部分に接着層12の開口部12aを設けておき、別の配線層20xが配置される部分に接着層12のリング状延在部12xを配置している。このため、ビアホールVH上の領域内に接続パッドPばかりではなく、それと電気的に分離された別の配線層20xを配置することが可能になり、第1実施形態よりもビアホールVH周りの配線密度を向上させることができる。
また、接続パッドPは、接着層12のリング状延在部12xの上にその開口部12aを跨いで配置され、接着層12はビアホールVHの外側方向に延びてフィルム基板10に十分に接着している。さらに、ビアホールVH内において接続パッドP及び接着層12のリング状延在部12xの下面には配線層20の厚み(10〜20μm)より厚く設定されたビア導体部16(厚み:30〜60μm)が形成されている。
このため、接着層12及びビア導体部16によってビアホールVH上の接続パッドPが支持されるので、設計スペックの引っ張り強度で外部接続端子18を下側に引っ張る際に、十分な接続強度(プル強度)が得られる。
なお、前述した形態では、ビアホールVH上での配線密度を向上させるため、接続パッドPの面積をビアホールVHの面積より小さく設定したが、接続パッドPの面積をビアホールVHと同等に設定してもよい。この場合、第1実施形態と同様に、ビアホールVHの近傍の接着層12の上に別の配線層を配置することにより従来技術よりも配線密度を向上させることができる。
また、第1実施形態の図3(a)の第2部分平面図で示したように、接続パッドPが部分的にビアホールVHから外側にはみ出していてもよい。
図11には、第2実施形態の配線基板1aを利用して構成される半導体装置2aが示されている。
図11に示すように、第2実施形態の半導体装置2aでは、図10に示した配線基板1aの配線層20の上に、その接続部21上に開口部22aが設けられたソルダレジスト22(保護絶縁層)が形成される。さらに、ソルダレジスト22の上に、半導体チップ30がその接続部が上側になった状態でダイアタッチ材(不図示)によって固着されて実装される。
また、半導体チップ30の接続部はワイヤ32によって配線層20の各接続部21に電気接続される。さらに、半導体チップ30及びワイヤ32は封止樹脂34によって封止される。第2実施形態においても、実際には、半導体チップ30を実装した後(封止樹脂34を形成した後)に外部接続端子18が設けられて半導体装置2aが構成される。
(第3の実施の形態)
図12〜図14は本発明の第3実施形態の配線基板の製造方法を示す断面図(一部平面図)、図15は同じく半導体装置を示す断面図である。第3実施形態が第2実施形態と異なる点は、ビアホール内の中央部にビアホールより小さい径の開口部が配置された接着層を形成する代わりに、ビアホール内の中央部にビアホールより小さい径の開口部が配置されたレジスト(絶縁層)を形成することにある。第3実施形態では、第1及び第2実施形態と同一工程についてはその詳しい説明を省略する。
図12〜図14は本発明の第3実施形態の配線基板の製造方法を示す断面図(一部平面図)、図15は同じく半導体装置を示す断面図である。第3実施形態が第2実施形態と異なる点は、ビアホール内の中央部にビアホールより小さい径の開口部が配置された接着層を形成する代わりに、ビアホール内の中央部にビアホールより小さい径の開口部が配置されたレジスト(絶縁層)を形成することにある。第3実施形態では、第1及び第2実施形態と同一工程についてはその詳しい説明を省略する。
第3実施形態の配線基板の製造方法では、図12(a)に示すように、まず、第1実施形態と同様に、フィルム基板10の上に接着層12が設けられた接着層付き基板5を貫通加工することによりビアホールVHを形成する。さらに、銅箔14を用意する。
次いで、図12(b)に示すように、フィルム基板10上の接着層12に銅箔14を熱圧着して貼り付ける。続いて、図12(c)に示すように、ビアホールVHの内面及びフィルム基板10の下面に厚みが10〜20μmのレジスト40を形成する。レジスト40の形成方法は、ドライフィルムレジストを貼り付けるか、あるいは液状レジストを塗布してもよい。レジスト40としては、ポリイミド系の強度が高いソルダレジストが使用される。
さらに、レジスト40に対して露光・現像を行うことによりレジスト40をパターニングする。これにより、図12(d)に示すように、ビアホールVHの上部の銅箔14の下面にビアホールVHの径より小さい径の開口部40aが配置されたレジスト40がパターン化されて形成される。レジスト40は、ビアホールVHの上部側面から内側に延びるリング状延在部40xが銅箔14の下面に残されてパターン化されると共に、リング状延在部40xからビアホールVHの側面を介してフィルム基板10の下面まで延在して形成される。
なお、絶縁層の好適な例としてレジスト40を挙げたが、各種の絶縁樹脂層又はシリコン酸化層などの無機絶縁層を使用してもよい。非感光性の絶縁層を使用する場合は、図12(b)の構造体の下面に絶縁層を形成した後に、フォトリソグラフィ及びエッチングによってパターン化される。
次いで、図13(a)に示すように、第2実施形態と同様に、銅箔14をめっき給電経路に利用する電解めっきにより、レジスト40の開口部40aからビアホールVH内にビア導体部16を充填する。さらに、第1実施形態と同様に、ビア導体部16の下部に接合部19(ニッケル/金めっき層)を形成する。
その後に、銅箔14をフォトリソグラフィ及びウェットエッチングしてパターニングする。これにより、図13(b)に示すように、第2実施形態と同様に、ビアホールVH上にその面積より小さい面積の接続パッドPが配置された配線層20が形成される。接続パッド14はレジスト40の開口部40aを介してビアホールVHに充填されたビア導体部16に電気接続される。
また、第2実施形態と同様に、図13(b)の部分平面図を加えて参照すると、ビアホールVH上の領域において、接続パッドPの両外側のレジスト40のリング状延在部40xの上に接続パッドPとは別の配線層20xが形成される。つまり、第2実施形態と同様に、ビアホールVH上の領域に接続パッドPとそれとは別の配線層20xが混在して配置される。
ビアホールVHの上部周縁側には絶縁性のレジスト40のリング状延在部40xが配置されているので、接続パッドPとその両側の配線層20xとは電気的に分離されて形成される。さらに、図14に示すように、ビアホールVH内のビア導体部16の下部の接合部19にはんだボールを搭載するなどして外部接続端子18が設けられる。
以上により、第3実施形態の配線基板1bが得られる。
図14に示すように、第3実施形態の配線基板1bでは、フィルム基板10の上に接着層12が設けられた接着層付き基板5にそれを貫通するビアホールVHが設けられている。
ビアホールVHの上部周縁側からビアホールVHの側面を介してフィルム基板10の下面までレジスト40(絶縁層)が延在して形成されている。ビアホールVHの上部周縁側にビアホールVHの内面から内側に突き出たレジスト40のリング状延在部40xが配置され、これによってビアホールVHの上部中央側にビアホールVHの径より小さい径のレジスト40の開口部40aが設けられている。
また、レジスト40の開口部40aからビアホールVH内にビア導体部16が充填されている。ビア導体部16の下部の接合部19に外部接続端子18が設けられている。さらに、ビアホールVH上の領域において、レジスト40の開口部40a内のビア導体部16の上にビアホールVHの面積より小さい面積を有する接続パッドPがビア導体部16に電気接続されて配置されている。
また、ビアホールVH上の領域において、レジスト40のリング状延在部40xの上に接続パッドPと電気的に分離された別の配線層20xが形成されている。このように、ビアホールVH上の領域には接続パッドPばかりではなく、それと別の配線層20xが配置されている。
そして、接続パッドPはレジスト40の開口部40a及びビアホールVH内に充填されたビア導体部16を介して外部接続端子18に接続されている。
第3実施形態では、ビアホールVH上の領域において、ビアホールVHより小さい面積の接続パッドPが配置される部分にレジスト40の開口部40aを設けておき、別の配線層20xが配置される部分にレジスト40のリング状延在部40xを配置している。このため、ビアホールVH上の領域内に接続パッドPばかりではなく、それと電気的に分離された別の配線層20xを配置することが可能になり、第1実施形態よりもビアホールVH周りの配線密度を向上させることができる。
また、接続パッドPはレジスト40のリング状延在部40xの上にその開口部40aを跨いで配置され、レジスト40はビアホールVHの側面を介してフィルム基板10の下面まで延びてフィルム基板10に十分に接着している。さらに、ビアホールVH内において接続パッドP及びレジスト40のリング状延在部40xの下面には配線層20より厚みの厚いビア導体部16が形成されている。
このため、レジスト40のリング状延在部40x及びビア導体部16によってビアホールVH上の接続パッドPが支持されるので、設計スペックの引っ張り強度で外部接続端18を下側に引っ張る際に、十分な接続強度(プル強度)が得られる。
なお、第3実施形態においても、接続パッドPの面積をビアホールVHの面積と同等に設定してもよい。また、第1実施形態の図3(a)の第2部分平面図に示したように、接続パッドPが部分的にビアホールVHから外側にはみ出していてもよい。
図15には、第3実施形態の配線基板1bを利用して構成される半導体装置2bが示されている。図15に示すように、第3実施形態の半導体装置2bでは、図14に示した配線基板1bの配線層20の上に、その接続部21上に開口部22aが設けられたソルダレジスト22(保護絶縁層)が形成される。さらに、ソルダレジスト22の上に、半導体チップ30がその接続部が上側になった状態でダイアタッチ材(不図示)によって固着されて実装される。
また、半導体チップ30の接続部はワイヤ32によって配線層20の各接続部21に電気接続される。さらに、半導体チップ30及びワイヤ32は封止樹脂34によって封止される。第3実施形態においても、実際には、半導体チップ30を実装した後(封止樹脂34を形成した後)に外部接続端子18が設けられて半導体装置2bが構成される。
(第4の実施の形態)
図16は本発明の第4実施形態の配線基板を示す断面図、図17は同じく半導体装置を示す断面図である。第4実施形態では、前述した第1、第2、第3実施形態の技術的特徴を組み合わせた配線基板について説明する。
図16は本発明の第4実施形態の配線基板を示す断面図、図17は同じく半導体装置を示す断面図である。第4実施形態では、前述した第1、第2、第3実施形態の技術的特徴を組み合わせた配線基板について説明する。
図16に示すように、第4実施形態の配線基板1cでは、フィルム基板10にはそれを貫通するビアホールVHが設けられている。フィルム基板10の上には、第2実施形態と同様に、ビアホールVH上の周縁側にリング状延在部12xが配置されて、ビアホールVH上の中央側にビアホールVHの径より小さい径の開口部12aが設けられた接着層12が形成されている。
さらに、ビアホールVH上の接着層12のリング状延在部12xの下面からビアホールVHの側面を介してフィルム基板10の下面まで第3実施形態と同様なレジスト40(絶縁層)が形成されている。すなわち、接着層12のリング状延在部12xの下にレジスト40のリング状延在部40xが配置され、接着層12の開口部12aに対応する部分にレジスト40の開口部40aが設けられている。
また、接着層12の開口部12a内、レジスト40の開口部40a内及びビアホールVHの中にはビア導体部16が充填されている。ビア導体部16の下部には接合部19(ニッケル/金めっき層)が形成されている。ビア導体部16の下部の接合部19にはんだボールなどから形成された外部接続端子18が設けられている。
さらに、ビアホールVH上の領域において、接着層12の開口部12a内及びレジスト40の開口部40a内のビア導体部16の上にビアホールVHの面積より小さい面積を有する接続パッドPが配置されている。また、ビアホールVH上の領域において、接着層12のリング状延在部12x(レジスト40のリング状延在部40x)の上に接続パッドPとは別の配線層20xが配置されている。接続パッドPは接着層12の開口部12a及びレジスト40の開口部40aを介してビアホールVHに充填されたビア導電体16に電気接続される。
さらに、配線層20の上には、その接続部21上に開口部22aが設けられたソルダレジスト22(保護絶縁層)が形成されている。
第4実施形態では、ビアホールVH上にそれより小さい面積で配置された接続パッドは、第1に、その上側に形成されるソルダレジスト22によってフィルム基板10側に支持される。第2に、同じく接続パッドPは接着層12のリング状延在部12xの上にその開口部12aを跨いで配置され、その接着層12はフィルム基板10に十分に接着しているので、接続パッドPは接着層12によって支持される。
さらに、第3に、接着層12のリング状延在部12xの下にはレジスト40のリング状延在部40xが配置され、そのレジスト40はフィルム基板10の十分に接着しているので、接続パッドPはレジスト40によっても支持される。
このように、第4実施形態では、接続パッドPは上側に形成されたソルダレジスト22によって支持されると共に、その下側に形成された接着層12及びレジスト40によっても支持される。特に、接続パッドPの面積をより小さく設定する場合は、接着層12及びレジスト40の2層構造で支持することにより、接続パッドPの信頼性を確保することができる。
第4実施形態では、設計スペックの引っ張り強度で外部接続端18を下側に引っ張る際に、第1〜第3実施形態のようなソルダレジスト22、接着層12又はレジスト40のみで接続パッドPを支持する場合よりも、高い接続強度(プル強度)が得られる。
第4実施形態においても、接続パッドPの面積をビアホールVHの面積と同等に設定してもよい。また、第1実施形態の図3(a)の第2部分平面図に示したように、接続パッドPが部分的にビアホールVHから外側にはみ出していてもよい。
第4実施形態では、第1、第2、第3実施形態の技術的特徴を組み合わせたが、(1)接続パッドを配線層の上に形成されるソルダレジストで支持する方法(第1実施形態)、(2)接続パッドをビアホールより小さい開口部が設けられた接着層で支持する方法(第2実施形態)、(3)接続パッドをビアホールより小さい開口部が設けられたレジストで支持する方法(第3実施形態)の中から少なくとも2つを組み合わせてもよい。
図17に示すように、第4実施形態の半導体装置2cでは、他の実施形態と同様に、図16に示した配線基板1cのソルダレジスト22の上に半導体チップ30が実装され、半導体チップ30の接続部がワイヤ32によって配線層20各接続部21に電気接続される。さらに半導体チップ30及びワイヤ32が封止樹脂34によって封止される。第4実施形態においても、実際には、半導体チップ30を実装した後(封止樹脂34を形成した後)に外部接続端子18が設けられて半導体装置2cが構成される。
1,1a,1b,1c…配線基板、2,2a,2b,2c…半導体装置、5…接着層付き基板、10…フィルム基板、12…接着層、12a,22a,40a…開口部、12x,40x…リング状延在部、14…銅箔、16…ビア導体部、18…外部接続端子、19…接合部、20…配線層、21…接続部、20x…別の配線層、22…ソルダレジスト(保護絶縁層)、30…半導体チップ、32…ワイヤ、34…封止樹脂、40…レジスト(絶縁層)、P…接続パッド、VH…ビアホール。
Claims (10)
- 厚み方向に貫通するビアホールが設けられた基板と、
前記ビアホール内に形成されたビア導体部と、
前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、
前記配線層の上に形成された保護絶縁層と、
前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする配線基板。 - 厚み方向に貫通するビアホールが設けられた基板と、
前記基板の上に形成され、前記基板上から前記ビアホールの内側に突き出るリング状延在部が前記ビアホール上の周縁側に配置されて前記ビアホール上の中央側に該ビアホールの径より小さい径の開口部が設けられた接着層と、
前記ビアホール内及び前記接着層の前記開口部内に形成されたビア導体部と、
前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記接着層の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、
前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする配線基板。 - 前記接着層の前記リング状延在部と前記ビア導体部との間から前記ビアホールの側面と前記ビア導体部との間を介して及び前記基板の下面まで形成され、前記接着層の前記リング状延在部の下に前記ビアホールの側面から内側に突き出るリング状延在部が配置されて、前記接着層の前記開口部に対応する部分に開口部が設けられた絶縁層をさらに有することを特徴とする請求項2に記載の配線基板
- 厚み方向に貫通するビアホールが設けられた基板と、
前記ビアホール内の上部周縁側から前記ビアホールの側面を介して前記基板の下面まで形成され、前記ビアホールの側面から内側に突き出るリング状延在部が前記ビアホールの前記上部周縁側に配置されて、前記ビアホールの上部中央側に前記ビアホールの径より小さい径の開口部が設けられた絶縁層と、
前記ビアホール内及び前記絶縁層の前記開口部内に形成されたビア導体部と
前記ビアホールの上に配置されて前記ビア導体部に接続された接続パッドを備えて前記基板の上に形成され、前記接続パッドが前記ビアホールの面積と同等又はそれより小さい面積を有する配線層と、
前記ビア導体部の下部に設けられた接続端子用の接合部とを有することを特徴とする配線基板。 - 前記接続パッドは前記ビアホールの面積より小さい面積を有し、前記ビアホール内の周縁側に配置された前記リング状延在部の上に、前記接続パッドを備えた配線層とは別の配線層が配置されていることを特徴とする請求項2乃至4のいずれか一項に記載の配線基板。
- 前記基板上の前記ビアホール以外の領域に接着層が設けられており、前記ビアホールから外側に配置された前記配線層は前記接着層によって前記基板に接着されていることを特徴とする請求項1又は4に記載の配線基板。
- 前記ビア導体部の厚みは前記配線層の厚みより厚く設定されていることを特徴とする請求項1乃至4のいずれか一項に記載の配線基板。
- 前記絶縁層はポリイミド系のレジストからなることを特徴とする請求項1、3又は4に記載の配線基板。
- 請求項2乃至8のいずれか一項において、前記配線層の上に保護絶縁層が形成されていることを特徴とする配線基板。
- 請求項1又は9に記載された配線基板と、
前記配線基板の前記保護絶縁層の上に実装された半導体チップと、
前記半導体チップと前記保護絶縁層に設けられた開口部に露出する配線層とを接続するワイヤとを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008108530A JP2009260098A (ja) | 2008-04-18 | 2008-04-18 | 配線基板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008108530A JP2009260098A (ja) | 2008-04-18 | 2008-04-18 | 配線基板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260098A true JP2009260098A (ja) | 2009-11-05 |
Family
ID=41387139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008108530A Withdrawn JP2009260098A (ja) | 2008-04-18 | 2008-04-18 | 配線基板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009260098A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015095385A1 (en) * | 2013-12-20 | 2015-06-25 | Qualcomm Incorporated | Substrate comprising improved via pad placement in bump area |
-
2008
- 2008-04-18 JP JP2008108530A patent/JP2009260098A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015095385A1 (en) * | 2013-12-20 | 2015-06-25 | Qualcomm Incorporated | Substrate comprising improved via pad placement in bump area |
CN105830213A (zh) * | 2013-12-20 | 2016-08-03 | 高通股份有限公司 | 包括凸块区域中的改善型通孔焊盘放置的基板 |
US9466578B2 (en) | 2013-12-20 | 2016-10-11 | Qualcomm Incorporated | Substrate comprising improved via pad placement in bump area |
CN105830213B (zh) * | 2013-12-20 | 2019-09-10 | 高通股份有限公司 | 包括凸块区域中的改善型通孔焊盘放置的基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4823089B2 (ja) | 積層型半導体装置の製造方法 | |
JP4528100B2 (ja) | 半導体装置及びその製造方法 | |
JP2008277362A (ja) | 半導体装置およびその製造方法 | |
JP2003273145A (ja) | 半導体装置 | |
JP2006310530A (ja) | 回路装置およびその製造方法 | |
TW201011872A (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
TWI550737B (zh) | 晶片封裝體及其製造方法 | |
TWI356479B (en) | Package structure with embedded die and method of | |
JP4828261B2 (ja) | 半導体装置及びその製造方法 | |
JP2008300854A (ja) | 半導体装置及びその製造方法 | |
JP2013236039A (ja) | 半導体装置 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
JP2000022039A (ja) | 半導体装置及びその製造方法 | |
TWI575672B (zh) | 晶片封裝體及其製造方法 | |
EP3319120A1 (en) | Semiconductor device | |
KR101153000B1 (ko) | 반도체 패키지 | |
JP2009260098A (ja) | 配線基板及び半導体装置 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP3801188B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI522308B (zh) | 具微機電元件之封裝結構及其製法 | |
JP5555400B2 (ja) | 半導体装置及びその製造方法 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
JP2005303039A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101054578B1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |