CN109979916A - 在基板中嵌入磁结构的方法 - Google Patents

在基板中嵌入磁结构的方法 Download PDF

Info

Publication number
CN109979916A
CN109979916A CN201811424485.1A CN201811424485A CN109979916A CN 109979916 A CN109979916 A CN 109979916A CN 201811424485 A CN201811424485 A CN 201811424485A CN 109979916 A CN109979916 A CN 109979916A
Authority
CN
China
Prior art keywords
magnetic material
magnetic
substrate
interconnection structure
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811424485.1A
Other languages
English (en)
Inventor
S.瓦德拉马尼
P.查特杰
R.A.梅伊
R.S.贾因
L.A.林克
A.J.布朗
K.O.李
S.C.李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109979916A publication Critical patent/CN109979916A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/043—Printed circuit coils by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

描述了形成嵌入式感应器结构的方法/结构。实施例包括：在基板的介电材料上形成第一互连结构；在第一互连结构的表面上选择性地形成磁性材料；在磁性材料中形成开口；以及在开口中形成第二互连结构。然后在磁性材料上形成堆积层。

Description

在基板中嵌入磁结构的方法
背景技术
随着微电子封装结构设计需要愈发增加的输入输出（I/O）密度、减小的z高度和形状因数上的减少，功率递送要求变得越来越具有挑战性。感应器结构已经诸如在封装基板的后侧部分上与这样的微电子封装结构相耦合。由于导电填料存在于磁性材料中，这样的感应器结构的磁性材料可能干扰信号完整性。因此，感应器结构可能表现出较低效率，这可能影响功率递送要求。
附图说明
在附图中作为示例而非作为限制图示了在本文中描述的主题。出于说明的简明和清楚，各图中图示的元件不一定是按比例绘制的。例如，出于清楚，一些元件的尺寸可能相对于其他元件而被夸大。此外，在认为适当的时候，附图标记已经在各图当中被重复以指示对应或类似的元件。在各图中：
图1表示了根据一些实施例的封装结构的剖视图。
图2a-2l表示了根据一些实施例的制造封装结构的方法的剖视图。
图2m表示了根据实施例的感应器结构的侧面透视图。
图2n表示了根据实施例的感应器结构的顶视图。
图3a-3l表示了根据一些实施例的制造封装结构的方法的剖视图。
图4a-4o是根据一些实施例的制造封装结构的方法的剖视图。
图5a-5b表示了根据一些实施例的形成封装结构的方法的流程图。
图6表示了根据实施例的计算系统的剖视图。
图7表示了根据实施例的计算系统的示意图。
具体实施方式
参考所附各图描述一个或多个实施例。虽然详细地描绘和讨论了具体配置和布置，但是应当理解的是，这仅出于说明性目的而完成。相关领域技术人员将意识到，在不偏离本描述的精神和范围的情况下，其他配置和布置也是可能的。将对相关领域技术人员显而易见的是，除了在本文中详细描述的之外，可以在各种各样其他系统和应用中采用本文中描述的技术和/或布置。
在以下具体实施方式中对附图做出引用，该附图形成其一部分并且图示了示例性实施例。此外，要理解的是，可以利用其它实施例，并且在不偏离要求保护的主题的范围的情况下可以做出结构上和/或逻辑上的更改。还应当注意的是，方向和参考（例如，上、下、顶部、底部等等）可以仅仅被用来便于描述附图中的特征。因此，不应以限制性意义来理解以下具体实施方式，并且要求保护的主题的范围仅仅由所附权利要求及其等同方式来限定。
在以下描述中，阐述了众多细节。然而，将对本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践实施例。在一些情况下，以框图形式而非详细地示出公知的方法和设备，以避免使实施例晦涩难懂。遍及本说明书对“实施例”或“一个实施例”或“一些实施例”的引用意指结合实施例描述的特定特征、结构、功能或特性被包括在至少一个实施例中。因此，短语“在实施例中”或“在一个实施例中”或“一些实施例”在遍及本说明书的各种地方中的出现不一定指代同一实施例。此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何适合的方式组合。例如，第一实施例可以与第二实施例与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥的任何地方组合。
如在本描述和所附权利要求中使用的，单数形式“一”、“一个”和“该”意图也包括复数形式，除非上下文另行清晰指定的。还将理解的是，如本文中使用的术语“和/或”指代相关联的所列项目中的一个或多个的任何可能组合并且涵盖相关联的所列项目中的一个或多个的全部可能组合。
术语“耦合的”和“连接的”连同它们的派生物可以在本文中被用来描述组件之间的功能上或结构上的关系。应当理解的是，这些术语不意图作为彼此的同义词。而是，在特定实施例中，“连接的”可以被用来指示两个或更多个元件彼此处于直接的物理、光学或电学接触中。“耦合的”可以被用来指示两个或更多个元件彼此处于直接的或者间接的（它们之间具有其他介于中间的元件）物理或电学接触中，和/或两个或更多个元件合作或者彼此相互作用（例如，如在因果关系中）。
如在本文中使用的术语“在......上面”、“在......下面”、“在……与……之间”和“在......上”指代在这样的物理关系值得注意的情况下，一个组件或材料相对于其他组件或材料的相对方位。例如，在材料的上下文中，设置在另一材料上面或下面的一种或多种材料可以是直接接触的或者可以具有一个或多个介于中间的材料。此外，被设置在两种或更多种材料之间的一种材料可以与两个层直接接触，或者可以具有一个或多个介于中间的层。
如遍及本描述所使用的，并且在权利要求中，通过术语“......中的至少一个”或“......中的一个或多个”结合的项目列表可以意指所列项目的任何组合。例如，短语“A、B或C中的至少一个”可以意指：A；B；C；A和B；A和C；B和C；或者A、B和C。
在本文中描述了形成包括选择性定位的磁性材料的嵌入式感应器结构的方法的实施例。在实施例中，可以通过使用磁性材料和它们的合金来形成嵌入式感应器结构，该磁性材料和它们的合金可以选择性地形成在微电子封装结构的特定位置内。磁性材料的选择性形成可以并入到有芯（cored）和无芯（coreless）封装两者内。本文中的实施例的嵌入式感应器结构的磁性材料可以选择性地形成在各种导电结构周围并且被设置在各种导电结构上，该导电结构例如诸如通孔和焊盘结构。
本文中描述的形成用于嵌入式感应器结构制造的磁性材料的方法可以包括：形成腔体并且利用模板印刷处理来在封装基板/结构的选择性位置内形成诸如磁性膏之类的磁性材料。其他方法可以包括：在封装堆积（build up）层内的期望位置中选择性地形成磁性膏，并且然后磨削介电堆积材料以进一步使感应器结构图案化。另一实施例包括利用等离子蚀刻过程来使嵌入的磁性材料图案化。
可以在诸如封装基板之类的基板上形成或执行本文中的实施例的各种实现方式。封装基板可以包括：能够在管芯（诸如，集成电路（IC）管芯）与微电子封装可以耦合到的下一层级组件（例如，电路板）之间提供电通信的任何适合类型的基板。在另一实施例中，基板可以包括：能够在IC管芯与耦合于下层IC/管芯封装的上层IC封装之间提供电通信的任何适合类型的基板，并且在另外的实施例中，基板可以包括：能够在上层IC封装与IC封装耦合到的下一层级组件之间提供电通信的任何适合类型的基板。
图1是封装结构100的剖视图，其中封装结构100可以包括微电子封装的一部分，并且可以包括嵌入式封装感应器结构。嵌入式感应器结构包括磁性材料110，该磁性材料110已经被选择性地形成并且嵌入在封装结构100的基板102内，该嵌入式感应器的制造过程要在本文中进一步描述。在实施例中，基板102可以包括封装基板102的一部分。在实施例中，基板102可以包括无芯基板，并且在其他实施例中可以包括有芯基板。作为示例，在一个实施例中，基板102可以包括多层基板——包括介电/电绝缘材料101和导电互连结构106、107的交替层，其中在实施例中，互连结构107可以包括通孔，并且在实施例中，其中互连结构106可以包括焊盘。
在实施例中，电绝缘材料可以包括诸如环氧层压板之类的材料。例如，基板102可以包括由下述材料组成的电绝缘层，该材料诸如酚醛棉纸材料（例如，FR-1）、棉纸和环氧材料（例如，FR-3）、使用环氧树脂（FR-4）层压在一起的编织玻璃材料、具有环氧树脂（例如，CEM-1）的玻璃/纸、具有环氧树脂的玻璃合成物、具有聚四氟乙烯（例如，PTFE CCL）的编织玻璃布，或者其他基于聚四氟乙烯的预浸材料。
其他类型的基板和基板材料还可以找到利用所公开的实施例的用途（例如，陶瓷、蓝宝石、玻璃等）。此外，根据一个实施例，基板可以包括介电材料和金属的交替层，该交替层堆积在管芯自身上面——该过程有时被称为“无凸起堆积过程”。当利用这样的方法时，可能需要或者可能不需要导电互连（因为在一些情况下，堆积层可能直接设置在管芯上面）。
基板102可以为例如诸如器件130之类的管芯/器件提供结构支撑。在实施例中，焊料结构120可以设置在基板102的第一表面103和/或第二表面105上，并且可以设置得邻近阻焊材料113。在实施例中，焊料结构120可以电学地耦合到管芯130和/或PCB/母板。在实施例中，管芯130可以通过焊料结构120电学地且物理地耦合到封装基板102。
管芯/器件130可以包括任何类型的集成电路器件。在一个实施例中，管芯130可以包括处理系统（单核的或者多核的）。例如，管芯130可以包括：微处理器、图形处理器、信号处理器、网络处理器、芯片集等。在一个实施例中，管芯130可以包括具有多个功能单元（例如，一个或多个处理单元、一个或多个图形单元、一个或多个通信单元、一个或多个信号处理单元、一个或多个安全单元等）的片上系统（SoC）。然而，应当理解的是，所公开的实施例并不限于任何特定类型或种类的器件/管芯。在实施例中，基板可以包括与其耦合的任何数量的管芯。
导电互连结构可以被设置在管芯/器件130的（一个或多个）侧面（未示出）上，并且可以包括能够例如在管芯/器件与基板或另一管芯/器件之间提供电通信的任何类型的结构和材料。在实施例中，导电互连结构可以包括：管芯上的导电末端（例如，焊盘、凸起、螺柱凸起、柱形物、支柱或者其他适合的结构或结构的组合）和基板上的对应的导电末端（例如，焊盘、凸起、螺柱凸起、柱形物、支柱或者其他适合的结构或结构的组合）。焊料结构120（例如，以球或凸起的形式）可以设置在基板102和/或管芯/器件的末端109上，并且然后可以使用焊料回流过程来结合这些末端。当然，应当理解的是，许多其他类型的互连和材料是可能的（例如，在管芯与基板之间延伸的焊线）。
管芯130上的末端可以包括任何适合的材料或材料的任何适合的组合，无论被设置在多个层中还是被组合以形成一种或多种合金和/或一种或多种金属间化合物。例如，管芯上的末端可以包括铜、铝、金、银、镍、钛、钨、以及这些的任何组合和/或其他金属。在其他实施例中，末端可以包括一种或多种非金属材料（例如，导电聚合物）。在基板102的表面上的末端109还可以包括任何适合的材料或材料的任何适合的组合，无论被设置在多个层中还是被组合以形成一种或多种合金和/或一种或多种金属间化合物。在实施例中，表面处理物（surface finish）111可以设置在导电结构106的表面上的末端/铜焊盘109上，其中表面处理物111可以包括诸如电镀镍/金（ENIG）处理物之类的材料以及其他类似的处理材料。
根据实施例，导电互连结构106、107可以以如由特定应用所要求的任何图案设置在基板102的介电部分101内。任何数量的堆积层可以设置在基板102内，其中导电互连结构106、107可以包括例如在堆积层内的诸如微通孔之类的通孔结构。基板102可以包括任何数量的介电层101，该介电层101可以包括如适合于特定应用的任何数量的导电互连结构106、107。导电互连结构106、107的个体可以包括迹线（trace）、沟槽、布线层、接地平面、电源平面、再分布层（RDL）和/或任何其他适当的电路由特征。尽管在图1中图示了导电互连结构106、107的具体图案，但是这样的图案仅仅是示例性的，并且可以根据特定应用而变化。
磁性材料110可以包括嵌入式感应器结构的一部分，其中导电材料可以在磁性材料周围被图案化以形成任何期望几何结构的嵌入式感应器结构，这将在本文中进一步描述。在实施例中，并入在嵌入式感应器结构中的磁性材料110可以包括配电系统的至少一部分，该配电系统可以向管芯130和/或向耦合到基板102/封装结构100的其他组件、设备或系统提供功率。例如，并入磁性材料110的嵌入式磁感应器可以形成电压调节器的一部分，该电压调节器耦合到用于管芯130的电源。将嵌入式磁感应器结构集成到半导体基板102中可以消除对于外部感应器的需要。
磁性材料110可以包括磁性膜，并且在其他实施例中，可以包括磁性膏和/或磁性墨水。磁性材料110可以包括一种或多种金属磁性材料或者一种或多种软铁氧体磁性材料。示例金属磁性材料包括但不限于：铁（Fe）；取向硅化铁（FeSi）；无取向硅化铁（FeSi）；铁镍（FeNi）和含铁镍合金；铁钴（FeCo）和含铁钴合金；FeSiBNbCu和含FeSiBNbCu合金；以及CoZrTa和含CoZrTa合金。示例软铁氧体磁性材料包括但不限于：锰锌铁氧体（MnZn）；镍锌铁氧体（NiZn）；以及氧化铁（Fe2O3）。
软铁氧体具有相对较低的矫顽磁性，该矫顽磁性准许由软铁氧体产生的磁场在没有磁滞损耗（例如，能量耗散）的情况下容易地反转。软铁氧体材料在高频率下的相对较低的耗散在射频（RF）应用和开关模式的电源两个方面中都提供了优点。在实施例中，磁性膏和/或磁性墨水可以包括载体材料，该载体材料可以包括下述各项中的一项或多项：热固性树脂，诸如环氧树脂；相互穿透的聚合物网络；液晶聚合物（LCP）；含氟聚合物，诸如聚四氟乙烯（PTEE）；和有机硅。
在一个实施例中，可以被包括在磁性材料110中的载体可以包括双-苯并环丁烯（BCB，例如由美国密西根州密德兰的陶氏化学以商品名CYCLOTENETM 3022提供的双-苯并环丁烯）。在一些实施例中，液晶聚合物可以包括溶解在一种或多种溶剂中的一种或多种聚合物（例如，溶质液晶聚合物）。在一些实施例中，液晶聚合物可以包括被加热到其玻璃或熔融转变点以上的一种或多种聚合物或聚合物混合物（例如，热致液晶聚合物）。可以使用当前可用和/或将来开发的液体应用技术中的任何数量和/或组合的技术来应用、沉积或以其它方式形成磁性材料110，该液体应用技术包括喷涂沉积、旋涂、印刷以及类似的。
在实施例中，磁性材料110可以设置在表面上，并且在一些实施例中，直接设置在互连结构106、107的表面上。例如，磁性材料110可以设置在导电结构106、107上，并且可以嵌入在基板102内，并且可以设置在封装基板102的介电材料101上，并且可以既不设置在第一表面103上，也不设置在基板102的第二表面105上。即，磁性材料110可以完全嵌入到基板102中。磁性材料110可以包括选择性地形成的磁性材料，该磁性材料可以根据特定设计要求而形成在基板102内的任何适合的一个或多个位置中，如将在本文中进一步描述的。
在一些实施例中，磁性材料110可以形成在导电种子层（未示出）上，例如诸如在铜种子层上。在实施例中，种子层可以设置在导电互连结构106、107与磁性材料110之间。在实施例中，种子层可以包括大约50 nm到大约5微米的厚度，并且可以通过电镀过程形成。在其他实施例中，种子层可以通过任何适合的形成过程形成，例如诸如通过物理气相沉积过程。种子层可以包括例如诸如铜、钛和/或镍之类的材料。在实施例中，磁性材料110可以包括诸如铁、镍、钴、钼及其组合之类的材料。
磁性材料110可以包括拥有高磁导率和低矫顽磁性的磁性材料，并且可以包括要在本文中进一步描述的适于用作高效封装内/嵌入式感应器的那些材料。在一些实施例中，磁性材料110可以包括在大约2与大约50之间的磁导率，并且在其他实施例中，磁导率可以大于大约2。在一些实施例中，磁性材料110可以包括在大约10微米到大约1000微米之间的厚度，但是在其他实施例中，磁性材料110的厚度可以根据特定应用而变化。在实施例中，磁性材料110可以可选地包括导电结构，该导电结构诸如设置在磁性材料110内并且邻近介电材料101的矩形铜结构125。
图2a-2m描绘了形成嵌入式磁性感应器结构的实施例，其中例如磁性材料可以形成在介电材料内的腔体中。图2a描绘了封装结构200的一部分的剖视图，其中核心221可以包括导电互连结构，该导电互连结构诸如设置在诸如第一表面203之类的表面上和在核心221的第二表面205上的焊盘206。在实施例中，镀通孔204可以贯穿核心221。在实施例中，核心221可以包括有机核心，并且在实施例中可以包括任何适合的有机材料，并且可以包括诸如陶瓷和/或玻璃之类的其他适合的材料，。
在其他实施例中，封装结构200可以包括无芯封装结构200。在实施例中，堆积层可以随后形成在核心的表面203、205上。封装结构200可以是PCB、中介层（interposer）等等的一部分。在一些示例性实施例中，封装结构200可以包括多层级板中的PCB，该多层级板包括与玻璃增强环氧树脂片（例如，FR-4）层压在一起的多个导电迹线层级。
在图2b-2c中，堆积层211可以形成在核心221的表面203、205上，以例如堆积诸如封装基板202之类的基板202。基板202可以包括任何数量的堆积层，该堆积层包括导电层和介电层。在实施例中，堆积层211可以通过层压介电材料（例如诸如任何适合的堆积介电材料）和使介电材料图案化并且形成导电材料（例如诸如铜材料）和使导电材料图案化以在介电材料内形成导电迹线来形成。包括导电材料的互连结构206、207可以形成在介电材料201内。在实施例中，互连结构206可以包括焊盘，并且互连结构207可以包括通孔。在实施例中，可以利用干膜抗蚀剂（DFR）图案化过程来形成导电结构206、207。
在图2d中，开口208可以形成在介电材料201内，其中可以暴露导电互连结构（诸如导电互连结构206）的表面。在实施例中，可以利用激光钻孔和去污处理来形成开口208。开口208可以形成在其中嵌入式封装感应器要在基板202内形成的位置中，使得嵌入式感应器可以选择性地形成在封装基板内。在实施例中，开口208可以包括矩形结构，并且可以包括线性侧壁213。
在实施例中，种子层（未示出）可以可选地形成在导电结构206上以及形成在开口208的侧壁上。在实施例中，种子层可以包括大约50 nm到大约5微米的厚度，并且在实施例中可以通过电镀过程形成。在其他实施例中，可以通过任何适合的形成过程形成种子层，例如诸如通过物理气相沉积过程。种子层可以包括例如诸如铜、钛和镍之类的材料。
在图2e中，磁性材料210可以形成在开口208中，其中磁性材料210可以包括磁性膏和/或磁性墨水，并且可以包括与图1的磁性材料类似的属性。在实施例中，通过利用模板印刷过程，磁性材料210可以形成在开口的侧壁213上以及形成在导电互连结构206的暴露表面上。形成磁性材料210，使得磁性材料210可以包括第一侧面215和第二侧面217，其中磁性材料的第二侧面217与介电材料201的邻近表面219是共面的（在大约1-2度内）。在实施例中，磁性材料210的第一侧面215或第二侧面217中的至少一个的长度251可以比互连结构206的长度250的大约2倍更小，并且可以比互连结构250的长度250的大约1.5倍更小。在其他实施例中，第一侧面215或第二侧面217之一的长度可以小于互连结构206的长度。
通过利用模板印刷技术，根据特定设计要求，磁性材料210可以选择性地形成在封装基板202的部分/位置内，在该部分/位置中期望封装内/嵌入式感应器结构被定位。任何数量的开口和磁性材料可以被放置在基板内的所选位置中。
跟随在开口208中形成磁性材料210，磁性开口212可以形成在磁性材料210自身中（图2f）。磁性开口212可以暴露导电互连结构206的诸如第一表面之类的表面223，该导电互连结构206被至少部分地设置在磁性材料210的第一侧面215上。在实施例中，磁性开口212可以包括线性侧壁。例如诸如铜电镀种子层之类的种子层209可以形成在基板202的第一侧面203和第二侧面205上，并且可以形成在磁性开口212内以及导电互连结构206的表面223的一部分上（图2g）。磁性开口212的侧壁可以衬有种子层209，但是种子层209不完全充满开口208。在实施例中，种子层209可以包括大约50 nm到大约5微米之间的厚度。
例如诸如干膜抗蚀剂之类的图案化材料240可以形成/层压到基板202的第一侧面203和第二侧面205上（图2h），并且开口225可以形成在图案化材料240中（图2i）。开口225可以暴露被设置在磁性开口212内的种子层209的一部分，并且可以暴露被设置在磁性材料210的第二侧面217上的种子层209的一部分。导电迹线/互连结构237可以形成在种子层209上（图2j）、磁性开口内以及还可以在磁性材料210的第二侧面217上的种子层209的暴露部分上。导电互连结构237可以包括根据特定设计要求的任何形状，但是取决于磁性开口212的大小和种子层209的位置。在实施例中，互连结构237的第一侧面可以设置在互连结构206的第一侧面上，并且与互连结构237的第一侧面相对的第二互连结构的第二侧面可以与磁性材料的第二侧面是共面的。
在实施例中，通过利用闪光蚀刻过程，可以从基板202移除图案化材料240（图2k），以及从基板202的第一侧面203和第二侧面205移除剩余的种子层209。在图2l中，阻焊242可以形成在基板202的第一侧面203和第二侧面205上，并且开口可以被图案化成显露/暴露导电结构206并且显露导电结构137。诸如铜焊盘之类的焊盘244可以形成在导电结构206、237上，并且诸如焊球之类的焊盘互连结构可以形成在焊盘244上。一种例如诸如图1的器件130之类的器件或者例如诸如母版之类的板（未示出）可以通过耦合到焊盘244的通孔焊料结构与基板202的第一侧面203或第二侧面205耦合。
尽管图2a-2l描绘了在有芯基板的核心上的磁性材料的形成，但是可以采用模板过程来在基于预浸料的基板中（诸如例如在中介层中）形成嵌入式感应器结构。还可以与无芯基板一起采用本文中描述的模板过程，其中两个无芯面板可以附接到临时核心的任一侧面，并且腔体可以被钻入到临时核心（未示出）的上面和下面的面板两者中。临时核心保护每一个基板的前侧的同时，可以在这样的临时核心的两个侧面上对磁性材料进行钻孔和电镀。
设置在导电结构上的磁性材料210可以包括任何适合的几何结构，这取决于针对嵌入式感应器的特定设计要求。例如，在实施例中，感应器250几何结构可以包括蛇形结构（图2m，侧面透视图)，其中导电结构206、207设置在选择性地形成的磁性材料210上。在另一实施例中，感应器250几何结构可以包括导电材料206，该导电材料206可以以矩形形状设置在选择性地形成的磁性材料上，邻近图2n（顶视图）的基板内的介电材料201。
在另一实施例中，通过利用磨削过程，磁性材料可以选择性地形成在基板的部分内，利用该磨削过程来显露磁性材料，该磁性材料例如诸如磁性膏和/或磁性墨水（图3a-3l）。在图3a中，描绘了封装结构300的一部分的剖视图，其中核心321可以包括导电互连结构，诸如被设置在诸如第一表面303之类的表面上和在核心321的第二表面305上的焊盘306。在实施例中，镀通孔304可以贯穿核心321。镀通孔304可以被镀在具有导电层305的侧壁上，该导电层305可以包括铜层305。在实施例中，核心321可以包括有机核心，并且在实施例中可以包括任何适合的有机材料，并且可以包括诸如陶瓷和/或玻璃之类的其他适合的材料。
在其他实施例中，封装结构300可以包括无芯封装结构300。在实施例中，介电材料301可以形成/被层压到核心321的第一侧面和第二侧面上（图3b），并且例如通过利用电镀和钻孔过程，诸如导电通孔结构307之类的导电结构307可以形成在介电材料内（图3c）。导电焊盘306可以形成在导电通孔307上（图3d）。
例如诸如干膜抗蚀剂之类的图案化材料308可以形成在介电材料301上（图3e），并且磁性材料310可以形成在图案化材料308之间的导电互连结构306上。在实施例中，可以选择性地形成磁性材料，其中可以邻近第一导电通孔307的侧壁形成磁性材料的侧壁。
磁性材料310可以包括磁性膏或磁性墨水，并且可以包括例如在图1中描述的磁性材料中的一种或多种。可以移除图案化材料310（图3f），并且可以在磁性材料310上面形成/层压介电层301（图3g）。可以实行诸如磨削过程320之类的平面化过程320，其中介电层301和磁性材料310可以是共面的（图3h）。
例如，可以利用激光钻孔和铜电镀过程在磁性材料310中形成导电结构307（图3i）。诸如导电焊盘之类的导电结构306可以形成在导电结构307上，图案化材料可以被放置在邻近导电焊盘的期望位置中，并且附加的磁性材料310可以形成在图案化材料308之间的导电焊盘306上（图3j）。导电结构307可以形成在磁性材料310内（图3k）。可以为用于在基板302内的感应器放置的如期望那么多的位置来重复在基板302内形成磁性材料310并且通过利用磨削过程显露磁性材料310的过程。在实施例中，阻焊材料342可以放置在基板302的最终堆积层上，并且焊盘344可以形成在导电互连结构306上（图3l）。焊料结构（未示出）可以形成在焊盘上，其中焊料结构可以耦合到板或器件。感应器结构可以包括任何适合的几何结构，并且例如可以包括诸如在图2m-2n中描绘的那些之类的结构。
在又一实施例中，通过使用等离子蚀刻过程，可以在诸如封装基板之类的基板内形成本文中的实施例的磁性材料。诸如封装基板之类的基板400可以包括设置于其上的导电结构406。诸如无电极铜层409之类的导电层409可以形成在导电结构406上和基板402上（图4b）。在实施例中，导电层409可以包括在大约50 nm到大约5微米之间的厚度。图案化材料408可以形成在导电层409上，并且可以被图案化（图4c）。通过使用例如闪光蚀刻过程，可以从基板以及从暴露的导电结构406移除导电层409的暴露部分（图4d），并且然后可以移除图案化材料408（图4e）。
磁性材料410可以形成在导电层409上、导电互连结构406上和暴露的基板402部分上（图4f）。在实施例中，磁性材料410可以例如包括与图1的磁性材料类似的元素，并且可以包括磁性膜。第二导电层409’可以形成在磁性材料410上，并且诸如干膜抗蚀剂之类的图案化材料408可以形成在第二导电层409’的一部分上（图4g）。通过使用例如闪光蚀刻过程，可以从磁性材料410移除第二导电层409’（图4h）。在实施例中，可以利用等离子蚀刻过程来从第一导电层409移除磁性材料410（图4i）。在实施例中，等离子过程可以包括氟基化学过程（fluorine based chemistry）。可以从导电互连结构406移除第一导电材料409，其中导电结构425可以保持在磁性材料410内（图4j）。导电结构425可以包括矩形形状，并且可以设置在导电结构406与磁性材料的侧壁之间。
可以将介电层401形成/层压到磁性材料410上，和形成/层压到导电结构406上（图4k）。可以然后采用磨削过程421，其中介电材料401的表面可以被平面化成与磁性材料410的表面是共面的（图4l）。导电结构407可以形成在磁性材料410内，以及形成在介电层401内（图4m），并且导电结构406可以然后形成在导电结构407上。另外的堆积层可以形成在基板402上，其中可以形成任何数量的堆积层，其中磁性材料可以选择性地形成在基板402的介电材料401内。在实施例中，焊料材料442、焊料焊盘444和表面处理446可以形成在基板402上，其中可以形成耦合到板或器件的焊料结构（未示出）。
可以在本文中描述的封装结构内堆积的导电迹线的层级/金属化层级的数量可以根据特定设计要求而变化。附加的磁性材料可以形成在初始形成的磁性材料上，并且可以根据设计要求而被图案化。
本文中的各种实施例使得能够实现磁性材料选择性地嵌入在基板中，该基板诸如封装基板。根据本文中的实施例，磁性膜、磁性膏和/或磁性墨水可以选择性地形成在基板内。磁性材料的选择性形成是有利的，这是因为材料没有覆盖基板的大部分区域，并且避免将感应器放置在基板的表面上。利用磁性材料覆盖基板的大量区域可能干扰信号完整性。实施例使得能够实现磁性材料仅在堆积层内的某些位置中的选择性放置。实施例利用诸如模板印刷、磨削和等离子蚀刻之类的处理技术。可以与有芯或无芯基板两者、介电层压板或预浸材料一起采用实施例。
图5a描绘了形成封装内/嵌入式感应器结构的方法500的流程图，其中磁性材料被选择性地电镀以形成嵌入式感应器结构的一部分。在操作502处，第一互连结构形成在基板的介电材料上。第一互连结构可以包括任何适合的导电互连结构，该导电互连结构例如诸如导电迹线、通孔结构、焊盘结构。在实施例中，基板可以包括封装基板，或者可以包括例如诸如中介层之类的任何其他类型的基板。基板可以包括有芯封装基板，并且在实施例中可以包括有机基板，或者可以包括例如诸如无芯基板之类的不具有核心的基板。
在操作504处，磁性材料可以选择性地形成在第一互连结构的表面上。磁性材料可以包括本文中描述的任何磁性材料，例如诸如在图1中描述的那些材料。在实施例中，可以通过利用膜版印刷过程来形成磁性材料，其中磁性材料可以形成在介电材料内的开口内，其中形成开口以显露第一导电结构的表面。在实施例中，开口可以包括诸如矩形腔体之类的腔体。在实施例中，开口可以包括线性侧壁。
磁性材料可以包括第一侧面和第二侧面，其中磁性材料的第一侧面可以形成在第一互连结构的表面上。在实施例中，例如诸如图2g的种子层之类的种子层可以在形成磁性材料之前而形成在第一互连结构上。在实施例中可以包括线性侧壁的磁性材料的侧壁可以在实施例中与基板内的邻近介电材料直接接触。
磁性材料可以选择性地形成在基板内，使得其在基板内形成嵌入式感应器的一部分；即在实施例中，磁性材料可以不设置在基板的表面上。在实施例中，通过使用磨削过程，可以显露磁性材料并且使磁性材料图案化，并且在另一实施例中，通过使用等离子蚀刻过程（诸如通过利用氟基化学过程），可以使磁性材料图案化。
在操作506处，开口可以形成在磁性材料中。例如，可以利用激光钻孔形成开口，并且该开口可以暴露/显露第一互连结构的表面。在操作508处，第二互连结构可以形成在开口中。在实施例中，第二互连结构可以包括通孔，但是在其他实施例中，第二互连结构可以包括任何适合的互连结构/迹线。在实施例中，第二互连结构可以直接形成在第一互连结构上，并且可以通过电镀过程形成，并且可以包括例如铜材料。在其他实施例中，第二互连结构可以形成在被设置在第一互连结构与第二互连结构之间的种子层上。
通过选择开口和/或种子层形成的位置，感应器结构的磁性材料部分可以放置在封装基板内的期望位置处。嵌入式感应器结构可以包括基板的具体位置内的任何适合的几何结构，并且例如可以包括诸如在图2m-2n中描述的那些之类的结构。至少一个堆积层和/或介电层可以形成在嵌入式感应器结构上，以使得嵌入式感应器结构可以完全嵌入在封装基板内。
图5b描绘了在基板内（诸如在封装基板内）形成嵌入式封装感应器结构的方法520的流程图，其中磁性材料选择性地形成在基板内。在操作522处，第一互连结构可以形成在基板的介电材料上。在实施例中，可以例如利用电镀过程形成第一互连结构，并且该第一互连结构可以包括铜材料。介电材料例如可以包括有芯或无芯封装的堆积材料。
在操作524处，磁性材料可以选择性地形成在第一互连结构的表面上，其中所形成的磁性材料的侧壁是线性的，并且其中侧壁邻近介电材料。在实施例中，磁性材料可以形成在介电材料内的开口内。在实施例中，可以形成磁性材料，以使得磁性材料的侧壁直接邻近基板的介电材料，并且其中磁性材料的第一侧面的长度或第二侧面的长度设置在基板的介电材料部分之间。在实施例中，磁性材料的或者第一侧面或者第二侧面的长度可以比第一互连结构的长度的大约1.5倍更小。在其他实施例中，磁性材料的第一侧面或第二侧面的长度可以小于第一互连结构的长度。
在操作526处，利用本文中描述的任何过程，可以在磁性材料中形成开口。在实施例中，开口可以包括通孔开口。在操作528处，第二互连结构可以形成在开口中。在实施例中，第二互连结构可以包括通孔结构，并且可以通过在开口内电镀导电材料来形成。在实施例中，种子层可以在形成磁性材料之前形成在开口内。在实施例中，第三互连结构可以形成在第二互连结构上，并且附加的磁性材料可以形成在第三导电互连结构上。嵌入式感应器结构可以包括任何适合的几何结构，例如包括在图2m-2n中描述的那些。根据设计要求，可以在嵌入式感应器结构上形成任何数量的附加堆积层。
本文中的实施例的封装结构可以与能够在被设置在封装结构中的微电子器件（诸如管芯）与本文中的封装结构可以耦合到的下一层级组件（例如，电路板）之间提供电通信的任何适合类型的结构相耦合。本文中的实施例的器件/封装结构及其组件可以包括电路元件，该电路元件例如诸如用于在处理器管芯中使用的逻辑电路。金属化层和绝缘材料可以被包括在本文中的结构以及可以将金属层/互连耦合到外部器件/层的导电触点/凸起中。在一些实施例中，结构可以进一步包括可以彼此堆叠的多个管芯，这取决于特定实施例。在实施例中，（一个或多个）管芯可以部分地或完全地嵌入在本文中的实施例的封装结构中。
本文中所包括的器件/封装结构的各种实施例可以被用于片上系统（SOC）产品，并且可以在诸如智能电话、笔记本计算机、平板设备、可穿戴设备和其他电子移动设备之类的设备中找到应用。在各种实现方式中，本文中的封装结构可以被包括在下述各项中：膝上型计算机、上网本、笔记本计算机、超级本、智能电话、平板设备、个人数字助理（PDA）、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监控器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字录像机以及可穿戴设备。在另外的实现方式中，本文中的封装器件可以被包括在处理数据的任何其它电子设备中。
现在转向图6，其图示的是计算系统600的实施例的剖视图。系统600包括主板602或其他电路板。主板602包括第一侧面601和相反的第二侧面603，并且各种组件可以被设置在第一侧面601和第二侧面603之一或两者上。在图示的实施例中，计算系统600包括被设置在基板604的表面上（诸如，在顶部或底部或侧面表面上）的至少一个管芯620，该基板604诸如包括根据本文中的各种实施例中的任何实施例的嵌入式感应器结构中的至少一个。基板604可以包括例如中介层604，或者例如诸如有芯基板或无芯基板之类的任何其他类型的基板。
基板604可以例如包括各种导电层608，该导电层608可以通过通孔结构607电学地且物理地彼此连接。在实施例中，导电层608可以包括导电迹线。
基板604可以进一步包括穿透基板通孔612，该穿透基板通孔612可以包括例如诸如在图3g中的在侧壁上的磁性材料。介电材料605可以在基板604内将导电层彼此分离/隔离。联合结构606可以将基板604电学地且物理地耦合到板602。计算系统600可以包括本文中描述的嵌入式感应器结构的任何实施例。
系统600可以包括任何类型的计算系统，诸如例如手持式或移动计算设备（例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、网络顶级计算机等）。然而，所公开的实施例并不限于手持式和其他移动计算设备，并且这些实施例可以在诸如台式计算机和服务器之类的其他类型的计算系统中找到应用。
主板602可以包括任何适合类型的电路板或者能够在被设置在板上的各种组件中的一个或多个之间提供电通信的其他基板。在一个实施例中，例如，主板602包括印刷电路板（PCB），该印刷电路板（PCB）包括被一层介电材料彼此分隔并且通过导电通孔互连的多个金属层。可以以期望的电路图案形成任何一个或多个金属层以在与板601耦合的组件之间（也许结合其他金属层）路由电信号。然而，应当理解的是，所公开的实施例并不限于上文描述的PCB，并且另外，主板602可以包括任何其他适合的基板。
图7是可以并入本文中描述的封装结构的实施例而实现的计算设备700的示意图。例如，计算设备700的组件中的任何适合组件可以包括或者可以被包括在封装结构中，该封装结构包括本文中公开的各种实施例的嵌入式感应器结构。在实施例中，计算设备700容纳板702，例如诸如母版702。板702可以包括许多组件，该组件包括但不限于处理器704、管芯上存储器706以及至少一个通信芯片708。处理器704可以物理地且电学地耦合到板702。在一些实现方式中，至少一个通信芯片708可以物理地且电学地耦合到板702。在另外的实现方式中，通信芯片708是处理器704的部分。
取决于其应用，计算设备700可以包括其它组件，该其他组件可以或可以不物理地且电学地耦合到板702，并且可以或可以不彼此通信地耦合。这些其他组件包括但不限于易失性存储器（例如，DRAM）709、非易失性存储器（例如，ROM）710、闪速存储器（未示出）、图形处理器单元（GPU）712、芯片集714、天线716、诸如触摸屏显示器之类的显示器718、触摸屏控制器720、电池722、音频编解码器（未示出）、视频编解码器（未示出）、全球定位系统（GPS）设备726、集成传感器728、扬声器730、相机732、放大器（未示出）、紧凑盘（CD）（未示出）、数字多功能盘（DVD）（未示出）等等）。这些组件可以被连接到系统板702、被安装到系统板或者与其他组件中的任何组件组合。
通信芯片708使得能够实现无线和/或有线通信以用于数据去往和来自计算设备700的传输。术语“无线的”及其派生词可以被用来描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用穿过非固体介质的经调制的电磁辐射来传送数据。该术语并不暗示相关联的设备不包含任何线缆，尽管在一些实施例中它们可能不包含。通信芯片708可以实现许多无线或有线标准或协议中的任何标准或协议，该标准或协议包括但不限于：Wi-Fi（IEEE 802.11族）、WiMAX（IEEE 802.16族）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其以太网派生物，以及被指定为3G、4G、5G及以上的任何其它无线和有线协议。
计算设备700可以包括多个通信芯片608。例如，第一通信芯片可以专用于较短程无线通信（诸如Wi-Fi和蓝牙），并且第二通信芯片可以专用于较长程无线通信（诸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它的）。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以被存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
在各种实现方式中，计算设备700可以是膝上型计算机、上网本、笔记本计算机、超级本、智能电话、平板设备、个人数字助理（PDA）、超级移动PC、可穿戴设备、移动电话、台式计算机、服务器、打印机、扫描仪、监控器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字录像机。在另外的实现方式中，计算设备500可以是处理数据的任何其它电子设备。
本文中描述的封装结构的实施例可以被实现为下述各项的一部分：一个或多个存储器芯片、控制器、CPU（中央处理单元）、使用母版而互联的微芯片或集成电路、专用集成电路（ASIC）和/或现场可编程门阵列（FPGA）。
尽管已经参考各种实现方式描述了在本文中阐述的某些特征，但是该描述不意图以限制性的意义来理解。因此，本文中描述的实现方式的各种修改以及本公开涉及的对本领域技术人员显而易见的其他实现方式被视作处于本公开的精神和范围内。
将意识到的是，本公开的原理不限于如此描述的实施例，而是可以在具有不偏离所附权利要求的范围的修改和更改的情况下而被实践。例如，上述实施例可以包括如下文进一步提供的特征的具体组合：
示例1是一种微电子封装结构，其包括：包括介电材料的基板，在介电材料内的第一互连结构；磁性材料，其中磁性材料的第一侧面在第一互连结构的第一侧面上；以及在磁性材料内的第二互连结构，其中：第二互连结构的第一侧面在第一互连结构的第一侧面上：以及第二互连结构的第二侧面与磁性材料的第二侧面是共面的。
示例2包括示例1的微电子封装结构，其中磁性材料包括矩形形状，以及其中第一互连结构的侧壁是线性的。
示例3包括示例1的微电子封装结构，其中种子层在磁性材料与第二互连结构的侧壁之间。
示例4包括示例1的微电子封装结构，其中第二互连结构的第一侧面直接在第一互连结构的第一侧面上，并且其中磁性材料的第二侧面在介电材料上。
示例5包括示例1的微电子封装结构，其中磁性材料包括磁性膏，以及其中磁性膏包括载体，以及磁性材料。
示例6包括如在前述示例中的任一个中的微电子封装结构，其中磁性材料包括嵌入式感应器结构的一部分。
示例7包括如在前述示例中的任一个中的微电子封装结构，其中磁性材料包括铁、镍、钴或钼、它们的合金及其组合中的一种或多种。
示例8包括如在前述示例中的任一个中的微电子封装结构，其中基板包括与其电学地耦合的管芯。
示例9包括如在前述示例中的任一个中的微电子封装结构，其中堆积层在磁性材料上。
示例10是一种微电子封装结构，其包括：包括介电材料的基板；在介电材料内的磁性材料，该磁性材料包括第一侧面和第二侧面；在磁性材料的第一侧面上的第一互连结构，其中第一互连结构的第一侧面在磁性材料内，并且其中第一互连结构的第二侧面在介电材料上；以及在第一互连结构的第一侧面上的第二互连结构，其中第二互连结构至少部分地嵌入在磁性材料内。
示例11包括示例10的微电子封装结构，其中磁性材料包括磁性膏，其中磁性膏包括铁、镍和铁与镍的合金，以及载体。
示例12包括示例10的微电子封装结构，其中第一互连结构包括焊盘，并且第二互连结构包括通孔。
示例13包括示例10的微电子封装结构，其中第一互连结构的第二侧面与介电材料是共面的。
示例14包括示例10的微电子封装结构，其中磁性材料的第一侧壁直接在介电材料上，并且磁性材料的第二侧壁直接在介电材料上。
示例15包括示例10的微电子封装结构，其中基板包括核心，并且其中磁性材料在核心的上面。
示例16包括示例12的微电子封装结构，其中矩形铜结构的第一侧面在磁性材料的侧壁上并且邻近第一互连结构。
示例17包括如在前述示例中的任何一个中的微电子封装结构，进一步包括：微处理器；存储器；以及电池，其中至少微处理器电学地耦合到基板。
示例18是一种形成微电子封装结构的方法，该方法包括：在基板的介电材料上形成互连结构；在第一互连结构的表面上选择性地形成磁性材料；在磁性材料中形成开口；并且在开口中形成第二互连结构。
示例19包括示例18的形成微电子封装结构的方法，其中选择性地形成磁性材料包括：邻近第一导电材料的侧壁形成磁性材料的侧壁。
示例20包括前述示例中的任一个的形成微电子封装结构的方法，其中选择性地形成磁性材料包括：在第一导电互连结构上形成介电层；在介电层中形成腔体，其中暴露了第一互连结构的表面；以及在腔体中以及在第一互连结构的表面上形成磁性材料。
示例21包括前述示例中的任一项的形成微电子封装结构的方法，其中选择性地形成磁性材料包括：在第一导电互连结构的表面上形成磁性材料，其中在邻近第一导电互连结构的介电材料上形成磁性材料；在第一导电互连结构的表面上形成掩模；以及等离子蚀刻邻近掩模的磁性材料。
示例22包括示例21的形成微电子封装结构的方法，其中形成磁性材料包括形成磁性膜。
示例23包括示例18的形成微电子封装结构的方法，其中形成开口包括：在磁性材料上形成介电层；磨削介电层的第一表面以与磁性材料的第一表面是共面的；以及在磁性材料中形成开口。
示例24包括如在前述示例中的任一个中的形成微电子封装的方法，其中形成第一导电互连结构包括：形成导电焊盘，并且其中形成第二导电互连结构包括形成通孔。
示例25包括如在前述示例中的任一个中的形成微电子封装的方法，其中磁性材料包括镍、铁（请添加任何其他材料）及其合金。
然而，上述实施例在这方面不受限制，并且在各种实现方式中，上述实施例可以包括仅承担这样的特征的子集、承担这样的特征的不同次序、承担这样的特征的不同组合和/或承担除了明确列出的那些特征之外的附加特征。因此，应当参考所附权利要求连同这样的权利要求赋予的等同方式的全范围来确定本发明的范围。

Claims (25)

1.一种微电子封装结构，包括：
包括介电材料的基板；
在所述介电材料内的第一互连结构；
磁性材料，其中所述磁性材料的第一侧面在所述第一互连结构的第一侧面上；以及
在所述磁性材料内的第二互连结构，其中：
所述第二互连结构的第一侧面在所述第一互连结构的第一侧面上；以及
所述第二互连结构的第二侧面与所述磁性材料的第二侧面是共面的。
2.根据权利要求1所述的微电子封装结构，其中所述磁性材料包括矩形形状，并且其中所述第一互连结构的侧壁是线性的。
3.根据权利要求1所述的微电子封装结构，其中种子层在所述磁性材料与所述第二互连结构的侧壁之间。
4.根据权利要求1所述的微电子封装结构，其中所述第二互连结构的第一侧面直接在所述第一互连结构的第一侧面上，并且其中所述磁性材料的第二侧面在所述介电材料上。
5.根据权利要求1所述的微电子封装结构，其中所述磁性材料包括磁性膏，其中所述磁性膏包括载体，以及磁性材料。
6.如在权利要求1中所述的微电子封装结构，其中所述磁性材料包括嵌入式感应器结构的一部分。
7.根据权利要求1所述的微电子封装结构，其中所述磁性材料包括铁、镍、钴或钼、它们的合金及其组合中的一种或多种。
8.根据权利要求1所述的微电子封装结构，其中所述基板包括与其电学地耦合的管芯。
9.根据权利要求1所述的微电子封装结构，其中堆积层在所述磁性材料上。
10.一种微电子封装结构，包括：
包括介电材料的基板；
在所述介电材料内的磁性材料，所述磁性材料包括第一侧面和第二侧面；
在所述磁性材料的第一侧面上的第一互连结构，其中所述第一互连结构的第一侧面在所述磁性材料内，并且其中所述第一互连结构的第二侧面在所述介电材料上；以及
在第一互连结构的第一侧面上的第二互连结构，其中所述第二互连结构至少部分地嵌入在所述磁性材料内。
11.根据权利要求10所述的微电子封装结构，其中所述磁性材料包括磁性膏，其中所述磁性膏包括铁、镍和铁与镍的合金，以及载体。
12.根据权利要求10所述的微电子封装结构，其中所述第一互连结构包括焊盘，并且所述第二互连结构包括通孔。
13.根据权利要求10所述的微电子封装结构，其中所述第一互连结构的第二侧面与所述介电材料是共面的。
14.根据权利要求10所述的微电子封装结构，其中所述磁性材料的第一侧壁直接在所述介电材料上，并且所述磁性材料的第二侧壁直接在所述介电材料上。
15.根据权利要求10所述的微电子封装结构，其中所述基板包括核心，并且其中所述磁性材料在所述核心的上面。
16.根据权利要求12所述的微电子封装结构，其中矩形铜结构的第一侧面在所述磁性材料的侧壁上并且邻近所述第一互连结构。
17.如权利要求1所述的微电子封装结构，进一步包括：
微处理器；
存储器；以及
电池，其中至少所述微处理器电学地耦合到所述基板。
18.一种形成微电子封装结构的方法，所述方法包括：
在基板的介电材料上形成第一互连结构；
在所述第一互连结构的表面上选择性地形成磁性材料；
在所述磁性材料中形成开口；以及
在所述开口中形成第二互连结构。
19.根据权利要求18所述的形成所述微电子封装结构的方法，其中选择性地形成所述磁性材料包括：邻近所述第一导电材料的侧壁形成所述磁性材料的侧壁。
20.根据权利要求18所述的形成微电子封装结构的方法，其中选择性地形成所述磁性材料包括：
在所述第一导电互连结构上形成介电层；
在所述介电层中形成腔体，其中暴露了所述第一互连结构的表面；以及
在所述腔体中并且在所述第一互连结构的表面上形成所述磁性材料。
21.根据权利要求18所述的形成微电子封装结构的方法，其中选择性地形成所述磁性材料包括：
在所述第一导电互连结构的表面上形成所述磁性材料，其中在邻近所述第一导电互连结构的介电材料上形成所述磁性材料；
在所述第一导电互连结构的表面上形成掩模；以及等离子蚀刻邻近所述掩模的磁性材料。
22.根据权利要求21所述的形成所述微电子封装结构的方法，其中形成所述磁性材料包括：形成磁性膜。
23.根据权利要求18所述的形成所述微电子封装结构的方法，其中形成所述开口包括：
在所述磁性材料上形成介电层；
磨削所述介电层的第一表面以与所述磁性材料的第一表面是共面的；以及
在所述磁性材料中形成开口。
24.根据权利要求18所述的形成所述微电子封装结构的方法，其中形成所述第一导电互连结构包括：形成导电焊盘，并且其中形成所述第二导电互连结构包括形成通孔。
25.如在前述权利要求中的任一个中所述的形成所述微电子封装的方法，其中所述磁性材料包括镍、铁或硅及其合金中的一种或多种。
CN201811424485.1A 2017-12-27 2018-11-27 在基板中嵌入磁结构的方法 Pending CN109979916A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/855,453 US11251113B2 (en) 2017-12-27 2017-12-27 Methods of embedding magnetic structures in substrates
US15/855453 2017-12-27

Publications (1)

Publication Number Publication Date
CN109979916A true CN109979916A (zh) 2019-07-05

Family

ID=66768037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811424485.1A Pending CN109979916A (zh) 2017-12-27 2018-11-27 在基板中嵌入磁结构的方法

Country Status (3)

Country Link
US (2) US11251113B2 (zh)
CN (1) CN109979916A (zh)
DE (1) DE102018129645A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US11417608B2 (en) * 2020-04-16 2022-08-16 Nanya Technology Corporation Semiconductor device with EMI protection structure and method for fabricating the same
KR20210138995A (ko) 2020-05-13 2021-11-22 삼성전자주식회사 표준 셀을 포함하는 집적 회로, 및 이를 제조하기 위한 방법
US11887776B2 (en) * 2020-06-18 2024-01-30 Texas Instruments Incorporated Method for manufacturing an integrated transformer with printed core piece
US20230090759A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Localized high permeability magnetic regions in glass patch for enhanced power delivery

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996892B1 (en) * 2005-03-24 2006-02-14 Rf Micro Devices, Inc. Circuit board embedded inductor
US8440917B2 (en) * 2007-11-19 2013-05-14 International Business Machines Corporation Method and apparatus to reduce impedance discontinuity in packages
WO2009120633A2 (en) 2008-03-24 2009-10-01 Asic Advantage Inc. Semiconductor package with embedded magnetic component and method of manufacture
US9287034B2 (en) * 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP2014032978A (ja) 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
KR20150009826A (ko) 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US11289263B2 (en) * 2017-12-26 2022-03-29 Intel Corporation Electronic substrates having embedded magnetic material using photo-imagable dielectric layers

Also Published As

Publication number Publication date
DE102018129645A1 (de) 2019-06-27
US20220130748A1 (en) 2022-04-28
US11862552B2 (en) 2024-01-02
US11251113B2 (en) 2022-02-15
US20190198436A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN109979916A (zh) 在基板中嵌入磁结构的方法
JP6285617B1 (ja) パッケージ基板内に埋め込まれた保護リングを有する磁気コアインダクタを備える集積デバイスパッケージ
US20220230951A1 (en) Magnetic inductor structures for package devices
US20090201113A1 (en) Integrated inductor structure and method of fabrication
US20120273968A1 (en) Printed Circuit Board With Coextensive Electrical Connectors And Contact Pad Areas
JP2008294285A (ja) プリント配線板およびその製造方法
JP2014154813A (ja) プリント配線板
TW200904278A (en) Circuitized substrate assembly with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
JP2005217225A (ja) 半導体装置及びその製造方法
JP2007173775A (ja) 回路基板構造及びその製法
US10867740B2 (en) Inductor apparatus and method of fabricating
CN106165093B (zh) 包括表面互连和包含无电镀填充物的空腔的封装基板
CN107004612A (zh) 在基板与管芯之间包括光敏填料的集成器件封装
TWI550822B (zh) 具有局部化高密度基板繞線的設備與封裝及其製造方法
CN106575624B (zh) 包括为接地信号提供电路径的热耗散层的集成器件
JP2021061387A (ja) 予め製造されたフェライトコアを有する同軸磁性インダクタ
CN105830213B (zh) 包括凸块区域中的改善型通孔焊盘放置的基板
JP2018078133A (ja) コイル内蔵ガラス基板およびビルドアップ基板
US20160042861A1 (en) Printed wiring board
JP2005026313A (ja) 配線基板の製造方法
JP2011129844A (ja) 電子装置およびその製造方法
KR102521788B1 (ko) 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법
US20120266463A1 (en) Method for manufacturing printed circuit board
JP2015204428A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination