JP2015005772A - 混合マイクロテクノロジー構造を製造する方法、およびそれによって得られる構造 - Google Patents

Abstract

【課題】混合マイクロテクノロジー構造を製造する方法を提供すること。
【解決手段】この方法は、犠牲層に隣接する混合層１５が上に形成された犠牲層２を含み、第１の材料の第１のパターン１Ａ、１Ｂ、１Ｃ、および第１の材料とは異なる第２の材料、例えば電気絶縁材料の第２のパターン５を含む仮の基板が生成されるステップと、この犠牲層は前記混合層の混合表面を曝すように取り除かれ、この混合表面は第１のパターンの一部および第２のパターンの一部を含むステップと、直接結合によって、この混合表面上に第３の材料の連続カバー層が生成されるステップとを含んでいる。
【選択図】図６

Description

本発明は、混合マイクロテクノロジー構造、すなわち、従来マイクロエレクトロニクスで使用され、特にマイクロエレクトロニクスおよび／または光学および／または機械構成部品を備えることが可能である手段によって作製される基板（または、１式の基板および／または層）の製造に関する。

単純な電子回路ではない集積回路内の大規模な成長が、過去１０年ほどにわたって観察され、既に開発中であるこれらの新規の集積回路は、光学機能、高周波機能、およびさらに分子およびバイオエレクトロニクス機能（ＳＯＣ（システムオンチップ）という用語がしばしば使用される）を含むことが予測される。しかし、単一の列の技術ステップによって同じ均質マイクロテクノロジー基板上にこれらの様々な機能を提供する全ての回路または構成部品を生成することが難しい、または可能でさえある多くの応用例がある。

単純な解決法は、別個の基板上に構成部品を製造し、その後追加の材料、例えば金属またはエポキシ材料を使用して、また「フリップチップ」として知られるオーバーターン技術などを使用して、結合によって支持体を形成する同じ基板の上に一つ一つ組み付けることからなっていた。この解決法は、ある数の応用例には十分であるが、特に、大規模集積回路の小型化が可能ではない。

別の解決法は、異なる構成部品の製造を可能にする異なる性状を有する均質ではないが特徴領域である基板を提供することにあった。

これは、なぜ特定の応用例において、またより詳細には、全体的に絶縁された構成部品と共同していわゆる「垂直」構成部品の構造内への一体化において、混合基板（または、「パターン化した」基板、すなわち異なる材料のパターンを特徴付ける埋め込まれた混合層を有する基板）、すなわち、（「垂直」構成部品に対する）基板の面の間のバルク材料の性状を有する領域、およびＳＯＩ（シリコンオンインシュレータ）タイプの領域、すなわち酸化物などの絶縁体の上部にシリコンを含む領域の２つのタイプの領域が共存する基板を生成することが提案されてきたのかを説明している。

バルク材料は、（基板の前面と後面の間に）より優れた導電性を与え、また明らかな断熱がないと仮定すると、ＳＯＩタイプの領域または基板より優れた熱伝導性（それによって、より優れた熱分散）を与える。これらはしたがって、特に「垂直」構成部品（より詳細には、パワー構成部品）の製造に対して全体的に適当である。

一方ＳＯＩ領域は、例えば、全体的に絶縁された構成部品（完全に消耗されたＭＯＳトランジスタなど）、および他のマイクロエレクトロニクス構成部品（より詳細には、論理回路）の製造を可能にする利点を有する。

これらの混合基板は理論的には、多くの応用例に対して多くの利点を有する。中でも特に、ＳＯＩ領域を含む基板上のＤＲＡＭメモリの一体化（ＳＯＩ基板上でのＤＲＡＭメモリの動的動作は、そのＳＯＩ基板の浮動電位によって妨げられ、したがってＳＯＩ領域のそばでバルク領域内にこれらのメモリを生成することが好ましい）と、ＳＯＩ上でのパワー構成部品に一体化（特にＳＯＩ基板の絶縁体の層が、構成部品のコアで発生される熱の十分な分散を防ぐ断熱バリアである場合、これらの構成部品のアーキテクチャ（これは、特にＶＤＭＯＳ（垂直二重拡散金属酸化物半導体）構成部品の場合である）によりＳＯＩ基板上での構成部品に一体化が可能ではない）と、センサ、オプトエレクトロニクス回路などの製造のためのＭＥＭＳおよび新規構成部品アーキテクチャの一体化とに言及することができる。

実際、これらの混合基板は埋め込んだ層の酸化によって、または別の基板がその後に結合される基板の表面上へ酸化物パターンの形成によって作り出すことができる。

直接結合（しばしば、分子結合と呼ぶ）は特にこの目的で適切である。というのは、このタイプの結合は理論的に、極めて高い機械的強度、高い熱伝導性、結合インターフェイスの均一な厚さなどを提供することが可能だからである。このタイプの結合は、追加の材料なしで（したがって、接着剤なしで）行なわれる。単純な表面準備は理論的には、室温でさえもこのような結合を達成するのに十分である可能性がある（それにも関わらず、難しい可能性がある）。表面を接触して結合させるのは普通、補強（または、強化）熱処理が続いて行われる。

より正確には、直接結合により薄い層を基板上に転写することが可能であることが知られている。このような基板上への薄い層の転写中の重要なステップの１つは実際、（表面を接触させる）＋（結合インターフェイスを補強するための熱処理）からなる組合せである。実際に、この熱処理中、結合欠点が結合していない領域の形で現れる可能性がある。これらの欠点は、例えば、シリコン（または、別の材料）でできている可能性がある２つのウェーハ（すなわち、層および基板）を接触させる際に捕捉される天然の酸化物沈殿物および／または気体分子の出現で反映される可能性がある。

混合構造の製造に関するＷＯ−２００４／０５９７１１（Ｆｏｕｒｎｅｌ他）によると、結合インターフェイスでの酸化物領域の存在は、不純物を捕捉し、結合を強化するように熱処理中にこれらを吸収するように働くことができることに留意すべきである。

またここでは、特定の応用例では、シリコン層を直接ではなく薄い酸化物層を介してシリコン基板上に転写する必要がある可能性があることに留意すべきである。上で引用した国際特許出願公開第ＷＯ−２００４／０５９７１１号によると、熱処理中、ウェーハを接触させるときに捕捉された不純物は酸化物層によって吸着することができる。それにも関わらず、その層が極めて薄い場合、様々な不純物全てを吸着することができず、結合欠点が結合しなかった領域の形でとにかく生じる。一方、異なる酸化物厚さを有するＳＯＩタイプの領域の基板における共存は、構成部品に対する問題ではない場合に酸化物層の厚さを増大させることによって、不純物を抜く問題を解消することができることが明らかである。これは、別のタイプの混合構造に対応する。

したがって、特に、２つのタイプの「パターン化」または混合構造（または、基板）、すなわち、部分的なＳＯＩ基板（ＳＯＩ領域およびバルク領域の共存）、および混合ＳＯＩ基板（異なる埋め込まれた酸化物厚さを有する２つのタイプのＳＯＩ領域の共存）を生成する方法を知ることが有利である可能性があることが明らかである。

実際、これらの２つのタイプは、構造の上部と下部の間の連続酸化物層の有無において異なる。

さらに、上に記載した混合基板の他の特徴、すなわち、埋め込まれた絶縁体として異なる材料（熱および／または蒸着ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＡｌＮおよび他の絶縁材料）を利用する可能性と、特に運ばれた層、およびその層が結合された基板（構造が直接結合によって得られる場合）に対して、連続または非連続埋め込み絶縁層のいずれか側で他の材料（Ｓｉだけではなく、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰおよび他の材料）を使用する可能性とを変更することができる点において有利である可能性があることが明らかである。

より一般的には、混合構造、すなわち構造の電気および／または熱および／または機械および／または光学および／または化学性状の局所的変更を可能にする異なる材料の領域でできている埋め込み層を有するものを得ることが有利である可能性がある。

最新技術
上に示すように、特に、表面下での基板の酸化によって、または複数の層または基板の結合（実際は、直接結合）によって、混合または部分的ＳＯＩを生成するための異なる技術が存在する。

局所的注入ＳＩＭＯＸ技術
ＳＩＭＯＸ（酸素埋め込みによる分離）処理は、ＳＯＩ基板の製造においてその容易性で知られている。ＳＯＩ基板を得るため、極めて高い分量の酸素がシリコンウェーハ（または基板）の「上側」表面の下に注入され、その後、組合せは高温で焼鈍されて、酸素が埋め込まれた領域を二酸化シリコンＳｉＯ２に転換させる。

この技術は、混合基板の製造を可能にし、マスキングおよびリソグラフィの知られている技術を使用して、実際、酸素イオンを局所化して注入、その後、局所化した下にある酸化物層を生成することが可能である（ＵＳ２００６／００４０４７６、ＵＳ６８４６７２７、または論文「Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｈｉｇｈ Ｑｕａｌｉｔｙ Ｐａｔｔｅｒｎｅｄ ＳＯＩ Ｍａｔｅｒｉａｌｓ ｂｙ Ｏｐｔｉｍｉｚｅｄ Ｌｏｗ−Ｄｏｓｅ ＳＩＭＯＸ」、Ｄｏｎｇ他、６０〜６１頁、「２００４ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ ２００４」参照）。

ＳＩＭＯＸ処理を使用したパターン化した基板（または構造）の製造はしたがって、ハードマスクを基板上に蒸着させるステップと、注入ウィンドウをそのマスク内に（リソグラフィ手段によって）開くステップと、これらのウィンドウを通して酸素イオンを注入するステップと、局所化埋め込み酸化物領域を形成するために酸化焼鈍を行うステップと、マスクを取り除くステップとからなる。

この処理はそれにも関わらず、材料の選択の点で制限があり、ハイブリッド構造（シリコン上のゲルマニウム、シリコン上のＧａＮ、ガラス上のシリコンなど）を生成することができず、または結晶構造（例えば、アモルファス層）の点で制限がある。実際、二酸化シリコンの形成だけを徹底的に調査したが、窒素の注入での検査により窒化珪素の形成が立証された。

この方法はまた、多くの他の材料も望ましい可能性があるが、酸化物、すなわち酸素の注入によるＳｉＯ２、および窒素の埋め込みによるＳｉＮの限られた選択肢と、絶縁パターンが形成される構造の全体に対する材料の限られた選択肢（実際は、シリコン）と、注入後および酸化焼鈍後の表面変形（酸化は、酸素が珪素と組み合わされる領域の量の局所的増加、したがって「表面膨張」を意味する）と、高密度の欠陥を特徴付けるＳＯＩ領域とバルク領域の間の移行の存在と、調節した方法で混合ＳＯＩタイプの構造（すなわち、その厚さが一方の領域から別の領域に変わる酸化物層を備えたＳＯＩタイプの基板）を得る際の大きな問題などの様々な欠点または問題を有する。

別のより調査的な方法が、Ｔｅｒａｄａ他によって提案された（「Ａ Ｎｅｗ ＤＲＡＭ Ｃｅｌｌ ｗｉｔｈ ａ Ｔｒａｎｓｉｓｔｏｒ ｏｎ ａ Ｌａｔｅｒａｌ Ｅｐｉｔａｘｉａｌ Ｓｉｌｉｃｏｎ Ｌａｙｅｒ（ＴＯＬＥ Ｃｅｌｌ）」、２０５２〜２０５７頁、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ第３７巻、第７号、１９９０年９月参照）。この文献によると、熱酸化物層がシリコン基板上に形成され、リソグラフィ処理ステップが酸化物層を局所的にエッチングするために行なわれ、横エピタキシャル再成長がその後行なわれ、最終研磨によりシリコンが取り除かれ、表面が平坦化される。しかし、この構造を製造する材料の選択は（エピタキシャル再成長に必要な互換性を可能にするために）限られている。利用される厚さも、特に、構造が異質である場合に限られている。

直接結合によって得られる混合または部分ＳＯＩ基板
直接結合によって混合構造を製造する原理は、特に、上記ＷＯ−２００４／０５９７１１だけでなく、そのプレアンブルが様々な知られている解決法を記載しているＵＳ５６９１２３１、またはＭｕｖａｖｉ、ＢｅｖｏｔｔｉおよびＶｉｇｎｏｌａによる「Ｓｍａｒｔ Ｐｏｗｅｒ ＩＣｓ」内のＹ． Ｓｕｇａｗａｒａによる「Ｄｉｅｌｅｃｔｒｉｃ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ａｎｄ Ｐｏｗｅｒ ＩＣｓ」の章に記載されている。

第１のステップは、シリコン基板内にキャビティを作り出し、その後表面全体を酸化することである。化学機械研磨（ＣＭＰ）により酸化物の一部が取り除かれ、Ｓｉ領域およびＳｉＯ２領域の両方が曝されて、混合表面が得られる。化学洗浄後、別のシリコン基板がこの混合表面に結合され、その後薄くされて、所要の混合基板が生じる。その後、局所絶縁層に沿って基板の領域の絶縁を完成させるように溝を形成することができる。

Ｓｕｇａｗａｒａの文献（上を参照）によって言及されている変更形態では、酸化によって充填する前にキャビティの底部にドーピング領域を（注入によって）形成することができる。

これらの方法は、混合Ｓｉ／ＳｉＯ２領域によって形成された混合表面の研磨に関連する重要な問題にぶつかり、表面上に共存するＳｉおよびＳｉＯ２の共同の存在により、優れた直接結合を可能にする表面の平坦化が難しくなるが、直接結合が必要である全ての場合において、平面度は重要であり、研磨の品質は重要であることが明らかである。

次に現時点では、優れた質の直接結合で互換性表面（より詳細には、平面度、粗面度、および均質疎水性特徴の点で）を得ることを可能にするシリコン領域および酸化シリコン領域の両方を有する混合表面を研磨する方法はない。

普通、酸化シリコンを研磨する速度はシリコンを研磨する速度よりも遅い。シリコン領域内の（ディッシュを示唆）レベルの負の差の形成に対応する、「ディッシング」として知られる現象が起こる。レベルの正の差はまた、例えば、不完全研磨に関連する、表面上に残る（小さな隆起が得られる）可能性がある。このレベルの負または正の差は、特に研磨状態および酸化物および／またはシリコン領域の寸法に応じて、数十ナノメートルに到達する可能性がある。両方の場合とも、表面凹凸は非常に優れた品質の直接結合を防ぐ可能性があり、このような結合アセンブリの製造歩留まりは極めて低い可能性がある。

Ｍｏｒｉｃｅａｕ他は、論文「Ｔｒａｎｓｆｅｒ ｏｆ ｐａｔｔｅｒｎｅｄ Ｓｉ ａｎｄ ＳｉＯ２ ｌａｙｅｒｓ ｆｏｒ ｔｈｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｐａｔｔｅｒｎｅｄ ａｎｄ Ｍｉｘｅｄ ＳＯＩ」、２０３〜２０４頁、２００４ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ、２００４年１０月において、この研磨の問題に関して意見を述べ、サブミクロン寸法に関して比較的あまり重要ではないが、各混合基板構成に対して研磨処理（領域によって形成されたパターン、領域の寸法、酸化物の厚さなどの分配）を最適化することによって、約１ミクロンまたは１ミリメートルもの寸法を有するパターンの場合に通常観察される、レベルの差の問題を解決することは可能であると述べている。しかし、これは上記の様々なパラメータを変更することができない場合に、これらの研磨の問題を避けることが常にできるわけではないことを意味している。

垂直構成要素およびその制御回路を含む混合構造の製造のために、Ｈｉｒｏｍａｓａ他は、特開平０８−３３０５５４号において、シリコン表面に対してキャビティ内に酸化シリコン層を戻すことを教示しており、このようにして、垂直構成要素の領域内に結合欠陥がないことを記している。しかし、この方法では、結合インターフェイスは連続しておらず、それによって気体分子を２つのウェーハを接触させた後に捕捉することができることが明らかである。これは、これらの分子は運ばれた層の部分的なおよび意図しない分離につながる可能性があるという欠点を有する。連続性の欠如はまた、アセンブリの低い熱伝導性につながる。

混合構造の結合の品質において研磨の際に作り出されるレベルの差の影響を避けるため、上で引用したＵＳ５６９１２３１は、酸化物の形成後に多結晶シリコン層を使用することを提案している。最初に、酸化物で満たされたキャビティが、シリコン基板の表面に形成される。その後、全体が研磨される。ポリシリコン層がその後、平坦化された混合表面上に蒸着され、研磨される。別の基板はそれに結合され、その後、元の基板は所要の最終厚さ（普通は、数ミクロン）まで薄くされる。

この解決法では、（例えば、ドーピングに関して）異なる性状を有するシリコン基板を使用することが可能である。これらの層はそれにも関わらず、ポリシリコン層によって分離されたままであり、特定の応用例では問題となる可能性がある。

直接結合に関する別の解決法はまた、（Ｔｅｃｈ ｏｆ ＩＥＥＥ Ｃｏｓｔｕｍｅ ＩＣ Ｃｏｎｆｅｒｅｎｃｅ、４４３頁（１９８６年）においてＯｈａｔａ他によって提案された）Ｓｕｇａｗａｒａによる上で引用された文献で言及されている。この解決法では、リソグラフィマスクは、直接結合ステップ後にＳＯＩタイプ基板に蒸着され、シリコンの上側層、酸化物および中実シリコン基板（部分的に）はその後エッチングされて、キャビティを形成する。シリコンのエピタキシャル再成長はその後、キャビティの厚さより大きな厚さで行なわれる。また、エピタキシャル再成長がシリコンの上側層上に生じたならば、ＳＯＩ領域上に形成されたこの過剰な厚さを取り除くためにＣＭＰ研磨が行なわれる。それにも関わらず、この技術は複雑であり、限られた応用例のものであることが明らかである。

国際公開第２００４／０５９７１１号 米国特許出願公開第２００６／００４０４７６号明細書 米国特許第６８４６７２７号明細書 米国特許第５６９１２３１号明細書 特開平０８−３３０５５４号公報

「Ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｈｉｇｈ Ｑｕａｌｉｔｙ Ｐａｔｔｅｒｎｅｄ ＳＯＩ Ｍａｔｅｒｉａｌｓ ｂｙ Ｏｐｔｉｍｉｚｅｄ Ｌｏｗ−Ｄｏｓｅ ＳＩＭＯＸ」、Ｄｏｎｇ他、６０〜６１頁、「２００４ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ ２００４」 「Ａ Ｎｅｗ ＤＲＡＭ Ｃｅｌｌ ｗｉｔｈ ａ Ｔｒａｎｓｉｓｔｏｒ ｏｎ ａ Ｌａｔｅｒａｌ Ｅｐｉｔａｘｉａｌ Ｓｉｌｉｃｏｎ Ｌａｙｅｒ（ＴＯＬＥ Ｃｅｌｌ）」、Ｔｅｒａｄａ他、２０５２〜２０５７頁、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ第３７巻、第７号、１９９０年９月 Ｍｕｖａｖｉ、ＢｅｖｏｔｔｉおよびＶｉｇｎｏｌａによる「Ｓｍａｒｔ Ｐｏｗｅｒ ＩＣｓ」内のＹ． Ｓｕｇａｗａｒａによる「Ｄｉｅｌｅｃｔｒｉｃ Ｉｓｏｌａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ａｎｄ Ｐｏｗｅｒ ＩＣｓ」の章 「Ｔｒａｎｓｆｅｒ ｏｆ ｐａｔｔｅｒｎｅｄ Ｓｉ ａｎｄ ＳｉＯ２ ｌａｙｅｒｓ ｆｏｒ ｔｈｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ Ｐａｔｔｅｒｎｅｄ ａｎｄ Ｍｉｘｅｄ ＳＯＩ」、Ｍｏｒｉｃｅａｕ他、２０３〜２０４頁、２００４ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳＯＩ Ｃｏｎｆｅｒｅｎｃｅ、２００４年１０月 「Ｔｅｃｈ ｏｆ ＩＥＥＥ Ｃｏｓｔｕｍｅ ＩＣ Ｃｏｎｆｅｒｅｎｃｅ」、Ｏｈａｔａ他、４４３頁（１９８６年）

上に記載した最新技術を考慮して、以下のパフォーマンスを提供する、混合または「パターン化」基板、すなわち特には少なくとも１つが結晶材料である異なる材料のパターンを備えた埋め込まれた混合層を有する基板を製造する「普遍的な」解決法はないことが明らかである。
−この混合層と同じレベル、上、下に異なる材料を配置することが可能であること
−異なる厚さを管理することが可能であること（より詳細には、薄い層を得ることが可能であること）
−同じ基板上で同時にマイクロおよびミリメータパターンを生成することが可能であること。

この目的のため、本発明は混合マイクロテクノロジー構造を製造する方法であって、犠牲層および犠牲層に隣接する混合層を含み、少なくとも第１の材料の第１のパターン、および第１のパターンとは異なる第２の材料の第２のパターンを含む仮の基板が生成され、この犠牲層は前記混合層の混合表面を曝すように取り除かれ、この混合表面は第１のパターンの一部および第２のパターンの一部を含み、直接結合によって、この混合表面上に第３の材料の連続カバー層が生成される方法を提案する。

したがって、本発明はパターン化した基板の製造中に（例えば、Ｓｉ３Ｎ４または他の材料の）エッチングストップ犠牲層を使用することを提案している。この層により、研磨ステップがなくなる、または少なくともレベルの差の影響がなくなり、それによって犠牲層が取り除かれた場合に曝される混合表面での極めて優れた結合が可能になる。

本発明の好ましい特性によると、組み合わせて適用可能である場合、第１および第２の材料の少なくとも一方が単結晶であり、第１の材料が電気的に非絶縁性であり、第２の材料が電気的に絶縁性であり、第３の材料が電気的に非絶縁性であり、第１のパターン、および連続カバー層が特に単純である同じ元素を含んでいるが、代わりにこれらの材料は必要に応じて異なっていてもよく、したがってシリコンまたは他の元素（例えば、ゲルマニウム、ＳｉＧｅ合金、ＡｓＧａなどの（ＩＩＩ−Ｖ）合金、およびマイクロテクノロジーの分野で有用な他の元素）の問題である可能性があり、連続カバー層および第１のパターンが同一のまたは異なる材料において、異なるドーピングを含んでおり（上を参照）、第２のパターンが製造過程が十分証明された絶縁タイプの酸化物でできており、第２のパターンは有利には、特に優れた化学適合性を保証する、第１のパターンに含まれた元素の酸化物を含んでおり、この酸化物は有利には例えばシリコンの酸化物であり、犠牲層は、製造過程が十分証明された化合物である窒化物であり、犠牲層および第２のパターンはそれぞれ、混合層の第１のパターンが含んでいる同じ元素の窒化物および酸化物を含んでいることが好ましく、カバー層が第１のパターンと同じ材料でできており、（マイクロテクノロジーで有用な多くの他の元素を使用することもできるが）第１のパターンがシリコンでできており、混合表面上に連続カバー層を生成する前に、その混合表面またはその連続カバー層上に絶縁インターフェイス層が形成されており、これにより混合ＳＯＩタイプの混合マイクロテクノロジー構造が生成され、絶縁インターフェイス層が有利には、連続カバー層の表面酸化によって形成され、絶縁インターフェイス層および第２のパターンが、同じ元素の酸化物でできている場合さらに好ましく、例えば、第１のパターンがシリコンおよび絶縁インターフェイス層の酸化物でできており、第２のパターンがシリコンの酸化物でできている場合に特に有益である。

前記仮の基板は有利には、犠牲層と、
キャビティが、犠牲層の反対側にある予備層の面からこの予備層内でリソグラフィ的に中空化されるステップであって、これらのキャビティは犠牲層まで延びているステップと、
これらのキャビティは第２のパターンを形成し、混合表面を得るように第２の材料で充填されるステップであって、この予備層は前記混合層になっているステップと、
この混合表面上に、平坦化材料の層が形成されるステップと、この平坦化材料の層が連続平面を有するように研磨されるステップと、
第４の材料の支持基板がこの予備層に組み付けされ、前記平坦化層で覆われたステップであって、その支持基板は平坦化層の連続平面に直接結合された表面を有するステップ
によって、第１の材料で形成された連続予備層とを含む出発基板から生成されている。

本発明のこの特定の態様の好ましい特性によると、組合せで適用可能である場合、出発基板がさらに、操作を容易にする中間支持基板を含んでおり、出発基板は有利には、中間支持基板と犠牲層の間にこの犠牲層をその後に取り除くことを容易にすることができる絶縁層をさらに備えており、例えば、この絶縁層は中間支持基板層の元素の酸化物、例えばＳｉＯ２であることが好ましく、この中間支持基板内に、犠牲層と平行な層に沿って弱い層を形成することを鑑みて、気体種またはイオンをこの中間支持基板に注入するステップがあり、この場合、直接結合によって最終支持基板を予備層に組み付けた後、有利には中間支持基板は弱い層に沿って分離され、連続予備層が、犠牲層に予備基板を結合することによって得られ、その分離は弱い層に沿って生じ、キャビティが例えば蒸着によって充填され、混合表面は、キャビティ間にこの予備層の一部を曝すようにこの第２の材料を研磨することによって得られ、平坦化層は例えば第１のパターンが含んでいる材料の多結晶層であり、好ましくは、この多結晶層が蒸気の形で被着され、別の方法では、平坦化層が、有利には蒸着またはスパッタリングまたは気相蒸着技術によって被着される金属層であり、最終支持基板は第１のパターンが含む材料でできている。

本発明はさらに、上記方法によって得られる混合構造を提案しており、混合層がリソグラフィー的に得られたキャビティを充填することによって形成され、平坦化層により支持体に組み付けられる特定の場合、この構造は認識可能である。というのは、支持基板と、その支持基板に隣接し、それに直接結合された平坦化層と、この平坦化層と平行し、第１の材料の第１のパターン、および第１の材料と異なる第２の材料の第２のパターンを含む混合層と、直接結合によってこの混合層に少なくとも間接的に組み付けられたカバー層とを含む混合マイクロテクノロジー構造だからである。

上で記載したものに起因する好ましい特性によると、第１の材料が電気的に非絶縁性であり、第２の材料が電気的に絶縁性であり、カバー層が絶縁インターフェイス層を介して混合層に連結されており、絶縁パターンが酸化物でできており、混合層の第２のパターンと連続カバー層の間にドーピング差があると言うことができる。

本発明の目的、特徴および利点は、例示的、非排他的な例として、図面を参照して与えられる以下の説明により明らかになる。

例えば、シリコンの出発基板を利用する、本発明による構造の製造の第１のステップの断面図である。 エッチングを利用する、第２の製造ステップの図である。 例えば、酸化物の蒸着を利用する、第３の製造ステップの図である。 研磨を利用する、第４の製造ステップの図である。 例えば、多結晶シリコンの平坦化層の蒸着を利用する、第５の製造ステップの図である。 直接結合を利用する、第６の製造ステップの図である。 選択攻撃を利用する、第７の製造ステップの図である。 混合構造を生じさせる、第８の製造ステップの図である。 直接結合、および注入による脆弱化を利用する、第８の製造ステップのオプションのサブステップの図である。 別の混合構造の図である。 別の混合構造の図である。

図１から８の特定の場合、本発明の方法は、材料の特定の（非限定的な）例で示す、
ａ）例えば、（有利には、単結晶材料、例えばシリコンで形成された）予備層１と（これ自体が、犠牲層と同じ側に、絶縁層３を含むことができる、例えば酸化物でできている）出発基板の間に配置された窒化物でできている犠牲層２を含む将来の要件に適応された基板の製造ステップであって、犠牲層２は有利には、予備層１とのインターフェイスに、その層に対するエッチング選択性を有することができ、同様に有利には出発基板とのインターフェイスに、その基板に対するエッチング選択性を有することができるステップと、
ｂ）所定の領域１Ａ、１Ｂ、１Ｃとして知られる予備層の領域を離れる、犠牲層２までの予備層１のリソグラフィおよび選択エッチングステップと、
ｃ）有利には絶縁材料、例えば酸化シリコンで、少なくともこれらの領域の表面のレベルまで所定の領域１Ａ、１Ｂ、１Ｃの間に配置された表面領域を充填剤層５で充填するステップと、
ｄ）犠牲層２上の混合層１５から離れる、少なくとも所定の領域１Ａ、１Ｂ、１Ｃまで充填剤層５の表面を研磨するステップと、
ｅ）混合層１５上への、例えば多結晶シリコンまたは金属でできている有利には非絶縁性である薄い平坦化層６の被着、およびその層６の平坦化（ＣＭＰ）ステップと、
ｆ）支持基板と呼ばれる（例えば、シリコンでできている）第２のウェーハ７を平坦化層６に結合させるステップと、
ｇ）出発基板と犠牲層２を取り除き、混合層１５の一面を曝すステップと、
ｈ）混合層１５の曝した面上に（例えば、シリコンでできている）カバー層と呼ばれる薄い層９Ｂを転写するステップと
を含んでいる。

別の方法では、特に、予備層が有利には薄い窒化物層で覆われたシリコンでできている場合、ステップｂ）で、この予備シリコン層の厚さの一部のみを局所的にエッチングすることが可能であり、残りの厚さはその後熱酸化によって消費される。この場合、ステップｃ）は、熱酸化が所定の領域の間に配置された表面領域を充填するのに十分である場合に任意となる可能性がある。予備層の薄い窒化物層は必要に応じて、例えば、熱酸化ステップ後に選択的に取り除くことができる。

別の変更形態では、ステップｃ）で、所定の領域１Ａ、１Ｂ、１Ｃの間に配置された表面領域を充填する充填剤層５はこれらの領域の表面に到達する必要はない。この場合、研磨ステップｄ）は実用性がない。

材料は有利には、犠牲層を取り除くために高度選択化学攻撃を利用するこの処理に使用される。

平坦化層６は、混合層１５の表面性状を「吸収」する。この性状は、エッチングステップｂ）、充填ステップｃ）、研磨ステップｄ）、またはこの平坦化層を蒸着させる前に混合層の全体または一部で行なわれる他の技術ステップ、特に、その後埋め込まれる構成要素を製造することを目的としたステップによるものである。

図１から８に示し、上記に概略を記載した処理を、部分的ＳＯＩの製造に対して非限定的な例で詳細に説明する。

ａ）犠牲層を含む基板の製造（図１）
この詳細な例では、このステップは、埋め込まれた酸化物層と薄いシリコンフィルムの間に窒化物層（犠牲層）を含むＳＯＩタイプの基板を生成することを目的としている。窒化シリコン（Ｓｉ_３Ｎ_４）の堆積物２が、有利には単結晶シリコンでできている、バルクシリコン予備基板上に生成される（ここでは、上部に配置されており、その一部１が見える）。この窒化物層は、残りの処理で犠牲層として働く。いくつかの蒸着技術が、この目的で知られている（ＬＰＣＶＤ、ＣＶＤなど）。本応用例に関する場合、ＬＰＣＶＤ（低圧化学蒸着）が最も適切であるとして好まれる。予備基板はその後、気体種またはイオンによる注入が行なわれて、このウェーハ内に薄い予備層１を画定する埋め込まれた弱い領域を生成する。注入状態は、窒化物層の厚さに応じて、およびシリコンの所要の厚さに応じて変化し、注入量は数１０^１６から数１０^１７原子／ｃｍ^２まで、例えば３０ｋｅＶから２００ｋｅＶまでのエネルギーで変化する。別の方法では、犠牲層の蒸着前に注入ステップまで進むことが可能である。

さらに、ここでは酸化物（熱酸化物または蒸着酸化物）でできている絶縁層３が、出発支持基板と呼ばれる基板４上に（ここでは底部に）形成されて、出発基板を形成する。別の方法では、第１のウェーハの窒化物層上に全体的にまたは部分的にこの酸化物層を形成することが可能であろう。層２および３の組み付けられる表面はその後、（特に、適当な化学洗浄によって）結合のために準備される。これらはその後、密接させることによって結合される。高温焼鈍が、層２と３の間の結合を強化し、その埋め込まれた弱い領域に沿って予備基板を破損させて、予備層１をこの予備基板の残りから隔離させる。このようにして得られるＳＯＩ構造の表面は、破損後は粗い（図１の上側表面参照）。普通の仕上げ処理（様々な環境においてのＣＭＰ研磨、および熱処理を含む（例えば、シリコンを円滑にするための水素内での焼鈍））は、所要の最終粗さ、普通は数十ナノメートルｒｍｓを生成する。

ｂ）予備層のリソグラフィおよび選択エッチング（図２）
それ自体よく知られているこのステップの間、感光樹脂（図示せず）が基板上（図１で得られた上側表面上）に広がっている。この樹脂はその後、適当な機器を使用して、所望のパターンまたは設計を含むマスクを通して露光される。樹脂の展開後、化学および／またはドライエッチング（例えば、プラズマ補助エッチング）が、予備層１の材料、この例ではシリコンを、犠牲層２の窒化シリコンに対して選択的にエッチングする。例えばＴＭＡＨ（テトラメチルアンモニウムハイドロキサイド）溶液中のエッチングを使用することもできる。実際、ＴＭＡＨ溶液中のエッチング速度は、窒化シリコンに対して２ｎｍ／分であり、（結晶方位＜１ ０ ０＞で）シリコンに対して０．４から０．５μｍ／分まで変化する。シリコン、有利には単結晶シリコンの所定の領域１Ａ、１Ｂ、１Ｃは、このようにして得られる。

この段階で、例えばドーピングに関して、シリコン層の性状を変更することも可能である（図１１参照）。

ｃ）所定の領域間の表面領域の充填（図３）
全ての知られている蒸着技術をここで検討することができる。

この充填は、有利には絶縁材料、例えば酸化シリコンである材料を蒸着することによって行うことができる。この材料は有利には、特に、犠牲層２がエッチングによってステップｇ）で取り除かれる場合に、犠牲層に対してその層とのインターフェイスで十分なエッチング選択性を有する。この蒸着ステップ５は、領域１Ａから１Ｃの間の空間が充填されるまで続く。

ｄ）研磨（図４）
予め蒸着させる材料に応じて、適当な研磨条件を適用することができる。研磨は、少なくとも領域１Ａ、１Ｂおよび１Ｃが曝されるまで行なわれる。

上に記載したように、この研磨によりレベルの差が生じる。これらは、図４で誇張されているが、後に明らかになるように、これらのレベルの差は最終構造の製造では問題ではない。研磨後、領域１Ａ、１Ｂおよび１Ｃは実際、この例では絶縁性がある、層５の残りによって形成される第２のパターン（したがって、パターン５と呼ばれる）と合わせて、１５で示す混合層を画定する、この例では非絶縁性である第１のパターンを形成する。

ｅ）薄い平坦化層の混合層上の蒸着（図５）
レベルの差を有する、図４によって示されたステップの終わりに得られる研磨表面は、あらゆる適当な知られている技術によって平坦化層６で覆われている。これは有利には、例えば、ＣＶＤまたはＬＰＣＶＤによって得ることができる多結晶シリコンの層、または蒸着またはスパッタリング技術によって得られる金属層であってもよい。標準的な研磨処理はその後、結合（次のステップ）に適合可能にするように、この均質ポリシリコン（多結晶シリコン）層、または金属層に適用される。

ｆ）支持基板の平坦化層上への結合（図６）
支持基板と呼ばれる追加のウェーハ７、例えばシリコンウェーハの図５からのアセンブリへの組み付けは、組み付けられる表面を準備する任意の予備ステップ（ＣＭＰ研磨ステップ、および特に表面を化学的に活性化させるための、適当な知られている化学溶液内での洗浄ステップを含む可能性がある）の後に、直接結合によって得ることができる。

直接結合を強化するための熱処理は有利には、行うことができる。

ｇ）出発基板と犠牲層の除去（図７）
以下の技術を含む、この目的に対するいくつかの解決法が可能である。

最初に、出発支持基板４は（薄い予備層１を生じさせたウェーハと同様に）前もって注入することができ、それによって破損焼鈍がシリコン基板４のほとんどを取り外すことができる（図１の段階ほど早く、但し、その後図２から６またはその後にアセンブリを操作することが可能である）。この場合、薄い残余シリコン層および酸化物層３は、例えばそれぞれＴＭＡＨ溶液およびＨＦ溶液中で選択的にエッチングすることができる。窒化物層はその後、例えば、リン酸（Ｈ３ＰＯ４）溶液中で１２０℃でエッチングすることができる。

ウェーハが注入されていない場合、出発基板は機械的シニング（研磨）および／または化学攻撃によって取り除くことができる。現在、シニング機器は、２００ｍｍ直径のシリコンウェーハに対して数マイクロメートルの除去精度を達成している。窒化物層を損傷しないようにするため、機械的シニングは有利には、窒化物とのインターフェイスの数マイクロメートル上で止めることができる。第１の場合と同様に、ＴＭＡＨ中の化学エッチングおよびＨＦエッチングにより、シリコンおよび残余酸化物が取り除かれる。窒化物層はその後、Ｈ３ＰＯ４の溶液中でエッチングされる。

別の変更形態では、図１による適切な基板が、例えば機械的力を加えることによって、より詳細には、ブレードを取外し領域内に挿入することによって、エッチングステップに関連していてもいなくても、出発基板および犠牲層の取り外しを可能にする取外し領域を含むことが可能である。取外し領域は、例えば犠牲層と出発基板の間、および／または犠牲層と予備層の間の比較的弱い結合インターフェイスの意図および調整した製造によって得ることができる。

犠牲層の除去後に解放された混合表面は平らである。これは、レベルの差、すなわち逃げがないことを特徴としている。これは、直接結合と平坦度の意味で適合可能である。この段階で、必要に応じて、混合層の一部をエッチングすることが可能であるが、使用するエッチング法は直接結合と適合可能である表面平坦度を保持するものとする。

ｈ）混合層の曝された面上へのカバー層の転写（図８）
例えばシリコンでできているカバー層９Ｂはその後、曝された混合表面の上に転写することができる。

また、このステップを行うためにいくつかの技術が可能である。

例えば、カバーウェーハと呼ばれる新しいシリコンウェーハ９は、組み付ける面を適当に準備した後に、解放された混合表面上に直接結合させることができる。このウェーハ９はその後、混合層上にカバー層９Ｂのみを残すようにシニングすることができる。

このシニングは、例えばＣＭＰ研磨によって、または図９に示すように、例えば気体種（特に、水素）の注入によってウェーハ９内に予め形成された埋め込まれた弱い領域９Ａに沿った破損によって生じさせることができる。これにより、ウェーハ９の層９Ｂが保持され、カバー層を形成し、その厚さは極めて十分調整されている。

シリコンカバー層９Ｂを転写することによって、部分的ＳＯＩが絶縁体（例えば、ＳｉＯ２）のパターンを含む領域、および有利には、単結晶材料、例えばシリコン（垂直構成部品の形成に全体的に適している）でできている絶縁体を含まない領域で得られる。

シリコンカバー層９Ｂが混合層とのインターフェイスに、例えば酸化物、有利には熱酸化物でできている絶縁インターフェイス層を含んでいる場合、混合ＳＯＩは異なる厚さの埋め込んだ絶縁材料で得られる。図１０は、このような混合ＳＯＩ構造を示しており、絶縁インターフェイス層は参照番号１０’を有する（この図１０では、図８のものと同様の要素を示す参照番号は、「１次の」インデックスを加えることによってその図８の参照番号から派生している）。

以前の解決法を凌ぐ利点
カバー層９Ｂと接触した反対側の混合層の面で行なわれる、混合領域、例えばＳｉ／ＳｉＯ２領域の研磨は、絶縁パターン５とカバー層９Ｂの間の結合の質に影響を与えない。したがって、研磨条件は、酸化物領域５の厚さおよび寸法の全範囲にわたって同じままである可能性がある。

高いＳｉ／ＳｉＯ２選択性につながる研磨条件（研磨剤および研磨布）を選択することさえでき、酸化物層を研磨終了層として使用することができる。

本発明は、単結晶領域を特徴とする混合層を生成する。例えば、カバー層９Ｂ内に生成された浮遊構造用のピラーを製造するための（例えば、ＭＥＭＳ応用例）、機械的および／または物理的および／または化学的性状を考えると、有利にはこれらの領域を使用することができる。

埋め込まれた薄い酸化物を有するＳＯＩ基板の結合による製造は難しいことが知られている。というのは、結合インターフェイスに存在する不純物の全てを薄い酸化物層で吸着することはできないからである。混合ＳＯＩ構造では（上記図１０参照）、２つの異なる酸化物を使用することが可能である。第１の熱酸化物１０’は、電気的性状を提供し、酸化物領域５’はより低い密度で蒸着された酸化物でできていてもよい。結合インターフェイスに存在する不純物はその後、上記ＷＯ−２００４／０５９７１１に示すように、酸化物領域によって吸着されることを期待することができる。

例えばシリコンでできているカバー層９Ｂ”は、絶縁パターン５間に配置されたシリコン領域１Ａ、１Ｂなどのものと異なる結晶方位またはドーピングを有することができる。結合インターフェイスは、表面に近い。したがって、ｎ＋ドーピングシリコン層をｎ−シリコン領域の上に直接一体化させる（または、逆も同様である）ことが可能である（図１１参照、図８と同様の要素は、「２次の」インデックスを加えることによってその図８の参照番号から派生した参照番号によって示されている）。この構造では、製造中にドーピングを変更することなく特定の構成要素を製造することができる（特に、ダイオード製造応用例）。

シリコン領域は、結晶品質のものであり、構成要素（図示せず）はシリコンのこの部分に直接製造することができる。さらに、シリコンカバー層は、酸化物領域のものとは異なる結晶方位を有することができる（ハイブリッド配向技術（ＨＯＴ））。

全体的に、異なる材料を利用し、処理パラメータを明らかに変更することなく異なる構成（領域の厚さおよび寸法）を作り出すことが可能である。

ポリシリコン層６は、特定の応用例（より詳細には、優れた熱拡散で）金属層に代えることができる。ＳＯＩ領域（Ｓｉ／ＳｉＯ２）上に生成された回路または構成要素では、金属層が基板内への力線の貫通の影響を制限する（接地面）。接地面の原理は、埋め込まれた酸化物の下に等位を配置することである。

支持基板７が表面に少なくともシリコンでできた層を有する場合、平坦化層６の材料は有利には、適当な熱処理（ケイ化処理として知られる）後に、表面シリコンの一部または全てと合金を形成するように選択して、それによって特に、平坦化層と支持基板の間の接着を助けることができる。

全ての層転写は、Ｓｍａｒｔ Ｃｕｔ（登録商標）処理と適合可能である。したがって、各シリコンウェーハを再利用することができ、層ごとに次第に消費することができる。

全ての直接結合は、同じ機器で行うことができる。

本発明によると、研磨欠陥は、上記ＵＳ５６９１２３１と同様に、研磨後に基板に直接結合される層で覆われていることに留意すべきである。それにも関わらず、この結合の質、および酸化物パターンの縁部がここで不完全に同一平面上である可能性がある事実は、図１０の結合インターフェイス１Ｃ＋５／１０に対するよりはるかに重要ではないことを理解すべきである。というのは、結合インターフェイスは、得られる混合構造アセンブリの自由表面にはるかに密接しているからである。

上記の場合は、大部分に均質層（平坦化層、支持基板、充填剤層、カバー層など）を利用するが、これらの層は全て積層の異なる材料（合成物および／またはドーピングおよび／または結晶方位などに関して）からなる、またはさらに同じ表面の領域により局所化され異なっている可能性があることが明らかである。

上記の場合は、様々な層またはパターンの大部分に（場合によっては、酸化物または窒化物の形態の）シリコンを使用しているが、本発明の利点は混合層を生成するのに異なる材料、特に熱および／または蒸着ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＡｌＮ、ＳｉＣ、およびドーピングされたシリコン、シリコンゲルマニウム、ゲルマニウム、（ＩＩＩ−Ｖ）材料（ＩｎＰ、ＧａＡｓ、ＧａＮなど）などの有利には単結晶材料である非絶縁材料に関連する他の絶縁材料から選択された絶縁材料を利用することができる。

例えばシリコンで、平坦化層に様々な材料、特にＮｉ、Ｐｄ、Ｃｏ、Ｐｔ、Ｗおよび／またはこれらの金属の合金から選択した金属を使用することも同様に可能である。

本発明は有利には、得られる構造の混合電気性状の利点を得るために利用することができる。同様に、混合層内で得られる化学および／または機械および／または光学および／または熱性状の混合の利点を得るために使用することができる。

混合層の両側での幅広い材料の使用を可能にする。例えば、シリコンだけではなく、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、および（ＩＩＩ−Ｖ）または（ＩＩ−ＶＩ）族からの他の材料、またはＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＡｌＮなどの絶縁材料などの言及した半導体材料がある可能性がある。既に記載したように、これらの層は合成物層である可能性がある。例えば、フォトニクスの応用例では、鏡を形成する混合層スタックの両側に、例えば２層鏡（ＳｉＯ２、Ｓｉ３Ｎ４）または（ＳｉＯ２、Ｓｉ）を配置することができる。

１ 予備層
１Ａ、１Ｂ、１Ｃ 領域
２ 犠牲層
３ 絶縁層
５ 充填剤層
６ 平坦化層
７ ウェーハ
９ シリコンウェーハ
９Ａ 領域
９Ｂ 層
１５ 混合層

Claims (39)

1. 混合マイクロテクノロジー構造を製造する方法であって、
   少なくとも第１の材料（１Ａ、１Ｂ、１Ｃ）の第１のパターン、および第１の材料とは異なる第２の材料（５）の第２のパターンを含む混合層（１５，１５’、１５”）が上に形成された犠牲層（２）を含む仮の基板が生成され、これらの第１および第２のパターンは犠牲層に隣接しており、
   この犠牲層が、前記混合層の混合表面を露出させるように取り除かれ、その混合表面は第１のパターンの一部および第２のパターンの一部を含み、
   直接結合によってこの混合表面上に、第３の材料の連続カバー層（９Ｂ、９Ｂ’、９Ｂ”）が生成される、方法。
2. 第１および第２の材料の少なくとも一方が、単結晶であることを特徴とする、請求項１に記載の方法。
3. 第１の材料が電気的に非絶縁性であることを特徴とする、請求項１または２に記載の方法。
4. 第２の材料が電気的に絶縁性であることを特徴とする、請求項１から３のいずれか一項に記載の方法。
5. 第３の材料が電気的に非絶縁性であることを特徴とする、請求項１から４のいずれか一項に記載の方法。
6. 非絶縁性の第１のパターン、および連続カバー層が同じ元素を含んでいることを特徴とする、請求項１から５のいずれか一項に記載の方法。
7. 同じ材料がシリコンであることを特徴とする、請求項６に記載の方法。
8. 連続カバー層および第１のパターンが、異なるドーピングを含んでいることを特徴とする、請求項１から７のいずれか一項に記載の方法。
9. 第２のパターンが酸化物でできていることを特徴とする、請求項１から８のいずれか一項に記載の方法。
10. 第２のパターンが、第１のパターンに含まれた元素の酸化物を含んでいることを特徴とする、請求項９に記載の方法。
11. この酸化物がシリコンの酸化物であることを特徴とする、請求項１０に記載の方法。
12. 犠牲層が窒化物であることを特徴とする、請求項１から１１のいずれか一項に記載の方法。
13. 犠牲層および第２のパターンはそれぞれ、混合層の第１のパターンが含む同じ元素の窒化物および酸化物を含んでいることを特徴とする、請求項１１に記載の方法。
14. カバー層が、第１のパターンと同じ材料でできていることを特徴とする、請求項１から１３のいずれか一項に記載の方法。
15. 第１のパターンがシリコンでできていることを特徴とする、請求項１から１４のいずれか一項に記載の方法。
16. 混合表面上に連続カバー層を生成する前に、その混合表面またはその連続カバー層上に絶縁インターフェイス層が形成されていることを特徴とする、請求項１から１５のいずれか一項に記載の方法。
17. 絶縁インターフェイス層が、連続カバー層の表面酸化によって形成されることを特徴とする、請求項１６に記載の方法。
18. 絶縁インターフェイス層および第２のパターンが、同じ元素の酸化物でできていることを特徴とする、請求項１６または１７に記載の方法。
19. 第１のパターンがシリコンおよび絶縁インターフェイス層の酸化物でできており、第２のパターンがシリコンの酸化物であることを特徴とする、請求項１８に記載の方法。
20. 仮の基板が、犠牲層（２）と、キャビティが、犠牲層（２）の反対側にある予備層の面からこの予備層内でリソグラフィ的に中空化されるステップであって、これらのキャビティは犠牲層まで延びているステップと、これらのキャビティは第２のパターン（５）を形成し、混合表面を得るように第２の材料で充填されるステップであって、この予備層は前記混合層になっているステップと、この混合表面上に、平坦化材料の層（６）が形成されるステップと、この平坦化材料の層（６）が連続平面を有するように研磨されるステップと、第４の材料の支持基板（７、７’、７”）がこの予備層に組み付けされ、前記平坦化層で覆われたステップであって、その支持基板は平坦化層の連続平面に直接結合された表面を有するステップによって、第１の材料で形成された連続予備層（１）とを含む出発基板から生成されたことを特徴とする、請求項１から１９のいずれか一項に記載の方法。
21. 出発基板がさらに、中間支持基板（４）を備えていることを特徴とする、請求項２０に記載の方法。
22. 出発基板がさらに、中間支持基板層と犠牲層の間に絶縁層を備えていることを特徴とする、請求項２１に記載の方法。
23. この絶縁層が、中間支持基板層の元素の酸化物であることを特徴とする、請求項２２に記載の方法。
24. この中間支持基板内に、犠牲層と平行な層に沿って弱い層（９Ａ）を形成することを鑑みて、気体種またはイオンをこの中間支持基板に注入するステップを特徴とする、請求項２１から２３のいずれか一項に記載の方法。
25. 直接結合によって最終支持基板（７、７’、７”）を予備層に組み付けた後、中間支持基板は弱い層に沿って分離されることを特徴とする、請求項２４に記載の方法。
26. 連続予備層（１）が、犠牲層に予備基板を結合することによって得られ、その分離は弱い層に沿って生じることを特徴とする、請求項２０から２５のいずれか一項に記載の方法。
27. キャビティが、蒸着によって充填されることを特徴とする、請求項２０から２６のいずれか一項に記載の方法。
28. 混合表面は、キャビティ間にこの予備層の一部を曝すようにこの第２の材料を研磨することによって得られることを特徴とする、請求項２０から２７のいずれか一項に記載の方法。
29. 平坦化層６は、第１のパターンが含んでいる材料の多結晶層であることを特徴とする、請求項２０から２８のいずれか一項に記載の方法。
30. この多結晶層が蒸気の形で被着されることを特徴とする、請求項２９に記載の方法。
31. 平坦化層６が金属層であることを特徴とする、請求項２０から２８のいずれか一項に記載の方法。
32. 金属層が、蒸着またはスパッタリングまたは気相蒸着技術によって被着されることを特徴とする、請求項３１に記載の方法。
33. 最終支持基板は、第１のパターンが含む材料でできていることを特徴とする、請求項２０から３２のいずれか一項に記載の方法。
34. 支持基板（７、７’、７”）と、
    その支持基板に隣接し、それに直接結合された第１の層（６、６’、６”）と、
    第１の材料の第１のパターン（１Ａ、１Ｂ、１Ｃ）、および第１の層と平行した第１の材料と異なる第２の材料の第２のパターン（５’、５”、５’’’）を含む混合層（１５、１５’、１５”）と、
    直接結合によってこの混合層に少なくとも間接的に組み付けされ、この混合層の第１のパターンおよび第２のパターンに面するカバー層（９Ｂ、９Ｂ’、９Ｂ”）とを備えた、混合マイクロテクノロジー構造。
35. 第１の材料が電気的に非絶縁性であることを特徴とする、請求項３４に記載のマイクロテクノロジー構造。
36. 第２の材料が電気的に絶縁性であることを特徴とする、請求項３４または３５に記載のマイクロテクノロジー構造。
37. カバー層が、絶縁インターフェイス層（１０）を介して混合に連結されていることを特徴とする、請求項３４から３６のいずれか一項に記載のマイクロテクノロジー構造。
38. 第２のパターンが酸化物でできていることを特徴とする、請求項３４から３７のいずれか一項に記載のマイクロテクノロジー構造。
39. 混合層の第２のパターンと連続カバー層の間にドーピング差があることを特徴とする、請求項３４から３８のいずれか一項に記載のマイクロテクノロジー構造。

Images