JP7332618B2 - ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法 - Google Patents

３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法 Download PDF

Info

Publication number
JP7332618B2
JP7332618B2 JP2020552238A JP2020552238A JP7332618B2 JP 7332618 B2 JP7332618 B2 JP 7332618B2 JP 2020552238 A JP2020552238 A JP 2020552238A JP 2020552238 A JP2020552238 A JP 2020552238A JP 7332618 B2 JP7332618 B2 JP 7332618B2
Authority
JP
Japan
Prior art keywords
substrate
active layer
layer
cavity
cavities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020552238A
Other languages
English (en)
Other versions
JP2021520062A (ja
JPWO2019186035A5 (ja
Inventor
ゴーダン ウェルタス
ランドリュ ディディエ
ギスレン ブルーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2021520062A publication Critical patent/JP2021520062A/ja
Publication of JPWO2019186035A5 publication Critical patent/JPWO2019186035A5/ja
Application granted granted Critical
Publication of JP7332618B2 publication Critical patent/JP7332618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、セミコンダクタオンインシュレータタイプの３次元集積構造の製作用の「ドナー基板」と称される基板の作製に関する。また、本発明は、層のスタック、特に電子デバイスを備える層から形成されるそのような３次元集積構造を、ドナー基板の層を「受け側基板」と称される第２の基板に転写することによって作製するための方法に関する。
３次元集積構造、特にセミコンダクタオンインシュレータ（ＳｅＯＩ）タイプ、特に半導体材料がケイ素であるときシリコンオンインシュレータ（ＳＯＩ）タイプのものは、特に「能動層」と称される、電子デバイスまたは回路が形成される層を含むいくつかの層のスタックを備える。そのような集積構造を作製するためのプロセスは、一般に、３次元（３Ｄ）集積プロセスと呼ばれる。
可能な集積プロセスの中で、ドナー基板から受け側基板への層転写による３Ｄ集積は、能動層を積み重ねるための有望な解決策というイメージを打ち出している。
このタイプのプロセスによれば、「弱化」ゾーンがドナー基板内に作成され、このゾーンは、転写されることになる層の境界を画し、ドナー基板は、受け側基板に接着され、次いでドナー基板は、層を受け側基板に転写するように、弱化ゾーンに沿って切り離される。
１つの周知の層転写プロセスは、Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスであり、このプロセスでは、弱化ゾーンは、ドナー基板内において、転写されることになる層の厚さに実質的に対応する所定の深さで水素原子および／またはヘリウム原子を注入することによって作成される。
Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスは、層の転写後、他の後続の応用例のために、ドナー基板を再使用することを可能にし、薄い層を均一に転写することを可能にするので有利である。
Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスに従って、注入エネルギーを増大することによって非常に厚い能動層を転写するために、深い深さでイオンを注入しようする試みが実施されている。しかし、注入エネルギーが高いほど、注入されることになるイオンの量が多くなければならず、注入電流（電流密度）が低いほど、生産コストが増大し、プロセスの実行可能性が制限される。
さらに、イオン注入は、電子デバイスを含むドナー基板の能動面をイオン放射に暴露することによって実施される。この放射は、能動層の電子デバイスに損傷を引き起こし、したがって、損傷した電子デバイスを修復することを目的とする追加のステップを提供することが必要である。電子デバイスに引き起こされる損傷は、注入エネルギーおよび注入されることになるイオンの量が高いときさらに多くなる。
電子デバイスの電気特性を保存するためには、水素を除去しドーピングを活性化するためにサーマルバジェットを適用することが考えられるであろう。しかし、この場合、温度は７００℃より高くなければならず、これは、能動層を積み重ねることによる３Ｄ構造の作製と適合性がない。サーマルバジェットを低減するために、固相エピタキシャル成長を実施することが想定されている。したがって、ケイ素のエピタキシの場合、５２５℃よりわずかに高い温度に到達することが可能であるが、これは依然として高い。さらに、４７５℃程度の温度を達成するために、熱アニーリング時間を犠牲にしてサーマルバジェットをさらに低減することが可能であるが、この熱アニーリング時間は非常に増大し、２４時間より著しく長くなり、工業生産率と適合性がない。
おもて面上および裏面上の電子デバイスのスタックの総厚さは、イオンの貫入深さ未満でなければならないので、制限されることになる。したがってこれは、使用されるイオンが高いエネルギーレベルを有するときでさえ、約１または２マイクロメートル以下の非常に小さい総厚さになる。
さらに、積み重ねられることになる層は、ケイ素層及び、誘電層および金属層をも含む。したがって、十分に深いイオン注入を実施することは、後の段階でのドナー基板の良好な切り離しを可能にするために、高いエネルギーおよび非常に大量の注入イオンを必要とする。しかし、イオン注入電流はエネルギーに従って低下し得ることを考えると、ドナー基板の切り離しのために、また能動層の転写のために必要なイオン注入の持続時間は非常に長く、これは、そのようなプロセスを実施するための大きな欠点である。
最後に、イオンの注入深さは能動層の物理化学的特性に依存し、これは、イオン注入中、多かれ少なかれイオンを減速し得る。たとえば、能動層は、それらが含む金属層の配置が異なることがあり、金属を含むゾーンもあれば含まないゾーンもあり、これは、能動層のこれらのゾーンを通過するイオンの挙動に影響を及ぼす。これは、不連続な弱化ゾーンの形成、したがってこの弱化ゾーンに沿ったドナー基板の不十分な切り離しをもたらす。
他の転写技法を使用することもできる。
これらのうち、様々な機能のチップを積み重ねること、または「チップスタッキング」は、薄い基板から開始して、３Ｄ構造を形成するためにチップを積み重ね、次いで、配線によって、または２つのチップ間に挿入されたケイ素の層を使用することによってなど、この目的のために提供された手段によってチップおよび基板を相互接続することによってチップを基板に接着することにある。したがって、組み立てられたチップの様々な機能により、多機能の３Ｄ構造が得られる。
この技法の主な欠点は、その高コストに加えて、そのように組み立てられたチップの位置合わせが最適（典型的には、＜０．５μｍ、２００ｎｍ３σ）でないことである。したがって、チップと大径の基板との間に接点または接続を提供することが必要であり、これは電気的な損失をもたらし、集積の選択肢を制限する。
３Ｄ順次スタッキングは、新しい電子デバイスを下にある能動層のものの上に作製することができるように、ケイ素の層を能動層に転写することにある。この場合、層同士の位置合わせは、使用されるリソグラフィ技法によって制限されるだけであり、ナノメートル程度で非常に正確であり得る。次いで、３Ｄ構造を形成する転写された様々な能動層が相互接続される。この技法は、前述の「チップスタッキング」に比べてリソグラフィ層および相互接続層の数を削減することを可能にする。
この技法の大きな欠点は、新しい電子デバイスを作製するためのプロセスが、下にある能動層の特性と、特にその完全性を保存することによって適合性がなければならないことであり、これは、新しい電子デバイス、および下にある能動層の電子デバイス両方の性能を制限し得る。
電子デバイスの３Ｄ積み重ね、または「３Ｄデバイススタッキング」は、前述の３Ｄ順次スタッキングと同様であり、概してマイクロメートル未満である層の比較的正確な位置合わせ（典型的には、＜０．５μｍ、２００ｎｍ３σ）を得ることを可能にする。
この技法の１つの欠点は、積み重ねられた能動層が均一でないことである。しかしＳＯＩドナー基板を使用することにより、この状況を改善することは可能になるが、追加のコストを払う。さらに、（一般に研磨によって）ドナー基板の一部分を除去することは、受け側基板の能動層の構成要素を損傷し得る。
さらに、ドナー基板の性質にもかかわらず、この基板は、部分的に研磨されているため、このプロセスの実行後、再使用することができない。これは、転写のたびにドナー基板を変更することが必要であり、３Ｄ構造の作製時間を増大することに加えて、著しい金銭的な影響があるので、この知られている技法の大きな欠点となる。
発明の一目的は、電子デバイスを備える層のスタックから形成される、特にセミコンダクタオンインシュレータタイプの３次元（３Ｄ）集積構造の製作用のドナー基板を作製するための方法、また、能動層をドナー基板から受け側基板に転写することによってそのような集積構造を作製するための方法を提案することであり、既存のプロセス、特に上記のプロセスに固有の実験的な制約を回避することを可能にする。
提案されている作製方法は、より具体的には、電子デバイスを備える能動層を積み重ねることによって、前記電子デバイスの構造および機械的特性を劣化させることなく３Ｄ構造を製作することを目的とする。
提案されている方法は、他の能動層または能動層の一部分を転写するために、ドナー基板の再使用を可能にしながら、３Ｄ構造を製作することをさらに目的とする。
提案されている方法は、非常に厚い能動層、すなわち１μｍ（マイクロメートル）から数マイクロメートルの能動層の転写を可能にすること、非常に具体的には、Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスを非常に厚い能動層の転写と適合性があるものにすることをも目的とする。
この目的のために、本発明は、３次元集積構造の製作用のドナー基板を作製するための方法を提供し、この方法は、
－ 能動層と称される表面層と、能動層の下に延在する複数のキャビティを備える層とを備える半導体基板を提供するステップであって、各キャビティは、パーティションによって隣接するキャビティから分離される、ステップと、
－ キャビティと鉛直に位置する能動層の領域内に電子デバイスを形成するステップと、
－ 各パーティションと鉛直に位置する能動層の領域を露出しつつ前記電子デバイスを覆うように保護マスクを能動層上に堆積するステップと、
－ 各パーティション内に弱化ゾーンを形成するために、マスクによって露出された能動層の領域を通して原子種を注入するステップとを含む。
また、本発明は、ドナー基板から受け側基板に層を転写することによって電子デバイスを備える能動層のスタックから形成される３次元集積構造を作製するための方法に関し、この方法は、主に
－ 前述の作製方法によってドナー基板を作製するステップと、
－ ドナー基板を受け側基板に接着するステップであって、転写されることになる能動層に対して弱化ゾーンの反対側のドナー基板の表面は、接着界面にある、ステップと、
－ 能動層の少なくとも１つの部分を受け側基板に転写するために、弱化ゾーンに沿ってドナー基板を切り離すステップと
を含むことを特徴とする。
他の態様によれば、前述の作製方法は、以下の様々な特徴を単独で、または技術的に実行可能なそれらの組合せで有する。
－ パーティション内に弱化ゾーンを形成するための原子種の注入の前に、パーティションと鉛直に位置する能動層の少なくとも１つの部分を除去するために能動層の選択的エッチングが実施される。
－ パーティション内に弱化ゾーンを形成するための原子種の注入の前に、少なくとも１つのキャビティを他のキャビティから隔離するように、前記パーティション内でキャビティを越えて延在するトレンチが追加で製作される。
－ 保護マスクの堆積の前に、前記隔離されたキャビティと鉛直に位置する能動層部分上に余剰厚さを形成する追加の層が堆積される。
－ ドナー基板の切り離しは、トレンチの形成に由来するパーティション部内の原子種の注入によって形成された弱化ゾーンに沿って実施され、隔離されたキャビティと鉛直に位置する能動層部分は、受け側基板に選択的に転写される。－ 半導体基板は、
－ 複数のキャビティを、前記キャビティを備える層を形成するために、基板の表面に製作するステップと、
－ キャビティを封止するために、能動層を基板に転写するステップとを実行することによって作製される。
－ キャビティは、ドライエッチングおよび／またはウェットエッチングによって形成される。
－ キャビティは中空である。
－ キャビティは、電気化学的処理によって形成される。
－ キャビティは、
－ 保護マスクを基板の自由表面上に堆積するステップであって、保護マスクは、覆われた表面部分および覆われていない表面部分を作るように位置決めされる、ステップと、
－ マスクで覆われた基板の面を原子種の入射放射束に暴露することによって、注入ゾーンの、保護マスクによって覆われていない表面部分と鉛直に基板内で原子種を注入するステップと、
－ 注入ゾーンにてキャビティを形成するために、基板の熱アニーリングを実施するステップとを実行することによって形成される。
－ 各キャビティ（１２）は、キャビティの総容積に対して２０％以上、好ましくは３０％以上の多孔度を有する多孔性媒体からなる
－ 能動層は、
－ 転写されることになる半導体材料の層の境界を画するために、半導体材料製の第２のドナー基板内に弱化ゾーンを形成するために原子種を注入するステップと、
－ ドナー基板のキャビティを含む層に第２のドナー基板を接着するステップであって、転写されることになる層に対して弱化ゾーンの反対側の転写されることになる層の表面は、接着界面にある、ステップと、
－ 半導体材料の層を基板に転写するために、弱化ゾーンに沿って第２のドナー基板を切り離すステップとを実行することによってキャビティを含む層に転写される。
また、本発明は、受け側基板に転写されることが意図された能動層を備えるドナー基板に関し、このドナー基板は、主に、
－ ドナー基板の厚さ内に延在しパーティションによって境界を画されるキャビティを備える層と、
－ キャビティを含む層上に位置し、少なくとも１つの電子デバイスを備える能動層であって、各電子デバイスは、キャビティと鉛直に位置する能動層の領域内に配置される、能動層と、
－ キャビティを分離するパーティションの少なくとも一部の中の弱化ゾーン（１９）とを備えることを特徴とする。
本発明の他の利点および特徴は、添付の図を参照して、例示的なもの、かつ非限定的な例として与えられている以下の説明を読めば明らかになろう。
能動層が堆積されるキャビティを備える層を備える、一実施形態による「キャビティシリコンオンインシュレータ」（Ｃ－ＳＯＩ）タイプの基板、すなわちキャビティを備えるＳＯＩタイプの基板の概略断面図である。 電子デバイスが能動層上に製作された図１からの基板の概略断面図である。 ドナー基板を形成するために、能動層電子デバイス上に保護マスクが前もって堆積された状態で、弱化ゾーンを形成するために原子種の注入が実施される図１からの基板の概略断面図である。 酸化物層が能動層上に堆積された状態の、図３からのドナー基板の概略図である。 ドナー基板と能動層を備える受け側基板との位置合わせを示す概略図である。 ドナー基板と受け側基板との接着を示す概略図である。 弱化ゾーンでのドナー基板の切り離しを示す概略図である。 選択的エッチングによって切り離し残さを除去した後得られる半導体タイプの３Ｄ構造の概略図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによる、基板上のエッチング、およびキャビティを備える層上での能動層の堆積によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによる、基板上のエッチング、およびキャビティを備える層上での能動層の堆積によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによる、基板上のエッチング、およびキャビティを備える層上での能動層の堆積によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによる、基板の電気化学的処理、およびキャビティを備える層上での能動層の堆積によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによる、基板の電気化学的処理、およびキャビティを備える層上での能動層の堆積によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 Ｓｍａｒｔ Ｃｕｔ（登録商標）プロセスによる、基板の電気化学的処理、およびキャビティを備える層上での能動層の堆積によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 基板内の原子種の注入によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 基板内の原子種の注入によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 基板内の原子種の注入によってキャビティを備える層を一実施形態に従って作製するところを示す概略図である。 一実施形態による、パーティションと鉛直に位置する能動層の一部分を選択的に除去するためのエッチング、次いでエッチングされた基板内での原子種の注入を実施するところを示すドナー基板の概略図である。 一実施形態による、能動層の所与の電子デバイスの後続の選択的転写のために、選択的エッチング後、パーティション内にトレンチを作成するところを示すドナー基板の概略図である。
本発明の第１の主題は、３次元集積構造の製作用のドナー基板を作製するための方法に関する。ドナー基板は半導体基板から得られ、その一実施形態が図１に表されている。
図１を参照すると、半導体基板１０は、基板１と、複数のキャビティ１２を備える層１１と、前記キャビティ１２を覆うようにキャビティを備える層１１上に位置決めされた能動層１４とを備える。
キャビティ１２は、基板の残りの部分の密度より低い密度を有する基板の領域である。前記キャビティは、中空であっても、多孔性媒体からなるものでもよい。キャビティ１２は、第１の深さ（図の例では、基板１の上部表面に対応する）と第２のより深い深さとの間で基板１０の厚さ内に延在し、パーティション１３によって互いに分離される。
基板１、または少なくともキャビティが製作される基板の部分は、たとえば、ケイ素、ゲルマニウム、およびそれらの合金など結晶性半導体材料、また、当然のこととして元素周期表のＩＩＩ族からの少なくとも１つの元素とＶ族からの少なくとも１つの元素とを含むＩＩＩ／Ｖ半導体化合物から作製される。
図１に概略的に表されているキャビティ１２は、基板の主表面に平行な平面において方形または矩形の断面を有し、基板内に立方体または平行六面体の容積を形成する。しかし、キャビティは、任意選択で他の形状であってもよいことを理解されたい。
キャビティ１２は、基板１を構成する材料のより大きな密度、たとえば、自然密度を有する基板１の一部分に対応するパーティション１３によって互いに分離される。したがって、パーティション１３は、キャビティ１２の形状に対して相補的な形状を有する。
好ましくは、キャビティは、折りの悪い破断開始を回避するために、基板の縁部上に開かない。
能動層１４は、キャビティを備える層１１上に配置され、キャビティ１２を覆う。換言すれば、キャビティ１２は閉じられており、各キャビティは、基板の厚さ方向において能動層１４の一部分によって、および基板１によって、また基板の露出された表面に平行な方向において２つの隣接するパーティション１３によって境界を画される。
上記の半導体基板１０から開始して、図２が示すように、電子デバイス１５が、キャビティ１２と鉛直に位置する能動層の領域１４Ａ内に形成される。好ましくは、電子デバイス１５は、それぞれのキャビティ１２と鉛直に位置する能動層の領域１４Ａのそれぞれに従来法で形成される。
しかし、電子デバイス１５は、パーティション１３と鉛直に位置する領域１６内に延在しない。
半導体基板（ドナー基板を形成することが意図されている）上に、それを受け側基板に接着する前に電子デバイスを製作ということは、能動層を受け側基板に転写した後にだけ電子デバイスが製作される従来技術から知られているプロセスと異なり、これらの電子デバイスを製作するためのサーマルバジェットを制限する制約を回避することを可能にする。具体的には、従来技術から知られているプロセスでは、電子デバイスを転写された能動層上に形成するためのサーマルバジェットは、前記受け側基板内にすでに存在する電子デバイスを劣化させないように制限される。
次いで、保護マスク１７が能動層上に堆積される。このステップは、図３に表されている。保護マスク１７は、パーティションと鉛直に位置する能動層の領域１６を露出しつつ電子デバイス１５を覆うように堆積される。したがって、キャビティと鉛直に位置する能動層の領域１４Ａは、保護マスク１７の一部分が上に載る電子デバイス１５を備える。
保護マスクは、レジストであってよく、またはそうでない場合、たとえば、酸化物もしくは窒化物に基づく固体マスクであってもよい。
さらに図３を参照して、マスクが堆積された基板の表面は、次いで原子種の放射束１８に暴露される。
原子種は、能動層の露出された領域を介して基板１０内に貫入し、注入パラメータによって決定される深さで下にあるパーティション１３内に注入される。原子種は、各パーティション内で弱化ゾーン１９を形成し、図３に点線によって示されている弱化ゾーンのすべてが、受け側基板に後で転写されることが意図されている表面層の境界を画する。
保護マスクに遭遇する原子種は、前記マスクによってそれ自体遮断され基板内に貫入しない。
好ましくは、注入される原子種は、水素イオンおよび／またはヘリウムイオンである。
当業者なら、原子種をパーティション内で所望の深さで注入するために、注入パラメータ、特に原子種の性質、ドーズ量および種のエネルギーを決定することができる。
能動層内に電子デバイスを形成した後で注入が実施されるということは、弱化ゾーンに沿ったドナー基板の折りの悪い破断を回避することを可能にする。具体的には電子デバイスの形成は、前もって形成される弱化ゾーン内で破断を開始させる可能性が高いサーマルバジェットを使用する。
したがって、マスクの除去後、下記の本発明の第２の主題に従って能動層１４を受け側基板に転写するために使用されるドナー基板２０得られる。
本発明の第２の主題は、上記のドナー基板から３次元集積構造を作製するための方法に関する。
この方法の任意選択の第１のステップは、電子デバイス１５を覆うようにドナー基板２０の転写されることになる能動層１４上に酸化物層２１を堆積することにある。酸化物層２１の堆積は、図４に表されている。「埋込み酸化物層」（ＢＯＸ）と称されるこの酸化物層は、後続の接着後、受け側基板との接着界面に見出される。この酸化物層は、ドナー基板の受け側基板への後続の接着を改善することを可能にする。また、受け側基板上、またはドナー基板上と受け側基板上の両方に酸化物層を堆積することが可能である。ドナー基板上と受け側基板上の両方に酸化物層を堆積することは、酸化物－酸化物タイプの接着を有することを可能にし、これは、接着の質をさらに改善する。
一実施形態によれば、接着界面を形成することが意図されている表面は、いわゆるハイブリッドボンディング、たとえば、酸化物－金属タイプの接着を作成するために、様々な性質の一部分を含む。具体的には、積み重ねられた層の電子デバイス間の相互接続を作成するために、特に酸化物製の接着界面における表面上に開く接続が想定され得る。したがって、たとえば、以下の混在部分、すなわち酸化物－酸化物（Ｏｘ／Ｏｘ）、金属－酸化物（Ｍｅ／Ｏｘ）、金属－金属（Ｍｅ／Ｍｅ）、酸化物－金属（Ｏｘ／Ｍｅ）の組合せなど、混在接着界面部分を有することが可能である。金属は、好ましくは銅である。
次いで、酸化物層２１の露出された表面の平滑化が、その粗さを低減するために、またさらに接着の質を改善するために実施され得る。化学的機械的研磨（ＣＭＰ）による平滑化がこの目的に特に適している。
次いで、ドナー基板２０の受け側基板３０への接着が実施される。
図５を参照すると、ドナー基板２０および受け側基板３０がまず互いに面して位置決めされる。接着界面を形成することが意図されている表面同士、すなわちドナー基板の能動層の自由表面２２、および受け側基板の自由表面３１は、平行である。
図５に表されている受け側基板３０は、それ自体、複数の電子デバイス３３を備える能動層３２を備えることが有利である。この能動層は、作製中に受け側基板上に形成されていてもよい。この能動層は、第１の転写中に本方法に従って堆積されていてもよく、その場合、図５は、本方法の第２の反復による、第２の能動層３２の受け側基板３０への転写を示す。以下でより詳細に述べるように、本方法は、具体的には、３次元集積構造を作製するために、本方法のステップの反復または繰り返しにより、ドナー基板を用いて、複数の能動層、または能動層の一部分を受け側基板上に堆積することを目的とする。
図６を参照すると、ドナー基板２０は、受け側基板３０に接着されている。ドナー基板および受け側基板の能動層１４、３２、ならびに適切な場合、これらの能動層の一方および／または他方に堆積された酸化物層２１、３４が、接着界面を形成する。さらに、転写されることになる能動層に対して弱化ゾーンの反対側のドナー基板の表面は、接着界面にある。
次いで、ドナー基板２０は、図７に表されているように、弱化ゾーン１９およびキャビティ１２に沿って切り離される。この目的のために、応力、たとえば熱応力がドナー基板に加えられ、これは、弱化ゾーン１９、および本質的に基板のより弱いゾーンであるキャビティ１２内で破断を開始し、次いで伝搬する。したがって、ドナー基板の能動層１４が受け側基板に転写される。
分離後、ドナー基板２０は、キャビティを備えるその層を備え、保持される。したがって、上記のステップを繰り返すことによって能動層のスタックを製作し、集積構造を形成するために、ドナー基板は、他の能動層を同じ受け側基板３０に、または異なる受け側基板に転写するために再使用可能である。
パーティション１３が破断されていることを考えると、パーティション断片３５もまた能動層と共に受け側基板に転写される。したがって、転写後のドナー基板のパーティション１３の高さ、あるいはキャビティ１２の高さは、わずかに減少するが、ドナー基板の再使用を損ねない。
したがって、パーティション断片３５を除去するために、転写された能動層の自由表面の処理が実施されることが好ましい。
接着前に埋込み酸化物層２１がドナー基板上に堆積されているとき、転写された能動層は、埋込み酸化物層に悪影響を及ぼすことなくパーティション断片を除去するために、化学エッチングによって優先的に処理される。たとえば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）に基づく化学エッチングが好適である。
得られた３次元最終構造４０が図８に表されている。これは、受け側基板３０を備え、それぞれが電子デバイスを備える２つの能動層１４、３２のスタックをも備える。

次いで、ドナー基板は、新しい能動層の受け側基板への転写を実施するために、再使用されてもよい。これを行うために、新しい能動層がドナー基板上に形成され、キャビティを覆い、次いで、電子デバイスを能動層上に形成するステップ、任意選択で酸化物層を堆積するステップ、保護マスクを電子デバイス上に堆積するステップ、原子種をパーティション内に注入するステップ、接着するステップ、ドナー基板を切り離すステップが繰り返される。
能動層１４は、好ましくはＳｍａｒｔ Ｃｕｔ（登録商標）プロセス（表されていない）に従って第２のドナー基板から半導体基板のキャビティを含む層に転写される。
詳細には、原子種の実行は、転写されることになる能動層の境界を画するために、弱化ゾーンを第２のドナー基板内に形成するために実施される。
次に、第２のドナー基板が基板上のキャビティを含む層に接着される。接着中、転写されることになる層に対して弱化ゾーンの反対側の転写されることになる能動層の表面は、接着界面にある。
次いで、第２のドナー基板は、能動層を基板に転写するために、弱化ゾーンに沿って切り離される。
ドナー基板のキャビティ１２は、好ましくは図９Ａ～Ｃ、図１０Ａ～Ｃ、および図１１Ａ～Ｃを参照して以下に記載される実施形態に従って形成される。
第１の実施形態によれば、キャビティ１２は、ドライエッチングおよび／またはウェットエッチングによって、図９Ａに表されている基板１内に形成される。キャビティ１２を備える層１１を備える図９Ｂからの基板が得られる。
エッチングは、中空キャビティを得ることを可能にする。エッチングは、半導体構造の作製の分野において一般に使用されるという利点を有し、その結果、その実行は比較的簡単である。エッチング以外の技法も、中空キャビティを形成することを可能にする限り、好適であり得ることが明記される。
キャビティ１２の形成の後に、図９Ｃに表されているように、キャビティを覆うように能動層１４の転写が続く。能動層の転写は、好ましくは上記のＳｍａｒｔ Ｃｕｔ（登録商標）プロセスに従って実施される。
第２の実施形態によれば、キャビティ１２は、図１０Ａに表されている基板１内に電気化学的処理によって形成される。キャビティ１２を備える層１１を備える図１０Ｂからの基板が得られる。
そのような処理は、電流の印加によって局所的に空隙を形成することにあり、一般に「電気化学的多孔化（ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ－ｐｏｒｏｓｉｆｉｃａｔｉｏｎ）」によって示される。
この電気化学的処理は、多孔性媒体からなるキャビティを得ることを可能にする。形成されるキャビティの多孔度は、キャビティの総容積に対して、好ましくは２０％以上、より好ましくは３０％以上である。
キャビティ１２の形成の後に、図１０Ｃに表されているように、キャビティを覆うように能動層１４の転写が続く。能動層の転写は、好ましくは上記のＳｍａｒｔ Ｃｕｔ（登録商標）プロセスに従って実施される。
第３の実施形態によれば、キャビティ１２は、図１１Ａに表されている基板１内に、前記基板内に原子種を注入することによって形成される。
これは、基板の自由表面上に保護マスク２を堆積することで始まる。マスクは、覆われた表面部分および覆われていない表面部分３を作る。
次いで、基板内に原子種を注入するために、マスクによって覆われた基板の面が、原子種の入射放射束４に暴露される。これは、好ましくは水素イオンおよび／またはヘリウムイオンの放射束である。
原子種は、マスクによって覆われていない領域３を介して基板内に貫入し、前記覆われていないゾーンと鉛直に注入される。基板内に注入された原子種は、図１１Ｂにおいて点線５によって表されている。原子種は、互いに離間された注入ゾーンを形成し、各注入ゾーンは、キャビティを形成することが意図されている。
保護マスクに遭遇する原子種は、前記マスクによってそれ自体遮断され基板内に貫入しない。
当業者なら、原子種を所望の深さで基板内に注入するために、注入パラメータ、特に原子種の性質、ドーズ量および種のエネルギーを決定することができる。
次いで、注入ゾーン内にキャビティ１２を形成するために、注入によって作成された欠陥（プレートレット）を発展させるために基板のアニーリングが実施される。こうして得られた基板が図１１Ｃに表されている。キャビティ１２は、リソグラフィマスク２によって覆われなかった表面部分３と鉛直に位置するパーティション１３によって互いに分離される。
第１の実施形態および第２の実施形態と異なり、能動層は、キャビティを含む層１１（図１１Ｃ参照）によって境界を画される表面層１４であるものとして画定される。したがって、この第３の実施形態は、ドナー基板を作製するために、キャビティを備える層に能動層を転写することを必要としない。これは１つの作製ステップをなしで済ますことを可能にし、したがってドナー基板の作製時間を削減する。
任意選択で、接着を改善するために、次いで上記の酸化物層が電子デバイスを覆うように能動層上に堆積される。
図１２に表されている一実施形態によれば、パーティションと鉛直に位置する能動層の一部分を除去するために、能動層１４の選択的エッチングが実施される。このエッチングは、原子種の注入によってパーティション内に弱化ゾーンを形成する前に実施される。
そのような選択的エッチングは、パーティションを入射放射束へより接近可能にすることを可能にし、パーティション内の原子種の注入、また、ドナー基板の切り離し中のパーティションの破断の実行可能性を改善する。したがって、具体的には、原子種は、能動層１４を通過することなくパーティション１３と鉛直に位置する中空部分によって基板内に貫入する。
この実施形態は、注入を制限する傾向を有するかなりの、すなわち、１μｍ（マイクロメートル）から数マイクロメートルの厚さを能動層が有するとき特に有利である。これらの凹部により、原子種の注入は、もはや能動層の厚さによって制限されない。
図１３に表されている一実施形態によれば、パーティション内に弱化ゾーンを形成する前に、パーティション１３の少なくとも１つの部分内にトレンチ２４が追加で作られる。
トレンチ２４は、キャビティ１２を越えて、すなわち、キャビティより深く、基板の厚さ内に延在する。
トレンチ２４は、所与のキャビティ、したがって、特に前記キャビティと鉛直に位置する所与の電子デバイスを、受け側基板へのその選択的転写を後で可能にするために隔離することを可能にする。
トレンチ２４は、パーティションを２つの部分１３Ａ、１３Ｂに分離し、そのうち第１の部分は、電子デバイスがそれと鉛直である第１のキャビティ１２Ａの境界を画し、第２の部分は、別の電子デバイスがそれと鉛直である、第１のキャビティに隣接する第２のキャビティ１２Ｂの境界を画する。
トレンチは、対応するパーティション内で、転写されることになる能動層の部分全体的に作られる。たとえば、キャビティ１２Ａ、１２Ｂ、および１２Ｃなど立方体キャビティの場合、前記キャビティは、４つのパーティションによって境界を画され、パーティションのそれぞれは、トレンチによって穿孔される。
図１３を参照すると、その電子デバイス１５Ａと共に転写されることになる能動層の部分１４Ａがそれと鉛直であるキャビティ１２Ａの境界を画するパーティション１３内に、トレンチ２４が作られる。２つのトレンチだけが図１３に表されているが、それはキャビティ１２Ａの境界を画する他の２つのパーティションが図１３で見えないからである。
転写されることになる能動層の部分１２Ａの境界を画するパーティション部分１３Ａは、前記能動層部分から横方向に突出し、この突出部は、図１３において符号１６Ａによって説明されており、以前にエッチングされた能動層部分と部分的に位置合わせされている。
転写されることになる能動層部分１４Ａに隣接する能動層部分の境界を画する他のパーティション部分１３Ｂ、１３Ｃは、それ自体、それらのそれぞれの能動層部分から突出しない。
したがって、原子種を注入するステップ中、転写されることになる能動層部分１４Ａの境界を画するパーティション部分１３Ａは、入射放射束に暴露される。次いで、原子種は、前記露出されたパーティション部分内に注入される。
転写されることになる能動層部分に隣接する能動層部分の境界を画する他のパーティション部分１３Ｂ、１３Ｃは、それ自体、入射放射束に暴露されず、その結果、原子種は、そこに注入されない。
したがって、転写されることになる能動層部分１４Ａの境界を画するパーティション部分のそれぞれに、弱化ゾーン１９が形成される。
次に、ドナー基板が受け側基板に接着され、次いで所与の能動層部分１４Ａがパーティション部分１３Ａの弱化ゾーン１９に沿って切り離され、これは、能動層１４の残りの部分がドナー基板上に残ったまま、能動層部分１４Ａを受け側基板に選択的に転写することを可能にする。
図１３を参照して与えられているこの選択的転写の説明は、能動層の単一の部分の転写に関する。しかし、所望の電子デバイスを受け側基板に、またはいくつかの異なる受け側基板に同じドナー基板を使用して転写するために、１回または複数の連続的な転写を実施することによって、能動層のいくつかの所与の部分が選択的に転写されてもよいことを理解されたい。
好ましい一実施形態によれば、余剰厚さを形成するために、保護マスクの堆積前に、転写されることになる能動層部分１４Ａ上に追加の層２５が堆積される。次いで、追加の層は、能動層部分と保護マスクとの間にある。
マスクの除去、ならびに任意選択で能動層上での酸化物層の堆積および好ましくはＣＭＰによる表面処理の後、余剰厚さ２５を有する能動層部分１４Ａが受け側基板３０に転写される。
余剰厚さ２５の形成は、転写されることになる能動層部分をさらに個別化すること、したがってその転写を単純にすることを可能にする。具体的には、接着中、高くなった能動層部分だけが受け側基板と接触する。対応するパーティション部分を破断することによってドナー基板を単純に切り離すことにより、他の能動層部分が受け側基板から離れたまま、またドナー基板上にあるまま、所望の電子デバイスを受け側基板に転写することが可能になる。
次いで、ドナー基板上の残りの能動層部分の１つまたは複数に、余剰厚さを形成するために追加の層を堆積し、前記残りの部分を別の受け側基板に転写することが可能である。
したがって、記載の本方法は、同じドナー基板を再使用することによって、電子デバイスをドナー基板から１つまたは複数の異なる受け側基板に選択的に転写することを可能にする。

Claims (14)

  1. ３次元集積構造（４０）の製作用のドナー基板（２０）を作製するための方法であって、
    能動層と称される表面層（１４）と、前記能動層の下に延在する複数のキャビティ（１２）を備える層（１１）とを備える半導体基板（１０）を提供するステップであって、各キャビティ（１２）は、パーティション（１３）によって隣接するキャビティから分離される、ステップと、
    キャビティ（１２）と鉛直に位置する前記能動層（１４）の領域（１４Ａ）内に電子デバイス（１５）を形成するステップと、
    各パーティション（１３）と鉛直に位置する前記能動層の領域（１６）を露出しつつ前記電子デバイス（１５）を覆うように保護マスク（１７）を前記能動層（１４）上に堆積するステップと、
    各パーティション（１３）内に弱化ゾーン（１９）を形成するために、前記保護マスクによって露出された前記能動層の前記領域を通して原子種を注入するステップとを含む方法。
  2. ドナー基板（２０）から受け側基板（３０）に層を転写することによって電子デバイス（１５）を備える能動層（１４）のスタックから形成される３次元集積構造（４０）を作製するための方法であって、
    請求項１に記載の作製方法によって前記ドナー基板（２０）を作製するステップと、
    前記ドナー基板（２０）を前記受け側基板（３０）に接着するステップであって、転写されることになる前記能動層（１４）に対して前記弱化ゾーン（１９）の反対側の前記ドナー基板の表面は、接着界面にある、ステップと、
    前記能動層（１４）の少なくとも１つの部分を前記受け側基板（３０）に転写するために、前記弱化ゾーン（１９）に沿って前記ドナー基板（２０）を切り離すステップと
    を含むことを特徴とする方法。
  3. 前記パーティション（１３）内に弱化ゾーン（１９）を形成するための原子種の注入の前に、パーティション（１３）と鉛直に位置する前記能動層の少なくとも１つの部分を除去するために前記能動層（１４）の選択的エッチングが実施される請求項１または２に記載の方法。
  4. 前記パーティション（１３）内に弱化ゾーン（１９）を形成するための原子種の前記注入の前に、少なくとも１つのキャビティ（１２）を他のキャビティから隔離するように、前記パーティション（１３）内で前記キャビティ（１２）を越えて延在するトレンチ（２４）が追加で製作される請求項３に記載の方法。
  5. 前記保護マスク（１７）の前記堆積の前に、前記隔離されたキャビティ（１２Ａ）と鉛直に位置する能動層部分（１４Ａ）上に余剰厚さを形成する追加の層（２５）が堆積される請求項４に記載の方法。
  6. 前記ドナー基板（２０）の切り離しは、トレンチ（２４）の前記製作に由来するパーティション部（１３Ａ）内の原子種の注入によって形成された前記弱化ゾーン（１９）に沿って実施され、前記隔離されたキャビティ（１２Ａ）と鉛直に位置する能動層部分（１４Ａ）は、前記受け側基板（３０）に選択的に転写される請求項４または５との組合せで、請求項２に記載の方法。
  7. 前記半導体基板（１０）は、
    複数のキャビティ（１２）を、前記キャビティ（１２）を備える前記層（１１）を形成するために、基板（１）の表面に製作するステップと、
    前記キャビティ（１２）を封止するために、前記能動層（１４）を前記基板（１）に転写するステップと
    を実行することによって作製される請求項１乃至６のいずれか一項に記載の方法。
  8. 前記キャビティ（１２）は、ドライエッチングおよび／またはウェットエッチングによって形成される請求項１または７に記載の方法。
  9. 前記キャビティ（１２）は中空である請求項１、７、および８のいずれか一項に記載の方法。
  10. 前記キャビティ（１２）は、電気化学的処理によって形成される請求項１または７に記載の方法。
  11. 前記キャビティ（１２）は、
    保護マスク（２）を基板（１）の自由表面上に堆積するステップであって、前記保護マスクは、覆われた表面部分および覆われていない表面部分（３）を作るように位置決めされる、ステップと、
    前記保護マスクで覆われた前記基板の面を原子種の入射放射束に暴露することによって、注入ゾーン（５）の、前記保護マスクによって覆われていない前記表面部分（３）と鉛直に前記基板内で原子種を注入するステップと、
    前記注入ゾーン（５）にてキャビティ（１２）を形成するために、前記基板（１）の熱アニーリングを実施するステップと
    を実行することによって形成される請求項１に記載の方法。
  12. 各キャビティ（１２）は、前記キャビティの総容積に対して２０％以上の多孔度を有する多孔性媒体からなる請求項１、１０、および１１のいずれか一項に記載の方法。
  13. 前記能動層（１４）は、
    転写されることになる半導体材料の層の境界を画するために、半導体材料製の第２のドナー基板内に弱化ゾーンを形成するために原子種を注入するステップと、
    前記ドナー基板の前記キャビティを含む層（１１）に前記第２のドナー基板を接着するステップであって、転写されることになる前記層に対して前記弱化ゾーンの反対側の転写されることになる前記層の表面は、接着界面にある、ステップと、
    半導体材料の前記層を前記基板に転写するために、前記弱化ゾーンに沿って前記第２のドナー基板を切り離すステップと
    を実行することによって前記キャビティを含む層（１１）に転写される請求項７に記載の方法。
  14. 受け側基板（２０）に転写されることが意図された能動層（１４）を備えるドナー基板（１０）であって、
    前記ドナー基板（１０）の厚さ内に延在しパーティション（１３）によって境界を画されるキャビティ（１２）を備える層（１１）と、
    前記キャビティを含む層（１１）上に位置し、少なくとも１つの電子デバイス（１５）を備える能動層（１４）であって、各電子デバイスは、キャビティと鉛直に位置する前記能動層の領域（１４Ａ）内に配置される、能動層（１４）と、
    前記キャビティ（１２）を分離する前記パーティション（１３）の少なくとも一部の中の弱化ゾーン（１９）と
    を備えることを特徴とするドナー基板（１０）。
JP2020552238A 2018-03-29 2019-03-22 ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法 Active JP7332618B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1852751 2018-03-29
FR1852751A FR3079659B1 (fr) 2018-03-29 2018-03-29 Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree
PCT/FR2019/050653 WO2019186035A1 (fr) 2018-03-29 2019-03-22 Procédé de fabrication d'un substrat donneur pour la réalisation d'une structure intégrée en trois dimensions et procédé de fabrication d'une telle structure intégrée

Publications (3)

Publication Number Publication Date
JP2021520062A JP2021520062A (ja) 2021-08-12
JPWO2019186035A5 JPWO2019186035A5 (ja) 2022-02-22
JP7332618B2 true JP7332618B2 (ja) 2023-08-23

Family

ID=62751070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020552238A Active JP7332618B2 (ja) 2018-03-29 2019-03-22 ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法

Country Status (9)

Country Link
US (1) US11239108B2 (ja)
EP (1) EP3776642B1 (ja)
JP (1) JP7332618B2 (ja)
KR (1) KR102703373B1 (ja)
CN (1) CN111868915B (ja)
FR (1) FR3079659B1 (ja)
SG (1) SG11202008449WA (ja)
TW (1) TWI846688B (ja)
WO (1) WO2019186035A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535472A (ja) 2000-05-30 2003-11-25 コミツサリア タ レネルジー アトミーク 脆弱化された基板およびそのような基板の製造方法
JP2017059830A (ja) 2015-09-17 2017-03-23 ソワテク 高周波用途のための構造および同構造の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2922360A1 (fr) * 2007-10-12 2009-04-17 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi- conducteur sur isolant a plan de masse integre.
FR2926925B1 (fr) * 2008-01-29 2010-06-25 Soitec Silicon On Insulator Procede de fabrication d'heterostructures
JP2012023117A (ja) * 2010-07-13 2012-02-02 Bridgestone Corp 中間スタンパの製造方法及び凹凸パターンの形成方法
TWI573198B (zh) * 2011-09-27 2017-03-01 索泰克公司 在三度空間集積製程中轉移材料層之方法及其相關結構與元件
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
FR3008543B1 (fr) * 2013-07-15 2015-07-17 Soitec Silicon On Insulator Procede de localisation de dispositifs
FR3029538B1 (fr) 2014-12-04 2019-04-26 Soitec Procede de transfert de couche
FR3039003B1 (fr) * 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003535472A (ja) 2000-05-30 2003-11-25 コミツサリア タ レネルジー アトミーク 脆弱化された基板およびそのような基板の製造方法
JP2012231172A (ja) 2000-05-30 2012-11-22 Commissariat A L'energie Atomique & Aux Energies Alternatives 脆弱化された基板およびそのような基板の製造方法
JP2017059830A (ja) 2015-09-17 2017-03-23 ソワテク 高周波用途のための構造および同構造の製造方法

Also Published As

Publication number Publication date
TWI846688B (zh) 2024-07-01
FR3079659A1 (fr) 2019-10-04
US11239108B2 (en) 2022-02-01
WO2019186035A1 (fr) 2019-10-03
SG11202008449WA (en) 2020-10-29
KR102703373B1 (ko) 2024-09-06
US20210057268A1 (en) 2021-02-25
CN111868915B (zh) 2024-07-23
KR20200136910A (ko) 2020-12-08
FR3079659B1 (fr) 2020-03-13
JP2021520062A (ja) 2021-08-12
EP3776642B1 (fr) 2022-05-11
CN111868915A (zh) 2020-10-30
EP3776642A1 (fr) 2021-02-17
TW202004991A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
JP5976738B2 (ja) マイクロテクノロジー構造を製造する方法
JP5208626B2 (ja) 半導体回路構造製造方法
KR101955375B1 (ko) 3d 통합 프로세스들로 재료의 층들을 이동시키는 방법들 및 관련 구조들 및 디바이스들
US8822309B2 (en) Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
TW200805479A (en) Method of manufacturing a semiconductor device
US8198172B2 (en) Methods of forming integrated circuits using donor and acceptor substrates
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
US20130075868A1 (en) Methods of transferring layers of material in 3d integration processes and related structures and devices
JP7332618B2 (ja) ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法
JP5728158B2 (ja) 混合層の部分的再結晶化によるハイブリッド基板生成方法
TWI857218B (zh) 用於製作堆疊結構之方法
KR20220156844A (ko) 적층 구조체를 생성하기 위한 프로세스

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230810

R150 Certificate of patent or registration of utility model

Ref document number: 7332618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150