JP2012231172A - 脆弱化された基板およびそのような基板の製造方法 - Google Patents

脆弱化された基板およびそのような基板の製造方法 Download PDF

Info

Publication number
JP2012231172A
JP2012231172A JP2012162495A JP2012162495A JP2012231172A JP 2012231172 A JP2012231172 A JP 2012231172A JP 2012162495 A JP2012162495 A JP 2012162495A JP 2012162495 A JP2012162495 A JP 2012162495A JP 2012231172 A JP2012231172 A JP 2012231172A
Authority
JP
Japan
Prior art keywords
substrate
thin layer
zone
weakening
gas species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012162495A
Other languages
English (en)
Inventor
Bernard Aspar
ベルナール・アスパール
Lagahe Chrystelle
クリステル・ラガエ
Rayssac Olivier
オリヴィエ・レイサック
Ghyselen Bruno
ブリュノ・ジスラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2012231172A publication Critical patent/JP2012231172A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Abstract

【課題】脆弱化ゾーンによって初期基板から分離される薄層を有した基板を提供すること。
【解決手段】本発明は、マイクロキャビティゾーン（４’）の存在によって脆弱化された基板（１）に関するものであって、マイクロキャビティゾーン（４’）が、基板（１）の一面（２）を有している薄層（５）を規定している場合に、マイクロキャビティ（４’）から、ガス種の全部または一部が排出されている。本発明は、また、そのような脆弱化された基板の製造方法に関するものである。さらに、本発明は、薄層を得るための方法に関するものである。
【選択図】図１Ｂ

Description

本発明は、マイクロキャビティゾーンの存在によって脆弱化された基板に関するものである。
また、本発明は、脆弱化された基板の製造方法に関するものである。さらに、本発明は、薄層を得るための方法に関するものである。さらに、本発明は、絶縁体上の半導体（セミコンダクター・オン・インシュレータ）タイプの構造を得るための方法に関するものである。
本発明は、特に、マイクロエレクトロニクスや半導体分野に応用することができる。
有利なことに、ガス種を、イオン打込によって固体材料内へと導入することができる。仏国特許出願公開明細書第２ ６８１ ４７２号（対応米国特許明細書第５，３７４，５６４号）には、半導体材料からなる薄層を製造するための方法が開示されている。この文献によれば、状況によっては、希ガスまたは水素ガスを、半導体材料から形成された基板内へと打ち込むことにより、打込イオンの平均侵入深さにほぼ等しい深さのところに、複数のマイクロキャビティまたは複数のマイクロバブル（複数のプレートレットと称することもできる）の形成を誘起することができる。基板の打込面に対して補強材（スチフナー）を緊密接触させた上で、十分な高温でもって熱処理を行った場合には、複数のマイクロキャビティどうしの間においてまたは複数のマイクロバブルどうしの間において相互作用が起こり、半導体基板が２つの部分へと分離することとなる。つまり、第１に、補強材に結合した半導体薄膜と、第２に、半導体基板の残部と、に分離することとなる。分離は、複数のマイクロバブルまたは複数のマイクロキャビティが存在しているゾーンにおいて起こる。熱処理は、打込によって形成された複数のマイクロバブル間の相互作用または複数のマイクロキャビティ間の相互作用によって薄膜と基板残部との間の分離が誘起され得るようなものとされる。したがって、薄膜は、初期基板から、この薄膜のための支持体として使用された補強材上へと、移送することができる。
この方法は、結晶性半導体材料や非結晶性半導体材料や導電性材料や誘電性材料以外の固体材料からなる薄膜の製造に対しても、適用することができる。
仏国特許出願公開明細書第２ ６８１ ４７２号に開示された技術に対して、改良が加えられた。すなわち、仏国特許出願公開明細書第２ ７４８ ８５１号には、ウェハのうちの将来的に薄層を形成することとなる部分に対して、とりわけシリコンの場合には４００℃〜９００℃という温度範囲で、熱処理を行う方法であって、ウェハの平坦面の表面状態を劣化させることがないとともに、適切な照射量範囲でのイオン打込ステップ後においてかつ分離ステップを行うよりも前に薄層が分離してしまうことがないような、方法が開示されている。この場合の熱処理は、電子素子の製造手順の中の１つとして行うことができ、あるいは、他の理由によって課することができる。
仏国特許出願公開明細書第２ ７６７ ４１６号には、様々なステップ時（イオン打込ステップ、補強材に対して基板を接着するステップ、場合によっては中間介在処理、分離を可能とするためのアニールステップ）に基板に対して供給されるすべての熱供給量が考慮された場合には、アニール温度を下げることができることが開示されている。熱供給量とは、熱を供給するステップ（例えば、アニールステップ時）に関して、温度が唯一の要因ではなく、基板に対して印加された時間と温度との積が考慮されなければならないことを意味している。一般に、分裂を得るために使用すべき熱供給量の選択は、ベース材料に対して印加されたすべての熱供給量、すなわち、打込ステップを起点として構造に対して印加されたすべての熱供給量を、に依存する。すべての熱供給量は、構造の劈開を得ることを補助するような熱バランスを形成する。この熱バランスは、通常は、打込に関する熱供給量とアニールに関する熱供給量とという、少なくとも２つの熱供給量を備えている。
仏国特許出願公開明細書第２ ７７３ ２６１号において提案されている改良は、初期基板材料内に複数の封入サイトを形成することを可能とすることであり、これにより、イオン打込ステップにおいて導入されたガス種を閉じ込めることができる。封入サイトとは、薄膜の移送が意図されている基板材料とは性質が相違している材料容積のことである。封入サイトは、打込を行った表面とほぼ平行に延在している層の形態とすることができる。このような容積が形成する形状は、様々に変更することができ、容積の寸法は、数十ｎｍから数百μｍまでにわたって変更することができる。これら封入サイトの役割は、打ち込まれたガス種を拘束することである。これら拘束の作用半径は、形成される封入サイトの性質に依存する。この方法においては、初期基板材料内に複数の封入サイトを形成するという予備的ステップを行う。その後のステップにおいて、基板材料内にガス種（希土類あるいは他のガス種）を打ち込む。予備的ステップにおいて形成された複数の封入サイトが存在していることにより、打ち込まれたガス種が閉じ込められる。封入サイトの効率は、閉じ込められたガス種のパワーに関連する。
上述した各文献に開示されているいくつかの方法は、例えば電子素子といったようないくつかのまたはすべての素子の製造を可能とし、その後、打込ゾーンを分離させて支持体上へと移送することができる。特に、これは、仏国特許出願公開明細書第２ ７４８ ８５１号の場合に当てはまる。
また、３×１０１６Ｈ＋／ｃｍ２という程度の照射量でプロトン打込を行い、ＲＴＡ（急速熱アニール、Rapid Thermal Annealing） 熱処理や高温での従来的アニールを使用することによって、埋設絶縁層を形成し得ることが、公知である。これに関するさらなる情報は、米国特許明細書第５，６３３，１７４号および米国特許明細書第５，１９８，３７１号に与えられている。
いくつかの応用においては、脆弱化ゾーンを備えた基板を形成し得ることが本質的であるように思われる。このタイプの基板は、『除去可能基板』と称することができる。仏国特許出願公開明細書第２ ７４８ ８５１号には、例えば単独または組合せで導入される水素ガスおよび／または希ガスといったようなガス種の打込から出発して埋設脆弱ゾーンを形成するための方法が提案されている。このようにして得られた構造（表面層と、埋設ゾーンと、基板と、を有している）は、マイクロエレクトロニクス素子やオプトエレクトロニクス素子やあるいは微小技術分野における素子に関する製造の全部または一部と適合している。この方法においては、電子素子を形成するために適用される熱処理時に、表面上に複数のブリスタが形成されることを防止する。これを得るための１つの手段は、打ち込まれるガス種の照射量を制御することである。脆弱ゾーンは、好ましい分離ゾーンである。このゾーンに対して注意深く制限条件が印加されたときには、分離が起こり得る。
電子素子の形成後に除去可能なタイプの基板は、電子素子を部分的にまたは全体的に含有している材料薄層が必要とされている分野において、材料の製造に関していくつかの利点を有することができる。基板をも形成しているこのような薄層は、自立型のものとすることができる、あるいは、例えばプラスチックといったようにフレキシブルなものとすることもできまた例えばガラスやシリコンやセラミクスといったように剛直なものとすることもできる支持体上へと、移送することができる。薄層の形態をなすこのタイプの基板は、光起電性素子や電子素子やあるいは像形成素子さえをも形成するために使用することができる。
仏国特許出願公開明細書第２ ６８１ ４７２号（対応米国特許明細書第５，３７４，５６４号） 仏国特許出願公開明細書第２ ７４８ ８５１号 仏国特許出願公開明細書第２ ７６７ ４１６号 仏国特許出願公開明細書第２ ７７３ ２６１号 米国特許明細書第５，６３３，１７４号 米国特許明細書第５，１９８，３７１号
除去可能な基板を有することが、ますます要望されてきている。すなわち、脆弱化ゾーンによって初期基板から分離される薄層を有した基板を有することが、ますます要望されてきている。このような基板は、薄層内に素子を形成するための技術的ステップの実施と適合しており、薄層の状態を損傷することなく高温を印加することができる。薄層が半導体材料層である場合には、高温を必要とするステップは、電子素子に関する半製品や完成製品を製造するためのステップとすることができる。
本発明は、特に上記要求を満たし得るような除去可能基板を提供することができる。
本発明の目的は、脆弱化された基板を製造するための方法であって、
−基板のゾーン内へと少なくとも１つのガス種を導入し、これにより、ゾーンのところに複数のマイクロキャビティを形成することによって、脆弱化されたゾーンにより、基板の一面を有しているとともに後工程において分離されることとなる薄層を規定するステップと；
−脆弱化ゾーン内のガス種の全部または一部を排出するステップと；
を具備している。
本発明においては、ガス種の全部または一部を排出することによって、マイクロキャビティ内におけるまたはマイクロクラック内における、表面変形（例えば、ブリスタの形態とされた表面変形）を誘起しかねないような圧力効果を防止するとともに、脆弱化された基板に対して熱処理が印加された際の分離を防止する。本発明による方法の目的は、高温での素子形成プロセスに適合しておりかつ基板残部からの薄層の分離を可能とし得るような、所定深さのところにおいて脆弱化されている基板を得ることである。
有利には、少なくとも１つのガス種は、イオン打込によって導入される。この打込を、熱励起拡散やプラズマ拡散といったような拡散によって補助し得ることは、明瞭である。
好ましくは、ガス種を排出するためのステップにおいては、導入されたガス種の全部または一部を拡散によってマイクロキャビティから排出し得るような熱処理を行う。この手法は、熱処理というものが、通常は、打込ゾーン内に発生する欠陥を補償し得るように選択されるものであることにより、革新的である。本発明においては、このような熱処理は、打込ゾーンが脆弱化された後に熱処理によってガス種の少なくとも一部を排出することによって、後工程における技術的ステップの実施に適合した構造が得られるように、選択される。また、ガス種を排出するためのステップにおいては、さらに、脆弱化ゾーンに対して応力を印加することができる。基板が半導体基板である場合には、ガス種の全部または一部を排出するステップのための熱処理は、薄層内の少なくとも１つの素子の形成時に印加された熱処理とすることができる。
一変形例においては、本発明による方法は、さらに、脆弱化ゾーンをさらに脆弱化させる過剰脆弱化ステップを具備している。過剰脆弱化ステップの前に、薄層上に、例えば酸化シリコン製の層といったような補強材層を配置しておくことが、有利である。補強材層は、ブリスタの形成を阻止しつつも、ゾーンの脆弱化を促進することができる。形成されるべき素子に応じて、この補強材層は、排出ステップ後に、維持されたりあるいは除去されたりする。過剰脆弱化ステップにおいては、排出ステップよりも前に、脆弱化ゾーンに対して熱処理を行うことができる。過剰脆弱化ステップにおいては、さらに、脆弱化ゾーンに応力を印加することができる。過剰脆弱化ステップにおいては、さらに、脆弱化ゾーンに少なくとも１つのガス種を導入することができる。過剰脆弱化ステップは、脆弱化ゾーンの全体にわたって行うことも、また、脆弱化ゾーンの一部において行うこと（局所的な過剰脆弱化）も、できる。
例えば、少なくとも１つのガス種は、イオン打込、熱励起拡散、および、プラズマ拡散の中から選択された方法を使用することによって、脆弱化ゾーン内に導入することができる。基板のゾーン内への少なくとも１つのガス種の導入は、本発明による方法の第１ステップとして行うこともまた過剰脆弱化ステップとして行うこともできるものであって、少なくとも薄層に対応している部分がシリコンまたはIII−V材料またはＳｉＣまたはＧｅまたはＧａＮまたは強誘電性材料または例えばＬｉＮｂＯ３ といったような圧電性材料またはサファイヤから形成されているような基板に関して行うことができる。
基板が半導体基板とされている場合には、脆弱化ゾーンは、薄層内に少なくとも１つの素子を形成する前に例えば熱処理によって過剰に脆弱化することができ、また、薄層内に少なくとも１つの素子を形成する際に例えばアニールおよび／または応力印加によって過剰に脆弱化することができ、また、例えばガス種の導入によって過剰に脆弱化することができる。
基板が半導体基板とされている場合には、脆弱化ゾーンからガス種が排出された後に、薄層内に少なくとも１つの素子の全部または一部を形成するための少なくとも１つの製造ステップを具備することができる。本発明の一実施形態においては、製造ステップは、エピタキシャル成長ステップまたはヘテロエピタキシャル成長ステップを有することができる。
本発明による方法は、薄層を、補強材に対して固定するというステップを具備することができる。
本発明の他の目的は、薄層を得るための方法であって、まず最初に、上述したような方法を実施することによって脆弱化された基板を形成し、その後、基板残部から薄層を分離するためのステップを行う、ことを特徴とする方法である。分離ステップは、熱処理を印加することによっておよび／または機械的応力を印加することによって、行うことができる。
本発明のさらなる目的は、絶縁体上の半導体タイプの構造を得るための方法であって、上述したような方法を実施することによって脆弱化された基板を形成し、その後、補強材を、薄層の一面に対して結合し、その後、補強材が薄層に対して絶縁性面を提供しておりかつ基板のうちの薄層に対応した部分が半導体材料から形成されている場合に、基板残部から薄層を分離するためのステップを行う、ことを特徴とする方法である。基板のうちの薄層に対応した部分は、シリコンまたはIII−V材料またはＳｉＣまたはＧａＮまたはＬｉＮｂＯ３ またはサファイヤから形成することができる。分離ステップは、熱処理を印加することによっておよび／または機械的応力を印加することによって、行うことができる。本発明による方法における一実施形態においては、補強材の結合前に、少なくとも１つの素子の全部または一部を形成する。
最後に、本発明のさらに他の目的は、マイクロキャビティゾーンの存在によって脆弱化された基板であって、マイクロキャビティゾーンが、基板の一面を有している薄層を規定している場合に、マイクロキャビティから、ガス種の全部または一部が排出されていることを特徴とする脆弱化された基板である。マイクロキャビティゾーンは、過剰に脆弱化されたゾーンとすることができる。基板のうちの、少なくとも薄層に対応する部分は、シリコン、III−V材料、ＳｉＣ、Ｇｅ、ＧａＮ、強誘電性材料、または、圧電性材料から形成することができる。
材料薄層を補強材に対して移送するに際しての、本発明による方法における各ステップを示している。 材料薄層を補強材に対して移送するに際しての、本発明による方法における各ステップを示している。 材料薄層を補強材に対して移送するに際しての、本発明による方法における各ステップを示している。 材料薄層を補強材に対して移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。 複数の素子を備えた材料薄層を補強材上へと移送し、各素子を受領支持体上へと選択的に移送するに際しての、本発明による方法における各ステップを示している。
本発明の他の特徴点や利点は、添付図面を参照した以下の説明により、明瞭となるであろう。以下の説明は、本発明を制限するものではなく、単なる例示とした与えられている。
脆弱化ゾーンは、上述したような仏国特許出願公開明細書第２ ６８１ ４７２号や仏国特許出願公開明細書第２ ７４８ ８５１号や仏国特許出願公開明細書第２ ７６７ ４１６号や仏国特許出願公開明細書第２ ７７３ ２６１号に記載されているような様々な方法を使用して、少なくとも１つのガス種を導入することによって、形成される。
ガス種は、有利には、イオン打込によって導入することができる。ガス種は、好ましくは、水素ガス、希ガス、あるいは、複数のキャビティや複数のプレートレットや複数の小さなマイクロクラックの存在を引き起こし得るような他のガス、の中から選択される。これらガス種は、単独であるいは組み合わせて、使用することができる。各ガス種は、同時的にあるいは順次的に、導入することができる。
例えば、打込によるガス種の導入は、ソース基板内における劈開領域に配置された複数のキャビティを形成するための一手段である。複数のキャビティ（あるいは、複数のマイクロキャビティ、あるいは、複数のプレートレット、あるいは、複数のマイクロバブル）は、様々な形態とすることができる。キャビティは、球形とすることができ、および／または、平坦形状とすることができる。キャビティの厚さは、原子間距離の複数倍から、数ｎｍまでにわたって、変更することができる。さらに、キャビティは、打込イオンから派生しさらにキャビティの壁をなす材料原子上に固定されるような、自由ガス相および／またはガス原子を有することができる。
しかしながら、導入されたガス種は、脆弱化ゾーンの存在を誘起し得るような形態のものでなければならず、かつ、ガス種の排出ステップ時においておよび／または過剰脆弱化ステップ時に特に表面上にブリスタを引き起こしてはならない。
場合によっては、ガス種を導入するステップは、例えばマスキングによって、局所的に行うことができる。よって、深さ方向において不連続に脆弱化されたゾーンを得ることができる。しかしながら、脆弱化ゾーンどうしの間の距離があまり大きくないときには、分離時に基板の幅全体にわたって連続的な分離を得ることができる。例えば、このマスキングは、ガス種の導入によって材料の特性が表面全体にわたって変更されてしまうことを防止するための一手段である。よって、マスクされた領域に関しては、良好な電気伝導性を維持することができる。
すべてのまたはいくつかのガス種は、好ましくは、熱処理を使用することによって、排出される。熱処理は、ガス種がキャビティから分散してキャビティから排出されることを可能とする。ガス種のこの排出は、また、劈開領域に対して内部的にまたは外部から印加された応力によって、補助することができる。ガス種の排出すなわち除去は、可能であれば、結晶化再構成を伴うことができる。結晶化再構成の主目的は、キャビティまたはプレートレットの形態（モルフォロジー）を変更することである。キャビティは、真空となることもでき、また、少量のガス種を含有することもできる。キャビティは、常に、材料を脆弱化させるように機能する。しかしながら、キャビティがガスを含有していない場合にはあるいはキャビティがわずかの量のガスしか含有していない場合には、高温であってさえも、表面変形を引き起こすことなくまたブリスタを引き起こすことなく、すべてのタイプの技術ステップを容易に実施することができる。
すべてのまたはいくつかのガス種を除去するために必要とされる条件は、ガス種の性質（水素、ヘリウム、イオン化しているかあるいはイオン化していないか、分子状であるかあるいは原子状であるか、等）に依存する。また、このような条件は、打込条件（導入されるガス種の照射量、表面から測ったときのキャビティを含むゾーンの深さ、ガス種が導入されたステップにおける熱供給量、等）に依存する。
場合によっては、特に、素子の全部または一部の製造時には、各技術ステップは、有利には、ガス種の排出に寄与し得るようにして行うことができる。
条件によっては、ガス種は、排出ステップ後においても、残留することができる。しかしながら、残留したガス種は、キャビティまたはマイクロクラックの壁に対して拘束されているか、あるいは、残留量が少なすぎて表面変形を引き起こし得ないものであるか、のいずれかである。
好ましくは、劈開領域において脆弱化を増強することが有効である。すなわち、過剰脆弱化ステップを行うことができる。過剰脆弱化ステップは、熱処理ステップを行うことによって、および／または、脆弱化ゾーンに応力を印加するというステップを行うことによって、実施される。これらステップは、単独で、あるいは、順次的にまたは同時的に組み合わせて、行うことができる。
過剰脆弱化ステップは、ガス種を導入するという初期ステップにおいて規定されたのと同様のガスまたはガス種を単独でまたは組み合わせて導入するための１つまたは複数のステップを備えることができる。ガス種を導入するためのこれらステップは、上述したような１つまたは複数の熱処理によっておよび／または応力印加ステップによって、代替することができる。
過剰脆弱化ステップの目的は、基板の残部から薄層を効果的に分離させるためのステップを容易なものとすることである。有利には、この過剰脆弱化ステップは、キャビティを進展させてより大きなキャビティまたはマイクロクラックを形成することができこれにより材料をさらに脆弱化させるようにして、行うことができる。
過剰脆弱化ステップは、有利には、熱処理パラメータを変更することによって、特に熱供給量を制御することによって、行うことができる。例えば、熱処理は、埋設ゾーン内においてマイクロクラックを生成することによって脆弱化をもたらすような照射量でもって、行うことができる。しかしながら、マイクロクラックは、表面変形を一切引き起こすことがないようなものとされる。この結果は、２つの有利な手法によって得ることができる。すなわち、打込を、例えば２００ｋｅＶといったような比較的大きなエネルギーで行うこと、あるいは、打込を比較的小さなエネルギーで行い、打込後に、例えば酸化シリコンからなるものといったような補強材を成膜すること。例えば、過剰脆弱化は、マイクロクラックと同化させることができるような比較的大きなキャビティを進展させることによって、得ることができる。例えば、これを行うための一方法は、制限された水素打込照射条件（６×１０１６Ｈ＋／ｃｍ２という照射量、２１０ｋｅＶ）とすることである。これにより、低温（５００℃）ではなく、例えば６５０℃といったような高温で数分間にわたって熱処理を行うことにより、割れを引き起こすことができる。一般に、熱処理によって割れを得る場合には、熱処理温度と時間とを考慮することが重要であることが示されている。熱供給量に言及することができる（仏国特許出願公開明細書第２ ７６７ ４１６号を参照されたい）。しかしながら、いくらかの限られた条件においては、何らかの温度以下では、割れを得ることができない。その場合には、キャビティ内の圧力の効果によりおよび／または外部応力または内部応力の存在によりおよび／または例えば分散によってキャビティに向けてガス種を導入することの効果により、例えば小さなキャビティどうしが相互作用することによってマイクロクラックが形成される。熱処理は、例えば、６００℃で数分間にわたって行うことができる。このタイプの処理は、キャビティまたはマイクロクラックのサイズを増大させることができ、材料を過剰脆弱化させることができる。しかしながら、この処理の後に、より高温でもってさらなる熱処理が行われる場合には、表面を損傷しかねない（『ブリスタ』の形成、等）というリスクがある。応力を変更する処理が同じ結果をもたらし得ることに注意されたい。
上述したように、キャビティ内に存在するすべての水素またはいくらかの水素を排出するために、例えば５００℃といったような低温で数時間にわたってアニールを行うことが有利である。それにより、マイクロクラックすなわち大きなキャビティが形成され、キャビティまたはマイクロクラック内に含有されていたすべてのまたはいくらかのガスが、排出される。これにより、過剰脆弱化された構造を、薄層を一切損傷させることなく、高温でアニールすることができる。キャビティの形状は、過剰脆弱化ステップ時に変化することがあり得る。
本発明による方法の一変形例においては、過剰脆弱化ステップを、例えばアニールが５００℃で行われた場合には『ブリスタ』を形成してしまうようなガス種導入条件でもって、行うことができる。この場合には、表面に『ブリスタ』の存在を誘起することなく材料を脆弱化し得るよう、熱処理条件および／または応力の存在が、適用されなければならない。これは、低温でかつ非常に長時間にわたってアニールを行うことによって実施され、これにより、キャビティが拡張することができる。
他の変形例においては、打込後における『ブリスタ』の形成と熱処理による分離とを不可能とするようなガス種導入条件でもって、過剰脆弱化することができる。
一般に、過剰脆弱化条件は、ガス種を導入する条件に応じたものとしなければならない。例えば、イオン打込の場合には、打込種の照射量と打込エネルギーと打込温度とを考慮する必要があることは、明瞭である。また、過剰脆弱化ステップ時に脆弱化されたゾーン内に存在する応力を考慮することも、重要である。これら応力は、内部からあるいは外部から、構造に対して印加することができる。例えば、それら応力は、張力や剪断力や曲げ力や引剥し力とすることができ、単独であるいは組み合わせて印加することができる。
有利には、過剰脆弱化ステップと分離ステップとの間において、マイクロエレクトロニクス素子やオプトエレクトロニクス素子の形成プロセスの全部または一部やあるいはマイクロシステムの形成プロセスの全部または一部さえをも、実行することができる。さらに、液相や気相内における成膜ステップやアニールステップやエピタキシャル材料成長ステップを、導入することさえもできる。例えば、これらステップは、薄層の厚さを調節するために使用することができる。例えば、ＣＭＯＳタイプの素子を形成する際には、約５μｍ厚さでのシリコンのエピタキシャル成長を行うことができ、また、光起電性タイプの素子を形成する際には、５０μｍ厚さでのエピタキシャル成長を行うことができる。
場合によっては、過剰脆弱化ステップは、各ステップを注意深く行う限りにおいては、素子形成のためのいくつかのまたはすべてのステップによって得ることさえ可能である。この方法の利点は、ガス種のすべてまたはいくらかを排出するというステップを経ていることによってキャビティ内における圧力が極めて低減されていることのために、例えば１１００℃といったような高温での素子形成ステップに適合していることである。
素子のいくつかまたはすべてを形成するためのステップが完了した後には、例えば希ガスの打込および／または水素ガスの打込および／または熱的に励起された拡散および／またはプラズマ拡散等によってガスを導入するという他のステップにより、過剰脆弱化ステップまたは脆弱化ステップを行うことができる。ガス種は、基板の表面全体にわたって導入することができる、あるいは、マスキングによっていくつかのゾーンを保護することによって導入することができる、あるいは、脆弱化ゾーンまたは過剰脆弱化ゾーンに到達した深さとされたようなあるいはそれを超えた深さとされたような例えばトレンチといったような好ましい導入経路を形成することによって局所的に導入することができる。この場合、ガス種は、側方から導入される。これに代えて、この導入は、拡散によって制御することができる。このステップは、熱処理ステップおよび／または機械的応力印加ステップによって完成することができる。このような付加的ステップは、過剰脆弱化の度合いを増大させることができ、分離ステップを容易なものとすることができる。よって、分離を得るために印加されるべき応力を、最小化することができ、あるいは、不要とすることさえできる。
基板から複数のチップへとカットされる場合には、カット後に、チップのエッジを通してガスを導入することによってあるいは局所的な過剰照射を行うことによってさえも、過剰脆弱化を行うことができる。
分離ステップは、機械的手段単独によってあるいは熱的手段単独によってあるいはこれらの併用といったような様々な手段によって、行うことができる。このような分離手段は、パルス的にまたは連続的に印加することができる。また、ガス状流体や液体状流体をベースとした分離手段を使用することもできる。機械的分離の例には、張力の使用や曲げ力の使用や剪断力の使用や引剥し力の使用がある。これらの力は、構造に対して外部から印加することができる、あるいは、構造に対して内部応力によって部分的に誘起することができる。外力は、直接的に印加することも、また、例えばフレキシブルな支持体や剛直な支持体といったような中間介在手段によって印加することも、できる。
よって、分離後には、得られる薄層は、自立的なものとすることも、また、支持体上に支持されたものとすることも、できる。場合によっては、支持体の使用は、電子素子を備えているかもしれない薄層の取扱いを容易なものとする。分離前においてかつすべてのまたはいくつかのガス種を排出した後に、補強材上において、基板を、可能であれば過剰脆弱化させた基板を、結合することが有利である。この結合は、非常に大きな力を印加し得る手段によって、あるいは、この境界におけるその後の分離に適合しているように制御された結合力を得るための手段によって、行うことができる。例えば、分子結合や接着を使用することができる。
分離を行って薄層を得た後には、基板の残部は、初期基板としてあるいは支持体として、再使用することができる。
図１Ａ〜図１Ｄは、本発明の例示としての実施形態を示している。これらの図は、断面図である。
図１Ａは、ガス種を導入するステップにおけるシリコン基板（１）を示している。これを得るために、シリコン基板（１）の面（２）に対して、矢印（３）によって示されているようなイオン打込が行われる。シリコン基板に対しては、２００ｋｅＶというエネルギーでもってかつ６×１０１６Ｈ＋／ｃｍ２という程度の照射量でもって、水素を打ち込むことができる。これにより、複数のマイクロキャビティからなる層（４）を形成することができる。この層（４）は、脆弱化ゾーンを構成する。複数のマイクロキャビティからなり脆弱化ゾーンを形成する層（４）は、基板（１）を２つの部分に区分する。すなわち、打込面（２）と脆弱化ゾーン（４）との間に位置した薄層（５）と、脆弱化ゾーン（４）の下側に位置した基板残部（６）と、に区分する。
例えば、６００℃という温度において１５分間にわたって熱処理を印加することができ、これにより、複数のマイクロキャビティからなる層（４）のところにおいて基板（１）を過剰脆弱化させることができ、複数のマイクロキャビティをさらに大きなキャビティとすることができる、あるいは、複数のマイクロキャビティをマイクロクラックとさえすることができる。
複数のマイクロキャビティ内に存在するすべてのまたはいくらかの水素を排出するというステップは、５００℃において例えば１０時間といったような複数時間にわたって基板（１）をアニールすることによって、行うことができる。図１Ｂは、このステップの終了後における基板（１）を示している。過剰脆弱化されたゾーン（４’）は、複数のマイクロキャビティからなる層（４）に対応しているものの、複数のマイクロキャビティ内に以前は含有されていたガスは、この時点では、完全に除去されているあるいは部分的に除去されている。
その後、高温を必要とする技術ステップを実行することができる。例えば、薄層（５）の厚さを、気相エピタキシャル成長によって増大させることができる。
図１Ｃは、基板（１）の面（２）を、支持基板（７）すなわち補強材上に結合するステップを示している。結合は、様々な手段によって得ることができる。例えば、接着性物質によって、あるいは、分子結合によって、得ることができる。また、接着層（８）を使用することもできる。基板（１）がシリコンから形成されていることにより、基板（１）の面（２）上に酸化層を形成することができる。補強材（７）も、また、酸化シリコン層を有している場合には、両酸化層を接触させることによって、接着層を形成する。
図１Ｄは、基板残部（６）からの、脆弱化ゾーンに沿った薄層（５）の分離ステップを示している。これにより、絶縁体上のシリコン（シリコン・オン・インシュレータ、ＳＯＩ）タイプの構造を得ることができる。
図２Ａ〜図２Ｉは、本発明の例示としての他の実施形態を示している。これらの図も、また、断面図である。
図２Ａは、イオン打込によって上述と同様にしてガス種を導入するステップを示している。例えばシリコンから形成された半導体基板（１１）の面（１２）に対して、イオン打込（１３）が行われ、これにより、複数のマイクロキャビティからなる層（１４）が形成される。その後、過剰脆弱化ステップを行うことができる。
先の実施形態と同様に、次なるステップは、ガス種を排出するステップである。得られた結果が、図２Ｂに示されている。図２Ｂにおいて、符号（１４’）は、過剰脆弱化されたマイクロキャビティ層に対応しており、複数のマイクロキャビティ内に以前は含有されていたガスは、この時点では、部分的にまたは完全に除去されている。
図２Ｃは、薄層（１５）に対して複数の技術ステップ（エピタキシャル成長、熱処理、成膜、ドーピング材の打込、等）が施されこれによりこの薄層（１５）内に複数の電子素子（２０）が形成された基板（１１）を示している。
図２Ｄは、付加的なステップが施されることによってガス種が導入された基板（１１）を示している。脆弱化ゾーンは、符号（１４”）によって示されている。
図２Ｅは、補強材やハンドルとも称される支持基板（１７）上への、基板（１１）の結合を示している。薄層（１５）が特定のトポロジー（形態）を有している場合には、結合前に、薄層を平面状とすることができる。
２つの基板（１１，１７）間の結合力は、脆弱化ゾーンにおける分離を行い得るよう十分に大きな結合力であるようにかつ結合界面におけるその後の分離を行い得るよう十分に小さな結合力であるように、制御することができる。このような結合力は、クリーニングを変更することによってしたがって両表面の親水性を変更することによって、制御することができる。結合力は、また、両結合面の表面粗さを変更することによっても、また、結合面積割合を変更することによっても、制御することができる。
補強材は、また、熱処理および／または紫外線照射タイプの処理の効果によって可逆的な結合をもたらし得るような接着剤を使用することによっても、結合することができる。
図２Ｆは、基板残部（１６）からの、脆弱化ゾーンに沿った、ハンドル（１７）に対して結合された薄層（１５）の分離ステップを示している。
その後、ハンドルを、各電子素子に対応した複数の素子へと、分割することができ、分割された各素子を、他の支持体（最終支持体）上へと移送することができる。このような支持体は、例えばＩＣカード（スマートカード）といったようにプラスチックから形成することができる、あるいは、この場合には、移送に際して、接着剤を有利に使用することができる。各素子は、また、他のエレクトロニクスデバイスやオプトエレクトロニクスデバイスを備えたプレート上へと移送することができる。この場合には、移送には、分子結合技術を使用することができる。各素子は、例えば『ピックアップして配置する』手段といったような従来的手段によって、移送することができる。後工程において応力を印加することによって、最終支持体上に接着された薄層は、機械力によってハンドルから分離させることができる。他の応用例においては、特に像形成素子を形成する場合には、最終支持体は、ガラスや透明支持体から形成することができる。
図２Ｇは、薄層（１５）を支持しているハンドル（１７）の、複数の素子（２１）への分割を示している。しかしながら、各素子（２１）は、ハンドル（１７）に対してなおも取り付けられている。
図２Ｈは、最終支持体（２２）上へと移送された素子（２１）を示している。
図２Ｉは、移送された素子に残留していたハンドル部分を除去した後において得られた結果を示している。最終支持体（２２）は、電子素子（２０）を支持している。
本発明は、太陽電池の製造に応用することができる。その場合、目的は、自立型の単結晶シリコン膜を形成することである。これは、例えばイオン打込によって単結晶シリコン内へとガス種を導入することにより行われる。２１０ｋｅＶにおいて５．５×１０１６Ｈ＋／ｃｍ２という打込条件を、使用することができる。しかしながら、過剰脆弱化条件は、変更することもできる。上述と同様に、過剰脆弱化のための熱処理を行うことにより、キャビティを進展させて基板材料を脆弱化させることができる。この場合、熱処理は、６５０℃という温度において１分間にわたって行うことができる。その後、５００℃において１２時間にわたって熱処理を行うことによって、複数のマイクロキャビティ内に存在するガス種は、完全にまたは部分的に除去される。エピタキシャル成長によって、薄層の厚さを、所望厚さへと増大させることができる。例えば、約９００℃において１μｍ／ｍｉｎ程度の成長速度でもって液相エピタキシャル成長を行うことによって、薄層の厚さを、所望厚さへと増大させることができる。エピタキシャル成長においては、薄層をなす材料のドーピング度合いを変更することができる。その後、薄層の前面に対して、例えば反射防止層の形成ステップや接地面の形成ステップやドーピング度合い制御ゾーンの形成ステップといったような様々な技術ステップを行うことができる。その後、基板から、薄層を分離する。例えば、境界面に対して機械力を印加することができ、あるいは、境界面に対してガス状流体を導入することができる。その後、この膜は、広いガラスシート上へと移送することができる。円形のまたは正方形のプレートを使用することによって被覆することができ、これにより、完全にカバーされた表面を得ることができて、単結晶シリコンによってカバーされた広いガラス面積を形成することができる。移送は、接着剤をなす製品を使用することによって、あるいは、分子結合を使用することによって、行うことができる。次なるステップは、広いガラス表面上において、電池を完成させるための技術ステップを行うことである。このタイプの被覆を使用することによって、技術ステップを、大量生産的に行うことができる。
本発明による方法の一変形例においては、２００ｋｅＶというエネルギーにおいて、打込照射量を６×１０１６Ｈ＋／ｃｍ２へと低下させることができる。次なるステップにおいては、９５０℃という温度において５０分間にわたって５０μｍ厚さのシリコンをエピタキシャル成長させる。温度上昇は、ガス種の排出を行い得るように、注意深く選択される。例えば、温度は、雰囲気温度から５００℃へと、８０℃／ｍｉｎという割合で上昇させることができ、その後、５００℃で１時間保持し、９５０℃へと８０℃／ｍｉｎという割合で上昇させることができる。エピタキシャル成長時には、ガス種は、キャビティから排出されており、さらに、材料からさえも排出されており、完全に空虚なあるいは部分的に空虚なキャビティが残されている。このことは、なおも材料を脆弱化させる。この特別な場合においては、排出ステップは、エピタキシャル成長ステップを兼ねている。キャビティは、打込ゾーンにおいて存在している。脆弱化ゾーンにおいて分離を行うのに必要なことのすべては、構造に対して機械的力を印加することであり、例えば、張力および／または引剥し力および／または剪断力および／または曲げ力を印加することである。
本発明による方法の他の変形例においては、打込を、５×１０１６Ｈ＋／ｃｍ２という程度の照射量に対して１００ｋｅＶというエネルギーにおいて行うことができる。その後、補強材を堆積させることにより、熱処理時における『ブリスタ』の形成を防止することができる。この補強材は、５μｍ厚さの酸化シリコンの成膜によって形成することができる。その後、過剰脆弱化アニールは、例えば、５５０℃で５分間にわたって行われ、さらにその後、５００℃で約１２時間にわたって排出用アニールが行われる。補強材の成膜によって打込ゾーンにおいて大きな応力が誘起される場合には、キャビティのサイズを増大させるのに必要なアニール時間を短縮できることに注意されたい。
他の変形例においては、脆弱化ゾーンは、水素とヘリウムとの共同打込によって得られる。打込順序が、脆弱条件におけるわずかの相違を誘起し得ること、および、共同打込の場合には、打込種の合計照射量を低減できること、に注意されたい。例えば、共同打込は、７６ｋｅＶにおける１０１６水素原子／ｃｍ２ と、１２０ｋｅＶにおける１０１６ヘリウム原子／ｃｍ２ と、から構成することができる。
場合によっては、過剰脆弱化用の熱処理と排出用の熱処理とを、同一の熱処理として、同時に行うことができる。この熱処理は、例えば５３０℃という所定温度で行うことができる。
本発明は、一般的なものであって、様々な材料や様々な応用に対して適用することができる。例えば、ＳｉＣ材料上においてＧａＮをエピタキシャル成長させ、エピタキシャル成長後に分離させることによって、自立型構造を得るという応用に適用することができる。例えば、イオン打込は、６×１０１６Ｈ＋／ｃｍ２という水素照射量に対して１５０ｋｅＶというエネルギーにおいて行うことができる。その後、例えば９５０℃で５分間にわたる熱処理を行うことにより、キャビティを拡張させて、マイクロクラックを得ることができる。ＳｉＣが実質的に剛直であって、ブリスタ形成を引き起こすことがないことに注意されたい。この場合には、ガスを排出することによってキャビティ内の圧力を低減するための熱処理は、８００℃で１２時間にわたって行われる。その後、ＧａＮのエピタキシャル成長は、１０５０℃で行われる。ＧａＮエピタキシャル層から出発して、素子付きの薄層を形成することができる、あるいは、厚い層を形成することができる。その後、例えば機械的手段を使用することによって、分離を行う。これにより、自立型構造が得られる、あるいは、薄膜層が得られる。薄膜層の場合には、支持体上へと移送される。
１ 基板
２ 面、打込面（一面）
４ 脆弱化ゾーン（ゾーン）
４’ 過剰に脆弱化されたゾーン
５ 薄層
６ 基板残部
７ 補強材
１１ 基板
１２ 面、打込面（一面）
１４ 脆弱化ゾーン（ゾーン）
１４’ 過剰に脆弱化されたゾーン
１５ 薄層
１６ 基板残部
１７ 補強材
２０ 電子素子（素子）

Claims (26)

  1. 除去可能基板（１，１１）を製造するための方法であって、
    基板のゾーン（４，１４）内へと少なくとも１つのガス種（３，１３）を導入し、これにより、前記ゾーンのところに複数のマイクロキャビティを形成することによって、脆弱化された前記ゾーンにより、前記基板の一面（２，１２）を有しているとともに後工程において分離されることとなる薄層（５，１５）を規定するステップを具備している場合において、
    前記脆弱化ゾーン（４，１４）内の前記ガス種の全部または一部を排出するステップを具備することを特徴とする方法。
  2. 請求項１記載の方法において、
    前記少なくとも１つのガス種の前記導入を、イオン打込によって行うことを特徴とする方法。
  3. 請求項１または２記載の方法において、
    前記ガス種を排出するための前記ステップにおいては、導入された前記ガス種の全部または一部を拡散によって前記マイクロキャビティから排出し得るような熱処理を行うことを特徴とする方法。
  4. 請求項３記載の方法において、
    前記ガス種を排出するための前記ステップにおいては、さらに、前記脆弱化ゾーン（４，１４）に対して応力を印加することを特徴とする方法。
  5. 請求項３記載の方法において、
    前記基板（１，１１）が、半導体基板とされ、
    前記ガス種の全部または一部を排出する前記ステップのための前記熱処理が、前記薄層内の少なくとも１つの素子の形成時に印加された熱処理とされることを特徴とする方法。
  6. 請求項１〜５のいずれか１項に記載の方法において、
    さらに、前記脆弱化ゾーンをさらに脆弱化させる過剰脆弱化ステップを具備していることを特徴とする方法。
  7. 請求項６記載の方法において、
    前記過剰脆弱化ステップの前に、前記薄層上に補強材層を成膜するというステップを具備していることを特徴とする方法。
  8. 請求項６記載の方法において、
    前記過剰脆弱化ステップにおいては、前記排出ステップよりも前に、前記脆弱化ゾーンに対して熱処理を行うことを特徴とする方法。
  9. 請求項６記載の方法において、
    前記過剰脆弱化ステップにおいては、前記脆弱化ゾーンに応力を印加することを特徴とする方法。
  10. 請求項６記載の方法において、
    前記過剰脆弱化ステップにおいては、前記脆弱化ゾーンに少なくとも１つのガス種を導入することを特徴とする方法。
  11. 請求項１０記載の方法において、
    イオン打込、熱励起拡散、および、プラズマ拡散の中から選択された方法を使用することによって、前記脆弱化ゾーンに少なくとも１つのガス種を導入することを特徴とする方法。
  12. 請求項６記載の方法において、
    前記過剰脆弱化ステップにおいては、前記脆弱化ゾーンに関して局所的な過剰脆弱化を誘起することを特徴とする方法。
  13. 請求項６〜１２のいずれか１項に記載の方法において、
    前記基板が、半導体基板とされ、
    前記脆弱化ゾーンの過剰脆弱化が、前記薄層内に少なくとも１つの素子を形成する際に行われることを特徴とする方法。
  14. 請求項１記載の方法において、
    前記基板が、半導体基板とされ、
    前記脆弱化ゾーンから前記ガス種が排出された後に、前記薄層（１５）内に少なくとも１つの素子（２０）の全部または一部を形成するための少なくとも１つの製造ステップを具備していることを特徴とする方法。
  15. 請求項１４記載の方法において、
    前記製造ステップが、エピタキシャル成長ステップまたはヘテロエピタキシャル成長ステップを有していることを特徴とする方法。
  16. 請求項１４記載の方法において、
    前記素子の全部または一部が形成された後に、ガス種を導入するという付加的なステップを具備していることを特徴とする方法。
  17. 請求項１〜１６のいずれか１項に記載の方法において、
    前記薄層（１５）の前記一面（２，１２）に対して、補強材（７，１７）を結合するというステップを具備していることを特徴とする方法。
  18. 請求項１〜１７のいずれか１項に記載の方法において、
    基板ゾーン内へと少なくとも１つのガス種を導入するための前記ステップを、少なくとも前記薄層に対応している部分がシリコンまたはIII−V材料またはＳｉＣまたはＧｅまたはＧａＮまたは強誘電性材料または圧電性材料またはサファイヤから形成されているような基板に関して行うことを特徴とする方法。
  19. 薄層を得るための方法であって、
    請求項１〜１６のいずれか１項に記載されているような方法を実施することによって、除去可能基板を形成し、
    その後、基板残部から前記薄層を分離するためのステップを行う、
    ことを特徴とする方法。
  20. 請求項１９記載の、薄層を得るための方法において、
    熱処理を印加することによっておよび／または機械的応力を印加することによって、前記分離ステップを行うことを特徴とする方法。
  21. 絶縁体上の半導体タイプの構造を得るための方法であって、
    まず最初に、請求項１７に記載されているような方法を実施することによって、除去可能基板を形成し、
    その後、前記補強材（７，１７）が前記薄層に対して絶縁性面を提供しておりかつ前記基板のうちの前記薄層に対応した部分が半導体材料から形成されている場合に、基板残部（６，１６）から前記薄層（５，１５）を分離するためのステップを行う、
    ことを特徴とする方法。
  22. 請求項２１記載の、絶縁体上の半導体タイプの構造を得るための方法において、
    前記基板のうちの前記薄層に対応した部分が、シリコンまたはIII−V材料またはＳｉＣから形成されていることを特徴とする方法。
  23. 請求項２１または２２記載の、絶縁体上の半導体タイプの構造を得るための方法において、
    熱処理を印加することによっておよび／または機械的応力を印加することによって、前記分離ステップを行うことを特徴とする方法。
  24. マイクロキャビティゾーンの存在によって除去可能基板であって、
    前記マイクロキャビティゾーン（４’，１４’）が、基板（１，１１）の一面（２，１２）を有している薄層（５，１５）を規定している場合に、
    前記マイクロキャビティから、ガス種の全部または一部が排出されていることを特徴とする脆弱化された基板。
  25. 請求項２４記載の除去可能基板であって、
    前記マイクロキャビティゾーンが、過剰に脆弱化されたゾーン（４’，１４’）とされていることを特徴とする脆弱化された基板。
  26. 請求項２４または２５記載の除去可能基板であって、
    前記基板のうちの、少なくとも前記薄層に対応する部分が、シリコン、III−V材料、ＳｉＣ、Ｇｅ、ＧａＮ、強誘電性材料、または、圧電性材料から形成されていることを特徴とする脆弱化された基板。
JP2012162495A 2000-05-30 2012-07-23 脆弱化された基板およびそのような基板の製造方法 Pending JP2012231172A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0006909A FR2809867B1 (fr) 2000-05-30 2000-05-30 Substrat fragilise et procede de fabrication d'un tel substrat
FR00/06909 2000-05-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002500443A Division JP5296281B2 (ja) 2000-05-30 2001-05-29 脆弱化された基板およびそのような基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012231172A true JP2012231172A (ja) 2012-11-22

Family

ID=8850772

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002500443A Expired - Lifetime JP5296281B2 (ja) 2000-05-30 2001-05-29 脆弱化された基板およびそのような基板の製造方法
JP2012162495A Pending JP2012231172A (ja) 2000-05-30 2012-07-23 脆弱化された基板およびそのような基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002500443A Expired - Lifetime JP5296281B2 (ja) 2000-05-30 2001-05-29 脆弱化された基板およびそのような基板の製造方法

Country Status (5)

Country Link
US (1) US7498245B2 (ja)
EP (1) EP1285461B1 (ja)
JP (2) JP5296281B2 (ja)
FR (1) FR2809867B1 (ja)
WO (1) WO2001093325A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427563A (zh) * 2017-08-25 2019-03-05 英飞凌科技股份有限公司 碳化硅器件和用于制造碳化硅器件的方法
JP2020504439A (ja) * 2017-01-13 2020-02-06 ソイテックＳｏｉｔｅｃ セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
JP2021520062A (ja) * 2018-03-29 2021-08-12 ソイテック ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
AU2002366856A1 (en) * 2001-12-21 2003-07-09 Aixtron Ag Method for depositing iii-v semiconductor layers on a non-iii-v substrate
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2837981B1 (fr) * 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
FR2839199B1 (fr) * 2002-04-30 2005-06-24 Soitec Silicon On Insulator Procede de fabrication de substrats avec detachement d'un support temporaire, et substrat associe
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
FR2848334A1 (fr) * 2002-12-06 2004-06-11 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche
FR2845517B1 (fr) * 2002-10-07 2005-05-06 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
EP1588415B1 (en) * 2003-01-07 2012-11-28 Soitec Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
KR20060030911A (ko) * 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
JP2005093898A (ja) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd 結晶基板および素子の製造方法
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE10350036B4 (de) * 2003-10-27 2014-01-23 Robert Bosch Gmbh Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2861853B1 (fr) * 2003-10-30 2006-02-24 Soitec Silicon On Insulator Substrat avec adaptation d'indice
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2866982B1 (fr) * 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
FR2866983B1 (fr) 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
EP1571705A3 (fr) 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP2005005723A (ja) * 2004-06-25 2005-01-06 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
FR2875947B1 (fr) * 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
FR2876220B1 (fr) 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
FR2897982B1 (fr) * 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US20080092949A1 (en) * 2006-09-11 2008-04-24 Silicon China Limited Method and structure for textured thermal cut for photovoltaic applications for thin films
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2913968B1 (fr) * 2007-03-23 2009-06-12 Soitec Silicon On Insulator Procede de realisation de membranes autoportees.
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
US8143514B2 (en) * 2007-09-11 2012-03-27 Silicon China (Hk) Limited Method and structure for hydrogenation of silicon substrates with shaped covers
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
US7727866B2 (en) * 2008-03-05 2010-06-01 Varian Semiconductor Equipment Associates, Inc. Use of chained implants in solar cells
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
EP2304803A1 (en) * 2008-06-11 2011-04-06 Solar Implant Technologies Inc. Solar cell fabrication using implantation
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
WO2010108151A1 (en) * 2009-03-20 2010-09-23 Solar Implant Technologies, Inc. Advanced high efficiency crystalline solar cell fabrication method
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
KR20120137361A (ko) * 2010-02-09 2012-12-20 인테벡, 인코포레이티드 태양 전지 제조용의 조정가능한 섀도우 마스크 어셈블리
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
MY178951A (en) 2012-12-19 2020-10-23 Intevac Inc Grid for plasma ion implant
FR3000109B1 (fr) * 2012-12-21 2015-01-16 Commissariat Energie Atomique Procede de fabrication d’une couche epaisse cristalline
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
US9209301B1 (en) 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
JP7330695B2 (ja) * 2018-12-21 2023-08-22 浜松ホトニクス株式会社 レーザ加工方法、及び、半導体デバイス製造方法
FR3091620B1 (fr) * 2019-01-07 2021-01-29 Commissariat Energie Atomique Procédé de transfert de couche avec réduction localisée d’une capacité à initier une fracture
DE102019132158A1 (de) * 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
FR3108204B1 (fr) * 2020-03-10 2023-10-27 Commissariat Energie Atomique Procédé de suspension d’une couche mince sur une cavité avec effet raidisseur obtenu par pressurisation de la cavité par des espèces implantées
CN111816550A (zh) * 2020-07-03 2020-10-23 北京大学东莞光电研究院 氮化物材料的制备方法及氮化物材料

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050628A (ja) * 1996-05-15 1998-02-20 Commiss Energ Atom 半導体材料薄層の製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179324A (en) * 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
FR2563377B1 (fr) * 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
JP2666945B2 (ja) * 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) * 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5256581A (en) * 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5234535A (en) * 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715502B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
JPH0851103A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
EP0749500B1 (en) * 1994-10-18 1998-05-27 Koninklijke Philips Electronics N.V. Method of manufacturing a thin silicon-oxide layer
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
EP0995227A4 (en) * 1997-05-12 2000-07-05 Silicon Genesis Corp CONTROLLED CLEAVAGE PROCESS
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
EP0889505B1 (en) * 1997-07-03 2005-06-08 STMicroelectronics S.r.l. Process for cutting trenches in a single crystal substrate
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
TW437078B (en) * 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6500732B1 (en) * 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050628A (ja) * 1996-05-15 1998-02-20 Commiss Energ Atom 半導体材料薄層の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020504439A (ja) * 2017-01-13 2020-02-06 ソイテックＳｏｉｔｅｃ セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
CN109427563A (zh) * 2017-08-25 2019-03-05 英飞凌科技股份有限公司 碳化硅器件和用于制造碳化硅器件的方法
JP2019050362A (ja) * 2017-08-25 2019-03-28 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
JP7302953B2 (ja) 2017-08-25 2023-07-04 インフィネオン テクノロジーズ アーゲー シリコンカーバイド部品とシリコンカーバイド部品を製造する方法
US11715768B2 (en) 2017-08-25 2023-08-01 Infineon Technologies Ag Silicon carbide components and methods for producing silicon carbide components
CN109427563B (zh) * 2017-08-25 2023-10-24 英飞凌科技股份有限公司 碳化硅器件和用于制造碳化硅器件的方法
JP2021520062A (ja) * 2018-03-29 2021-08-12 ソイテック ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法
JP7332618B2 (ja) 2018-03-29 2023-08-23 ソイテック ３次元集積構造の製作用のドナー基板を作製するための方法、およびそのような集積構造を作製するための方法

Also Published As

Publication number Publication date
JP5296281B2 (ja) 2013-09-25
FR2809867A1 (fr) 2001-12-07
WO2001093325A1 (fr) 2001-12-06
US20030077885A1 (en) 2003-04-24
US7498245B2 (en) 2009-03-03
EP1285461A1 (fr) 2003-02-26
FR2809867B1 (fr) 2003-10-24
JP2003535472A (ja) 2003-11-25
EP1285461B1 (fr) 2017-01-25

Similar Documents

Publication Publication Date Title
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
KR100753741B1 (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
US7691730B2 (en) Large area semiconductor on glass insulator
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
US6946365B2 (en) Method for producing a thin film comprising introduction of gaseous species
JP3048201B2 (ja) 半導体材料薄膜の製造方法
US7615463B2 (en) Method for making thin layers containing microcomponents
US7902038B2 (en) Detachable substrate with controlled mechanical strength and method of producing same
KR100742790B1 (ko) 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US7115481B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
US8420506B2 (en) Process for cleaving a substrate
US20070037363A1 (en) Method for forming a brittle zone in a substrate by co-implantation
JP2003512719A (ja) 加圧による金属薄膜形成方法
US20080064182A1 (en) Process for high temperature layer transfer
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
CN102326230B (zh) 形成集成电路的方法及所得结构
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2010278342A (ja) Ｓｏｉ基板の製造方法
TWI836169B (zh) 用於接合兩個半導體底材的方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140526