JP2020504439A - セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス - Google Patents
セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス Download PDFInfo
- Publication number
- JP2020504439A JP2020504439A JP2019529245A JP2019529245A JP2020504439A JP 2020504439 A JP2020504439 A JP 2020504439A JP 2019529245 A JP2019529245 A JP 2019529245A JP 2019529245 A JP2019529245 A JP 2019529245A JP 2020504439 A JP2020504439 A JP 2020504439A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- smoothing
- layer
- stripping
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 92
- 238000009499 grossing Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000012212 insulator Substances 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000001590 oxidative effect Effects 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 230000003746 surface roughness Effects 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 230000003313 weakening effect Effects 0.000 abstract description 5
- 230000032798 delamination Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 abstract 1
- 238000011282 treatment Methods 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 230000007935 neutral effect Effects 0.000 description 8
- 238000004151 rapid thermal annealing Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004439 roughness measurement Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Abstract
発明は、下記のステップを使用して移動される層１３を含む半導体基板２１を製造するためのプロセスに関し、ステップは、ａ）脆弱化ゾーン１１を有するドナー基板１を用意するステップと、ｂ）ドナー基板１をレシーバ基板５に張り付けるステップであって、移動されるべき層１３がドナー基板１とレシーバ基板５との間に位置する、ステップと、ｃ）脆弱化ゾーン１１のところで、ドナー基板の前記残余部１５から、移動層１３とレシーバ基板５を剥離するステップとからなる。このプロセスは、ステップｃ）の後で、平滑化のステップｄ）が移動層１３の表面２５に行われ、ステップｃ）から得られた半導体基板１９が、少なくとも剥離の瞬間から平滑化ステップの終わりまで、非酸化性不活性雰囲気中等に保たれるという事実により特徴付けられる。発明はさらに、上述のプロセスにより製造された半導体基板２１にも関する。【選択図】 図１
Description
本発明は、セミコンダクタオンインシュレータ基板製造の分野に、特に、レシーバ基板上へとセミコンダクタオンインシュレータ層の移動を可能にするプロセスに関する。
このタイプのセミコンダクタオンインシュレータ基板は、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（登録商標）プロセスにより得られることがある。このタイプのプロセスでは、熱アニーリング作業中に、層は、イオン注入によって前もって脆弱化されている界面に沿った破断波の伝播によりレシーバ基板上へと移動される。
剥離の後で、移動層の表面は、５０〜１００Å（５〜１０ｎｍ）程度のＲＭＳ（二乗平均）粗さを呈する。
しかしながら、例えば、シリコンオンインシュレータ（ＳＯＩ）半導体基板の製造の文脈では、極めて平滑なシリコン表面が望まれる。典型的な望まれる粗さ値は、３Å（０．３ｎｍ）未満のＲＭＳ値である。層移動をともなうスマートカット（登録商標）プロセスでは、受け入れられる最終基板を得るために剥離の後で平滑化処理を行うことがこれゆえ必要である。
先行技術では、数多くのプロセスが剥離の後で表面を平滑化するために存在するが、２つが主に使用されている。第１は、「化学機械研磨（ＣＭＰ）」として知られている機械的研磨技術であり、これは粗さが局所的に除去されることを可能にするが、ウェハスケールでの移動層の厚さの均一性に悪影響を及ぼす。
第２は、中性又は還元性雰囲気下での、そうでなければ腐食性雰囲気下での高温処理である。平滑化は、そのときは、高温における表面原子の高い移動度の結果、表面の再構成に基づく。シリコン層のケースでは、これらの温度に基づく処理は、処理が表面自然酸化物層をエッチングすること又は蒸発させることのいずれかによって表面自然酸化物層を最初に分解する必要があるので、９００℃を超えてのみ有効である。
このように、移動したシリコン層の厚さの均一性の制御が決定的な意味を持つ半導体基板を製造することは、９００℃よりも高い温度での熱平滑化処理の使用を必要としている。
しかしながら、いくつかの製品に関して、仕上げ中に高温に曝すことは有害である。これは、例えば、高い温度が製品に対して有害である化学種の拡散をもたらすことがある合金層（例えば、ＳｉＧｅ）又は高濃度にドープした層を含有する構造に関するケースである。ＨＴ平滑化アニーリング作業は、シリコン中の酸素凝結物のモフォロジを改質し、したがって材料の機械的及び電気的特性を改変しがちである。最後に、高温に曝すことは、「スリップライン」又は「ボートマーク」タイプの構造欠陥を発生させ、これが基板を貫通する転位の応力下での高温伝播に結び付く。
様々な方法が層の厚さの均一性を維持しながらスマートカット（登録商標）プロセスによって得られる移動層の表面の粗さを取り除く目的で提案されてきているけれども、解決策の改善が望まれている。
したがって、発明の目的は、現在知られているプロセスによって要求されるものより低い温度で行うことができる剥離の後の表面の平滑化のステップの結果、小さい程度の粗さ及び厚さの改善した均一性を有するスマートカット（登録商標）技術による移動層を含んでいるセミコンダクタオンインシュレータ基板を製造することを可能にするプロセスを提供することにより上に述べた欠点を克服することである。
発明の目的は、下記のステップを使用して移動層を備えている半導体基板を製造するためのプロセスにより達成され、上記ステップは、ａ）内部に脆弱化ゾーンを有するドナー基板を用意するステップであって、前記脆弱化ゾーンが、上記ドナー基板の移動されるべき層と残余部との間に境界を形成する、ステップと、ｂ）上記ドナー基板をレシーバ基板に張り付けるステップであって、移動されるべき上記層が上記ドナー基板と上記レシーバ基板との間の境界に位置する、ステップと、ｃ）上記脆弱化ゾーンのところで、上記ドナー基板の前記残余部から、上記移動層とともに上記レシーバ基板を剥離するステップとからなる。このプロセスは、剥離ステップｃ）の後に、上記移動層の表面に行われる平滑化の少なくとも１つのステップｄ）を含み、ステップｃ）から得られた上記半導体基板が、少なくとも剥離の瞬間から上記平滑化ステップの終わりまで、非酸化性不活性雰囲気中に又は非酸化性不活性ガスの混合物中に保たれる。剥離の後で導電性基板上へ移動した上記層を平滑化するための処理は、上記導電性基板上へ移動した上記層が少なくとも剥離の上記瞬間から上記平滑化ステップの終わりまで、非酸化性不活性雰囲気中に又は非酸化性不活性ガスの混合物中に維持されるときには、先行技術から知られているＣＭＰ技術と比較して厚さの均一性の向上をともなうウェハスケールでの極めて平滑である上記移動層の表面を得ることを可能にする。
加えて、少なくとも剥離の上記瞬間から上記平滑化ステップの終わりまで上記移動層が中性雰囲気下に留まるという事実は、上記平滑化ステップが知られている先行技術と比較して低い温度で行われることを可能にする。このことが、半導体基板を製造するための上記基板用及び上記移動層用の材料の広い選択を可能にする。
この文脈では、「厚さの均一性」という用語は、ウェハレベルでの厚さの最大差を指す。
上記プロセスの１つの変形形態によれば、上記剥離ステップ及び平滑化ステップが、非酸化性不活性雰囲気中で又は非酸化性不活性ガスの混合物中で、特に１０ｐｐｍよりも低いＯ２のレベルで行われることがある。一旦剥離が実現されると、上記移動層の表面は、非酸化性である上記剥離ステップの炉の上記雰囲気を形成する上記ガスに曝され続ける。層の上記表面が自由な雰囲気に曝されると、自然酸化物層が発達する。このように、上記剥離ステップ及び上記平滑化ステップの上記雰囲気が非酸化性である場合、上記移動層の上記表面は、剥離の上記瞬間から上記平滑化ステップの終わりまで中性雰囲気下に保たれる。このように、上記移動層の上記表面には酸化物層の形成がない又はほとんどない。
上記プロセスの１つの代替形態では、上記平滑化ステップが、上記剥離ステップの直後に行われることがある。このように、中性雰囲気を条件とする状態が、連続的に実現される。破断の直後の上記移動層の上記表面の特殊性は、上記表面がその周囲環境によりまだ酸化されないことである。酸化物層が表面に存在する状況と比較して、表面原子が高い移動度を有し、以て表面エネルギーを最小化することにより表面がそれ自体改変することを可能にするので、表面平滑化効果が観察されることがある。
上記プロセスの１つの変形形態では、上記剥離ステップ及び上記平滑化ステップが、１つのそして同じ装置内で、特に１つのそして同じ炉内で行われることがある。このことは、剥離及び平滑化の２つの作業が１つのそして同じ作業に統合され、以てプロセスをより簡単に行うことを可能にする。上記剥離ステップは、熱処理を適用して、上記ドナー基板の上記残余部から上記脆弱化ゾーンを剥離することにより行われることがある。
上記プロセスの１つの変形形態では、上記平滑化ステップが、少なくとも１時間にわたり、好ましくは１〜３時間にわたり行われることがある。８５０℃において１時間で得られた平滑化のレベルは、１１００℃で行ったＲＴＡにより得られるものと同等である。急速熱アニーリング（ＲＴＡ）は、１０℃／秒を超える温度上昇の速度及び約３０秒〜１分までの比較的短いアニーリング時間を得ることを可能にするＲＴＡ装置内で行われる。
上記プロセスの１つの変形形態では、上記平滑化ステップが、６５０℃〜９００℃の温度範囲内で行われることがある。このように、上記平滑化ステップが、炉内で冷却することを必要とせずに剥離直後に行われることがある。
上記プロセスの１つの変形形態では、上記移動層のＲＭＳ表面粗さが、上記平滑化ステップの後で、０．１ｎｍよりも小さく、特に０．３ｎｍよりも小さく、そして特に表面全体にわたり小さいことがある。
上記プロセスは、ＦＤＳＯＩ（完全空乏型シリコンオンインシュレータ）基板の製造に特に適している。
本発明の目的は、上記の請求項のいずれか一項に記載のプロセスを使用して製造した半導体基板によっても達成されてもよく、上記半導体基板が、移動層を含み、前記移動層のＲＭＳ表面粗さが、０．１ｎｍよりも小さく、特に０．３ｎｍよりも小さく、そして特に表面全体にわたり小さいことで特徴付けられる。
発明は、添付した図とともに下記の説明を参照することにより理解されてもよく、図では、参照番号が発明の要素を特定する。
発明の製造プロセスは、図１によって詳細に説明される。本発明は、ステップＡからＥにおける、ドナー基板からレシーバ基板への層の形成、剥離及び移動のステップと、移動層の表面に行われる平滑化のステップとを含む。
図１Ａは、ドナー基板１を示し、好ましくはシリコン基板又は単結晶シリコン基板であるが、またゲルマニウム基板又はシリコン−ゲルマニウム（ＳｉＧｅ）基板であり、表面酸化物があってもなくてもよく、表面３を有する。
図１Ａは、表面７を有するレシーバ基板５を示す。レシーバ基板５は、シリコン、単結晶シリコン、そうでなければ任意の他のタイプのベース基板であってもよく、特に７００℃よりも高い温度に耐える基板であり、表面酸化物があってもなくてもよい。
次に、図１Ｂに図示したように、ドナー基板１は、イオン又は原子種９の注入を受ける。この注入プロセスは、脆弱化ゾーン１１を作成する観点で、照射した表面３に対してドナー基板１の所定の深さのところに最大濃度でドナー基板１へと注入種９を導入する。脆弱化ゾーン１１は、層１３とドナー基板１の残余部１５との間に境界を形成する。
イオン又は原子種９の注入は、単一の注入操作、すなわち、例えば、水素、ヘリウム又は任意の他の希ガスなどを注入する操作などの単一の原子種の注入であってもよい。注入は、またイオン又は原子種９の同時注入、すなわち、例えば、水素とヘリウムとの同時注入などの少なくとも２つの異なる化学種を注入する操作であってもよい。
図１Ｃは、レシーバ基板５がその一方の面７を介してドナー基板１の面３と接触するステップを示す。２つの基板１と５との間の結合が、分子接着により形成され、結合界面が、多層積層体１９を形成するために参照番号１７を含む。
図１Ｄは、半導体基板２１を作成するためにキャリア基板５上へと層１３を移動させるために、脆弱化ゾーン１１に沿ったドナー基板１の残余部１５からの剥離のステップを示す。
剥離は、熱処理又は機械的処理、そうでなければ熱処理及び機械的処理の両方を含む処理により行われてもよい。
例として、熱剥離は、図３Ｃに図示した多層積層体１９に熱アニーリングを受けさせ、これを経てドナー基板１の残余部１５からの自然に生じる剥離が脆弱化ゾーン１１に沿って生じる。この熱剥離作業は、１００℃と６００℃との間の温度で、好ましくは約５００℃において炉２３内で典型的には行われる。代替形態では、機械的剥離作業が、例えば、脆弱化ゾーン１１のところにブレードを使用することにより実現されてもよい。
炉２３の雰囲気は、非酸化性であり、１０ｐｐｍ程度の又はさらに良いＯ２混入のレベルをともなう。したがって、移動層１３の表面は、表面酸化物の無い表面のままである。
図１Ｅは、本発明による平滑化ステップを示しており、ここでは半導体基板２１の移動層１３の表面２５の平滑化が炉内での熱処理によって行われる。ここで、使用する炉は、図１Ｄに図示したステップに関して既に使用したものと同じ炉２３である。
本発明によれば、この熱処理は、９００℃よりも低い温度で、特に６５０℃〜９００℃の温度範囲内で、非酸化性不活性雰囲気又は非酸化性不活性ガスの混合物中で、特に１０ｐｐｍよりも低いＯ２のレベルで行われる。１つ又は複数の不活性ガスは、例えば、水素、アルゴン又はキセノンであってもよい。熱処理は、少なくとも１時間、好ましくは１〜３時間にわたり適用される。
ステップ同士の間の雰囲気は、表面酸化物の形成を避けるために非酸化性不活性雰囲気のままでなければならない。
半導体基板２１は、半導体基板の表面の全体にわたり１ｎｍよりも小さい移動層１３の表面２５に関して得られたＲＭＳ粗さを示す。粗さ測定は、例えば、原子間力顕微鏡（ＡＦＭ）を使用して又はヘイズ測定によって行われた。
図２は、本発明による製造プロセスの剥離ステップの後で様々なタイプの平滑化作業を受けた又は受けなかった基板について達せられたヘイズ粗さのレベルを示している。
ｐｐｍで測定したこのヘイズ値は、特性を明らかにすべき表面の光学反射特性を使用する方法の結果である。「ヘイズアップ」測定値は、ウェハ上のヘイズの最大値に対応し、基板の粗さの非常に良い指標である。図２に図示した「ヘイズアップ」測定は、光リフレクトメトリ測定器を使用して行ってきている。
図２は、７つの基板２１ａから２１ｇについての「ヘイズアップ」測定の結果を示しており、そのすべてが、本発明による製造プロセスの形成ステップ及び剥離ステップを受けている。
基板２１ａは、４０００ｐｐｍ程度の「ヘイズアップ」値を示し、図２では条件Ａの、１０ｐｐｍ未満であるＯ２のレベルを有するアルゴン単独の中性雰囲気中の、剥離ステップの後で直接測定されている。
基板２１ｂ、２１ｃ及び２１ｄは、２８０ｐｐｍと４００ｐｐｍとの間の「ヘイズアップ」値を示し、図２では条件Ｂの、１０ｐｐｍ未満であるＯ２のレベルを有するアルゴン単独の中性雰囲気中で、６５０℃で２時間行った平滑化のステップの後で測定されている。
基板２１ｅは、５０ｐｐｍと６０ｐｐｍとの間の「ヘイズアップ」値を示し、図２では条件Ｃの、１０ｐｐｍ未満であるＯ２のレベルを有するアルゴン単独の中性雰囲気中で、８５０℃で２時間行った平滑化のステップの後で測定されている。このレベルは、１１００℃の温度で行った３０秒間のＲＴＡ熱処理に匹敵する。
基板ｆ及びｇは、４０００ｐｐｍ程度の「ヘイズアップ」値を示し、図２では条件Ｄの、大気雰囲気中の剥離ステップの後で直接測定されている。
先行技術から予想されたように、形成及び剥離ステップを受け、熱平滑化処理をその後受けていない基板（ここではａ、ｆ及びｇ）は、「ヘイズアップ」測定が大気雰囲気又は中性雰囲気中で行われたかどうかに無関係に４０００ｐｐｍ程度の高い「ヘイズアップ」値を示し、一方で、剥離の後で本発明にしたがって熱平滑化処理を受けた基板は「ヘイズアップ」値の実質的な減少を示す（基板ｂからｅ）。
このように、８５０℃で２時間にわたり行った平滑化作業（基板ｅ）は、１１００℃で３０秒間のＲＴＡ熱処理後に得られた「ヘイズアップ」値と同じ程度の「ヘイズアップ」値を与える。
このように、ＲＴＡ熱処理に関して得られたものと同等である平滑化の程度が、８５０℃での熱平滑化処理を使用して、これゆえ、はるかに低い温度で、非酸化性雰囲気中でそして剥離を行った直後に得られる。
本発明のいくつかの実施形態が説明されてきた。しかしながら、様々な変更及び改善が、別記の特許請求の範囲から逸脱せずに行い得ることが認識されるだろう。
Claims (11)
- ａ）内部に脆弱化ゾーンを有するドナー基板を用意するステップであって、前記脆弱化ゾーンが、前記ドナー基板の移動されるべき層と残余部との間に境界を形成する、ステップと、
ｂ）前記ドナー基板をレシーバ基板に張り付けるステップであって、移動されるべき前記層が前記ドナー基板と前記レシーバ基板との間の界面に位置する、ステップと、
ｃ）前記脆弱化ゾーンのところで、前記ドナー基板の前記残余部から、移動層とともに前記レシーバ基板を剥離するステップと、
を使用して、前記移動層を備える半導体基板を製造するためのプロセスにおいて、
前記プロセスが、剥離ステップｃ）の後で、前記移動層の表面に行われる平滑化の少なくとも１つのステップｄ）を含み、前記ステップｄ）ではステップｃ）から得られた前記半導体基板が、少なくとも剥離の瞬間から前記平滑化ステップの終わりまで、非酸化性不活性雰囲気中に又は非酸化性不活性ガスの混合物中に保たれることを特徴とする、プロセス。 - 前記剥離ステップ及び平滑化ステップが、非酸化性不活性雰囲気中で又は非酸化性不活性ガスの混合物中で、特に１０ｐｐｍよりも低いＯ２のレベルで行われることを特徴とする、請求項１に記載のプロセス。
- 前記平滑化ステップが、前記剥離ステップの直後に行われることを特徴とする、請求項１又は２に記載のプロセス。
- 前記剥離ステップ及び前記平滑化ステップが、１つのそして同じ装置内で、特に１つのそして同じ炉内で行われることを特徴とする、請求項１〜３のいずれか一項に記載のプロセス。
- 前記平滑化ステップが、少なくとも１時間にわたり、好ましくは１〜３時間にわたり行われることを特徴とする、請求項１又は２に記載のプロセス。
- 前記剥離ステップが、熱処理を適用して、前記ドナー基板の前記残余部から前記脆弱化ゾーンのところで剥離を達成することにより行われることを特徴とする、請求項１〜５のいずれか一項に記載のプロセス。
- 前記平滑化ステップが、９００℃よりも低い温度で、特に６５０℃〜９００℃の温度範囲内で行われることを特徴とする、請求項１〜５のいずれか一項に記載のプロセス。
- 前記ドナー基板が、シリコン、単結晶シリコン、ゲルマニウム又はＳｉＧｅから選択されることを特徴とする、請求項１〜７のいずれか一項に記載のプロセス。
- 前記レシーバ基板が、シリコン、単結晶シリコン、そうでなければ７００℃よりも高い温度に耐えるいずれかのタイプのベース基板から選択されることを特徴とする、請求項１〜８のいずれか一項に記載のプロセス。
- 前記移動層の二乗平均表面粗さが、０．１ｎｍよりも小さく、特に前記平滑化ステップの後で０．３ｎｍよりも小さく、そして特に表面全体にわたり小さいことを特徴とする、請求項１〜９のいずれか一項に記載のプロセス。
- 請求項１〜１０のいずれか一項に記載のプロセスを使用して製造した半導体基板において、前記半導体基板が、移動層を含み、前記移動層の二乗平均表面粗さが、０．１ｎｍより、特に０．３ｎｍよりも小さく、そして特に表面全体にわたり小さいことを特徴とする、半導体基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1750300 | 2017-01-13 | ||
| FR1750300A FR3061988B1 (fr) | 2017-01-13 | 2017-01-13 | Procede de lissage de surface d'un substrat semiconducteur sur isolant |
| PCT/EP2018/050558 WO2018130568A1 (en) | 2017-01-13 | 2018-01-10 | Process for smoothing the surface of a semiconductor-on-insulator substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020504439A true JP2020504439A (ja) | 2020-02-06 |
| JP7159518B2 JP7159518B2 (ja) | 2022-10-25 |
Family
ID=59579667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019529245A Active JP7159518B2 (ja) | 2017-01-13 | 2018-01-10 | セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11276605B2 (ja) |
| EP (1) | EP3568872B1 (ja) |
| JP (1) | JP7159518B2 (ja) |
| FR (1) | FR3061988B1 (ja) |
| TW (1) | TWI683371B (ja) |
| WO (1) | WO2018130568A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3093715B1 (fr) | 2019-03-15 | 2021-03-05 | Soitec Silicon On Insulator | Dispositif de maintien pour un ensemble à fracturer |
| FR3108440A1 (fr) | 2020-03-23 | 2021-09-24 | Soitec | Procédé de préparation d’une couche mince |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
| WO2005024925A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハの作製方法 |
| JP2008182203A (ja) * | 2006-12-28 | 2008-08-07 | Covalent Materials Corp | シリコンウエハの熱処理方法 |
| JP2011502358A (ja) * | 2007-10-31 | 2011-01-20 | コーニング インコーポレイテッド | 半導体・オン・インシュレータ装置を形成するための基板組成および方法の改善 |
| JP2012231172A (ja) * | 2000-05-30 | 2012-11-22 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 脆弱化された基板およびそのような基板の製造方法 |
| JP2014120587A (ja) * | 2012-12-14 | 2014-06-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| JP2016516304A (ja) * | 2013-03-14 | 2016-06-02 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110949A (ja) * | 2000-09-28 | 2002-04-12 | Canon Inc | Ｓｏｉの熱処理方法及び製造方法 |
| KR100925310B1 (ko) * | 2004-01-16 | 2009-11-04 | 인터내셔널 비지네스 머신즈 코포레이션 | 고 완화율 및 저 적층 결함 밀도를 갖는 박막 ｓｇｏｉ웨이퍼를 형성하는 방법 |
| FR2912259B1 (fr) * | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
| US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| JP4919123B2 (ja) * | 2010-03-08 | 2012-04-18 | Ｔｄｋ株式会社 | 処理基板収納ポッド及び処理基板収納ポッドの蓋開閉システム |
| US8859393B2 (en) * | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
| FR3020175B1 (fr) * | 2014-04-16 | 2016-05-13 | Soitec Silicon On Insulator | Procede de transfert d'une couche utile |
| WO2016109502A1 (en) * | 2014-12-31 | 2016-07-07 | Sunedison Semiconductor Limited | Preparation of silicon-germanium-on-insulator structures |
| FR3032555B1 (fr) * | 2015-02-10 | 2018-01-19 | Soitec | Procede de report d'une couche utile |
| US9831115B2 (en) * | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
-
2017
- 2017-01-13 FR FR1750300A patent/FR3061988B1/fr active Active
- 2017-12-13 TW TW106143704A patent/TWI683371B/zh active
-
2018
- 2018-01-10 US US16/473,475 patent/US11276605B2/en active Active
- 2018-01-10 EP EP18700158.1A patent/EP3568872B1/en active Active
- 2018-01-10 WO PCT/EP2018/050558 patent/WO2018130568A1/en unknown
- 2018-01-10 JP JP2019529245A patent/JP7159518B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
| JP2012231172A (ja) * | 2000-05-30 | 2012-11-22 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 脆弱化された基板およびそのような基板の製造方法 |
| WO2005024925A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハの作製方法 |
| JP2008182203A (ja) * | 2006-12-28 | 2008-08-07 | Covalent Materials Corp | シリコンウエハの熱処理方法 |
| JP2011502358A (ja) * | 2007-10-31 | 2011-01-20 | コーニング インコーポレイテッド | 半導体・オン・インシュレータ装置を形成するための基板組成および方法の改善 |
| JP2014120587A (ja) * | 2012-12-14 | 2014-06-30 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| JP2016516304A (ja) * | 2013-03-14 | 2016-06-02 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3061988A1 (fr) | 2018-07-20 |
| FR3061988B1 (fr) | 2019-11-01 |
| WO2018130568A1 (en) | 2018-07-19 |
| EP3568872A1 (en) | 2019-11-20 |
| US20190348319A1 (en) | 2019-11-14 |
| US11276605B2 (en) | 2022-03-15 |
| EP3568872B1 (en) | 2022-03-02 |
| TW201826402A (zh) | 2018-07-16 |
| JP7159518B2 (ja) | 2022-10-25 |
| TWI683371B (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| JPWO2003009386A1 (ja) | 貼り合わせウエーハの製造方法 | |
| US7279700B2 (en) | Semiconductor substrate and process for producing it | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| US9076840B2 (en) | Method for manufacturing a bonded SOI wafer | |
| EP2993686B1 (en) | Method for producing hybrid substrate | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JP2006210899A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| KR101623968B1 (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| TWI355711B (en) | Method of producing simox wafer | |
| KR20100120283A (ko) | Ｓｏｉ 기판의 표면 처리 방법 | |
| US8703580B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| JP2008004900A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2020504439A (ja) | セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス | |
| JP2017098577A (ja) | 熱酸化異種複合基板の製造方法 | |
| JP2009105315A (ja) | 半導体基板の製造方法 | |
| JP5411438B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| JP2014138097A (ja) | ＧｅＯＩウェーハの製造方法 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| US10134602B2 (en) | Process for smoothing the surface of a structure | |
| WO2007071787A1 (en) | Process for simplification of a finishing sequence and structure obtained by the process | |
| TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| JP5555995B2 (ja) | 貼り合わせシリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190912 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220819 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220819 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220829 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220915 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7159518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |