JP2008159868A - Simox基板の製造方法 - Google Patents
Simox基板の製造方法 Download PDFInfo
- Publication number
- JP2008159868A JP2008159868A JP2006347431A JP2006347431A JP2008159868A JP 2008159868 A JP2008159868 A JP 2008159868A JP 2006347431 A JP2006347431 A JP 2006347431A JP 2006347431 A JP2006347431 A JP 2006347431A JP 2008159868 A JP2008159868 A JP 2008159868A
- Authority
- JP
- Japan
- Prior art keywords
- soi
- substrate
- simox
- film thickness
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】本発明は厚さ100nm未満のSOI層をもち、欠陥の発生を抑制した高品質なSIMOX基板の製造方法を提供する。
【解決手段】シリコン単結晶基板に酸素イオンを注入し、その後高温熱処理を施すことにより、埋め込み酸化層および表面単結晶シリコン層を形成するSIMOX基板の製造方法において、上記高温アニール後、あるいはその後必要に応じて実施するITOX処理後の残存SOI層が130nm以上であり、引き続き1100℃未満の温度の熱酸化して、SOI厚を100nm未満まで薄膜化することを特徴とする。
【効果】本発明により、厚さ100nm未満のSOI層をもち、欠陥の発生を抑制した高品質なSIMOX基板が得られる。
【選択図】図1
【解決手段】シリコン単結晶基板に酸素イオンを注入し、その後高温熱処理を施すことにより、埋め込み酸化層および表面単結晶シリコン層を形成するSIMOX基板の製造方法において、上記高温アニール後、あるいはその後必要に応じて実施するITOX処理後の残存SOI層が130nm以上であり、引き続き1100℃未満の温度の熱酸化して、SOI厚を100nm未満まで薄膜化することを特徴とする。
【効果】本発明により、厚さ100nm未満のSOI層をもち、欠陥の発生を抑制した高品質なSIMOX基板が得られる。
【選択図】図1
Description
本発明は厚さ100nm未満のSOI層を持ち、欠陥の発生を抑制した高品質なSIMOX基板の製造方法に関する。
シリコン酸化物のような絶縁物上に単結晶シリコン層を形成するSOI(Silicon−on−insulator)基板としては、SIMOX(Separation by IMplanted OXygen)ウェハと貼り合わせたウェハが主として知られている。SIMOXウェハは、酸素イオンのイオン注入によって単結晶シリコン基板内部に酸素イオンを注入し、引き続き行われるアニール処理によってこれら酸素イオンとシリコン原子を化学反応させて埋め込み酸化膜層を形成させることによって得られるSOI基板である。一方、貼り合わせウェハは、2枚の単結晶シリコンウェハを酸化層をはさんで接着させ、2枚のうち片方のウェハを薄膜化することによって得られるSOI基板である。
これらSOI基板のSOI層に形成されたMOSFET(Metal−oxide−Semiconductor−Field Effect Transistor)は、高い放射線耐性とランチアップ耐性を持ち、高信頼性を示すことに加えて、デバイスの微細化にともなうショートチャネル効果を抑制し、かつ低消費電力動作が可能となる。また、デバイス動作領域が静電容量的に基板自体から絶縁されるため信号伝達速度が向上し、デバイスの高速動作が実現できる。これらの理由により、SOI基板は次世代MOS−LSI用の高機能半導体基板として期待されている。
これらSOI基板のうち、SIMOXはSOI層の膜厚均一性に特に優れるという特徴を有している。SIMOXウェハにおいては、SOI層として0.3μm以下の厚さが形成可能であり、0.1μm前後、さらにそれ以下の厚さのSOI層も良好に厚さ制御可能である。特に厚さ0.1μm以下のSOI層は完全空乏型動作のMOS−LSI形成に適用されることが多く、その場合SOI層自体の膜厚が重要な要素となる。その観点からSOI膜厚均一性に優れるSIMOXウェハは、次世代MOSFET用基板として期待されている。
SIMOX基板の製作においては、通常、単一の加速エネルギー、典型的には200keV程度のエネルギーを用いて酸素イオンの注入が行われるが、その場合酸素イオンの注入量が1.5×1018個/cm2以上の領域か、2.5〜4.5×1017個/cm2の範囲に限られた領域のいずれかの場合においてのみ、高温熱処理後に得られるSIMOX構造において、連続かつ均一な品質良好な埋め込み酸化膜層が得られることが良く知られている(非特許文献1)。
これらの酸素イオン注入量を用いて作製されたSIMOX基板は、慣例的に、前者の酸素イオン注入領域を用いて作製されたものは高ドーズSIMOX基板、後者の酸素イオン注入量領域を用いて作製されたものは低ドーズSIMOX基板と呼ばれている。
高ドーズSIMOX基板と低ドーズSIMOX基板にはそれぞれ特徴があり、それに応じて使い分けられている。これらのうち、低ドーズSIMOX基板は、酸素イオン注入量が比較的少ないことから、表面シリコン層の貫通転位密度が低減されており、かつ低コストが実現可能な技術として期待されている。一方、低ドーズSIMOX基板は、埋め込み酸化層が薄いことによりリーク欠陥の発生頻度が高い、絶縁耐性が不十分となる確率が高い、といった問題があった。
この低ドーズSIMOX基板の埋め込み酸化層の品質改善に寄与する技術としては、高温でのITOX処理(Internal Thermal Oxidation Process;内部酸化処理ともいう)を利用する技術が発案されている(非特許文献2)。ITOX技術によれば、高温での酸化処理により基板表面に熱酸化膜が成長すると同時に、埋め込み酸化膜の上部界面にも若干量の酸化膜成長が生じ、埋め込み酸化膜の厚膜化が可能となる。その結果として、リーク欠陥の低減、絶縁耐圧の改善の双方が可能となることが報告されている。
一方、低ドーズSIMOX基板の表面シリコン層には、高ドーズSIMOX基板に比べて低減されたとはいえ、密度102〜104個/cm2程度あるいはそれ以上の貫通転位が残存しているが、このような低ドーズSIMOX基板の製造工程において、ITOX処理(内部酸化処理)を通常用いられている1350℃程度の高温で施した場合には、SOI層表面に貫通転位部を中心とした直径2μm、深さ10nm程度の窪みが発生することが指摘されている(非特許文献3)。代表的には100nm以下の薄いSOI膜厚を用いる完全空乏型のデバイスは、その動作しきい値がSOI膜厚に応じて変動するが、上記の窪みはSOI膜厚の局所的変動に影響するため、そのような基板上に完全空乏型デバイスを作製した場合、その動作性能に制約が生じる可能性があった。
この問題を解決するためITOX処理温度を1250℃と低温化する方法も提案されている(低温ITOX特許)。しかし、この方法では窪みの発生を抑えてSOI膜厚の均一性を向上することができるが、SOI膜厚を100nm未満まで薄くした場合、SOI膜厚が薄くなるほど49wt%のHF水溶液に浸漬させた場合に、当該SOI部がエッチングされて局所的な欠損(HF欠陥)が、約5cm−2以上と高密度に発生してしまう問題があった。すなわち、貫通転位は酸化処理温度を低温化すると異常酸化を抑えられるが、HF欠陥の場合は1250℃までの低温化では欠陥部での異常酸化が抑制できないとう問題があった。
S.Nakashima and K.Izumi、Journal of Materials Reserch、vol.8523(1993))。 中嶋ら、特開平7−263538号公報、あるいはS.Nakashima et al.、Journal of Electrochemical Society,vol.143244)。 W.P.Maszara et al.、Proceedings 1997 IEEE International SOI Conference、p.18)
S.Nakashima and K.Izumi、Journal of Materials Reserch、vol.8523(1993))。 中嶋ら、特開平7−263538号公報、あるいはS.Nakashima et al.、Journal of Electrochemical Society,vol.143244)。 W.P.Maszara et al.、Proceedings 1997 IEEE International SOI Conference、p.18)
本発明は、SIMOXウェハの製造方法に関する。
本発明者らは上記問題点のないSIMOXウェハの製造方法を開発すべく、100nm未満に薄膜化されたSOI膜厚でのSIMOXウェハのHF欠陥低減について鋭意検討を加えた。この結果、SOI膜厚が100nm未満でもHF欠陥を低減化するためには、(i)薄膜化を1100℃未満の低温の熱酸化で行うこと、及び(ii)薄膜化の熱酸化前にSOI膜厚が130nm以上とすることにより可能であることを見出し、本発明を完成させたものである。
すなわち本発明に係るSIMOXウェハの製造方法は、シリコンを含有する半導体基板に酸素をイオン注入した後に、高温アニールを行うことによって埋め込み酸化膜を形成するSIMOXウェハの製造方法において、上記高温アニール後、あるいはその後必要に応じて実施するITOX処理後の残存SOI膜厚が130nm以上であり、引き続き1100℃未満の温度範囲の熱酸化を利用して100nm未満まで薄膜化することを特徴とする。
また本発明に係るSIMOXウェハの製造方法は、薄膜化前のSOI膜厚を150nm以上であることを特徴とする。
さらに本発明に係るSIMOXウェハの製造方法は、薄膜化前のSOI膜厚を170nm以上であることを特徴とする。
本発明の製造方法により、高い品質、特にHF欠陥が低減された」SIMOXウェハを製造することが可能となる。すなわち、本発明はSIMOX基板の製造工程における高温熱処理工程後のSOI膜厚、犠牲酸化時のSOI犠牲酸化温度域を規定することにより、SOI層中の欠陥密度を低減させ、特性良好なSIMOX基板の実現を可能とするもので、動作性能が良好な完全空乏型デバイスの安定製造に寄与するものである。
次に本発明を、実施するための最良の形態に基づいてさらに詳しく説明する。
本発明は、支持基板上に絶縁層を介して半導体層が形成されるSOI基板に対して、材料基板に単結晶シリコンを用い、SIMOX法によりSOI基板を製造する方法に関するものである。
材料となる単結晶シリコン基板の極性は特に制限はなくP型でもN型でもよい。導入される不純物種類についても限定されるものではないが、代表的にはP型不純物としてはボロンが、N型不純物としてはリン、砒素、アンチモンなどが用いられる。抵抗率についても限定されるものではない。
単結晶シリコンの製造方法は特に制限はなくチョコラルスキー法でもフローティングゾーン法でも構わないが、基板の機械的強度の観点からはチョコラルスキー法が望ましい。単結晶シリコンの製造条件、例えばチョコラルスキー法による結晶育成の際にシリコン融液に磁場を印加しても良い。また、基板の酸素濃度についても、特に限定されるものではない。
SIMOX基板の製造条件については、酸素イオン注入については特に限定されるものではない。酸素イオンのドーズ量としては、低ドーズでも高ドーズでも良いが、それ以外の条件でも良い。また、酸素イオン注入を複数回に分割して実施しても良い。また、酸素イオン注入時の基板温度は、結晶性維持の観点からは500〜600℃程度に加熱するのが望ましいが、特にこれに限定されるものではない。また、酸素イオン注入を実施する装置に関しては、酸素イオンに電圧を印加して加速させた後に、シリコンウェハの表面から注入することが可能であれば良く、その装置形態、イオン注入方式などについては、特に限定するものではない。
酸素イオン注入に引き続いて行う高温熱処理条件については、本発明で規定するところの最終段以外は特に限定されるものではないが、酸素イオン注入が結晶にもたらすダメージの回復の観点からは、1300℃以上の高温で処理することが望ましい。熱処理の雰囲気についても特に限定されるものでなく、アルゴン、窒素等の不活性ガスの他、酸素、水素、あるいはアルゴンと酸素、窒素と酸素の混合ガスなどを用いても良い。また、熱処理において酸素分圧を上昇させることにより、内部酸化処理を行っても良い。
高温熱処理を行う装置に関しては、所望の温度での熱処理が所望の時間実施可能であれば特に限定されるものでない。好ましい装置としては、高温熱処理炉が代表として挙げられるが、処理温度、処理時間などの性能が満足されれば、ランプアニール炉でも処理可能である。炉内治具は1300℃に耐えられるもの、例えばSiC炉内治具で構成されたものが好ましい。ただし、それに限定されるものでなく、1300℃の保持が過不足ない装置であればよい。また、挿入温度、昇温速度、降温速度などについては特に制限はなく、昇温条件、降温条件を複数段としてもよい。
前述の高温熱処理の最終段では、熱処理が終了した時のSOI膜厚が少なくとも130nm以上となるように熱処理温度および時間を調整する。SOI層中の注入ダメージ部による異常成長や窪み発生の影響を最小限に止め、後述の犠牲酸化処理で十分キャンセル可能なSOI膜厚を確保するため、望ましくは150nm以上、さらに望ましくは170nm以上のSOI膜厚となるように制御されることが好ましい。
前記の高温熱処理後に引き続きSOI膜厚を100nm未満になるように酸化時間を調整して犠牲酸化を行う。酸化温度は1100℃未満となるようにすることが好ましい。これは次の知見による。すなわち製造方法によっても異なるが通常SOI層中には注入によって貫通転位が1.0×102〜104cm−2程度存在している。これらの欠陥は1250℃以下では転位の異常酸化を制御することが可能であるが、一部の欠陥は選択的に異常酸化されるか酸化されて窪むものが存在している。従って1250℃以下では制御不十分な欠陥(HF欠陥)が存在し、HF欠陥は異常酸化への感受性が高いことがわかった。かかる知見に基づいてこれらの欠陥発生に対して1100℃未満であれば抑えられることが明らかとなった。また欠陥密度低減のため好ましくは1000℃未満、さらに好ましくは900℃未満での犠牲酸化処理が好ましい。
図2に犠牲酸化温度と薄膜化に必要な時間との関係図を示した。最終SOI膜厚、要求されるHF欠陥密度、酸化時間に伴う経済性の観点を総合的に判断して、犠牲酸化前のSOI膜厚および犠牲酸化温度を決定することが可能である。
犠牲酸化処理は引き続き同じ炉を用いて続けてもよいが、別の高温熱処理炉で分けて行ってもよい。一旦熱酸化膜をHF水溶液等の溶液で除去した後に、犠牲酸化を行ってもよい。
犠牲酸化炉は特に限定されるものではない。前述の高温熱処理炉でも可能であるし、ランプアニール炉でも条件が満足されれば何でもよい。ただし、HF欠陥発生要因の1つとして金属とシリコンの化合物であるシリサイドの形成が挙げられるため、よりHF欠陥低減のためには犠牲酸化を高温熱処理とは別の熱処理炉、具体的には石英部材で高清浄度を維持できる比較的低温の熱処理炉を使って処理することがより好ましい。
犠牲酸化後に炉から取り出して、HF水溶液などの溶液を使って表面の膜を除去する。HF水溶液に限定されるものでなく、ドライエッチでもよいし、酸化膜を除去できるものであればよい。
以下に、本発明の具体例を説明する。
チョコラルスキー法により製造した8インチ単結晶シリコンウェハを用意し、SIMOX基板作製用の高電流イオン注入機にて酸素イオン注入を基板温度550℃、加速電圧180keV、注入量4×1017個/cm2の条件で行った。
次に、これらのウェハをそれぞれ個別に8インチ基板用の超高温縦型熱処理炉装置に投入し、熱処理条件は温度1350℃、雰囲気はアルゴン+0.5vol%酸素、処理時間4時間の高温熱処理を行った。その後、アルゴン+70vol%酸素を添加した雰囲気にて、3〜6時間のITOX時間の範囲で各サンプルに熱処理を行い、SOI膜厚が60〜170nmの範囲の4水準のSIMOXウェハを作成した。SOI膜厚は分光エリプソメトリにより測定した。
その後、一旦表面熱酸化膜をバッチ式による洗浄装置を使用し、濃度1.5wt%HF水溶液に30分程度浸漬させて除去後に850℃、900℃、1000℃、1100℃、1200℃の各温度でSOI膜厚の異なる各水準のサンプルの犠牲酸化熱処理を行った。最終的に得られるSOI膜厚が40nmとなるよう、各々の酸化温度に対するSOI層の酸化レートを計算して熱処理時時間を調整した。
最終的に作製されたSIMOXウェハは、表面酸化層をバッチ式による洗浄装置を使用し、濃度1.5wt%HF水溶液に30分程度浸漬させて除去した後、分光エリプソメトリを用いてSOI膜厚を測定した。各サンプルのSOI膜厚は、前述のように熱処理時間を調整したため全てのサンプルにおいて40nmであった。
その後、各サンプルを49wt%のHF水溶液に15分程度浸漬させ、約30〜50μmサイズの円状に見える欠陥をカウントして欠陥密度を算出した。SOI層中に異常酸化物もしくは金属不純物もしくはシリサイドが存在すればHF水溶液が当該部位のSOI層を溶かし、さらにその下部の埋め込み酸化膜層も溶かすので、HF水溶液浸漬時間にてカウントする欠陥サイズを調整が可能にて、観察しやすい浸漬時間で行った。
図1に犠牲酸化前のSOI膜厚と犠牲酸化温度に対するHF欠陥発生状況を示した。犠牲酸化前のSOI膜厚が厚いほど、また、犠牲酸化温度が低いほど、HF欠陥発生密度が低くなっていることが確認できる。
図2に犠牲酸化温度と時間および熱処理によって消失するSOI層の関係を示す。温度は低温化するほど欠陥発生密度を抑えることが可能であるが、薄膜化には時間がかかり、経済性の観点と品質を考慮して選択することができる。
本発明の製造方法により、高い品質、特にHF欠陥が低減された」SIMOXウェハを製造することが可能となる。すなわち、本発明はSIMOX基板の製造工程における高温熱処理工程後のSOI膜厚、犠牲酸化時のSOI犠牲酸化温度域を規定することにより、SOI層中の欠陥密度を低減させ、特性良好なSIMOX基板の実現を可能とするもので、動作性能が良好な完全空乏型デバイスの安定製造に寄与する。
Claims (3)
- シリコンを含有する半導体基板に酸素をイオン注入した後に、高温アニールを行うことによって埋め込み酸化膜を形成するSIMOXウェハの製造方法において、上記高温アニール後、あるいはその後必要に応じて実施するITOX処理後の残存SOI膜厚が130nm以上であり、引き続き1100℃未満の温度範囲で熱酸化を利用して100nm未満まで薄膜化することを特徴とする、SIMOXウェハの製造方法。
- 薄膜化前のSOI膜厚が150nm以上であることを特徴とする請求項1に記載のSIMOXウェハの製造方法。
- 薄膜化前のSOI膜厚が170nm以上であることを特徴とする請求項1に記載のSIMOXウェハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347431A JP2008159868A (ja) | 2006-12-25 | 2006-12-25 | Simox基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006347431A JP2008159868A (ja) | 2006-12-25 | 2006-12-25 | Simox基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008159868A true JP2008159868A (ja) | 2008-07-10 |
Family
ID=39660452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006347431A Pending JP2008159868A (ja) | 2006-12-25 | 2006-12-25 | Simox基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008159868A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101388331B (zh) * | 2008-10-31 | 2010-08-25 | 上海新傲科技股份有限公司 | 制备绝缘体上硅材料的内热氧化方法 |
-
2006
- 2006-12-25 JP JP2006347431A patent/JP2008159868A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101388331B (zh) * | 2008-10-31 | 2010-08-25 | 上海新傲科技股份有限公司 | 制备绝缘体上硅材料的内热氧化方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7052974B2 (en) | Bonded wafer and method of producing bonded wafer | |
JP2006216826A (ja) | Soiウェーハの製造方法 | |
KR100664000B1 (ko) | Simox 기판의 제조 방법 및 simox 기판 | |
KR101623968B1 (ko) | 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
US7560363B2 (en) | Manufacturing method for SIMOX substrate | |
US20090004825A1 (en) | Method of manufacturing semiconductor substrate | |
WO1999039380A1 (fr) | Substrat soi et procede de fabrication dudit substrat | |
US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
US7084459B2 (en) | SOI substrate | |
US7799660B2 (en) | Method for manufacturing SOI substrate | |
KR100765860B1 (ko) | Simox기판 및 그의 제조 방법 | |
JP2008159868A (ja) | Simox基板の製造方法 | |
JP2008159692A (ja) | 半導体基板の製造方法 | |
US6740565B2 (en) | Process for fabrication of a SIMOX substrate | |
JP4609026B2 (ja) | Soiウェーハの製造方法 | |
JP2002343800A (ja) | シリコン半導体装置及びその製造方法 | |
JP3996732B2 (ja) | Simox基板およびその製造方法 | |
JP2010027731A (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
JP2008177530A (ja) | 半導体基板およびその製造方法 | |
JP2006013179A (ja) | Soiウェーハの製造方法 | |
JP2006080348A (ja) | Soi基板の製造方法及びsoi基板 | |
US20130012008A1 (en) | Method of producing soi wafer | |
JPH11220019A (ja) | Soi基板およびその製造方法 |