JP2008004900A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2008004900A
JP2008004900A JP2006175751A JP2006175751A JP2008004900A JP 2008004900 A JP2008004900 A JP 2008004900A JP 2006175751 A JP2006175751 A JP 2006175751A JP 2006175751 A JP2006175751 A JP 2006175751A JP 2008004900 A JP2008004900 A JP 2008004900A
Authority
JP
Japan
Prior art keywords
wafer
active layer
thickness
less
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006175751A
Other languages
English (en)
Inventor
Nobuyuki Morimoto
信之 森本
Hideki Nishihata
秀樹 西畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006175751A priority Critical patent/JP2008004900A/ja
Priority to SG200704725-1A priority patent/SG138581A1/en
Priority to EP07012365A priority patent/EP1873823A1/en
Priority to TW096122916A priority patent/TWI335614B/zh
Priority to US11/823,010 priority patent/US7507641B2/en
Priority to CNA2007101262285A priority patent/CN101097845A/zh
Publication of JP2008004900A publication Critical patent/JP2008004900A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

【課題】本発明の目的は、所定の強度を有する活性層用ウェーハを用いることで、絶縁膜の膜厚が50nm以下(絶縁膜がない場合も含む)の場合においても、薄膜化前の活性層の厚さを厚くすることなく(特に750nm以下)、ブリスターやボイドの発生を有効に抑制することができる貼り合わせウェーハの製造方法を提供することにある。
【解決手段】前記活性層の薄膜化前の厚さが750nm以下であり、かつ、貼り合わせる前の活性層用ウェーハの、所定の強度試験におけるスリップ転位の伸びが、所定の厚さで100μm以下であることを特徴とする貼り合わせウェーハを製造する。
【選択図】図2

Description

本発明は、水素またはヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理によりイオン注入した部分を剥離させる工程を有する、貼り合わせウェーハの製造方法に関するものである。
貼り合わせウェーハの製造方法としては、例えば、活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを直接または50μm以下の絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層部分を薄膜化して、所定膜厚の活性層を形成する工程とを有する、いわゆるスマートカット法がある。このスマートカット法は、従来の貼り合わせ技術とは異なり、貼り合わせた後の剥離により、その剥離した残部がウェーハとして再利用できる。この再利用により、貼り合わせウェーハでありながら、そのうちの1枚のウェーハを複数回使用することが可能となり、材料コスト削減の道を開いた。また、スマートカット法により製造したウェーハは、膜厚均一性に優れているという利点もあり、将来性のある製造方法として注目されている。
しかしながら、図1に示すように、スマートカット法により製造した貼り合わせウェーハは、埋め込み酸化膜(絶縁膜)3が薄くなるほど、貼り合わせ界面にボイドやブリスターが発生しやすく、歩留まりを悪化させるという問題があった。これは、絶縁膜がある程度厚いと剥離熱処理で生じたガスを埋め込み酸化膜中に取り込むことができるが、埋め込み酸化膜が薄い場合は取り込めるガスの容量が減るため剥離熱処理中に発生したガスの全てを取り込めず、その残ったガス15に起因してブリスターやボイドが発生するものと考えられる。
ボイドやブリスターの発生を抑制するための手段としては、絶縁膜の厚さに応じて活性層の厚さを変化させること、具体的には、絶縁膜の厚さを薄くした分、活性層をなくすことによって、活性層強度を高める方法を用いるのが有用である。例えば、特許文献1に記載されているように、実験的に酸化膜の厚さに対して、ボイドやブリスターの発生を抑制できる強度を有した、薄膜化前の活性層の厚さを算出することで、軽元素イオン注入の際に適当な活性層の厚さになるように条件を設定することができるという方法である。
しかしながら、特許文献1の方法では、絶縁膜の膜厚が50nm以下と薄くなると、活性層の厚さを750nm超えと厚くしなければならず、これは、イオン注入時の注入深さも750nm超えであることを意味し、この注入深さにイオン注入するには高電圧を印加できる高価な装置を用いることが必要となり、加えてその後、活性層を薄膜化するための研磨量も多くなり、その結果として活性層の厚さの均一性が十分に得られなくなる恐れがある。
そのため、酸化膜の膜厚(特に50nm以下)が薄い貼り合わせウェーハまたは酸化膜を有しない貼り合わせウェーハを製造する場合においても、薄膜化前の活性層の厚さを厚くすることなく、ボイドやブリスターの発生を抑制できる方法の開発が望まれている。
特開2004−259970号公報
本発明の目的は、所定の強度を有する活性層用ウェーハを用いることで、絶縁膜の膜厚が50nm以下(絶縁膜がない場合も含む)の場合においても、薄膜化前の活性層の厚さを厚くすることなく(特に750nm以下)、ブリスターやボイドの発生を有効に抑制することができる貼り合わせウェーハの製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを直接または50nm以下の絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層を薄膜化して、所定膜厚の活性層を形成する工程とを有する貼り合わせウェーハの製造方法において、前記活性層の薄膜化前の厚さが750nm以下であり、かつ、貼り合わせる前の活性層用ウェーハの所定の強度試験におけるスリップ転位の伸びが、所定の厚さで100μm以下であることを特徴とする貼り合わせウェーハの製造方法。
(2)前記活性層用ウェーハは、B:9.0×1018 atoms/cm3以上、O:1.3×1018 atoms/cm3以上、及びC:1.0×1016 atoms/cm3以上の中から選択される、1または2以上の成分を含有する上記(1)記載の貼り合わせウェーハの製造方法。
(3)前記貼り合わせ工程に先立ち、これらウェーハの貼り合わせ面の少なくとも一方に、窒素、酸素、ヘリウムまたはこれらの混合ガスによるプラズマ処理を施す上記(1)または(2)記載の貼り合わせウェーハの製造方法。
この発明によれば、所定の強度を有する活性層用ウェーハを用いることで、絶縁膜の膜厚が50nm以下(絶縁膜がない場合も含む)の場合においても、薄膜化前の活性層の厚さを厚くすることなく(特に750nm以下)、ブリスターやボイドの発生を有効に抑制することができる貼り合わせウェーハの製造方法を提供することが可能になった。
発明に従う貼り合わせウェーハの製造方法について図面を参照しながら説明する。
図2は、この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートである。
この発明の製造方法は、活性層用ウェーハ1の少なくとも片面を熱酸化して、該表面に絶縁膜3(シリコン酸化膜)を形成した(図2(a))後、この活性層用ウェーハ1に、水素またはヘリウム等の軽元素イオンを所定の深さ位置(具体的には750nm以下)に注入し(図2(b))、その後支持基板用ウェーハ2と貼り合わせ、熱処理によりイオン注入した部分を剥離させる工程を有する、いわゆるスマートカット法による製造方法である。スマートカット法で製造した貼り合わせウェーハは、絶縁膜3が薄い(具体的には50nm以下)場合には、その製造工程中にボイドやブリスターが発生しやすく、歩留まりを悪化させる問題があった。そこで、本発明者らは、薄膜化前の活性層の膜厚を厚くすることなく、ボイドやブリスターを発生させずに貼り合わせウェーハを製造する方法について鋭意研究を重ねた結果、活性層用ウェーハ自体の強度を高めることができれば、たとえ薄膜化前の活性層の厚さが薄くても膨れを防ぐことができ、それにより、ボイドやブリスターの発生を抑制できることに着目して、活性層7が薄い場合でもボイドやブリスターの発生を低減することのできる方法を見出した。
より具体的な製造方法は、図2に示すように、表面に熱酸化させた膜厚50nm以下の絶縁膜3を有する活性層用ウェーハ(図2(a))にHのような軽元素イオンを注入し、表面から所定の深さ(具体的には750nm以下)にイオン注入層4を形成させる工程を有する(図2(b))。次に、活性層用ウェーハ1と支持基板用ウェーハ2を貼り合わせる工程を経て(図2(d))、窒素雰囲気中で所定温度、好適には400〜600℃の範囲内で熱処理を行い、イオン注入層4にて活性層用ウェーハの残部5を剥離させる工程を有する(図2(e))。剥離により露出した活性層7(図2(f))は、その後、研磨機9を用いて薄膜化する工程を有する(図2(g))。
なお、薄膜化前の活性層7の厚さは750nm以下である必要がある。前記厚さが750nm以下の場合に、本発明の効果が顕著に現れるためである。
また、貼り合わせ工程前の活性層用ウェーハ1は、所定の厚さ(一般的には700-800um程度)で、所定の強度試験におけるスリップ転位の伸びが100μm以下である必要がある。また、所定の強度試験とは、スリップ転位の伸びにより活性層用ウェーハの強度を定量的に知ることができる強度試験であればよく、例えば、Masanori Akatsuka,「Pinning Effect on Punched-out Dislocations in Silicon Wafers Investigated Using Indentation Method」,Japanese Journal of Applied Physics (Jpn. J. Appl. Phys.) Vol.36, Part2, No.11A, November 1997 pp1422-1425に記載されているように、ウェーハ表面上にマイクロビッカース硬度計を用いて、加重を100g、加重付加時間を10秒の条件で圧痕を付け、900℃に保持された熱処理炉に200cm/minの速度で投入し、30分熱処理した後、200cm/minの速度で取り出し、圧痕から発生したパンチアウト転位の移動距離を測定する方法が挙げられる。
さらにまた、本発明における製造方法は、絶縁膜3を介さず前記活性層用ウェーハ1を直接支持基板用ウェーハ2と貼り合わせる場合に適用してもよい。
また、前記活性層用ウェーハ1は、ウェーハの強度を大きくするため、ボロン(B):1.0×1019 atoms/cm3以上、酸素(O):1.4×1018 atoms/cm3以上、及び炭素(C):2.0×1016 atoms/cm3以上の中から選択される、1または2以上の成分を含有することが好ましい。上記の含有量より少ない場合は、十分なウェーハの強度が得られない(スリップ転移の伸びが100μm以上となる)ためである。なお、上記元素の含有量の上限は、特に制限はなく、固溶限まで含有することができる。また、これら元素の添加の方法としては、例えば、チョクラルスキー法等による引き上げ前に、単結晶材料の入った坩堝の中へ上記元素を添加する方法が挙げられる。なお、B,O,Cの前記含有量の測定は特に限定されるものではないが、例えば、SIMS(Secondary Ion Mass Spectrometry)やFTIR(Fourier transform infrared spectroscopy)等の測定機によって行われる。
さらにまた、前記貼り合わせ工程に先立ち、活性層用ウェーハ1及び支持基板用ウェーハ2の少なくとも一方に、窒素、酸素、ヘリウム、またはこれらの混合ガスによるプラズマ処理を施すことが好ましい。プラズマ処理を施すことにより、貼り合わせ表面の活性化、及び貼り合わせ表面に付着している有機物の除去により貼り合わせ界面の接着力をより一層強化することができるためである。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(試験例1)
・実施例1
実施例1は、ボロン濃度が1.0×1019 atoms/cm3になるようにボロンを添加したシリコン単結晶から切り出した、サイズが300mmの活性層用シリコンウェーハについて、前述の強度試験によりウェーハのスリップ転位の長さを測定した。測定後、活性層用ウェーハに絶縁膜として酸化膜を形成し、膜厚が150nm、100nm、50nm、20nm、及び0nm(酸化膜を形成していない)のものをそれぞれ準備した。次いで、水素ガスのイオン注入(加速電圧:50keV、ドーズ量:1×1017/cm2)を行った後、活性層用ウェーハと支持基板用ウェーハを貼り合わせた。貼り合わせウェーハに窒素雰囲気で500℃、30分間の熱処理を施して、水素イオンを注入した部分を剥離させた。なお、剥離後の活性層の厚さは、それぞれ酸化膜の膜厚によって異なり、酸化膜の膜厚が150nmの場合で350nm、酸化膜の膜厚が100nmの場合で400nm、酸化膜の膜厚が50nmの場合で450nm、酸化膜の膜厚が20nmの場合で480nm、酸化膜を形成しない場合で500nmとした。
・実施例2
実施例2は、ボロン濃度が9.0×1018 atoms/cm3になるようにボロンを添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・実施例3
実施例3は、酸素濃度が1.4×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行い、シリコン単結晶を得たこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・実施例4
実施例4は、酸素濃度が1.3×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行い、シリコン単結晶を得たこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・実施例5
実施例5は、炭素濃度が2.0×1016 atoms/cm3になるように炭素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・実施例6
実施例6は、炭素濃度が1.0×1016 atoms/cm3になるように炭素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・比較例1
比較例1は、ボロン濃度が8.0×1018 atoms/cm3になるようにボロンを添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・比較例2
比較例2は、酸素濃度が1.2×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行い、シリコン単結晶を得たこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・比較例3
比較例3は、炭素濃度が9.0×1015 atoms/cm3になるように炭素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・比較例4
比較例4は、活性層用シリコンウェーハに、ボロン濃度が1.0×1016 atoms/cm3、酸素濃度が1.1×1018 atoms/cm3、炭素濃度が5.0×1015 atoms/cm3となるように、それぞれの元素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
[評価方法1]
上記実施例1〜6及び比較例1〜4で作製した各ウェーハについて、それぞれ集光灯を用いた目視検査により、ボイドまたはブリスターの存在の有無について確認を行った。ボイド及びブリスターのボイド及びブリスターの存在の有無についての結果を表1に示す。なお、ボイド及びブリスターがいずれも存在しない場合は○、どちらか一方でも存在する場合は×で示す。
Figure 2008004900
表1の結果から、実施例1〜6は、スリップ転位の伸びが90〜100μmで、かつ、絶縁膜の膜厚が20〜50nmと薄い場合であっても、ボイドやブリスターの発生がないことがわかる。また、実施例1、3及び5は、絶縁膜がない場合でも、ボイドやブリスターの発生がなかった。一方、比較例1〜4は、スリップ転位の伸びが115〜150μmで、絶縁膜の膜厚が50nm以下の場合、ボイドやブリスターが発生していることがわかる。
(試験例2)
・実施例a
実施例aは、ボロン濃度が9.0×1018 atoms/cm3になるようにボロンを添加したこと、また、貼り合わせ前に活性層用ウェーハと支持基板用ウェーハの両貼り合わせ面に対し、窒素ガス雰囲気にてプラズマ処理を施したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・実施例b
実施例bは、酸素濃度が1.3×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行いシリコン単結晶を得たこと、また、貼り合わせ前に活性層用ウェーハと支持基板用ウェーハの両貼り合わせ面に対し、窒素ガス雰囲気にてプラズマ処理を施したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
・実施例c
実施例cは、炭素濃度が2.0×1016 atoms/cm3になるように炭素を添加したこと、また、貼り合わせ前に活性層用ウェーハと支持基板用ウェーハの両貼り合わせ面に対し、窒素ガス雰囲気にてプラズマ処理を施したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
[評価方法2]
上記実施例a〜f及び比較例a〜dで作製した各ウェーハについて、それぞれ集光灯を用いて目視検査することにより、ボイドまたはブリスターの存在の有無について確認を行った。ボイド及びブリスターのボイド及びブリスターの存在の有無についての結果を表1に示す。なお、ボイド及びブリスターがいずれも存在しない場合は○、どちらか一方でも存在する場合は×で示す。
Figure 2008004900
表2の結果から、実施例a、b及びcは、スリップ転位の伸びが100μm以下で、かつ、絶縁膜の膜厚が0の場合であっても、ボイドやブリスターの発生がないことがわかる。その結果、同じウェーハを用いた試験例1の実施例2、4及び6に比べ、ボイドやブリスターの発生をさらに抑制できていることがわかる。
この発明によれば、所定の強度を有する活性層用ウェーハを用いることで、絶縁膜の膜厚が50nm以下(絶縁膜がない場合も含む)の場合においても、薄膜化前の活性層の厚さを厚くすることなく(特に750nm以下)、ブリスターやボイドの発生を有効に抑制することができる貼り合わせウェーハの製造方法を提供することが可能になった。
従来の貼り合わせウェーハの問題点を説明するための図であって、活性層に膨れ(ブリスター)を生じた状態を示す。 この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートであって、(a)は熱酸化処理した活性層用ウェーハ、(b)はHイオンを用いてイオン注入した活性層用ウェーハ、(c)は支持基板用ウェーハ、(d)は両ウェーハを貼り合わせた状態、(e)は熱処理により活性層用ウェーハの残部を剥離した直後の状態、(f)は活性層用ウェーハの残部を剥離後の貼り合わせウェーハの状態、及び(g)は貼り合わせウェーハ活性層の研磨状態を示す。
符号の説明
1 イオン注入した活性層用ウェーハ
2 支持基板用ウェーハ
3 絶縁膜
4 イオン注入層
5 活性層用ウェーハの残部
7 活性層
9 研磨機
11 活性層
15 ガス

Claims (3)

  1. 活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを直接または50nm以下の絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層を薄膜化して、所定膜厚の活性層を形成する工程とを有する貼り合わせウェーハの製造方法において、
    前記活性層の薄膜化前の厚さが750nm以下であり、かつ、貼り合わせる前の活性層用ウェーハの所定の強度試験におけるスリップ転位の伸びが、所定の厚さで100μm以下であることを特徴とする貼り合わせウェーハの製造方法。
  2. 前記活性層用ウェーハは、B:9.0×1018 atoms/cm3以上、O:1.3×1018 atoms/cm3以上、及びC:1.0×1016 atoms/cm3以上の中から選択される、1または2以上の成分を含有する請求項1記載の貼り合わせウェーハの製造方法。
  3. 前記貼り合わせ工程に先立ち、これらウェーハの貼り合わせ面の少なくとも一方に、窒素、酸素、ヘリウムまたはこれらの混合ガスによるプラズマ処理を施す請求項1または2記載の貼り合わせウェーハの製造方法。
JP2006175751A 2006-06-26 2006-06-26 貼り合わせウェーハの製造方法 Pending JP2008004900A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006175751A JP2008004900A (ja) 2006-06-26 2006-06-26 貼り合わせウェーハの製造方法
SG200704725-1A SG138581A1 (en) 2006-06-26 2007-06-22 Method of producing bonded wafer
EP07012365A EP1873823A1 (en) 2006-06-26 2007-06-25 Method of producing bonded wafer
TW096122916A TWI335614B (en) 2006-06-26 2007-06-25 Method of producing bonded wafer
US11/823,010 US7507641B2 (en) 2006-06-26 2007-06-25 Method of producing bonded wafer
CNA2007101262285A CN101097845A (zh) 2006-06-26 2007-06-26 制造结合晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006175751A JP2008004900A (ja) 2006-06-26 2006-06-26 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2008004900A true JP2008004900A (ja) 2008-01-10

Family

ID=38522268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175751A Pending JP2008004900A (ja) 2006-06-26 2006-06-26 貼り合わせウェーハの製造方法

Country Status (6)

Country Link
US (1) US7507641B2 (ja)
EP (1) EP1873823A1 (ja)
JP (1) JP2008004900A (ja)
CN (1) CN101097845A (ja)
SG (1) SG138581A1 (ja)
TW (1) TWI335614B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111381A (ja) * 2007-10-26 2009-05-21 Soi Tec Silicon On Insulator Technologies 微細な埋め込み絶縁層を有するsoi基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Sumco 半導体基板の製造方法
EP2200084A1 (en) * 2008-12-22 2010-06-23 S.O.I. TEC Silicon Method of fabricating a back-illuminated image sensor
US9305769B2 (en) 2009-06-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling method
US8871609B2 (en) 2009-06-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Thin wafer handling structure and method
US8822817B2 (en) 2010-12-03 2014-09-02 The Boeing Company Direct wafer bonding
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置
JP2003179216A (ja) * 2002-10-18 2003-06-27 Shin Etsu Handotai Co Ltd Soiウエーハ
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Soiウェーハおよびその製造方法
WO2005027217A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation Soiウェーハおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140937A (ja) 1988-11-21 1990-05-30 Nec Corp シリコン基板
CA2246084A1 (en) * 1998-08-28 2000-02-28 Todd William Simpson Method of patterning semiconductor materials and other brittle materials
CA2246087A1 (en) * 1998-08-28 2000-02-28 Northern Telecom Limited Method of cleaving a semiconductor wafer
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
FR2856192B1 (fr) 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置
JP2003179216A (ja) * 2002-10-18 2003-06-27 Shin Etsu Handotai Co Ltd Soiウエーハ
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Soiウェーハおよびその製造方法
WO2005027217A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation Soiウェーハおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111381A (ja) * 2007-10-26 2009-05-21 Soi Tec Silicon On Insulator Technologies 微細な埋め込み絶縁層を有するsoi基板

Also Published As

Publication number Publication date
US7507641B2 (en) 2009-03-24
TW200818255A (en) 2008-04-16
TWI335614B (en) 2011-01-01
US20080124897A1 (en) 2008-05-29
SG138581A1 (en) 2008-01-28
EP1873823A1 (en) 2008-01-02
CN101097845A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
JP2008004900A (ja) 貼り合わせウェーハの製造方法
WO2006059586A1 (ja) 直接接合ウェーハの製造方法及び直接接合ウェーハ
TWI378538B (en) Oxydation after oxide dissolution
JP2013080917A (ja) シリコンオンインシュレーター構造体の製造方法
JP6019106B2 (ja) 材料中にクラックを形成するための方法
JP5284576B2 (ja) 半導体基板の製造方法
JP2004221198A (ja) Soiウエーハの製造方法及びsoiウエーハ
KR101623968B1 (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP2008021992A (ja) 接合界面安定化のための熱処理
JP2007005563A (ja) Simoxウェーハの製造方法
JP2005533384A (ja) 電気的に活性な薄膜を移送するための方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
JP2007317878A (ja) 半導体基板の製造方法
CN107146758B (zh) 带有载流子俘获中心的衬底的制备方法
EP3568872B1 (en) Process for smoothing the surface of a semiconductor-on-insulator substrate
JP2008235495A (ja) Soiウェーハ及びその製造方法
JP2009170652A (ja) 貼り合わせウェーハの製造方法
US7799660B2 (en) Method for manufacturing SOI substrate
US7902043B2 (en) Method of producing bonded wafer
JP2005050984A (ja) 歪Si−SOI基板の製造方法及び該方法により製造された歪Si−SOI基板
JP2006032752A (ja) Simox基板の製造方法
Colinge et al. Low-temperature fabrication of germanium-on-insulator using remote plasma activation bonding and hydrogen exfoliation
EP3193355B1 (en) Process for smoothing the surface of a structure
Xu et al. GeSi/Si nanostructure formation by Ge ion implantation in (100) silicon wafer
JP2005228988A (ja) Soiウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807