JP2008004900A - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP2008004900A JP2008004900A JP2006175751A JP2006175751A JP2008004900A JP 2008004900 A JP2008004900 A JP 2008004900A JP 2006175751 A JP2006175751 A JP 2006175751A JP 2006175751 A JP2006175751 A JP 2006175751A JP 2008004900 A JP2008004900 A JP 2008004900A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- thickness
- less
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000012360 testing method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000011800 void material Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 abstract 2
- 239000010409 thin film Substances 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 88
- 230000008569 process Effects 0.000 description 15
- 229910052796 boron Inorganic materials 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007373 indentation Methods 0.000 description 3
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
【解決手段】前記活性層の薄膜化前の厚さが750nm以下であり、かつ、貼り合わせる前の活性層用ウェーハの、所定の強度試験におけるスリップ転位の伸びが、所定の厚さで100μm以下であることを特徴とする貼り合わせウェーハを製造する。
【選択図】図2
Description
(1)活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを直接または50nm以下の絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層を薄膜化して、所定膜厚の活性層を形成する工程とを有する貼り合わせウェーハの製造方法において、前記活性層の薄膜化前の厚さが750nm以下であり、かつ、貼り合わせる前の活性層用ウェーハの所定の強度試験におけるスリップ転位の伸びが、所定の厚さで100μm以下であることを特徴とする貼り合わせウェーハの製造方法。
図2は、この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートである。
・実施例1
実施例1は、ボロン濃度が1.0×1019 atoms/cm3になるようにボロンを添加したシリコン単結晶から切り出した、サイズが300mmの活性層用シリコンウェーハについて、前述の強度試験によりウェーハのスリップ転位の長さを測定した。測定後、活性層用ウェーハに絶縁膜として酸化膜を形成し、膜厚が150nm、100nm、50nm、20nm、及び0nm(酸化膜を形成していない)のものをそれぞれ準備した。次いで、水素ガスのイオン注入(加速電圧:50keV、ドーズ量:1×1017/cm2)を行った後、活性層用ウェーハと支持基板用ウェーハを貼り合わせた。貼り合わせウェーハに窒素雰囲気で500℃、30分間の熱処理を施して、水素イオンを注入した部分を剥離させた。なお、剥離後の活性層の厚さは、それぞれ酸化膜の膜厚によって異なり、酸化膜の膜厚が150nmの場合で350nm、酸化膜の膜厚が100nmの場合で400nm、酸化膜の膜厚が50nmの場合で450nm、酸化膜の膜厚が20nmの場合で480nm、酸化膜を形成しない場合で500nmとした。
実施例2は、ボロン濃度が9.0×1018 atoms/cm3になるようにボロンを添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
実施例3は、酸素濃度が1.4×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行い、シリコン単結晶を得たこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
実施例4は、酸素濃度が1.3×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行い、シリコン単結晶を得たこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
実施例5は、炭素濃度が2.0×1016 atoms/cm3になるように炭素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
実施例6は、炭素濃度が1.0×1016 atoms/cm3になるように炭素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
比較例1は、ボロン濃度が8.0×1018 atoms/cm3になるようにボロンを添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
比較例2は、酸素濃度が1.2×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行い、シリコン単結晶を得たこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
比較例3は、炭素濃度が9.0×1015 atoms/cm3になるように炭素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
比較例4は、活性層用シリコンウェーハに、ボロン濃度が1.0×1016 atoms/cm3、酸素濃度が1.1×1018 atoms/cm3、炭素濃度が5.0×1015 atoms/cm3となるように、それぞれの元素を添加したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
上記実施例1〜6及び比較例1〜4で作製した各ウェーハについて、それぞれ集光灯を用いた目視検査により、ボイドまたはブリスターの存在の有無について確認を行った。ボイド及びブリスターのボイド及びブリスターの存在の有無についての結果を表1に示す。なお、ボイド及びブリスターがいずれも存在しない場合は○、どちらか一方でも存在する場合は×で示す。
・実施例a
実施例aは、ボロン濃度が9.0×1018 atoms/cm3になるようにボロンを添加したこと、また、貼り合わせ前に活性層用ウェーハと支持基板用ウェーハの両貼り合わせ面に対し、窒素ガス雰囲気にてプラズマ処理を施したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
実施例bは、酸素濃度が1.3×1018 atoms/cm3になるように坩堝の回転速度を調整し引き上げを行いシリコン単結晶を得たこと、また、貼り合わせ前に活性層用ウェーハと支持基板用ウェーハの両貼り合わせ面に対し、窒素ガス雰囲気にてプラズマ処理を施したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
実施例cは、炭素濃度が2.0×1016 atoms/cm3になるように炭素を添加したこと、また、貼り合わせ前に活性層用ウェーハと支持基板用ウェーハの両貼り合わせ面に対し、窒素ガス雰囲気にてプラズマ処理を施したこと以外は、実施例1と同様の工程で貼り合わせウェーハを製造した。
上記実施例a〜f及び比較例a〜dで作製した各ウェーハについて、それぞれ集光灯を用いて目視検査することにより、ボイドまたはブリスターの存在の有無について確認を行った。ボイド及びブリスターのボイド及びブリスターの存在の有無についての結果を表1に示す。なお、ボイド及びブリスターがいずれも存在しない場合は○、どちらか一方でも存在する場合は×で示す。
2 支持基板用ウェーハ
3 絶縁膜
4 イオン注入層
5 活性層用ウェーハの残部
7 活性層
9 研磨機
11 活性層
15 ガス
Claims (3)
- 活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを直接または50nm以下の絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層を薄膜化して、所定膜厚の活性層を形成する工程とを有する貼り合わせウェーハの製造方法において、
前記活性層の薄膜化前の厚さが750nm以下であり、かつ、貼り合わせる前の活性層用ウェーハの所定の強度試験におけるスリップ転位の伸びが、所定の厚さで100μm以下であることを特徴とする貼り合わせウェーハの製造方法。 - 前記活性層用ウェーハは、B:9.0×1018 atoms/cm3以上、O:1.3×1018 atoms/cm3以上、及びC:1.0×1016 atoms/cm3以上の中から選択される、1または2以上の成分を含有する請求項1記載の貼り合わせウェーハの製造方法。
- 前記貼り合わせ工程に先立ち、これらウェーハの貼り合わせ面の少なくとも一方に、窒素、酸素、ヘリウムまたはこれらの混合ガスによるプラズマ処理を施す請求項1または2記載の貼り合わせウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175751A JP2008004900A (ja) | 2006-06-26 | 2006-06-26 | 貼り合わせウェーハの製造方法 |
SG200704725-1A SG138581A1 (en) | 2006-06-26 | 2007-06-22 | Method of producing bonded wafer |
EP07012365A EP1873823A1 (en) | 2006-06-26 | 2007-06-25 | Method of producing bonded wafer |
TW096122916A TWI335614B (en) | 2006-06-26 | 2007-06-25 | Method of producing bonded wafer |
US11/823,010 US7507641B2 (en) | 2006-06-26 | 2007-06-25 | Method of producing bonded wafer |
CNA2007101262285A CN101097845A (zh) | 2006-06-26 | 2007-06-26 | 制造结合晶片的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006175751A JP2008004900A (ja) | 2006-06-26 | 2006-06-26 | 貼り合わせウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008004900A true JP2008004900A (ja) | 2008-01-10 |
Family
ID=38522268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006175751A Pending JP2008004900A (ja) | 2006-06-26 | 2006-06-26 | 貼り合わせウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7507641B2 (ja) |
EP (1) | EP1873823A1 (ja) |
JP (1) | JP2008004900A (ja) |
CN (1) | CN101097845A (ja) |
SG (1) | SG138581A1 (ja) |
TW (1) | TWI335614B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111381A (ja) * | 2007-10-26 | 2009-05-21 | Soi Tec Silicon On Insulator Technologies | 微細な埋め込み絶縁層を有するsoi基板 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Sumco | 半導体基板の製造方法 |
EP2200084A1 (en) * | 2008-12-22 | 2010-06-23 | S.O.I. TEC Silicon | Method of fabricating a back-illuminated image sensor |
US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
US8871609B2 (en) | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
US8822817B2 (en) | 2010-12-03 | 2014-09-02 | The Boeing Company | Direct wafer bonding |
FR2983342B1 (fr) * | 2011-11-30 | 2016-05-20 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue |
JP6531729B2 (ja) * | 2016-07-19 | 2019-06-19 | 株式会社Sumco | シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
JP2001168308A (ja) * | 1999-09-30 | 2001-06-22 | Canon Inc | シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置 |
JP2003179216A (ja) * | 2002-10-18 | 2003-06-27 | Shin Etsu Handotai Co Ltd | Soiウエーハ |
WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
WO2005024918A1 (ja) * | 2003-09-08 | 2005-03-17 | Sumco Corporation | Soiウェーハおよびその製造方法 |
WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Soiウェーハおよびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02140937A (ja) | 1988-11-21 | 1990-05-30 | Nec Corp | シリコン基板 |
CA2246084A1 (en) * | 1998-08-28 | 2000-02-28 | Todd William Simpson | Method of patterning semiconductor materials and other brittle materials |
CA2246087A1 (en) * | 1998-08-28 | 2000-02-28 | Northern Telecom Limited | Method of cleaving a semiconductor wafer |
JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
FR2856192B1 (fr) | 2003-06-11 | 2005-07-29 | Soitec Silicon On Insulator | Procede de realisation de structure heterogene et structure obtenue par un tel procede |
US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
-
2006
- 2006-06-26 JP JP2006175751A patent/JP2008004900A/ja active Pending
-
2007
- 2007-06-22 SG SG200704725-1A patent/SG138581A1/en unknown
- 2007-06-25 US US11/823,010 patent/US7507641B2/en active Active
- 2007-06-25 TW TW096122916A patent/TWI335614B/zh active
- 2007-06-25 EP EP07012365A patent/EP1873823A1/en not_active Withdrawn
- 2007-06-26 CN CNA2007101262285A patent/CN101097845A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000055397A1 (fr) * | 1999-03-16 | 2000-09-21 | Shin-Etsu Handotai Co., Ltd. | Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue |
JP2001168308A (ja) * | 1999-09-30 | 2001-06-22 | Canon Inc | シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置 |
JP2003179216A (ja) * | 2002-10-18 | 2003-06-27 | Shin Etsu Handotai Co Ltd | Soiウエーハ |
WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
WO2005022610A1 (ja) * | 2003-09-01 | 2005-03-10 | Sumco Corporation | 貼り合わせウェーハの製造方法 |
WO2005024918A1 (ja) * | 2003-09-08 | 2005-03-17 | Sumco Corporation | Soiウェーハおよびその製造方法 |
WO2005027217A1 (ja) * | 2003-09-08 | 2005-03-24 | Sumco Corporation | Soiウェーハおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111381A (ja) * | 2007-10-26 | 2009-05-21 | Soi Tec Silicon On Insulator Technologies | 微細な埋め込み絶縁層を有するsoi基板 |
Also Published As
Publication number | Publication date |
---|---|
US7507641B2 (en) | 2009-03-24 |
TW200818255A (en) | 2008-04-16 |
TWI335614B (en) | 2011-01-01 |
US20080124897A1 (en) | 2008-05-29 |
SG138581A1 (en) | 2008-01-28 |
EP1873823A1 (en) | 2008-01-02 |
CN101097845A (zh) | 2008-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008004900A (ja) | 貼り合わせウェーハの製造方法 | |
WO2006059586A1 (ja) | 直接接合ウェーハの製造方法及び直接接合ウェーハ | |
TWI378538B (en) | Oxydation after oxide dissolution | |
JP2013080917A (ja) | シリコンオンインシュレーター構造体の製造方法 | |
JP6019106B2 (ja) | 材料中にクラックを形成するための方法 | |
JP5284576B2 (ja) | 半導体基板の製造方法 | |
JP2004221198A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
KR101623968B1 (ko) | 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
JP2008021992A (ja) | 接合界面安定化のための熱処理 | |
JP2007005563A (ja) | Simoxウェーハの製造方法 | |
JP2005533384A (ja) | 電気的に活性な薄膜を移送するための方法 | |
KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
JP2007317878A (ja) | 半導体基板の製造方法 | |
CN107146758B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
EP3568872B1 (en) | Process for smoothing the surface of a semiconductor-on-insulator substrate | |
JP2008235495A (ja) | Soiウェーハ及びその製造方法 | |
JP2009170652A (ja) | 貼り合わせウェーハの製造方法 | |
US7799660B2 (en) | Method for manufacturing SOI substrate | |
US7902043B2 (en) | Method of producing bonded wafer | |
JP2005050984A (ja) | 歪Si−SOI基板の製造方法及び該方法により製造された歪Si−SOI基板 | |
JP2006032752A (ja) | Simox基板の製造方法 | |
Colinge et al. | Low-temperature fabrication of germanium-on-insulator using remote plasma activation bonding and hydrogen exfoliation | |
EP3193355B1 (en) | Process for smoothing the surface of a structure | |
Xu et al. | GeSi/Si nanostructure formation by Ge ion implantation in (100) silicon wafer | |
JP2005228988A (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |