JP2005050984A - 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 - Google Patents
歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 Download PDFInfo
- Publication number
- JP2005050984A JP2005050984A JP2003209753A JP2003209753A JP2005050984A JP 2005050984 A JP2005050984 A JP 2005050984A JP 2003209753 A JP2003209753 A JP 2003209753A JP 2003209753 A JP2003209753 A JP 2003209753A JP 2005050984 A JP2005050984 A JP 2005050984A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mixed crystal
- sige mixed
- crystal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない歪Ｓｉ−ＳＯＩ基板を簡便に製造する。
【解決手段】ＳＯＩ基板１０のＳｉ層１３上にＳｉＧｅ混晶層１４を形成し、ＳｉＧｅ混晶層上に保護膜１６を形成する。絶縁層とＳｉ層の界面又は界面近傍に水素又はヘリウムをイオン注入した後、基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上で熱処理してＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅを拡散する。基板を降温して溶融したＳｉＧｅ混晶層１９を固化し、固化したＳｉＧｅ混晶層１９ａ及びＧｅがＳｉ層の一部に拡散して形成されたＳｉＧｅ混晶層２０を保護膜１６とともに除去して絶縁層１２上の歪Ｓｉ層１３ａを露出させた歪Ｓｉ−ＳＯＩ基板２１を得る。
【選択図】 図１
【解決手段】ＳＯＩ基板１０のＳｉ層１３上にＳｉＧｅ混晶層１４を形成し、ＳｉＧｅ混晶層上に保護膜１６を形成する。絶縁層とＳｉ層の界面又は界面近傍に水素又はヘリウムをイオン注入した後、基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上で熱処理してＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅを拡散する。基板を降温して溶融したＳｉＧｅ混晶層１９を固化し、固化したＳｉＧｅ混晶層１９ａ及びＧｅがＳｉ層の一部に拡散して形成されたＳｉＧｅ混晶層２０を保護膜１６とともに除去して絶縁層１２上の歪Ｓｉ層１３ａを露出させた歪Ｓｉ−ＳＯＩ基板２１を得る。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は高性能半導体装置用の歪Ｓｉ−ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板の製造方法及びこの方法により製造された歪Ｓｉ−ＳＯＩ基板に関するものである。
【０００２】
【従来の技術】
シリコンＭＯＳデバイスは、スケーリング則に従った微細化や動作電圧の低減を行うことにより、高速化と低消費電力化を両立してきた。しかし、ゲート長が１００ｎｍ以下の領域となると、上記の両立が困難となりつつある。このため、ＳＯＩ基板及び歪シリコンの導入が検討され、特にＳＯＩ基板上に歪シリコンを導入した基板が究極の基板と考えられ、研究が進められている。
【０００３】
第１の方法としてＳＯＩ基板とＳｉＧｅエピ技術との組み合わせが提供されている。例えば、ＳＯＩ基板上にＳｉＧｅエピタキシャル層を形成してＳｉＧｅ層の歪緩和を起こし、その上にＳｉエピタキシャル層を形成して歪Ｓｉとする方法が開示されている（例えば、特許文献１参照。）。第２の方法として酸素イオン注入分離法（ＳＩＭＯＸ）により埋め込み酸化膜上に歪緩和ＳｉＧｅ層を形成する方法が開示されている（例えば、特許文献２参照。）。第３の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、その後に酸化雰囲気の熱処理によりＧｅを下方拡散させつつ薄膜濃縮化させて歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第４の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、熱処理にＳｉＧｅ層を溶融し、その後にＧｅを拡散させつつＳｉＧｅ層を固化させることにより歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第５の方法として、歪Ｓｉ／ＳｉＧｅ−ＳＯＩ基板の形成方法が開示されている（例えば、特許文献４及び５参照。）。第６の方法として、貼り合わせ法による埋め込み酸化膜上に歪Ｓｉのみ存在させる歪Ｓｉ−ＳＯＩ基板の形成法が発表されている（例えば、非特許文献１参照。）。
【０００４】
【特許文献１】
特開平７−１６９９２６号公報
【特許文献２】
特開平９−３２１３０７号公報
【特許文献３】
特開２０００−２４３９４６号公報
【特許文献４】
特願平１０−１１６４７３号
【特許文献５】
特開２００３−０３１４９５号
【非特許文献１】
２００２年国際固体素子・材料コンファレンス（ＩＳＳＤＭ２００２）（名古屋）予稿集９−１０頁
【０００５】
【発明が解決しようとする課題】
しかしながら、上記第１〜５の方法は、Ｓｉ基板上に形成された絶縁層上に緩和したＳｉＧｅ層を形成してその上に更に歪Ｓｉを形成する方法である。従って絶縁膜上にＳｉＧｅ層があり、ＳＯＩ基板をデバイスとして使用する場合には、Ｇｅ汚染に対する対策が必要である。
一方、第６の方法は、Ｓｉ基板上に形成された絶縁層上に歪Ｓｉのみが形成されるけれども、貼り合わせ法により歪Ｓｉ−ＳＯＩ基板を作製するため、厚膜の歪Ｓｉ／ＳｉＧｅ層をエピタキシャル成長する必要があると同時に、貼り合わせ工程、剥離工程、薄膜化工程等が必要になり、製造コストを押上げる欠点を有する。
【０００６】
本発明の目的は、歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない歪Ｓｉ−ＳＯＩ基板を簡便に製造する方法を提供することにある。本発明の別の目的は、この方法により製造された歪Ｓｉ−ＳＯＩ基板を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、（ａ） Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に厚さ５０ｎｍ以上の単結晶Ｓｉ層１３を有するＳＯＩ基板１０を用意する工程と、（ｂ） このＳＯＩ基板１０のＳｉ層１３上にＳｉＧｅ混晶層１４を形成する工程と、（ｃ） このＳｉＧｅ混晶層１４上に保護膜１６を形成する工程と、（ｄ） この絶縁層１２とＳｉ層１３の界面又は界面近傍にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する工程と、（ｅ） このイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上でシリコンの融点未満の温度で熱処理してＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅを拡散する工程と、（ｆ） 工程（ｅ）の基板を降温して溶融したＳｉＧｅ混晶層１９を固化する工程と、（ｇ） この固化したＳｉＧｅ混晶層（１９ａ）及びＧｅがＳｉ層の一部に拡散して形成されたＳｉＧｅ混晶層（２０）を保護膜（１６）とともに除去して絶縁層（１２）上の歪Ｓｉ層（１３ａ）を露出させる工程とを含むことを特徴とする。
この請求項１に係る方法では、工程（ｅ）の熱処理によりＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅが拡散してＳｉＧｅ混晶層２０となる。同時にイオン注入した水素又はヘリウムが熱処理中に単結晶Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層１４が歪緩和するのを容易にする。その結果、所定の厚さで残留する単結晶Ｓｉ層１３が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１３ａとなる。
【０００８】
請求項２に係る発明は、請求項１に係る発明であって、工程（ｄ）と工程（ｅ）の間でイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理して注入した水素又はヘリウムを除去することを特徴とする。
この請求項２に係る方法では、イオン注入後に上記条件で熱処理することにより、注入した水素又はヘリウムを基板から除去するとともに緩和率を向上することができる。
【０００９】
請求項３に係る発明は、請求項１に係る発明であって、工程（ｂ）のＳｉＧｅ混晶層１４がエピタキシャル層であることを特徴とする。
この請求項３に係る方法では、工程（ｂ）のＳｉＧｅ混晶層１４をエピタキシャル層にすることにより、ＳｉＧｅ混晶層１４と歪Ｓｉ層１３との界面を平坦にし、欠陥を減らすことができる。
【００１０】
請求項４に係る発明は、請求項１に係る発明であって、工程（ｂ）のＳｉＧｅ混晶層１４がアモルファス層であることを特徴とする。
この請求項４に係る方法では、工程（ｂ）のＳｉＧｅ混晶層１４をアモルファス層にすることにより、工程（ｅ）においてＳｉＧｅ混晶層の溶解及びＧｅのＳｉ層への拡散がそれぞれより容易になる。
【００１１】
請求項５に係る発明は、請求項１に係る発明であって、工程（ｃ）の保護膜１６がＳｉ層又は気相成長法により形成されたＳｉＯ２膜であることを特徴とする。請求項６に係る発明は、請求項１に係る発明であって、工程（ｃ）の保護膜１６がＳｉ層及びこのＳｉ層上に気相成長法により形成されたＳｉＯ２膜からなる複合膜であることを特徴とする。
この請求項５又は６に係る方法では、保護膜をＳｉ層又はＳｉ層とＳｉＯ２膜の複合膜とすることにより、熱処理時にＳｉＧｅ混晶層表面からＧｅが飛散して失われるのを防止するとともにＳｉＧｅ混晶層の面荒れを防ぐ効果がある。
【００１２】
請求項７に係る発明は、請求項１ないし６いずれか１項に記載の方法により製造され、Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に厚さ１０ｎｍ以上１００ｎｍ未満の歪Ｓｉ層１３ａを有する歪Ｓｉ−ＳＯＩ基板２１である。
本発明の方法で製造された歪Ｓｉ−ＳＯＩ基板は歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
本発明の歪Ｓｉ−ＳＯＩ基板は次の方法により製造される。先ず図１（ａ）に示すように、Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に単結晶Ｓｉ層１３を有するＳＯＩ基板１０を用意する。このＳＯＩ基板としては、薄膜化される活性ウェーハと支持ウェーハを貼合わせて作製される貼り合わせＳＯＩ基板や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化膜層（Ｂｕｒｉｅｄ ＯＸｉｄｅ、ＢＯＸ層）を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法によるＳＯＩ基板がある。ここで、貼り合わせＳＯＩ基板には、活性ウェーハ側を機械加工及び化学エッチング、気相エッチング等によりウェーハの薄膜化処理したものや、活性ウェーハの所定の深さの領域に水素イオンを注入し、この注入層を起点としてウェーハを面平行に分割するスマートカット法によるものや、或いは貼り合わせ後の分割面にあらかじめ多孔質のポリＳｉ層を形成しておくＥＬＴＲＡＮ法によるものがある。
ＳＯＩ基板１０のＳｉ層１３の厚さは５０ｎｍ以上である。ＳＩＭＯＸ法によるＳＯＩ基板のＳｉ層の厚さは５０〜１００ｎｍの範囲に設定され、貼り合わせ法によるＳＯＩ基板のＳｉ層の厚さは５０〜５００ｎｍ又はそれ以上である。５０ｎｍ未満では、後述するＧｅがＳｉ層の一部に拡散するときに、未拡散部分のＳｉ層を確保するのが困難であるからである。絶縁層１２としてはＳｉＯ２膜が例示される。
【００１４】
次いで図１（ｂ）に示すように、ＳＯＩ基板１０のＳｉ層１２上にＳｉＧｅ混晶層１４を形成する。このＳｉＧｅ混晶層１４は、ＳＯＩ基板１０を分子線エピタキシ（以下、ＭＢＥという。）装置内に設置した後、シリコンとゲルマニウムを供給することにより、Ｓｉ層１２上にエピタキシャル層として形成される。このエピタキシャル層のＳｉＧｅ混晶層は、結晶層でもよいが、後述するＳｉＧｅ混晶層の溶解及びＧｅのＳｉ層への拡散をそれぞれより容易にするために、アモルファス層であることが好ましい。ＳｉＧｅ混晶層は、ＭＢＥ法以外に、ＣＶＤ法により形成してもよい。
次に図１（ｃ）に示すように、ＳｉＧｅ混晶層１４上に保護膜１６を形成する。この保護膜１６は、Ｓｉ層であるか、ＳｉＯ２膜であるか、或いはＳｉ層とこのＳｉ層上に形成されたＳｉＯ２膜とからなる複合膜である。保護膜がＳｉ層である場合、後述する熱処理を酸化性雰囲気で行うときに、酸化膜（ＳｉＯ２膜）を形成して、Ｇｅの飛散防止を図るとともにＳｉＧｅ混晶層表面の面荒れを防ぐ。また熱処理後のＳｉＧｅ混晶層のＧｅ濃度を設定するために使用する。保護膜がＳｉＯ２膜又はＳｉ層とＳｉＯ２膜との複合膜である場合、熱処理を不活性ガス雰囲気で行うときに、Ｇｅの飛散防止を図る。保護膜としてのＳｉ層又はＳｉＯ２膜或いはこれらの複合膜は、気相成長法によりＳｉ層上に形成される。この気相成長法としては、ＭＢＥ法、ＵＨＶ−ＣＶＤ法（超高真空化学気相堆積法）、ＣＶＤ法等が例示される。ＭＢＥ法で保護膜を形成する場合には、ＳｉＧｅ混晶層を形成した後にゲルマンガスの供給を停止して、Ｓｉ層が形成される。このゲルマンガスの供給を停止してＳｉ層を形成した後、基板をＭＢＥ装置から取り出し、電気炉に入れて酸化性雰囲気中、９００℃以下の温度でこのＳｉ層の全部又は一部を酸化してＳｉＯ２膜又は複合膜を形成することもできる。
【００１５】
次に図１（ｄ）に示すように、絶縁層１２とＳｉ層１３の界面又は界面近傍にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する。ピーク位置を界面にする理由は、イオン注入が絶縁層上のＳｉ層とＳｉＧｅ混晶層の緩和を促進するために行われ、緩和が絶縁層とＳｉ層との界面で生じる必要があるからである。またピーク位置はこの界面近傍の絶縁層中又はＳｉ層中でもよい。ピーク位置を界面近傍のＳｉ層中にした場合には緩和しないＳｉと緩和したＳｉとの界面に格子定数の違いに応じた応力が働き易い。従ってピーク位置を界面近傍の絶縁層中にする方が好ましい。ピーク位置を界面近傍の絶縁層中にした場合であって、絶縁層がシリコン酸化膜のときには、１０００℃以上の高温熱処理でこのシリコン酸化膜に粘弾性が生じ、シリコン酸化膜内で格子のすべりが生じても欠陥を発生せずに吸収する。ここで界面又は界面近傍とは、界面から０〜３０ｎｍの範囲が例示される。水素イオン（Ｈ＋）の場合には、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ２以上、より好ましくは５×１０１４ａｔｏｍｓ／ｃｍ２〜１×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量でイオン注入する。水素イオンの注入に代えて、或いは水素イオンの注入とともに、ヘリウムイオン（Ｈｅ＋）を注入してもよい。この場合、ヘリウムイオンのドーズ量は好ましくは１×１０１３ａｔｏｍｓ／ｃｍ２以上、より好ましくは３×１０１３ａｔｏｍｓ／ｃｍ２〜３×１０１６ａｔｏｍｓ／ｃｍ２である。ここで、図１（ｄ）中の符号１７はイオン濃度のピーク位置を含むイオン注入領域であり、このイオン注入領域１７は絶縁層１２とＳｉ層１３の界面に平行に形成される。イオン注入後、注入した水素又はヘリウムを基板から除去するために、酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理することが好ましい。
【００１６】
次に図１（ｅ）に示すように、イオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上でシリコンの融点未満（例えば１４１０℃）の温度で熱処理する。本発明で熱処理時の酸化性雰囲気とは酸素１００％ガス雰囲気、酸素含有ガス雰囲気であり、不活性ガス雰囲気とは窒素ガス、Ａｒガス、Ｈｅガス等の雰囲気である。熱処理温度は、後述する当該の固化したＳｉＧｅ混晶層のＧｅ濃度に応じた固相線より低い温度に設定する。更に熱処理時間はＳＯＩ基板の単結晶Ｓｉ層１３全体がＳｉＧｅ層とならず、所定の厚さで単結晶Ｓｉを残すような時間設定とする。即ち、好ましい熱処理条件は、ＳｉＧｅ混晶層１４が全て溶融し、かつＳｉ層１３の一部がＳｉＧｅ混晶層となる温度に設定する。例えばＳｉＧｅ混晶層の厚さが１００ｎｍでＧｅ濃度が４０％であって、更に絶縁層上のＳｉ層の厚さが１００ｎｍでＧｅを含まないＳｉ層の厚さを４０ｎｍに設定する場合には、温度は１１２０℃に設定し、熱処理時間は１０分間とする。Ｓｉ層のうちＧｅが拡散していない部分が次に述べる歪Ｓｉ層１３ａの厚さとなる。
この熱処理によりＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅが拡散してＳｉＧｅ混晶層２０となる。同時にイオン注入した水素又はヘリウムが熱処理中に単結晶Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層１４が歪緩和するのを容易にする。その結果所定の厚さで残留する単結晶Ｓｉ層１３が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１３ａとなる。図１（ｅ）の区切り線１８より上の領域はＳｉＧｅ混晶層の溶融領域１９であり、区切り線１８より下の領域はＳｉ層１３の一部にＧｅが拡散した領域２０である。なお、上記熱処理を行う前に、ウェーハ裏面やウェーハの面取り部を研磨加工又は酸エッチング処理して、残留するＧｅを除去しておくことが好ましい。
【００１７】
次に図１（ｆ）に示すように、上記基板を降温して溶融したＳｉＧｅ混晶層１９を固化し、結晶層のＳｉＧｅ混晶層１９ａ及び２０を得る。更に図１（ｇ）に示すように、これらのＳｉＧｅ混晶層１９ａ及び２０を保護膜１６とともに除去して絶縁層１２上の単結晶の歪Ｓｉ層１３ａをＳｉ層１３の厚さより小さい厚さにする。これにより歪Ｓｉ−ＳＯＩ基板２１が得られる。このＳＯＩ基板２１の歪Ｓｉ層１３ａは低欠陥で平坦な表面を有する。この保護膜１６とＳｉＧｅ混晶層１９ａ及び２０の除去方法としては、化学的機械研磨による平坦化加工（ＣＭＰ、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）、プラズマエッチング、或いは水素ガスと塩化水素ガスの混合ガスによる除去法が例示される。この除去に際しては、ＳｉＧｅ混晶層とＳｉ層とのミキシングが起きないように、温度は８００℃以下にしておくことが好ましい。薄膜化の方法として、高濃度のボロンをドーピングしたＳｉＧｅ混晶層を形成し、薄膜化時にこのＳｉＧｅ混晶層をストップ層としてストップエッチングにより除去する方法を用いてもよい。
【００１８】
【実施例】
以下、本発明の実施例を比較例とともに説明する。
＜実施例１〜５及び比較例１＞
ＳＩＭＯＸ法で作製された直径２００ｍｍのｐ型ＳＯＩウェーハを１２枚用意した。単結晶Ｓｉ層及び絶縁層である埋め込み酸化膜の膜厚は、それぞれ１００ｎｍ及び１４０ｎｍである。次に１２枚のＳＯＩウェーハを洗浄して、分子線エピタキシ装置にロードした。分子線エピタキシ装置内で高真空状態で表面を正常化させた後、室温でＧｅを５０％含むアモルファス層からなるＳｉＧｅ混晶層を５０ｎｍ堆積した。この基板を取り出しプラズマＣＶＤ装置で５０ｎｍのシリコン酸化膜を形成した。続いて、上記シリコン酸化膜を形成したＳＯＩウェーハ１０枚をイオン注入装置にロードし、単結晶Ｓｉ層と埋め込み酸化膜の界面近傍に注入量を５×１０１４ａｔｏｍｓ／ｃｍ２（実施例１）、１×１０１５ａｔｏｍｓ／ｃｍ２（実施例２）、５×１０１５ａｔｏｍｓ／ｃｍ２（実施例３）、１×１０１６ａｔｏｍｓ／ｃｍ２（実施例４）及び１×１０１７ａｔｏｍｓ／ｃｍ２（実施例５）の５条件で各２枚ずつに水素イオンを注入した。残りの２枚は水素イオン注入せず、比較例１とした。続いて、これら１２枚のウェーハを熱処理炉にて窒素ガス雰囲気下で１１５０℃で１．５時間熱処理した後、降温した。実施例１〜５及び比較例１の各１枚ずつのウェーハについて、ＳｉＧｅ混晶層をシリコン酸化膜とともにＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残したＳＯＩウェーハを得た。
【００１９】
＜比較試験と評価その１＞
（１） 熱処理炉で熱処理した後の実施例１〜５及び比較例１のウェーハ（図１（ｆ）に相当）を１枚ずつ採取し、ウェーハ表面のシリコン酸化膜をＨＦで除去して、ＳｉＧｅ混晶層をＲａｍａｎ散乱で評価した。その結果を表１に示す。水素イオン注入量が５×１０１４ａｔｏｍｓ／ｃｍ２の実施例１のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層の緩和率は６０％であった。また水素イオン注入量が１×１０１５ａｔｏｍｓ／ｃｍ２以上の実施例２〜５のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層は完全に緩和していた（緩和率１００％）。一方、水素イオン注入しなかった比較例１のＳＯＩウェーハでは、その緩和率は５０％であった。
（２） 熱処理炉で熱処理した後の実施例３のウェーハ（図１（ｆ）に相当）の表面のシリコン酸化膜をＨＦで除去した後、ＳＩＭＳ（二次イオン質量スペクトル分析）で分析した。その結果、当初１００ｎｍの厚さを有していた単結晶Ｓｉ層は４０ｎｍの厚さになり、Ｇｅ濃度４０％のアモルファス層からなる厚さ１００ｎｍのＳｉＧｅ混晶層はＧｅ濃度２５％で厚さ１６０ｎｍのＳｉＧｅ混晶層になっていた。図２（ａ）にＧｅ濃度が４０％で厚さ１００ｎｍのアモルファス層からなるＳｉＧｅ混晶層を単結晶Ｓｉ層上に有するＳＯＩウェーハを示し、図２（ｂ）に熱処理によりＧｅ濃度が２５％で厚さ１６０ｎｍのＳｉＧｅ混晶層を有するＳＯＩウェーハを示す。
（３） ＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例１〜５及び比較例１のＳＯＩウェーハ（図１（ｇ）に相当）を２分割して一方の表面粗さを原子間力顕微鏡（ＡＦＭ）で測定した。その結果、２０μｍ□の測定面積で、全てのウェーハの平均粗さ（ｒｍｓ）は１ｎｍ以下であった。
（４） 次に上記（２）で表面粗さを測定した実施例１〜５及び比較例１のＳＯＩウェーハ（図１（ｇ）に相当）の表面を希釈ｓｅｃｃｏエッチングし、５０％ＨＦ液に３０分浸漬した。その後微分干渉顕微鏡で欠陥を計測した。その結果を表１に示す。水素イオン注入しなかった比較例１のウェーハの欠陥密度が４．５×１０４個／ｃｍ２であったのに対して、低いドーズ量で水素イオン注入した実施例１のウェーハの欠陥密度が２．２×１０３個／ｃｍ２であり、高いドーズ量で水素イオン注入した実施例２〜５のウェーハの欠陥密度は、全て１×１０３個／ｃｍ２以下であった。
（５） 更にＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例１〜５及び比較例１のＳＯＩウェーハ（図１（ｇ）に相当）を２分割した残りのウェーハについて、Ｘ線回折装置（高分解能Ｘ線回折装置）で２結晶法で（００４）と（５１１）との回折強度を測定してＳｉ層の格子歪み量を評価した。その結果を表１に示す。水素イオン注入しなかった比較例１のＳｉ層の格子歪み量が０％であったのに対して、低いドーズ量で水素イオン注入した実施例１のＳｉ層の格子歪み量が＋０．６％であり、高いドーズ量で水素イオン注入した実施例２〜５のＳｉ層の格子歪み量は＋１％であり、除去したＳｉＧｅ層のＧｅ濃度に従って、Ｓｉ層が引っ張り状態にあることが判った。
【００２０】
【表１】
【００２１】
＜実施例６〜１０及び比較例２＞
ＳＩＭＯＸ法で作製された直径２００ｍｍのｐ型ＳＯＩウェーハを１２枚用意した。単結晶Ｓｉ層及び絶縁層である埋め込み酸化膜の膜厚は、それぞれ８０ｎｍ及び１４０ｎｍである。次に１２枚のＳＯＩウェーハを洗浄して、分子線エピタキシ装置にロードした。分子線エピタキシ装置内で高真空状態で表面を正常化させた後、室温でＧｅを９０％含むアモルファス層からなるＳｉＧｅ混晶層を５０ｎｍ堆積した。この基板を取り出しプラズマＣＶＤ装置で５０ｎｍのシリコン酸化膜を形成した。続いて、上記シリコン酸化膜を形成したＳＯＩウェーハ１０枚をイオン注入装置にロードし、単結晶Ｓｉ層と埋め込み酸化膜の界面近傍に注入量を５×１０１４ａｔｏｍｓ／ｃｍ２（実施例６）、１×１０１５ａｔｏｍｓ／ｃｍ２（実施例７）、５×１０１５ａｔｏｍｓ／ｃｍ２（実施例８）、１×１０１６ａｔｏｍｓ／ｃｍ２（実施例９）及び１×１０１７ａｔｏｍｓ／ｃｍ２（実施例１０）の５条件で各２枚ずつに水素イオンを注入した。残りの２枚は水素イオン注入せず、比較例２とした。続いて、これら１２枚のウェーハを熱処理炉にて窒素ガス雰囲気下で１０００℃で２時間熱処理した後、降温した。実施例６〜１０及び比較例２の各１枚ずつのウェーハについて、ＳｉＧｅ混晶層をシリコン酸化膜とともにＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残したＳＯＩウェーハを得た。
【００２２】
＜比較試験と評価その２＞
（１） 熱処理炉で熱処理した後の実施例６〜１０及び比較例２のウェーハ（図１（ｆ）に相当）を１枚ずつ採取し、ウェーハ表面のシリコン酸化膜をＨＦで除去して、ＳｉＧｅ混晶層をＲａｍａｎ散乱で評価した。その結果を表２に示す。水素イオン注入量が５×１０１４ａｔｏｍｓ／ｃｍ２の実施例６のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層の緩和率は６０％であった。また水素イオン注入量が１×１０１５ａｔｏｍｓ／ｃｍ２以上の実施例７〜１０のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層は完全に緩和していた（緩和率１００％）。一方、水素イオン注入しなかった比較例２のＳＯＩウェーハでは、その緩和率は５０％であった。
（２） 熱処理炉で熱処理した後の実施例７のウェーハ（図１（ｆ）に相当）の表面のシリコン酸化膜をＨＦで除去した後、ＳＩＭＳで分析した。その結果、当初８０ｎｍの厚さを有していた単結晶Ｓｉ層は６０ｎｍの厚さになり、Ｇｅ濃度９０％のアモルファス層からなる厚さ５０ｎｍのＳｉＧｅ混晶層はＧｅ濃度６５％で厚さ７０ｎｍのＳｉＧｅ混晶層になっていた。図３（ａ）にＧｅ濃度が９０％で厚さ５０ｎｍのアモルファス層からなるＳｉＧｅ混晶層を単結晶Ｓｉ層上に有するＳＯＩウェーハを示し、図３（ｂ）に熱処理によりＧｅ濃度が６５％で厚さ７０ｎｍのＳｉＧｅ混晶層を有するＳＯＩウェーハを示す。
（３） ＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例６〜１０及び比較例２のＳＯＩウェーハ（図１（ｇ）に相当）を２分割して一方の表面粗さをＡＦＭで測定した。その結果、２０μｍ□の測定面積で、全てのウェーハの平均粗さ（ｒｍｓ）は１ｎｍ以下であった。
（４） 次に上記（２）で表面粗さを測定した実施例６〜１０及び比較例２のＳＯＩウェーハ（図１（ｇ）に相当）の表面を希釈ｓｅｃｃｏエッチングし、５０％ＨＦ液に３０分浸漬した。その後微分干渉顕微鏡で欠陥を計測した。その結果を表１に示す。水素イオン注入しなかった比較例２のウェーハの欠陥密度が４．５×１０５個／ｃｍ２であったのに対して、低いドーズ量で水素イオン注入した実施例６のウェーハの欠陥密度が４．３×１０３個／ｃｍ２であり、高いドーズ量で水素イオン注入した実施例７〜１０のウェーハの欠陥密度は、全て１×１０３個／ｃｍ２以下であった。
（５） 更にＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例６〜１０及び比較例２のＳＯＩウェーハ（図１（ｇ）に相当）を２分割した残りのウェーハについて、Ｘ線回折装置（高分解能Ｘ線回折装置）で２結晶法で（００４）と（５１１）との回折強度を測定してＳｉ層の格子歪み量を評価した。その結果を表２に示す。水素イオン注入しなかった比較例２のＳｉ層の格子歪み量が０％であったのに対して、低いドーズ量で水素イオン注入した実施例６のＳｉ層の格子歪み量が＋１．８％であり、高いドーズ量で水素イオン注入した実施例７〜１０のＳｉ層の格子歪み量は＋２．６％であり、除去したＳｉＧｅ層のＧｅ濃度に従って、Ｓｉ層が引っ張り状態にあることが判った。
【００２３】
【表２】
【００２４】
以上述べた実施例では、シリコン酸化膜をＣＶＤ法で作成しているが、ＭＢＥ装置内でＳｉＧｅ膜形成後にＳｉを形成した後にウエーハを取り出し電気炉で９００℃以下の酸化雰囲気で堆積したＳｉ膜を酸化しても良い。
また、実施例ではＳｉＧｅ膜の除去法としてＣＭＰを採用したが、プラズマエッチや水素ガスと塩酸ガスの混合ガスでＳｉＧｅ膜を除去しても差し支えない。但し、温度はＳｉＧｅ層とＳｉ層との界面ミクシングガ起きない温度、例えば８００℃以下での実施が望ましい。ウエーハの裏面や面取り面のＧｅ残留する可能性があり、熱処理前に裏面や面取り面を研磨加工又は酸エッチング処理して残留Ｇｅを除去しても良い。
【００２５】
【発明の効果】
以上述べたように、本発明によれば、歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない歪Ｓｉ−ＳＯＩ基板を簡便に製造することができる。またこの歪Ｓｉ−ＳＯＩ基板はＳｉＧｅ混晶層を有しないため、この基板をデバイス工程で使用したときに、デバイス工程をＧｅで汚染するおそれがなく、Ｇｅ汚染を防止するための特別の設備をデバイス工程に要しない。
【図面の簡単な説明】
【図１】本発明の歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。
【図２】（ａ）実施例３におけるＳｉＧｅ混晶層形成後のＳＯＩウェーハの断面図。
（ｂ）実施例３における熱処理後のＳＯＩウェーハの断面図。
【図３】（ａ）実施例７におけるＳｉＧｅ混晶層形成後のＳＯＩウェーハの断面図。
（ｂ）実施例７における熱処理後のＳＯＩウェーハの断面図。
【符号の説明】
１０：ＳＯＩ基板
１１：Ｓｉ基板
１２：絶縁層
１３：単結晶Ｓｉ層
１３ａ：歪Ｓｉ層
１４：ＳｉＧｅ混晶層
１６：保護膜
１９：溶融したＳｉＧｅ混晶層
１９ａ：固化したＳｉＧｅ混晶層
２０：ＧｅがＳｉ層に拡散形成されたＳｉＧｅ混晶層
２１：歪Ｓｉ−ＳＯＩ基板
【発明の属する技術分野】
本発明は高性能半導体装置用の歪Ｓｉ−ＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板の製造方法及びこの方法により製造された歪Ｓｉ−ＳＯＩ基板に関するものである。
【０００２】
【従来の技術】
シリコンＭＯＳデバイスは、スケーリング則に従った微細化や動作電圧の低減を行うことにより、高速化と低消費電力化を両立してきた。しかし、ゲート長が１００ｎｍ以下の領域となると、上記の両立が困難となりつつある。このため、ＳＯＩ基板及び歪シリコンの導入が検討され、特にＳＯＩ基板上に歪シリコンを導入した基板が究極の基板と考えられ、研究が進められている。
【０００３】
第１の方法としてＳＯＩ基板とＳｉＧｅエピ技術との組み合わせが提供されている。例えば、ＳＯＩ基板上にＳｉＧｅエピタキシャル層を形成してＳｉＧｅ層の歪緩和を起こし、その上にＳｉエピタキシャル層を形成して歪Ｓｉとする方法が開示されている（例えば、特許文献１参照。）。第２の方法として酸素イオン注入分離法（ＳＩＭＯＸ）により埋め込み酸化膜上に歪緩和ＳｉＧｅ層を形成する方法が開示されている（例えば、特許文献２参照。）。第３の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、その後に酸化雰囲気の熱処理によりＧｅを下方拡散させつつ薄膜濃縮化させて歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第４の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、熱処理にＳｉＧｅ層を溶融し、その後にＧｅを拡散させつつＳｉＧｅ層を固化させることにより歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第５の方法として、歪Ｓｉ／ＳｉＧｅ−ＳＯＩ基板の形成方法が開示されている（例えば、特許文献４及び５参照。）。第６の方法として、貼り合わせ法による埋め込み酸化膜上に歪Ｓｉのみ存在させる歪Ｓｉ−ＳＯＩ基板の形成法が発表されている（例えば、非特許文献１参照。）。
【０００４】
【特許文献１】
特開平７−１６９９２６号公報
【特許文献２】
特開平９−３２１３０７号公報
【特許文献３】
特開２０００−２４３９４６号公報
【特許文献４】
特願平１０−１１６４７３号
【特許文献５】
特開２００３−０３１４９５号
【非特許文献１】
２００２年国際固体素子・材料コンファレンス（ＩＳＳＤＭ２００２）（名古屋）予稿集９−１０頁
【０００５】
【発明が解決しようとする課題】
しかしながら、上記第１〜５の方法は、Ｓｉ基板上に形成された絶縁層上に緩和したＳｉＧｅ層を形成してその上に更に歪Ｓｉを形成する方法である。従って絶縁膜上にＳｉＧｅ層があり、ＳＯＩ基板をデバイスとして使用する場合には、Ｇｅ汚染に対する対策が必要である。
一方、第６の方法は、Ｓｉ基板上に形成された絶縁層上に歪Ｓｉのみが形成されるけれども、貼り合わせ法により歪Ｓｉ−ＳＯＩ基板を作製するため、厚膜の歪Ｓｉ／ＳｉＧｅ層をエピタキシャル成長する必要があると同時に、貼り合わせ工程、剥離工程、薄膜化工程等が必要になり、製造コストを押上げる欠点を有する。
【０００６】
本発明の目的は、歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない歪Ｓｉ−ＳＯＩ基板を簡便に製造する方法を提供することにある。本発明の別の目的は、この方法により製造された歪Ｓｉ−ＳＯＩ基板を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に係る発明は、図１に示すように、（ａ） Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に厚さ５０ｎｍ以上の単結晶Ｓｉ層１３を有するＳＯＩ基板１０を用意する工程と、（ｂ） このＳＯＩ基板１０のＳｉ層１３上にＳｉＧｅ混晶層１４を形成する工程と、（ｃ） このＳｉＧｅ混晶層１４上に保護膜１６を形成する工程と、（ｄ） この絶縁層１２とＳｉ層１３の界面又は界面近傍にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する工程と、（ｅ） このイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上でシリコンの融点未満の温度で熱処理してＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅを拡散する工程と、（ｆ） 工程（ｅ）の基板を降温して溶融したＳｉＧｅ混晶層１９を固化する工程と、（ｇ） この固化したＳｉＧｅ混晶層（１９ａ）及びＧｅがＳｉ層の一部に拡散して形成されたＳｉＧｅ混晶層（２０）を保護膜（１６）とともに除去して絶縁層（１２）上の歪Ｓｉ層（１３ａ）を露出させる工程とを含むことを特徴とする。
この請求項１に係る方法では、工程（ｅ）の熱処理によりＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅが拡散してＳｉＧｅ混晶層２０となる。同時にイオン注入した水素又はヘリウムが熱処理中に単結晶Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層１４が歪緩和するのを容易にする。その結果、所定の厚さで残留する単結晶Ｓｉ層１３が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１３ａとなる。
【０００８】
請求項２に係る発明は、請求項１に係る発明であって、工程（ｄ）と工程（ｅ）の間でイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理して注入した水素又はヘリウムを除去することを特徴とする。
この請求項２に係る方法では、イオン注入後に上記条件で熱処理することにより、注入した水素又はヘリウムを基板から除去するとともに緩和率を向上することができる。
【０００９】
請求項３に係る発明は、請求項１に係る発明であって、工程（ｂ）のＳｉＧｅ混晶層１４がエピタキシャル層であることを特徴とする。
この請求項３に係る方法では、工程（ｂ）のＳｉＧｅ混晶層１４をエピタキシャル層にすることにより、ＳｉＧｅ混晶層１４と歪Ｓｉ層１３との界面を平坦にし、欠陥を減らすことができる。
【００１０】
請求項４に係る発明は、請求項１に係る発明であって、工程（ｂ）のＳｉＧｅ混晶層１４がアモルファス層であることを特徴とする。
この請求項４に係る方法では、工程（ｂ）のＳｉＧｅ混晶層１４をアモルファス層にすることにより、工程（ｅ）においてＳｉＧｅ混晶層の溶解及びＧｅのＳｉ層への拡散がそれぞれより容易になる。
【００１１】
請求項５に係る発明は、請求項１に係る発明であって、工程（ｃ）の保護膜１６がＳｉ層又は気相成長法により形成されたＳｉＯ２膜であることを特徴とする。請求項６に係る発明は、請求項１に係る発明であって、工程（ｃ）の保護膜１６がＳｉ層及びこのＳｉ層上に気相成長法により形成されたＳｉＯ２膜からなる複合膜であることを特徴とする。
この請求項５又は６に係る方法では、保護膜をＳｉ層又はＳｉ層とＳｉＯ２膜の複合膜とすることにより、熱処理時にＳｉＧｅ混晶層表面からＧｅが飛散して失われるのを防止するとともにＳｉＧｅ混晶層の面荒れを防ぐ効果がある。
【００１２】
請求項７に係る発明は、請求項１ないし６いずれか１項に記載の方法により製造され、Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に厚さ１０ｎｍ以上１００ｎｍ未満の歪Ｓｉ層１３ａを有する歪Ｓｉ−ＳＯＩ基板２１である。
本発明の方法で製造された歪Ｓｉ−ＳＯＩ基板は歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない。
【００１３】
【発明の実施の形態】
次に本発明の実施の形態を図面に基づいて説明する。
本発明の歪Ｓｉ−ＳＯＩ基板は次の方法により製造される。先ず図１（ａ）に示すように、Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に単結晶Ｓｉ層１３を有するＳＯＩ基板１０を用意する。このＳＯＩ基板としては、薄膜化される活性ウェーハと支持ウェーハを貼合わせて作製される貼り合わせＳＯＩ基板や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化膜層（Ｂｕｒｉｅｄ ＯＸｉｄｅ、ＢＯＸ層）を形成するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法によるＳＯＩ基板がある。ここで、貼り合わせＳＯＩ基板には、活性ウェーハ側を機械加工及び化学エッチング、気相エッチング等によりウェーハの薄膜化処理したものや、活性ウェーハの所定の深さの領域に水素イオンを注入し、この注入層を起点としてウェーハを面平行に分割するスマートカット法によるものや、或いは貼り合わせ後の分割面にあらかじめ多孔質のポリＳｉ層を形成しておくＥＬＴＲＡＮ法によるものがある。
ＳＯＩ基板１０のＳｉ層１３の厚さは５０ｎｍ以上である。ＳＩＭＯＸ法によるＳＯＩ基板のＳｉ層の厚さは５０〜１００ｎｍの範囲に設定され、貼り合わせ法によるＳＯＩ基板のＳｉ層の厚さは５０〜５００ｎｍ又はそれ以上である。５０ｎｍ未満では、後述するＧｅがＳｉ層の一部に拡散するときに、未拡散部分のＳｉ層を確保するのが困難であるからである。絶縁層１２としてはＳｉＯ２膜が例示される。
【００１４】
次いで図１（ｂ）に示すように、ＳＯＩ基板１０のＳｉ層１２上にＳｉＧｅ混晶層１４を形成する。このＳｉＧｅ混晶層１４は、ＳＯＩ基板１０を分子線エピタキシ（以下、ＭＢＥという。）装置内に設置した後、シリコンとゲルマニウムを供給することにより、Ｓｉ層１２上にエピタキシャル層として形成される。このエピタキシャル層のＳｉＧｅ混晶層は、結晶層でもよいが、後述するＳｉＧｅ混晶層の溶解及びＧｅのＳｉ層への拡散をそれぞれより容易にするために、アモルファス層であることが好ましい。ＳｉＧｅ混晶層は、ＭＢＥ法以外に、ＣＶＤ法により形成してもよい。
次に図１（ｃ）に示すように、ＳｉＧｅ混晶層１４上に保護膜１６を形成する。この保護膜１６は、Ｓｉ層であるか、ＳｉＯ２膜であるか、或いはＳｉ層とこのＳｉ層上に形成されたＳｉＯ２膜とからなる複合膜である。保護膜がＳｉ層である場合、後述する熱処理を酸化性雰囲気で行うときに、酸化膜（ＳｉＯ２膜）を形成して、Ｇｅの飛散防止を図るとともにＳｉＧｅ混晶層表面の面荒れを防ぐ。また熱処理後のＳｉＧｅ混晶層のＧｅ濃度を設定するために使用する。保護膜がＳｉＯ２膜又はＳｉ層とＳｉＯ２膜との複合膜である場合、熱処理を不活性ガス雰囲気で行うときに、Ｇｅの飛散防止を図る。保護膜としてのＳｉ層又はＳｉＯ２膜或いはこれらの複合膜は、気相成長法によりＳｉ層上に形成される。この気相成長法としては、ＭＢＥ法、ＵＨＶ−ＣＶＤ法（超高真空化学気相堆積法）、ＣＶＤ法等が例示される。ＭＢＥ法で保護膜を形成する場合には、ＳｉＧｅ混晶層を形成した後にゲルマンガスの供給を停止して、Ｓｉ層が形成される。このゲルマンガスの供給を停止してＳｉ層を形成した後、基板をＭＢＥ装置から取り出し、電気炉に入れて酸化性雰囲気中、９００℃以下の温度でこのＳｉ層の全部又は一部を酸化してＳｉＯ２膜又は複合膜を形成することもできる。
【００１５】
次に図１（ｄ）に示すように、絶縁層１２とＳｉ層１３の界面又は界面近傍にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する。ピーク位置を界面にする理由は、イオン注入が絶縁層上のＳｉ層とＳｉＧｅ混晶層の緩和を促進するために行われ、緩和が絶縁層とＳｉ層との界面で生じる必要があるからである。またピーク位置はこの界面近傍の絶縁層中又はＳｉ層中でもよい。ピーク位置を界面近傍のＳｉ層中にした場合には緩和しないＳｉと緩和したＳｉとの界面に格子定数の違いに応じた応力が働き易い。従ってピーク位置を界面近傍の絶縁層中にする方が好ましい。ピーク位置を界面近傍の絶縁層中にした場合であって、絶縁層がシリコン酸化膜のときには、１０００℃以上の高温熱処理でこのシリコン酸化膜に粘弾性が生じ、シリコン酸化膜内で格子のすべりが生じても欠陥を発生せずに吸収する。ここで界面又は界面近傍とは、界面から０〜３０ｎｍの範囲が例示される。水素イオン（Ｈ＋）の場合には、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ２以上、より好ましくは５×１０１４ａｔｏｍｓ／ｃｍ２〜１×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量でイオン注入する。水素イオンの注入に代えて、或いは水素イオンの注入とともに、ヘリウムイオン（Ｈｅ＋）を注入してもよい。この場合、ヘリウムイオンのドーズ量は好ましくは１×１０１３ａｔｏｍｓ／ｃｍ２以上、より好ましくは３×１０１３ａｔｏｍｓ／ｃｍ２〜３×１０１６ａｔｏｍｓ／ｃｍ２である。ここで、図１（ｄ）中の符号１７はイオン濃度のピーク位置を含むイオン注入領域であり、このイオン注入領域１７は絶縁層１２とＳｉ層１３の界面に平行に形成される。イオン注入後、注入した水素又はヘリウムを基板から除去するために、酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理することが好ましい。
【００１６】
次に図１（ｅ）に示すように、イオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上でシリコンの融点未満（例えば１４１０℃）の温度で熱処理する。本発明で熱処理時の酸化性雰囲気とは酸素１００％ガス雰囲気、酸素含有ガス雰囲気であり、不活性ガス雰囲気とは窒素ガス、Ａｒガス、Ｈｅガス等の雰囲気である。熱処理温度は、後述する当該の固化したＳｉＧｅ混晶層のＧｅ濃度に応じた固相線より低い温度に設定する。更に熱処理時間はＳＯＩ基板の単結晶Ｓｉ層１３全体がＳｉＧｅ層とならず、所定の厚さで単結晶Ｓｉを残すような時間設定とする。即ち、好ましい熱処理条件は、ＳｉＧｅ混晶層１４が全て溶融し、かつＳｉ層１３の一部がＳｉＧｅ混晶層となる温度に設定する。例えばＳｉＧｅ混晶層の厚さが１００ｎｍでＧｅ濃度が４０％であって、更に絶縁層上のＳｉ層の厚さが１００ｎｍでＧｅを含まないＳｉ層の厚さを４０ｎｍに設定する場合には、温度は１１２０℃に設定し、熱処理時間は１０分間とする。Ｓｉ層のうちＧｅが拡散していない部分が次に述べる歪Ｓｉ層１３ａの厚さとなる。
この熱処理によりＳｉＧｅ混晶層１４を溶融するとともにＳｉ層１３の一部にＧｅが拡散してＳｉＧｅ混晶層２０となる。同時にイオン注入した水素又はヘリウムが熱処理中に単結晶Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層１４が歪緩和するのを容易にする。その結果所定の厚さで残留する単結晶Ｓｉ層１３が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１３ａとなる。図１（ｅ）の区切り線１８より上の領域はＳｉＧｅ混晶層の溶融領域１９であり、区切り線１８より下の領域はＳｉ層１３の一部にＧｅが拡散した領域２０である。なお、上記熱処理を行う前に、ウェーハ裏面やウェーハの面取り部を研磨加工又は酸エッチング処理して、残留するＧｅを除去しておくことが好ましい。
【００１７】
次に図１（ｆ）に示すように、上記基板を降温して溶融したＳｉＧｅ混晶層１９を固化し、結晶層のＳｉＧｅ混晶層１９ａ及び２０を得る。更に図１（ｇ）に示すように、これらのＳｉＧｅ混晶層１９ａ及び２０を保護膜１６とともに除去して絶縁層１２上の単結晶の歪Ｓｉ層１３ａをＳｉ層１３の厚さより小さい厚さにする。これにより歪Ｓｉ−ＳＯＩ基板２１が得られる。このＳＯＩ基板２１の歪Ｓｉ層１３ａは低欠陥で平坦な表面を有する。この保護膜１６とＳｉＧｅ混晶層１９ａ及び２０の除去方法としては、化学的機械研磨による平坦化加工（ＣＭＰ、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｚａｔｉｏｎ）、プラズマエッチング、或いは水素ガスと塩化水素ガスの混合ガスによる除去法が例示される。この除去に際しては、ＳｉＧｅ混晶層とＳｉ層とのミキシングが起きないように、温度は８００℃以下にしておくことが好ましい。薄膜化の方法として、高濃度のボロンをドーピングしたＳｉＧｅ混晶層を形成し、薄膜化時にこのＳｉＧｅ混晶層をストップ層としてストップエッチングにより除去する方法を用いてもよい。
【００１８】
【実施例】
以下、本発明の実施例を比較例とともに説明する。
＜実施例１〜５及び比較例１＞
ＳＩＭＯＸ法で作製された直径２００ｍｍのｐ型ＳＯＩウェーハを１２枚用意した。単結晶Ｓｉ層及び絶縁層である埋め込み酸化膜の膜厚は、それぞれ１００ｎｍ及び１４０ｎｍである。次に１２枚のＳＯＩウェーハを洗浄して、分子線エピタキシ装置にロードした。分子線エピタキシ装置内で高真空状態で表面を正常化させた後、室温でＧｅを５０％含むアモルファス層からなるＳｉＧｅ混晶層を５０ｎｍ堆積した。この基板を取り出しプラズマＣＶＤ装置で５０ｎｍのシリコン酸化膜を形成した。続いて、上記シリコン酸化膜を形成したＳＯＩウェーハ１０枚をイオン注入装置にロードし、単結晶Ｓｉ層と埋め込み酸化膜の界面近傍に注入量を５×１０１４ａｔｏｍｓ／ｃｍ２（実施例１）、１×１０１５ａｔｏｍｓ／ｃｍ２（実施例２）、５×１０１５ａｔｏｍｓ／ｃｍ２（実施例３）、１×１０１６ａｔｏｍｓ／ｃｍ２（実施例４）及び１×１０１７ａｔｏｍｓ／ｃｍ２（実施例５）の５条件で各２枚ずつに水素イオンを注入した。残りの２枚は水素イオン注入せず、比較例１とした。続いて、これら１２枚のウェーハを熱処理炉にて窒素ガス雰囲気下で１１５０℃で１．５時間熱処理した後、降温した。実施例１〜５及び比較例１の各１枚ずつのウェーハについて、ＳｉＧｅ混晶層をシリコン酸化膜とともにＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残したＳＯＩウェーハを得た。
【００１９】
＜比較試験と評価その１＞
（１） 熱処理炉で熱処理した後の実施例１〜５及び比較例１のウェーハ（図１（ｆ）に相当）を１枚ずつ採取し、ウェーハ表面のシリコン酸化膜をＨＦで除去して、ＳｉＧｅ混晶層をＲａｍａｎ散乱で評価した。その結果を表１に示す。水素イオン注入量が５×１０１４ａｔｏｍｓ／ｃｍ２の実施例１のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層の緩和率は６０％であった。また水素イオン注入量が１×１０１５ａｔｏｍｓ／ｃｍ２以上の実施例２〜５のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層は完全に緩和していた（緩和率１００％）。一方、水素イオン注入しなかった比較例１のＳＯＩウェーハでは、その緩和率は５０％であった。
（２） 熱処理炉で熱処理した後の実施例３のウェーハ（図１（ｆ）に相当）の表面のシリコン酸化膜をＨＦで除去した後、ＳＩＭＳ（二次イオン質量スペクトル分析）で分析した。その結果、当初１００ｎｍの厚さを有していた単結晶Ｓｉ層は４０ｎｍの厚さになり、Ｇｅ濃度４０％のアモルファス層からなる厚さ１００ｎｍのＳｉＧｅ混晶層はＧｅ濃度２５％で厚さ１６０ｎｍのＳｉＧｅ混晶層になっていた。図２（ａ）にＧｅ濃度が４０％で厚さ１００ｎｍのアモルファス層からなるＳｉＧｅ混晶層を単結晶Ｓｉ層上に有するＳＯＩウェーハを示し、図２（ｂ）に熱処理によりＧｅ濃度が２５％で厚さ１６０ｎｍのＳｉＧｅ混晶層を有するＳＯＩウェーハを示す。
（３） ＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例１〜５及び比較例１のＳＯＩウェーハ（図１（ｇ）に相当）を２分割して一方の表面粗さを原子間力顕微鏡（ＡＦＭ）で測定した。その結果、２０μｍ□の測定面積で、全てのウェーハの平均粗さ（ｒｍｓ）は１ｎｍ以下であった。
（４） 次に上記（２）で表面粗さを測定した実施例１〜５及び比較例１のＳＯＩウェーハ（図１（ｇ）に相当）の表面を希釈ｓｅｃｃｏエッチングし、５０％ＨＦ液に３０分浸漬した。その後微分干渉顕微鏡で欠陥を計測した。その結果を表１に示す。水素イオン注入しなかった比較例１のウェーハの欠陥密度が４．５×１０４個／ｃｍ２であったのに対して、低いドーズ量で水素イオン注入した実施例１のウェーハの欠陥密度が２．２×１０３個／ｃｍ２であり、高いドーズ量で水素イオン注入した実施例２〜５のウェーハの欠陥密度は、全て１×１０３個／ｃｍ２以下であった。
（５） 更にＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例１〜５及び比較例１のＳＯＩウェーハ（図１（ｇ）に相当）を２分割した残りのウェーハについて、Ｘ線回折装置（高分解能Ｘ線回折装置）で２結晶法で（００４）と（５１１）との回折強度を測定してＳｉ層の格子歪み量を評価した。その結果を表１に示す。水素イオン注入しなかった比較例１のＳｉ層の格子歪み量が０％であったのに対して、低いドーズ量で水素イオン注入した実施例１のＳｉ層の格子歪み量が＋０．６％であり、高いドーズ量で水素イオン注入した実施例２〜５のＳｉ層の格子歪み量は＋１％であり、除去したＳｉＧｅ層のＧｅ濃度に従って、Ｓｉ層が引っ張り状態にあることが判った。
【００２０】
【表１】
＜実施例６〜１０及び比較例２＞
ＳＩＭＯＸ法で作製された直径２００ｍｍのｐ型ＳＯＩウェーハを１２枚用意した。単結晶Ｓｉ層及び絶縁層である埋め込み酸化膜の膜厚は、それぞれ８０ｎｍ及び１４０ｎｍである。次に１２枚のＳＯＩウェーハを洗浄して、分子線エピタキシ装置にロードした。分子線エピタキシ装置内で高真空状態で表面を正常化させた後、室温でＧｅを９０％含むアモルファス層からなるＳｉＧｅ混晶層を５０ｎｍ堆積した。この基板を取り出しプラズマＣＶＤ装置で５０ｎｍのシリコン酸化膜を形成した。続いて、上記シリコン酸化膜を形成したＳＯＩウェーハ１０枚をイオン注入装置にロードし、単結晶Ｓｉ層と埋め込み酸化膜の界面近傍に注入量を５×１０１４ａｔｏｍｓ／ｃｍ２（実施例６）、１×１０１５ａｔｏｍｓ／ｃｍ２（実施例７）、５×１０１５ａｔｏｍｓ／ｃｍ２（実施例８）、１×１０１６ａｔｏｍｓ／ｃｍ２（実施例９）及び１×１０１７ａｔｏｍｓ／ｃｍ２（実施例１０）の５条件で各２枚ずつに水素イオンを注入した。残りの２枚は水素イオン注入せず、比較例２とした。続いて、これら１２枚のウェーハを熱処理炉にて窒素ガス雰囲気下で１０００℃で２時間熱処理した後、降温した。実施例６〜１０及び比較例２の各１枚ずつのウェーハについて、ＳｉＧｅ混晶層をシリコン酸化膜とともにＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残したＳＯＩウェーハを得た。
【００２２】
＜比較試験と評価その２＞
（１） 熱処理炉で熱処理した後の実施例６〜１０及び比較例２のウェーハ（図１（ｆ）に相当）を１枚ずつ採取し、ウェーハ表面のシリコン酸化膜をＨＦで除去して、ＳｉＧｅ混晶層をＲａｍａｎ散乱で評価した。その結果を表２に示す。水素イオン注入量が５×１０１４ａｔｏｍｓ／ｃｍ２の実施例６のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層の緩和率は６０％であった。また水素イオン注入量が１×１０１５ａｔｏｍｓ／ｃｍ２以上の実施例７〜１０のＳＯＩウェーハでは、熱処理後に形成されたＳｉＧｅ混晶層は完全に緩和していた（緩和率１００％）。一方、水素イオン注入しなかった比較例２のＳＯＩウェーハでは、その緩和率は５０％であった。
（２） 熱処理炉で熱処理した後の実施例７のウェーハ（図１（ｆ）に相当）の表面のシリコン酸化膜をＨＦで除去した後、ＳＩＭＳで分析した。その結果、当初８０ｎｍの厚さを有していた単結晶Ｓｉ層は６０ｎｍの厚さになり、Ｇｅ濃度９０％のアモルファス層からなる厚さ５０ｎｍのＳｉＧｅ混晶層はＧｅ濃度６５％で厚さ７０ｎｍのＳｉＧｅ混晶層になっていた。図３（ａ）にＧｅ濃度が９０％で厚さ５０ｎｍのアモルファス層からなるＳｉＧｅ混晶層を単結晶Ｓｉ層上に有するＳＯＩウェーハを示し、図３（ｂ）に熱処理によりＧｅ濃度が６５％で厚さ７０ｎｍのＳｉＧｅ混晶層を有するＳＯＩウェーハを示す。
（３） ＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例６〜１０及び比較例２のＳＯＩウェーハ（図１（ｇ）に相当）を２分割して一方の表面粗さをＡＦＭで測定した。その結果、２０μｍ□の測定面積で、全てのウェーハの平均粗さ（ｒｍｓ）は１ｎｍ以下であった。
（４） 次に上記（２）で表面粗さを測定した実施例６〜１０及び比較例２のＳＯＩウェーハ（図１（ｇ）に相当）の表面を希釈ｓｅｃｃｏエッチングし、５０％ＨＦ液に３０分浸漬した。その後微分干渉顕微鏡で欠陥を計測した。その結果を表１に示す。水素イオン注入しなかった比較例２のウェーハの欠陥密度が４．５×１０５個／ｃｍ２であったのに対して、低いドーズ量で水素イオン注入した実施例６のウェーハの欠陥密度が４．３×１０３個／ｃｍ２であり、高いドーズ量で水素イオン注入した実施例７〜１０のウェーハの欠陥密度は、全て１×１０３個／ｃｍ２以下であった。
（５） 更にＳｉＧｅ混晶膜をＣＭＰで除去して埋め込み酸化膜上にＳｉ層のみを残した実施例６〜１０及び比較例２のＳＯＩウェーハ（図１（ｇ）に相当）を２分割した残りのウェーハについて、Ｘ線回折装置（高分解能Ｘ線回折装置）で２結晶法で（００４）と（５１１）との回折強度を測定してＳｉ層の格子歪み量を評価した。その結果を表２に示す。水素イオン注入しなかった比較例２のＳｉ層の格子歪み量が０％であったのに対して、低いドーズ量で水素イオン注入した実施例６のＳｉ層の格子歪み量が＋１．８％であり、高いドーズ量で水素イオン注入した実施例７〜１０のＳｉ層の格子歪み量は＋２．６％であり、除去したＳｉＧｅ層のＧｅ濃度に従って、Ｓｉ層が引っ張り状態にあることが判った。
【００２３】
【表２】
以上述べた実施例では、シリコン酸化膜をＣＶＤ法で作成しているが、ＭＢＥ装置内でＳｉＧｅ膜形成後にＳｉを形成した後にウエーハを取り出し電気炉で９００℃以下の酸化雰囲気で堆積したＳｉ膜を酸化しても良い。
また、実施例ではＳｉＧｅ膜の除去法としてＣＭＰを採用したが、プラズマエッチや水素ガスと塩酸ガスの混合ガスでＳｉＧｅ膜を除去しても差し支えない。但し、温度はＳｉＧｅ層とＳｉ層との界面ミクシングガ起きない温度、例えば８００℃以下での実施が望ましい。ウエーハの裏面や面取り面のＧｅ残留する可能性があり、熱処理前に裏面や面取り面を研磨加工又は酸エッチング処理して残留Ｇｅを除去しても良い。
【００２５】
【発明の効果】
以上述べたように、本発明によれば、歪Ｓｉ層表面が平坦で欠陥が少なくかつ絶縁層上に歪Ｓｉ層しか有しない歪Ｓｉ−ＳＯＩ基板を簡便に製造することができる。またこの歪Ｓｉ−ＳＯＩ基板はＳｉＧｅ混晶層を有しないため、この基板をデバイス工程で使用したときに、デバイス工程をＧｅで汚染するおそれがなく、Ｇｅ汚染を防止するための特別の設備をデバイス工程に要しない。
【図面の簡単な説明】
【図１】本発明の歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。
【図２】（ａ）実施例３におけるＳｉＧｅ混晶層形成後のＳＯＩウェーハの断面図。
（ｂ）実施例３における熱処理後のＳＯＩウェーハの断面図。
【図３】（ａ）実施例７におけるＳｉＧｅ混晶層形成後のＳＯＩウェーハの断面図。
（ｂ）実施例７における熱処理後のＳＯＩウェーハの断面図。
【符号の説明】
１０：ＳＯＩ基板
１１：Ｓｉ基板
１２：絶縁層
１３：単結晶Ｓｉ層
１３ａ：歪Ｓｉ層
１４：ＳｉＧｅ混晶層
１６：保護膜
１９：溶融したＳｉＧｅ混晶層
１９ａ：固化したＳｉＧｅ混晶層
２０：ＧｅがＳｉ層に拡散形成されたＳｉＧｅ混晶層
２１：歪Ｓｉ−ＳＯＩ基板
Claims (7)
- （ａ） Ｓｉ基板（１１）上に絶縁層（１２）及びこの絶縁層（１２）上に厚さ５０ｎｍ以上の単結晶Ｓｉ層（１３）を有するＳＯＩ基板（１０）を用意する工程と、
（ｂ） 前記ＳＯＩ基板（１０）のＳｉ層（１３）上にＳｉＧｅ混晶層（１４）を形成する工程と、
（ｃ） 前記ＳｉＧｅ混晶層（１４）上に保護膜（１６）を形成する工程と、
（ｄ） 前記絶縁層（１２）と前記Ｓｉ層（１３）の界面又は界面近傍にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する工程と、
（ｅ） 前記イオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上でシリコンの融点未満の温度で熱処理して前記ＳｉＧｅ混晶層（１４）を溶融するとともに前記Ｓｉ層（１３）の一部にＧｅを拡散する工程と、
（ｆ） 工程（ｅ）の基板を降温して前記溶融したＳｉＧｅ混晶層（１９）を固化する工程と、
（ｇ） 前記固化したＳｉＧｅ混晶層（１９ａ）及びＧｅがＳｉ層の一部に拡散して形成されたＳｉＧｅ混晶層（２０）を保護膜（１６）とともに除去して絶縁層（１２）上の歪Ｓｉ層（１３ａ）を露出させる工程と
を含むことを特徴とする歪Ｓｉ−ＳＯＩ基板の製造方法。 - 工程（ｄ）と工程（ｅ）の間でイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理して注入した水素又はヘリウムを除去する請求項１記載の製造方法。
- 工程（ｂ）のＳｉＧｅ混晶層（１４）がエピタキシャル層である請求項１記載の製造方法。
- 工程（ｂ）のＳｉＧｅ混晶層（１４）がアモルファス層である請求項１記載の製造方法。
- 工程（ｃ）の保護膜（１６）がＳｉ層又は気相成長法により形成されたＳｉＯ２膜である請求項１記載の製造方法。
- 工程（ｃ）の保護膜（１６）がＳｉ層及びこのＳｉ層上に気相成長法により形成されたＳｉＯ２膜からなる複合膜である請求項１記載の製造方法。
- 請求項１ないし６いずれか１項に記載の方法により製造され、Ｓｉ基板（１１）上に絶縁層（１２）及びこの絶縁層（１２）上に厚さ１０ｎｍ以上の歪Ｓｉ層（１３ａ）を有する歪Ｓｉ−ＳＯＩ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003209753A JP2005050984A (ja) | 2003-06-02 | 2003-08-29 | 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157399 | 2003-06-02 | ||
| JP2003209753A JP2005050984A (ja) | 2003-06-02 | 2003-08-29 | 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005050984A true JP2005050984A (ja) | 2005-02-24 |
Family
ID=34277147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003209753A Pending JP2005050984A (ja) | 2003-06-02 | 2003-08-29 | 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005050984A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109447A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
| WO2005112097A1 (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Limited | 半導体装置およびその製造方法、半導体基板およびその製造方法 |
| WO2006033292A1 (ja) * | 2004-09-24 | 2006-03-30 | Shin-Etsu Handotai Co., Ltd. | 半導体ウェーハの製造方法 |
| JP2007505477A (ja) * | 2003-07-23 | 2007-03-08 | エーエスエム アメリカ インコーポレイテッド | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 |
| KR100783984B1 (ko) * | 2005-03-25 | 2007-12-11 | 가부시키가이샤 섬코 | 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판 |
| US7977221B2 (en) * | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
| JP4751825B2 (ja) * | 2004-05-13 | 2011-08-17 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法、半導体基板およびその製造方法 |
-
2003
- 2003-08-29 JP JP2003209753A patent/JP2005050984A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007505477A (ja) * | 2003-07-23 | 2007-03-08 | エーエスエム アメリカ インコーポレイテッド | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 |
| JP2012231165A (ja) * | 2003-07-23 | 2012-11-22 | Asm America Inc | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 |
| JP2005109447A (ja) * | 2003-09-30 | 2005-04-21 | Sharp Corp | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
| JP4730877B2 (ja) * | 2003-09-30 | 2011-07-20 | シャープ株式会社 | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 |
| WO2005112097A1 (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Limited | 半導体装置およびその製造方法、半導体基板およびその製造方法 |
| US7910415B2 (en) | 2004-05-13 | 2011-03-22 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same, and semiconductor substrate and method of manufacturing the same |
| JP4751825B2 (ja) * | 2004-05-13 | 2011-08-17 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法、半導体基板およびその製造方法 |
| WO2006033292A1 (ja) * | 2004-09-24 | 2006-03-30 | Shin-Etsu Handotai Co., Ltd. | 半導体ウェーハの製造方法 |
| US7550309B2 (en) | 2004-09-24 | 2009-06-23 | Shin-Etsu Handotai Co., Ltd. | Method for producing semiconductor wafer |
| KR100783984B1 (ko) * | 2005-03-25 | 2007-12-11 | 가부시키가이샤 섬코 | 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판 |
| US7977221B2 (en) * | 2007-10-05 | 2011-07-12 | Sumco Corporation | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7598153B2 (en) | Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species | |
| KR100783984B1 (ko) | 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판 | |
| US6861158B2 (en) | Formation of silicon-germanium-on-insulator (SGOI) by an integral high temperature SIMOX-Ge interdiffusion anneal | |
| US7915148B2 (en) | Method of producing a tensioned layer on a substrate | |
| US7563319B2 (en) | Manufacturing method of silicon wafer | |
| CN1799136A (zh) | 通过在硅锗合金熔点附近进行退火而制造sgoi的方法 | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| TWI335614B (en) | Method of producing bonded wafer | |
| US7977221B2 (en) | Method for producing strained Si-SOI substrate and strained Si-SOI substrate produced by the same | |
| TWI450366B (zh) | Semiconductor substrate manufacturing method | |
| JP2005050984A (ja) | 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 | |
| JP4757519B2 (ja) | 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板 | |
| JPWO2002097892A1 (ja) | Ｓｏｉ基板 | |
| JP2004363198A (ja) | 歪シリコンｓｏｉ基板の製造方法 | |
| JP5096780B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP4649918B2 (ja) | 貼り合せウェーハの製造方法 | |
| JP2010074146A (ja) | 歪Ｓｉ−ＳＯＩ基板の製造方法及び該方法により製造された歪Ｓｉ−ＳＯＩ基板 | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP2004111498A (ja) | Ｓｉｍｏｘ基板およびその製造方法 |