JP2005533384A - 電気的に活性な薄膜を移送するための方法 - Google Patents
電気的に活性な薄膜を移送するための方法 Download PDFInfo
- Publication number
- JP2005533384A JP2005533384A JP2004522239A JP2004522239A JP2005533384A JP 2005533384 A JP2005533384 A JP 2005533384A JP 2004522239 A JP2004522239 A JP 2004522239A JP 2004522239 A JP2004522239 A JP 2004522239A JP 2005533384 A JP2005533384 A JP 2005533384A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- implantation
- substrate
- adhesion
- initial substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000007547 defect Effects 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000002513 implantation Methods 0.000 claims abstract description 50
- 238000005468 ion implantation Methods 0.000 claims abstract description 20
- 239000010408 film Substances 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 230000010070 molecular adhesion Effects 0.000 claims description 8
- 230000035876 healing Effects 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 239000000470 constituent Substances 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 30
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 28
- 125000004429 atom Chemical group 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000007943 implant Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Liquid Crystal (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本発明は、初期基板からターゲット基板へと電気的に活性な薄膜を移送するための方法に関するものであって、初期基板の一方の面を通してイオン打込を行い、これにより、初期基板の打込面から所定深さのところに脆弱な埋設面を形成し、これにより、打込面と埋設面との間に延在するものとして、薄膜の延在範囲を規定し；初期基板の打込面に対して、ターゲット基板の一方の面を固定し；埋設面のところにおいて、薄膜を、初期基板の残部から分離させ；ターゲット基板上へと移送された薄膜の薄肉化を行う；という方法において、イオン打込ステップ時には、打込照射量と打込エネルギーと打込電流とを、打込欠陥の濃度が所定しきい値よりも小さくなるように選択し、これにより、薄肉化を受けた後の薄膜に関し、アクセプター欠陥の数を、薄膜に所望の電気的性質をもたらすようなものとする。
Description
本発明は、初期基板（あるいは、初期基体）からターゲット基板（あるいは、ターゲット基体）へと、電気的に活性な薄膜を移送するための方法に関するものである。
本発明は、特に、とりわけシリコンカーバイドからなる薄膜の移送といったような、半導体材料からなる薄膜の移送に関して、適用される。
仏国特許出願公開第２ ６８１ ４７２号明細書（米国特許第５，３７４，５６４号明細書に対応）には、半導体材料からなる薄膜を形成するための方法が開示されている。薄膜は、まず最初に、初期基板内において、イオン打込によってその領域が規定される。初期基板の一方の面に対して、所定の照射量およびエネルギーでもってイオン（通常は、水素イオン）が打ち込まれ、これにより、イオン打込面から、初期基板内へのイオンの平均侵入深さに対応した深さのところに、埋設された脆性フィルムが形成される。初期基板のイオン打込面は、その後、受領基板すなわちスティフナー（あるいは、補剛体）の一面に対して固定される。その後、アニールを行うことにより、薄膜を、初期基板の残部から分離させることができる。これにより、スティフナーに付着した状態の薄膜が得られる。この技術は、現在では周知であり、十分に極められている。この技術により、エレクトロニクス品質のＳＯＩ基板を得ることができる。
上記方法は、いくつかの修正を加えた後に、シリコンカーバイド半導体に対して適用されている。これにより、ＳｉＣＯＩと称されるフィルム積層体、すなわち、シリコン基板が酸化シリコンフィルムによって被覆されさらにその上にシリコンカーバイドフィルムが積層されてなるようなフィルム積層体、を得ることができる。この主題に関しては、“ Silicon carbide on insulator formation by the Smart-Cut(R) process”by L.
DiCioccio et al., Materials Science and Engineering, B 46 (1997), pages 349 to
356 という文献を参照することができる。
DiCioccio et al., Materials Science and Engineering, B 46 (1997), pages 349 to
356 という文献を参照することができる。
ＳｉＣＯＩ基板に関して行われた開発においては、移送されるＳｉＣ薄膜の電気抵抗率という問題点が研究された。
酸化シリコン上へと移送されたＳｉＣの最初のフィルムは、その電気伝導性を完全に失っていた。適切な照射によって初期的に誘起されても、完全に絶縁性となった。獲得した絶縁特性に関し、移送されたフィルム内に導入された電気的な補償が、イオン打込を行うのに使用されたプロトンの通過によって材料内に形成された打込欠陥に関連していることが、示された。この主題に関しては、以下の文献を参照することができる。
−“Defect studies in Epitaxial SiC - 6H Layers on Insulator (SiCOI)”by E.
Hugonnard-Bruyere et al., Microelectronic Engineering 48 (1999), pages 277 to
280
−“High resistance layers in n-type 4K - silicon carbide by hydrogen ion
implantation”by R. K. Nadella et al., Appl. Phys. Lett. 70(7), 17th February
1997, pages 886 to 888
−“Electrical isolation of GaN by ion implantation damege: Experiment and
model”by C. Uzan-Saguy et al., Applied Physics Letters, Vol. 74, No. 17, 26th
April 1999, pages 2441 to 2443
−“Defect studies in Epitaxial SiC - 6H Layers on Insulator (SiCOI)”by E.
Hugonnard-Bruyere et al., Microelectronic Engineering 48 (1999), pages 277 to
280
−“High resistance layers in n-type 4K - silicon carbide by hydrogen ion
implantation”by R. K. Nadella et al., Appl. Phys. Lett. 70(7), 17th February
1997, pages 886 to 888
−“Electrical isolation of GaN by ion implantation damege: Experiment and
model”by C. Uzan-Saguy et al., Applied Physics Letters, Vol. 74, No. 17, 26th
April 1999, pages 2441 to 2443
ＳｉＣ薄膜の移送を行うのに必要なプロトンの照射量は、打込面とイオンの平均打込深さとの間にわたってのイオンの経路全体にわたって、打込欠陥の集中を形成する。これら欠陥は、電気的観点からは、アクセプター中心として振る舞う。
研究されたＳｉＣ薄膜に関しての、例えば窒素ドーパントによって得られたｎタイプの初期ドーピング、または、例えばアルミニウムドーパントによって得られたｐタイプの初期ドーピングは、１０１９〜１０１５ａｔｏｍｓ／ｃｍ３ とされた。ドーピングされる薄膜は、エピタキシャル成長に由来するものか、あるいは、バルク基体そのものに由来するものか、のいずれかとされた。単純に考えれば、移送される薄膜内において上記方法によって導入された残留補償中心の濃度が、初期的なドーピング（ドナー中心の濃度）よりも大きい場合には、移送される薄膜は、非常に抵抗的な振舞いを示すこととなる（上述したような Hugonnard-Bruyere 氏他による文献を参照されたい）。
アクセプター欠陥のこのような濃度は、第１に、プロトンの打込によって形成された打込欠陥の濃度に依存するものであり、第２に、移送される薄膜に対して課された技術的ステップにおいてそのような欠陥を排除し得る可能性に依存するものである、すなわち、打込欠陥の濃度をできる限り低減し得る可能性に依存するものである。
電気的観点からは、補償欠陥を有した半導体薄膜は、エレクトロニクスデバイスの製造に適した輸送特性（キャリア濃度）を有するものではない。にもかかわらず、上記仏国特許出願公開第２ ６８１ ４７２号明細書に記載の方法によってＳｉＣＯＩ構造を形成した場合には、移送された薄膜を使用してエレクトロニクスデバイスを製造することが要望される。
多くの研究チームが、打込欠陥の生成メカニズムと、そのような打込欠陥の絶滅に必要な形成条件と、を研究してきた。これら研究により、ＳｉＣの場合に例えば水素といったような軽いイオンによって形成されたある種の打込欠陥が、２×１０１８ａｔｏｍｓ／ｃｍ３ よりも大きなドーピングの場合には約１３００℃というアニール温度で初期抵抗性を十分に回復し得るにもかかわらず、最大で１５００℃までのアニール温度において安定なものであり得ることがわかった（上述した E. Hugonnard-Bruyere 氏他による文献を参照されたい）。それでもなお、上記製造条件下においては、電気的残留補償濃度が、大きなままである。“The effects of damage on hydrogen implant induced thin-film
separation from bulk silicon carbide”by R. B. Gregory et al., Mat. Res. Soc.
Symp. Proc. Vol. 572, 1999, Materials Research Society, pages 33 to 38という文献によれば、高温での打込により、完全には打込欠陥を排除し得ないけれども、打込欠陥の一部を排除し得るものとされている。
separation from bulk silicon carbide”by R. B. Gregory et al., Mat. Res. Soc.
Symp. Proc. Vol. 572, 1999, Materials Research Society, pages 33 to 38という文献によれば、高温での打込により、完全には打込欠陥を排除し得ないけれども、打込欠陥の一部を排除し得るものとされている。
この公知技術においては、シリコン基板上へとＳｉＣ薄膜を移送する場合に、そのような高温の熱処理を適用し得ないことは、明らかである。なぜなら、シリコンの融点が１４１３℃であるからである。
最後に、一般的に言って、そのような高温の熱処理が可能であるような、接着フィルム（あるいは、接着フィルムが使用されない場合であってさえも）やシリコン以外の基板（例えば、多結晶ＳｉＣ）を使用した場合であっても、導入される欠陥の濃度が大きいことのためにまた欠陥の熱的安定性のために、十分な抵抗性を回復することができない。また、そのような高温が、マイクロエレクトロニクス産業においてはほとんど使用されるものではないことから、この手法は、望ましくない。
最後に、高温での打込は、工業的規模での実施が困難であるとともに、初期的ドーピングに対応した電気伝導性を完全には回復し得ないものである。
仏国特許出願公開第２ ６８１ ４７２号明細書（米国特許第５，３７４，５６４号明細書に対応）
"Silicon carbide on insulator formation by the Smart-Cut(R)process"by L. DiCioccio et al., Materials Science and Engineering, B 46 (1997),pages 349 to 356
"Defect studies in Epitaxial SiC - 6H Layers on Insulator(SiCOI)"by E. Hugonnard-Bruyere et al., Microelectronic Engineering 48 (1999), pages 277 to 280
"High resistance layers in n-type 4K - silicon carbide byhydrogen ion implantation"by R. K. Nadella et al., Appl. Phys. Lett. 70(7),17th February 1997, pages 886 to 888
"Electrical isolation of GaN by ion implantation damege:Experiment and model"by C. Uzan-Saguy et al., Applied Physics Letters, Vol. 74,No. 17, 26th April 1999, pages 2441 to 2443
"The effects of damage on hydrogen implant induced thin-film separation from bulk silicon carbide"by R. B. Gregory et al., Mat. Res.Soc. Symp. Proc. Vol. 572, 1999, Materials Research Society, pages 33 to 38
従来技術における上記様々な欠点を克服し得るよう、本発明においては、イオン打込に基づく電気的残留補償の濃度を無視できる程度のものとし得るような、支持体上に半導体フィルムを形成するための製造方法を提供する。
したがって、本発明の目的は、初期基板からターゲット基板へと電気的に活性な薄膜を移送するための方法であって、
−初期基板の一方の面を通してイオン打込を行い、これにより、初期基板の打込面から所定深さのところに脆弱な埋設面を形成し、これにより、打込面と埋設面との間に延在するものとして、薄膜の延在範囲を規定し；
−初期基板の打込面に対して、ターゲット基板の一方の面を固定し；
−埋設面のところにおいて、薄膜を、初期基板の残部から分離させ；
−ターゲット基板上へと移送された薄膜の薄肉化を行う；
という方法において、
イオン打込ステップ時には、打込照射量と打込エネルギーと打込電流とを、打込欠陥の濃度が所定しきい値よりも小さくなるように選択し、これにより、薄肉化を受けた後の薄膜に関し、アクセプター欠陥の数を、薄膜に所望の電気的性質をもたらすようなものとすることを特徴としている。
−初期基板の一方の面を通してイオン打込を行い、これにより、初期基板の打込面から所定深さのところに脆弱な埋設面を形成し、これにより、打込面と埋設面との間に延在するものとして、薄膜の延在範囲を規定し；
−初期基板の打込面に対して、ターゲット基板の一方の面を固定し；
−埋設面のところにおいて、薄膜を、初期基板の残部から分離させ；
−ターゲット基板上へと移送された薄膜の薄肉化を行う；
という方法において、
イオン打込ステップ時には、打込照射量と打込エネルギーと打込電流とを、打込欠陥の濃度が所定しきい値よりも小さくなるように選択し、これにより、薄肉化を受けた後の薄膜に関し、アクセプター欠陥の数を、薄膜に所望の電気的性質をもたらすようなものとすることを特徴としている。
イオン打込ステップにおいては、水素と希ガスとの中から選択されたイオンの打込を行うことができる。
固定ステップにおいては、接着を行うことができ、この接着は、中間介在膜を介しての分子接着、または、中間介在膜を使用しない分子接着、または、反応による接着、または、金属性接着、または、半田付け、または、構成分子の拡散による接着、とすることができる。
有利には、薄膜に対して、打込欠陥をヒーリングするためのアニールを行う。このようなアニールは、薄膜の薄肉化ステップの前に行うことも、また、薄膜の薄肉化ステップの後に行うことも、できる。
本発明による方法は、特に、ターゲット基板上に、ＳｉＣ薄膜、または、ＧａＡｓ薄膜、または、ＧａＮ薄膜、または、ダイヤモンド薄膜、または、ＩｎＰ薄膜、を得るに際して適用される。
添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、本発明が、より明瞭に理解され、本発明の様々な特徴点や利点が、より明瞭となるであろう。
本発明においては、移送されて薄肉化された薄膜内におけるアクセプター欠陥の数は、移送された薄膜内に形成された欠陥のプロファイル（薄膜の厚さに応じた欠陥の分布）に依存する。欠陥のプロファイルは、打込エネルギーに依存する。打込条件（打込エネルギー、打込マスクの厚さ）の選択は、重要なものであるとともに、結果的に形成される活性フィルムの厚さを規定することができる。
本発明者らは、電気的補償欠陥のプロファイルが打込欠陥のプロファイルに比例するという結論に到達した。したがって、打込条件を選択することによって、欠陥の最終的な残留濃度がフィルム内において一様に分散し得るよう欠陥のプロファイルが十分にフラットとされた少なくとも１つの領域を打込後において有したものとして、薄膜を形成する必要がある。移送された薄膜の残部は、欠陥のプロファイルがフラットなものではなく、そのため、薄肉化によって除去される。
また、本発明においては、移送されて薄肉化された薄膜内におけるアクセプター欠陥の数は、プロトンの照射によって形成された打込欠陥の濃度に依存する。欠陥の濃度に影響を及ぼすパラメータは、打込照射量と、打込電流と、である。本発明者らは、打込電流によって、欠陥形成効率を制御し得ることを観測した。よって、低電流密度で打込を行うことにより、欠陥の濃度を低減させることができる。他のパラメータは、打込イオンの照射量である。高温で打込を実行することによって、また、チャネル効果を利用することによって、初期的基板内への打込イオンの照射量を低減することができる。このことは、意義深いことである。
最後に、本発明においては、移送されて薄肉化された薄膜内におけるアクセプター欠陥の数は、その後のアニール（あるいは、ヒーリング）のタイプに依存する。特にシリコンカーバイドの場合には、例えば水素といったような軽いイオンによって形成されたある種の打込欠陥は、最大で１５００℃というアニール温度において、安定なものであり得る。
このアプローチによれば、重要なポイントは、結果的な活性フィルム（言い換えれば、薄肉化後に得られるフィルム）の範囲を規定することである。このようなフィルムの延在範囲は、打込イオンの通過によって形成された欠陥のプロファイルによって、および、初期的基板の劈開後に実行される技術的ステップにおけるヒーリング可能性によって、完全に規定される。
図１は、打込が実行された初期基板内におけるアクセプター欠陥のプロファイルを示すグラフである。ｙ軸は、アクセプター欠陥の数（Ｎ）を示している。ｘ軸は、打込面（ゼロという横座標値）からの基板深さ（ｚ）を示している。横座標値（ｚ１）は、薄肉後における薄膜の厚さを与えている。このような薄肉化を行うことによって、所望の電気的性質を有した薄膜を得ることができる。
薄膜内における電気的残留欠陥のプロファイルと、打込時に形成される欠陥のプロファイルと、を関連づける経験則を、確立することができる。打込後のプロファイルは、十分に良好な正確さでもって、イオン打込ステップ時に一次的結晶欠陥（シリコンカーバイドの場合には、ＣおよびＳｉの空孔）の形成をシミュレートし得るＴＲＩＭソフトウェアによって、与えることができる。
図２は、生成される空孔の濃度（Ｃ）（単位：ａｔｏｍｓ／ｃｍ３ ）を、打込面（ゼロという横座標値）からの基板深さ（ｚ）の関数として示すグラフである。このグラフは、Ｈ＋ イオンを使用したシリコンカーバイドに対する打込（１８０ｋｅＶという打込エネルギー、６．５×１０１６ａｔｏｍｓ／ｃｍ３ ）に関して、ＴＲＩＭソフトウェアを使用したシミュレーションによって得られたものである。１８０ｋｅＶという打込エネルギーの場合には、打込平均深さ（Ｒｐ ）は、１１００ｎｍよりも深いものとなる。
ＳｉＣという初期基板の場合に、なおかつ、上記打込条件の場合に、ホール効果測定を行った。この測定によれば、０．５μｍという厚さのＳｉＣフィルムにおいて、残留アクセプター欠陥の平均濃度は、４×１０１６ａｔｏｍｓ／ｃｍ３ であった。ＴＲＩＭシミュレーションは、初期的に形成される０．５μｍという厚さの打込フィルム内に存在する欠陥の濃度が、常に、９×１０２０ａｔｏｍｓ／ｃｍ３ よりも小さいことを示している。フィルム内における欠陥の濃度は、すべてのポイントにおいて、９×１０２０ａｔｏｍｓ／ｃｍ３ という最大濃度よりも小さい。このことは、本発明による方法の終了時点において、残留欠陥の最終濃度が、常に、９×１０２０Ｋよりも小さいことを意味している。すべてのフィルム内の平均濃度を測定するための電気的測定によれば、形成される物理的欠陥と残留電気的欠陥との間を関連づける係数（Ｋ）が、Ｃｆ＝Ｋ×Ｃｉという関係式をなすものであって、次式によって表されることがわかる。
Ｋ＝４×１０１６／９×１０２０＝４．５×１０−５
Ｋ＝４×１０１６／９×１０２０＝４．５×１０−５
Ｃｉ は、一次的打込欠陥の平均濃度であって、材料内において実行される打込手法（言い換えれば、打込プロファイル）に依存する。Ｃｆ は、移送後およびアニール後における薄膜内の最終的電気的欠陥の平均濃度である。Ｋは、アニールステップ（欠陥のヒーリングステップ）に関連する比例係数である。
意図的な加熱を行うことなく、５０ｎｍ未満のＳｉＯ２ 層を介してＳｉＣに対して、１８０ｋｅＶというエネルギーで、６．５×１０１６ａｔｏｍｓ／ｃｍ３ という照射量で、水素打込を行い、移送される薄膜に対しての最大の熱印加量（thermal budget）を１３５０℃かつ４８時間とした場合、係数（Ｋ）は、約４．５×１０−５である。このことは、使用された製造方法においては、形成される欠陥の濃度を、２．２５×１０４ 分の１へと低減し得ることを意味している。
次に、最終的な厚さが０．５μｍ以下であるような移送されたＳｉＣ薄膜が得られるような、本発明による方法の一実施形態について説明する。
単結晶ＳｉＣからなる初期基板のフラット面を、機械的におよび化学的に研磨する。エピタキシャル成長によって、基板の研磨面上に、所望ドーピングレベル（例えば、不純物の濃度が１０１７ａｔｏｍｓ／ｃｍ３ ）を有したＳｉＣ薄膜を形成する。このステップは、基板の残留ドーピングよりも小さなドーピングレベルを有した薄膜を移送しようとする場合にのみ、あるいは、より良好な結晶品質を有した薄膜を移送しようとする場合にのみ、必要である。エピタキシャル成長フィルムを、機械的に研磨したりあるいは機械的／化学的に研磨したりすることができる。これにより、分子接着を可能とし得る表面を得ることができる。その後、熱酸化を行う。これにより、５０ｎｍという厚さの酸化膜を形成することができる。変形例においては、５０ｎｍを超えない厚さの酸化膜を成膜することができる。
初期基板において酸化された面に対して、１８０ｋｅＶという打込エネルギーでもってかつ６．５×１０１６ａｔｏｍｓ／ｃｍ３ という照射量でもって、水素の打込を行う。これにより、移送されるべき薄膜の範囲を規定する脆性埋設面を形成することができる。重要なことに、高温で水素の打込を行うことにより、照射量を低減することができる。例えば、約６５０℃という打込温度においては、臨界照射量は、６．５×１０１６ａｔｏｍｓ／ｃｍ３ 〜約４．５×１０１６ａｔｏｍｓ／ｃｍ３ である。打込を行うことにより、ＳｉＣフィルムの最初の５００ｎｍにわたって、９×１０２０ａｔｏｍｓ／ｃｍ３ よりも小さいような、シミュレートされた欠陥濃度を得ることができる。
打込が実行された酸化膜表面は、ターゲット表面上に存在する時点では、清浄化される。そのような酸化膜表面は、例えば機械的／化学的研磨を行うことにより、特別に活性化される。このような処理を受けた表面は、分子接着によって接着される。
その後、初期基板内において脆弱面の高さ位置において劈開を引き起こすことによって、範囲規定された薄膜の移送を行う。劈開は、適切な熱処理によって行うことができる。
ターゲット基板上に移送された薄膜は、非常に高い温度（１３５０℃）で、アニールされる。酸化アニールによって、制御された態様でＳｉＣ薄膜を酸化によって消費することができ、薄膜内に存在する水素を追い出すことができ、さらに、打込欠陥をヒーリングすることができる。アニール時間は、打込欠陥をヒーリングし得るような時間とされる。アニール時間は、４８時間とすることができる。
その後、ＳｉＣ薄膜の還元を行う。
その後、薄膜を薄肉化する。薄肉化は、イオンビームエッチングや熱酸化によって、行うことができる。これにより、薄膜を所望の厚さ（０．５μｍ未満）に調節することができる。このステップは、非常に高い温度でのアニールステップの前に行うことができる。
本発明による方法は、 Smart-Cut（登録商標）によって移送しようとする任意の材料であるとともに、電気抵抗率がその後に問題点をもたらすような任意の材料（例えば、ＳｉＣ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ダイヤモンド）に対して、適用することができる。
中間に介在した酸化膜を介しての分子接着とは異なるような他の接着方法を使用することができる。すなわち、中間介在膜を使用しない分子接着や、反応による接着や、金属性接着や、半田付けや、構成分子の拡散による接着、を使用することができる。イオン打込は、例えばヘリウムイオンといったように、水素イオン以外のイオンを使用して行うこともできる。
Ｎ アクセプター欠陥の数
ｚ 打込面からの深さ
ｚ 打込面からの深さ
Claims (7)
- 初期基板からターゲット基板へと電気的に活性な薄膜を移送するための方法であって、
−前記初期基板の一方の面を通してイオン打込を行い、これにより、前記初期基板の打込面から所定深さのところに脆弱な埋設面を形成し、これにより、前記打込面と前記埋設面との間に延在するものとして、薄膜の延在範囲を規定し；
−前記初期基板の前記打込面に対して、前記ターゲット基板の一方の面を固定し；
−前記埋設面のところにおいて、前記薄膜を、前記初期基板の残部から分離させ；
−前記ターゲット基板上へと移送された前記薄膜の薄肉化を行う；
という方法において、
前記イオン打込ステップ時には、打込照射量と打込エネルギーと打込電流とを、打込欠陥の濃度が所定しきい値よりも小さくなるように選択し、これにより、前記薄肉化を受けた後の前記薄膜に関し、アクセプター欠陥の数を、前記薄膜に所望の電気的性質をもたらすようなものとすることを特徴とする方法。 - 請求項１記載の方法において、
前記イオン打込ステップ時には、水素と希ガスとの中から選択されたイオンの打込を行うことを特徴とする方法。 - 請求項１記載の方法において、
前記固定ステップ時には、接着を行い、
この接着を、中間介在膜を介しての分子接着、または、中間介在膜を使用しない分子接着、または、反応による接着、または、金属性接着、または、半田付け、または、構成分子の拡散による接着、とすることを特徴とする方法。 - 請求項１記載の方法において、
前記薄膜に対して、打込欠陥をヒーリングするためのアニールを行うことを特徴とする方法。 - 請求項４記載の方法において、
前記ヒーリングのためのアニールを、前記薄膜の前記薄肉化ステップの前に行うことを特徴とする方法。 - 請求項４記載の方法において、
前記ヒーリングのためのアニールを、前記薄膜の前記薄肉化ステップの後に行うことを特徴とする方法。 - 請求項１〜６のいずれか１項に記載の方法の応用であって、
前記ターゲット基板上に、ＳｉＣ薄膜、または、ＧａＡｓ薄膜、または、ＧａＮ薄膜、または、ダイヤモンド薄膜、または、ＩｎＰ薄膜、を得るに際して適用することを特徴とする応用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0209118A FR2842648B1 (fr) | 2002-07-18 | 2002-07-18 | Procede de transfert d'une couche mince electriquement active |
| PCT/FR2003/002225 WO2004010494A2 (fr) | 2002-07-18 | 2003-07-15 | Procede de transfert d'une couche mince electriquement active |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005533384A true JP2005533384A (ja) | 2005-11-04 |
Family
ID=29797545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004522239A Ceased JP2005533384A (ja) | 2002-07-18 | 2003-07-15 | 電気的に活性な薄膜を移送するための方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US20050282358A1 (ja) |
| EP (1) | EP1523771B8 (ja) |
| JP (1) | JP2005533384A (ja) |
| AT (1) | ATE460745T1 (ja) |
| AU (1) | AU2003269024A1 (ja) |
| DE (1) | DE60331653D1 (ja) |
| FR (1) | FR2842648B1 (ja) |
| TW (1) | TWI240960B (ja) |
| WO (1) | WO2004010494A2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7910218B2 (en) | 2003-10-22 | 2011-03-22 | Applied Materials, Inc. | Cleaning and refurbishing chamber components having metal coatings |
| US7670436B2 (en) | 2004-11-03 | 2010-03-02 | Applied Materials, Inc. | Support ring assembly |
| US7402520B2 (en) | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| US7208325B2 (en) | 2005-01-18 | 2007-04-24 | Applied Materials, Inc. | Refreshing wafers having low-k dielectric materials |
| US7659206B2 (en) | 2005-01-18 | 2010-02-09 | Applied Materials, Inc. | Removal of silicon oxycarbide from substrates |
| US8617672B2 (en) | 2005-07-13 | 2013-12-31 | Applied Materials, Inc. | Localized surface annealing of components for substrate processing chambers |
| DE102005052357A1 (de) * | 2005-09-01 | 2007-03-15 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
| DE102005052358A1 (de) * | 2005-09-01 | 2007-03-15 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
| US7762114B2 (en) | 2005-09-09 | 2010-07-27 | Applied Materials, Inc. | Flow-formed chamber component having a textured surface |
| US9127362B2 (en) | 2005-10-31 | 2015-09-08 | Applied Materials, Inc. | Process kit and target for substrate processing chamber |
| US8647484B2 (en) | 2005-11-25 | 2014-02-11 | Applied Materials, Inc. | Target for sputtering chamber |
| DE102006061167A1 (de) * | 2006-04-25 | 2007-12-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| US7981262B2 (en) | 2007-01-29 | 2011-07-19 | Applied Materials, Inc. | Process kit for substrate processing chamber |
| US8083963B2 (en) | 2007-02-08 | 2011-12-27 | Applied Materials, Inc. | Removal of process residues on the backside of a substrate |
| US7942969B2 (en) | 2007-05-30 | 2011-05-17 | Applied Materials, Inc. | Substrate cleaning chamber and components |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| US9194189B2 (en) | 2011-09-19 | 2015-11-24 | Baker Hughes Incorporated | Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02218123A (ja) * | 1989-02-17 | 1990-08-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH1041242A (ja) * | 1996-04-11 | 1998-02-13 | Commiss Energ Atom | 特に電子構成品を含む半導体材料薄膜の製法 |
| JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| WO2001015218A1 (fr) * | 1999-08-20 | 2001-03-01 | S.O.I.Tec Silicon On Insulator Technologies | Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede |
| JP2002033465A (ja) * | 2000-05-10 | 2002-01-31 | Ion Engineering Research Institute Corp | 半導体薄膜の形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
| FR2777115B1 (fr) * | 1998-04-07 | 2001-07-13 | Commissariat Energie Atomique | Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| JPWO2003046993A1 (ja) * | 2001-11-29 | 2005-04-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US6995075B1 (en) * | 2002-07-12 | 2006-02-07 | Silicon Wafer Technologies | Process for forming a fragile layer inside of a single crystalline substrate |
-
2002
- 2002-07-18 FR FR0209118A patent/FR2842648B1/fr not_active Expired - Fee Related
-
2003
- 2003-07-15 AU AU2003269024A patent/AU2003269024A1/en not_active Abandoned
- 2003-07-15 US US10/519,406 patent/US20050282358A1/en not_active Abandoned
- 2003-07-15 WO PCT/FR2003/002225 patent/WO2004010494A2/fr active Application Filing
- 2003-07-15 DE DE60331653T patent/DE60331653D1/de not_active Expired - Lifetime
- 2003-07-15 JP JP2004522239A patent/JP2005533384A/ja not_active Ceased
- 2003-07-15 AT AT03750808T patent/ATE460745T1/de not_active IP Right Cessation
- 2003-07-15 EP EP03750808A patent/EP1523771B8/fr not_active Expired - Lifetime
- 2003-07-17 TW TW092119525A patent/TWI240960B/zh not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02218123A (ja) * | 1989-02-17 | 1990-08-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH1041242A (ja) * | 1996-04-11 | 1998-02-13 | Commiss Energ Atom | 特に電子構成品を含む半導体材料薄膜の製法 |
| JPH1197379A (ja) * | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| WO2001015218A1 (fr) * | 1999-08-20 | 2001-03-01 | S.O.I.Tec Silicon On Insulator Technologies | Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede |
| JP2002033465A (ja) * | 2000-05-10 | 2002-01-31 | Ion Engineering Research Institute Corp | 半導体薄膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004010494A2 (fr) | 2004-01-29 |
| AU2003269024A8 (en) | 2004-02-09 |
| EP1523771A2 (fr) | 2005-04-20 |
| EP1523771B8 (fr) | 2010-05-12 |
| TWI240960B (en) | 2005-10-01 |
| FR2842648B1 (fr) | 2005-01-14 |
| AU2003269024A1 (en) | 2004-02-09 |
| US20050282358A1 (en) | 2005-12-22 |
| FR2842648A1 (fr) | 2004-01-23 |
| EP1523771B1 (fr) | 2010-03-10 |
| DE60331653D1 (de) | 2010-04-22 |
| WO2004010494A3 (fr) | 2004-04-08 |
| ATE460745T1 (de) | 2010-03-15 |
| TW200407984A (en) | 2004-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110352484B (zh) | 高电阻率绝缘体上硅结构及其制造方法 | |
| JP4369040B2 (ja) | 固体材料からなる薄膜の作製方法 | |
| EP2686878B1 (en) | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures | |
| US7253080B1 (en) | Silicon-on-insulator semiconductor wafer | |
| US7588997B2 (en) | Method of fabricating a thin film | |
| JP2005533384A (ja) | 電気的に活性な薄膜を移送するための方法 | |
| US7037806B1 (en) | Method of fabricating silicon-on-insulator semiconductor substrate using rare earth oxide or rare earth nitride | |
| US7387947B2 (en) | Method for transferring a thin layer including a controlled disturbance of a crystalline structure | |
| JP2012084897A (ja) | 共注入後に中温で薄膜を分離する方法 | |
| US20090001500A1 (en) | Method and structure for implanting bonded substrates for electrical conductivity | |
| KR101623968B1 (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| EP3568872B1 (en) | Process for smoothing the surface of a semiconductor-on-insulator substrate | |
| JP2009105315A (ja) | 半導体基板の製造方法 | |
| KR102051156B1 (ko) | 가열 처리를 통한 표면 평활화 방법 | |
| EP2804202A1 (en) | Thermally oxidized heterogeneous composite substrate and method for manufacturing same | |
| WO2007072624A1 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP5096780B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| CN115552592A (zh) | 制造用于射频应用的绝缘体上半导体衬底的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100720 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110601 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110608 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110902 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120521 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120525 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130226 |