JP3697106B2 - 半導体基板の作製方法及び半導体薄膜の作製方法 - Google Patents
半導体基板の作製方法及び半導体薄膜の作製方法 Download PDFInfo
- Publication number
- JP3697106B2 JP3697106B2 JP13298599A JP13298599A JP3697106B2 JP 3697106 B2 JP3697106 B2 JP 3697106B2 JP 13298599 A JP13298599 A JP 13298599A JP 13298599 A JP13298599 A JP 13298599A JP 3697106 B2 JP3697106 B2 JP 3697106B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- hydrogen
- separation
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 476
- 238000000034 method Methods 0.000 title claims description 111
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 53
- 239000010409 thin film Substances 0.000 title description 11
- 239000010410 layer Substances 0.000 claims description 616
- 239000001257 hydrogen Substances 0.000 claims description 209
- 229910052739 hydrogen Inorganic materials 0.000 claims description 209
- 238000000926 separation method Methods 0.000 claims description 192
- 238000010438 heat treatment Methods 0.000 claims description 173
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 169
- 238000005468 ion implantation Methods 0.000 claims description 126
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 126
- 229910052710 silicon Inorganic materials 0.000 claims description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 101
- 239000010703 silicon Substances 0.000 claims description 99
- 238000000137 annealing Methods 0.000 claims description 96
- 239000002344 surface layer Substances 0.000 claims description 80
- 239000007789 gas Substances 0.000 claims description 62
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 55
- 239000012298 atmosphere Substances 0.000 claims description 48
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 39
- 150000002431 hydrogen Chemical class 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims description 17
- 239000012530 fluid Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 12
- 238000005507 spraying Methods 0.000 claims description 9
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 4
- 239000003570 air Substances 0.000 claims description 3
- 239000001569 carbon dioxide Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 156
- 238000005530 etching Methods 0.000 description 148
- 230000007547 defect Effects 0.000 description 136
- 239000010408 film Substances 0.000 description 114
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 100
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 76
- 238000005498 polishing Methods 0.000 description 76
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 57
- 239000013078 crystal Substances 0.000 description 52
- 229910052681 coesite Inorganic materials 0.000 description 45
- 229910052906 cristobalite Inorganic materials 0.000 description 45
- 239000000377 silicon dioxide Substances 0.000 description 45
- 229910052682 stishovite Inorganic materials 0.000 description 45
- 229910052905 tridymite Inorganic materials 0.000 description 45
- 239000000463 material Substances 0.000 description 42
- 229910052814 silicon oxide Inorganic materials 0.000 description 34
- 239000011259 mixed solution Substances 0.000 description 31
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 29
- 230000005012 migration Effects 0.000 description 25
- 238000013508 migration Methods 0.000 description 25
- 239000001301 oxygen Substances 0.000 description 25
- 229910052760 oxygen Inorganic materials 0.000 description 25
- 238000003756 stirring Methods 0.000 description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 24
- 239000000243 solution Substances 0.000 description 23
- 230000009467 reduction Effects 0.000 description 20
- 229910021426 porous silicon Inorganic materials 0.000 description 19
- 230000003746 surface roughness Effects 0.000 description 19
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000003647 oxidation Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 238000004381 surface treatment Methods 0.000 description 13
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 11
- 239000007788 liquid Substances 0.000 description 11
- 239000002585 base Substances 0.000 description 10
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 9
- 230000007423 decrease Effects 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 238000009499 grossing Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000011148 porous material Substances 0.000 description 5
- 238000001556 precipitation Methods 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- -1 Hydrogen ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002438 flame photometric detection Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- MVFCKEFYUDZOCX-UHFFFAOYSA-N iron(2+);dinitrate Chemical compound [Fe+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MVFCKEFYUDZOCX-UHFFFAOYSA-N 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板、半導体薄膜の作製方法および多層構造体に関し、更に詳しくは、絶縁層上に単結晶半導体層を有する半導体基板、Ｓｉ基板上の単結晶化合物半導体の作製方法、さらに単結晶半導体層に作成される電子デバイス、集積回路に適する多層構造体とその作製方法および多層構造体に関するものである。
【０００２】
【従来の技術】
絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコン オン インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板では到達しえない数々の優位点をＳＯＩ技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、
２．対放射線耐性に優れている、
３．浮遊容量が低減され高速化が可能、
４．ウエル工程が省略できる、
５．ラッチアップを防止できる、
６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる（これらは例えば以下の文献に詳しい。Special Issue:“Single-crystal silicon on non-single-crystal insulators";edited by G.W.Cullen,Journal of Crystal Growth,volume 63,no 3,pp 429〜590(1983)。
【０００３】
さらにここ数年においては、ＳＯＩが、ＭＯＳＦＥＴの高速化、低消費電力化を実現する基板として多くの報告がなされている（IEEE SOI conference 1994）。
【０００４】
また、支持基板上に絶縁層を介してＳＯＩ層が存在するＳＯＩ構造を用いると、素子の下部に絶縁層があるので、バルクＳｉウエハ上に素子を形成する場合と比べて、素子分離プロセスが単純化できる結果、デバイスプロセス工程が短縮される。
【０００５】
すなわち、高性能化と合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プロセスコストのトータルでの低価格化が期待されている。
【０００６】
なかでも、完全空乏型ＭＯＳＦＥＴは、駆動力の向上による高速化、低消費電力化が期待されている。ＭＯＳＦＥＴの閾値電圧（Ｖth）は、一般的にはチャネル部の不純物濃度により決定されるが、ＳＯＩを用いた完全空乏型（ＦＤ；Fully Depleted）ＭＯＳＦＥＴの場合には空乏層厚がＳＯＩの膜厚及び膜質の影響も受けることになる。
【０００７】
したがって、大規模集積回路を歩留まり良くつくるためには、ＳＯＩ膜厚の均一性、並びに膜質の向上が強く望まれていた。
【０００８】
ＳＯＩ基板の形成に関する研究は１９７０年代頃から盛んであった。初期には、絶縁物であるサファイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成する方法（ＦＩＰＯＳ：Fully Isolation by Porous Oxidized Silicon）、酸素イオン注入法がよく研究されていた。
【０００９】
また、近年になって、上記のようなＳＯＩ基板の形成方法とは別に、「貼り合わせ法」と呼ばれるＳＯＩ基板の形成方法が確立されつつある。
【００１０】
貼り合わせ法の一つが、Ｍ．Bruel, Electronics Letters, 31（1995）p.1201、特開平５−２１１１２８号公報、米国特許第５，３７４，５６４号に記載されている。
【００１１】
Smart Cutプロセス（登録商標）と呼ばれる方法であり、主として５つの工程から成り立っており、以下図を用いて説明する。
【００１２】
（第１のステップ）図２４に示すように、表面に酸化膜４３を有する第１のシリコン基板（バルクウエハ）４１を用意する。
【００１３】
（第２のステップ）当該第１のシリコン基板４１に、酸化膜４３側から水素イオンを注入する（図２５）。水素イオンは、後の工程で基板を分離しようとする所望の深さに注入する。この水素イオンが注入された領域には、マイクロバブルあるいはマイクロブリスタとよばれる微小気泡層４４が形成されている。
【００１４】
（第３のステップ）支持基板となる第２の基板４６と前述の第１のシリコン基板４１を、前記酸化膜４３が内側に位置するように貼り合わせる（図２６）。
【００１５】
（第４のステップ）貼り合せ後、４００℃から６００℃程度の低温熱処理を行うことで、図２７に示すように第２の基板４６上に貼り合わせられた第１の基板４１は、微小気泡層４４を境に分離する。熱処理を行なうことで、微小気泡層４４の結晶の再配列とともに、マイクロバブルの凝集により、マクロな気泡が生成する。そして、この気泡内の圧力作用の為、微小気泡領域付近は高い応力を受け分離する。
【００１６】
（第５のステップ）その後、貼り合わせ界面の安定化、貼り合わせ強度の増強のため高温の熱処理工程を行なった後、ＳＯＩ層４２上に残存する微小気泡層４４を研磨して除去する。
【００１７】
上記の工程を経ることで、第１のシリコン基板（バルクウエハ）の一部を第２の基板上に転写し、ＳＯＩ基板を得ることが可能となる（図２８）。
【００１８】
【発明が解決しようとする課題】
上述のように水素等のイオン注入を利用してＳＯＩ層を形成する場合、イオン注入域が実質的にＳＯＩ層の層厚を規定することになる為、いかに制御性良く、所望の注入域（ＳＯＩ層の層厚）を形成するかが重要である。
【００１９】
また、ＳＯＩ層自体は、バルクウエハを元に形成されている為、ＯＳＦ（Oxidation Induced Stacking Fault）やＣＯＰ（Crystal Originated Particle）、ＦＰＤ（Flow Pattern Defect）、といったバルクウエハに特有の欠陥が内在している。
【００２０】
そして、ＯＳＦ等の欠陥は、ウエハ表面付近の素子動作領域に存在するとリーク電流の増大の原因等になるため、ＯＳＦ等の無い、あるいはより低減されたＳＯＩ基板の作製方法の確立が望まれていた。
【００２１】
なお、ＯＳＦ、ＣＯＰ（山本秀和、「大口径シリコンウエハへの要求課題」、第２３回ウルトラクリーンテクノロジーカレッジ、(Aug.1996)））、ＦＰＤ（T.Abe,Extended Abst.Electrochem.Soc.Spring Meeting vol.95-1,pp.596,(May,1995)）については、後述する。
【００２２】
本発明の目的は、欠陥の少ない、また膜厚均一性に優れた半導体薄膜の作製方法を提供することにある。
【００２３】
本発明の別の目的は、ＳＯＩ層の膜厚均一性に優れたＳＯＩ基板の作製方法を提供することにある。
【００２４】
本発明の別の目的は、ＯＳＦ、ＣＯＰ、ＦＰＤといったバルクシリコンウエハ特有の欠陥を含まない、あるいはより低減された半導体薄膜の作製方法を提供することにある。
【００２５】
本発明のさらに別の目的は、貼り合わせ法によりＳＯＩ基板を作製するにあたり、基板を再利用し、より経済性の向上したＳＯＩ基板の作製方法を提供することにある。
【００２６】
【課題を解決するための手段】
本発明は、水素アニール処理されている表層部を有する第１の基板を用意する工程、該第１の基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する分離層形成工程、該第１の基板と第２の基板とを、該表層部が内側に位置するよう貼り合わせて多層構造体を形成する貼り合わせ工程、及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、を有し、該移設工程は、該多層構造体側面に、流体を吹き付けることにより行われることを特徴とする。
また、本発明は、該水素アニール処理とは、単結晶シリコン基板を水素を含む還元性雰囲気下で熱処理することである。
また、本発明は、該分離層形成工程は、該表層部上に絶縁層を形成した後、イオン注入することにより行なわれる。
また、本発明は、該流体が、水あるいは空気、窒素ガス、炭酸ガス、あるいは希ガスである。
また、本発明は、該移設工程後、該第２の基板上の該表層部上に残留する該分離層を除去する工程を有する。
また、本発明は、該移設工程後、該第２の基板上に移設された該第１の基板の該表層部を、水素を含む還元性雰囲気下で熱処理する工程を有する。
また、本発明は、水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、該表層部の少なくとも一部を該分離層で分離する分離工程、を有し、該分離工程は、該分離層に流体を吹き付けることにより行われることを特徴とする。
また、本発明は、シリコン基板を水素を含む還元性雰囲気で熱処理する工程、該シリコン基板に、水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する工程、該シリコン基板と第２の基板とを貼り合わせて多層構造体を形成する工程、及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、を有し、該移設工程は、該多層構造体側面に、流体を吹き付けることにより行われることを特徴とする。
また、本発明は、水素アニールされた単結晶シリコン基板を用意する工程、該単結晶シリコン基板にイオンを注入してイオン注入層を形成する工程、該単結晶シリコン基板と別の基板とを貼り合わせて多層構造体を形成する工程、及び該多層構造体を該イオン注入層で分離し、該別の基板上に該単結晶シリコン基板の少なくとも一部を移設する移設工程、を有し、該移設工程は、該多層構造体側面に、流体による力を加えることにより行われることを特徴とする。
【００２７】
本発明の半導体基板の作製方法は、該第２の基板上に移設された該第１の基板の表層部においては、該表層部の外側の表面からの深さが深くなるに連れて、単位ウエハ当たりのＣＯＰの数が小さくなることを特徴とする。
【００２８】
本発明の半導体基板の作製方法は、該移設工程後、該第２の基板上に移設された該第１の基板の該表層部を、水素を含む還元性雰囲気下で熱処理する工程を特徴とする。
【００２９】
本発明の半導体基板の作製方法は、水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、該第１の基板と第２の基板とを貼り合わせ多層構造体を形成する工程、該多層構造体を形成する途中、あるいは該多層構造体を形成後に第１の温度で熱処理する工程、該多層構造体を該分離層で分離し、第２の基板上に該表層部の少なくとも一部を移設する移設工程、及び該第１の熱処理温度よりも高い第２の熱処理温度で該第２の基板上に移設された該表層部を熱処理する工程を有することを特徴とする。
【００３０】
本発明の半導体薄膜の作製方法は、水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、該表層部の少なくとも一部を該分離層で分離する分離工程を有することを特徴とする。
【００３１】
本発明における多層構造体は、水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入することにより形成された分離層を内部に有する第１のシリコン基板と、第２の基板とが貼り合わされた多層構造体であって、該第１のシリコン基板は、表面に水素アニール処理により形成された表層部を有することを特徴とする。
【００３２】
本発明における半導体薄膜の剥離方法は、表面に水素アニール処理された表層部を有する第１のシリコン基板を用意する工程、水素、窒素、及び希ガスの中から選択される少なくとも１種を該表層部側からイオン注入することにより分離層を形成する工程、及び、該分離層を利用して該表層部の少なくとも一部を剥離することを特徴とする。
【００３３】
本発明における半導体基板の作製方法は、シリコン基板を水素を含む還元性雰囲気で熱処理する工程、該シリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する工程、該シリコン基板と第２の基板とを貼り合わせて多層構造体を形成する工程、及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、を有することを特徴とする。
【００３４】
本発明における多層構造体は、水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入することにより形成された分離層を内部に有する第１のシリコン基板と、第２の基板とが貼り合わされた多層構造体であって、該第１のシリコン基板は、表面に水素アニール処理により形成された表層部を有することを特徴とする。
【００３５】
なお、本発明において、ＳＯＩ基板というときは、絶縁層上に単結晶シリコン層（ＳＯＩ層）を有する基板のみならず、支持基板上にＧａＡｓ、ＩｎＰ等の化合物半導体層を有する場合をも含むものとする。
【００３６】
まず、半導体基板の作製方法のフローチャートを示す図１を用いて本発明を説明する。
【００３７】
少なくとも一主表面に水素アニールされた表層部を有する第１の基板を用意する（Ｓ１）。
【００３８】
次に、前記第１の基板内部に水素等のイオン注入を行ない、第１の基板内部の所望の位置に分離層を形成する（Ｓ２）。
【００３９】
そして、前記第１の基板と第２の基板とを前記一主表面が内側に位置するよう貼り合わせ、多層構造体を形成する（Ｓ３）。その後、前記多層構造体を前記分離層を利用して分離する（Ｓ４）。
【００４０】
このような工程を経ることにより、均一な膜厚でかつ、ＯＳＦ、ＣＯＰ等の欠陥の非常に少ない薄膜（ＳＯＩ層）を有するＳＯＩ基板を作製することができる（Ｓ５）。
【００４１】
図２から図６を用いて、本発明をより具体的に説明する。
【００４２】
まず、図２に示すように、一主表面に水素アニール処理された表層部１２を有する第１の基板１０を用意する。表層部１２は、シードとなるバルクウエハを水素を含む還元性雰囲気中で熱処理（以下、「水素アニール」という。）することにより形成することができる。本発明にいう「表層部」とは、ＯＳＦ、ＣＯＰ、ＦＰＤといったバルクウエハであることに起因する欠陥の数が低減された層（低欠陥層）を意味する（以下、「表層部」を「低欠陥層」と記述する場合もある。）。
【００４３】
１１は、水素アニールによるＯＳＦ、ＣＯＰ等の欠陥の低減の効果が低い領域である。もちろん、第１の基板１０全体が、低欠陥層１２となっていてもよい。なお、図２においては、低欠陥層１２と領域１１がある境界をもって急峻に分かれているように図示してあるが、実際には厳密な境界はなく、徐々に変化している。また、第１の基板１０の表面及び裏面が低欠陥層となっていてもよい。
【００４４】
また、低欠陥層１２中にＭＯＳＦＥＴ等の素子構造を形成した後に以降の工程をおこなってもよい。
【００４５】
次に、図３に示すように、前記第１の基板１０に、水素等のイオン注入を行ない、分離層１４を形成する。
【００４６】
分離層１４は、前記低欠陥層１２内部あるいは、領域１１と低欠陥層１２との界面に形成することが望ましい。低欠陥層１２の内部に分離層１４を形成した場合、低欠陥層１２は、分離層１４の上部に位置する層１６（以下、「ＳＯＩ層」という。）と、下部に位置する層１７に分かれる。また、分離層１４を領域１１の内部に形成しても良い。
【００４７】
なお、イオン注入を行なう前後に、必要に応じて絶縁層１３を形成してもよい。絶縁層１３により貼り合わせ界面の界面準位を活性層から離すことができ、特に、イオン注入工程前に絶縁層１３を形成しておけば、イオン注入による低欠陥層１２の表面荒れを防止するという点でも効果的である。
【００４８】
特に、低欠陥層１２表面を酸化することで絶縁層を形成しておけば、絶縁層１３はこのまま貼り合わせてＳＯＩウエハの埋め込み酸化膜として使用可能である。
【００４９】
次に、前記第１の基板１０を第２の基板１５と低欠陥層１２が内側に位置するように貼り合わせ、多層構造体１８を形成する（図４）。
【００５０】
その後、図５に示すように、多層構造体１８を分離層１４を利用して分離する。分離は、分離層１４の内部であっても、分離層１４の領域１１側の界面であっても、若しくは分離層１４の第２の基板１５側の界面であってもよい。また、一部は分離層１４内部で分離され、他の一部は界面で分離されてもよい。
【００５１】
こうして図５に示すように第２の基板１５上にＳＯＩ層１６が移設された半導体基板が完成する。このＳＯＩ層は、低欠陥層１２を元に形成されているため、ＯＳＦ、ＣＯＰ等のバルクウエハに特有の欠陥の無い、あるいは非常に低減されたＳＯＩ層となる。
【００５２】
分離層１４を領域１１の内部に形成した場合には、移設工程後に、ＳＯＩ層１６（低欠陥層１２）が表出するまで、領域１１等の不要な部分を研磨、エッチング液を用いたエッチング、あるいは水素アニールによるエッチングにより除去してもよい。
【００５３】
本発明において、特に低欠陥層１２内部に分離層１４を形成した場合には、分離の際に注入されるイオンがＯＳＦやＣＯＰ等の欠陥によって散乱されることが少なくなる。従って、ＣＯＰ等の欠陥の多い領域に分離層を形成する場合に比べて、より均一な厚さの分離層１４を形成することが可能となる。換言すれば、ＳＯＩ層１６の厚さの均一性の向上を図ることが可能となる。
【００５４】
また、分離後に、ＳＯＩ層１６上に分離層１４の一部及び／又は領域１１の一部が残存する場合には、それらを除去することにより本発明の意図する半導体基板が完成する。
【００５５】
なお、分離後に得られる第１の基板１０（とりわけ領域１１）は、再び上述の半導体基板の作製工程に再利用することもできる。この場合、領域１１上に分離層１４の一部が残存する場合にはそれらを除去した後、更に表面の平坦性が許容できないほどに荒れている場合には、表面の平坦化処理を行なった後に、前記第１の基板として利用することができる。もちろん、第２の基板１５としても利用することができる。
【００５６】
低欠陥層１２を前もって厚く形成し、分離後にも、領域１１上に低欠陥層１７が残るようにしておけば、次の再使用の際に、水素アニールを行わずに再投入出来る。
【００５７】
（第１の基板）
第１の基板としては、バルクシリコンウエハ、特にＣＺシリコンウエハを用い、これを水素アニールすることによりＣＯＰ等の欠陥の少ない表層部１２を有する基板を用いることが好適である。
【００５８】
ＣＺシリコンウエハとは、引き上げ法（チョクラルスキー法）により作製されるシリコン基板である。このＣＺウエハにはＯＳＦ、ＣＯＰ、ＦＰＤといったバルクウエハ特有の欠陥を多数内在させている。
【００５９】
ここで、ＯＳＦ（酸化誘起積層欠陥）とは、結晶ウエハの成長時にその核となる微小欠陥が導入され、酸化工程により顕在化するものである。例えば、ウエハ表面をウエット酸化することによってリング状のＯＳＦが観察される場合がある。
【００６０】
また、熱処理をしないで観察できるＣＯＰ、ＦＰＤは、同一の原因による欠陥（Grown−in欠陥）と考えられており、両者に厳密な定義規定はないものの、凡そＣＯＰとは、ＲＣＡ洗浄液の要素液の一つであるＳＣ−１（ＮＨ4 ＯＨ／Ｈ2 Ｏ2 ）液にウエハを浸潤した後、光散乱を利用した微粒子検出器や異物検査装置で検出できるエッチピットを指し、後者は、Secco液（Ｋ2 Ｃｒ2 Ｏ7 ／ＨＦ／Ｈ2 Ｏ）に３０分程度浸漬した後、光学顕微鏡で観察されるエッチピットをいうものとされている。
【００６１】
なお、ＯＳＦ、ＣＯＰ、ＦＰＤといった欠陥について、その原因の厳密な解明はなされていないが、いずれもウエハ中に含まれる酸素濃度との相関が強く、酸素濃度が高いとＯＳＦ等の欠陥が発生しやすいことが報告されている（例えば、シリコン結晶・ウエハ技術の課題（リアライズ社）p.５５）。
【００６２】
次に、水素アニールによる低欠陥層１２について説明する。
【００６３】
通常ＣＺシリコンウエハには、１０18ａｔｏｍｓ／ｃｍ3 程度の酸素が含まれるが、これを水素アニールすると、ウエハ中の酸素は外方拡散し、ウエハ表面及びその近傍の酸素濃度は低減する。
【００６４】
ＯＳＦは、析出核に酸素が集まってきて酸素析出が生じそれを基点にして欠陥（積層欠陥：Stacking Fault）が成長するが、この酸素濃度の低減により、ウエハ表層部の改質が進み、ＣＯＰ、ＯＳＦ等の欠陥が低減された低欠陥層を形成することができる。
【００６５】
また、ＣＯＰに関しては、ＣＺシリコンウエハには、１０5 〜１０7 ／ｃｍ3 の密度で、ＣＯＰが存在し、例えば８インチのＣＺウエハの場合、表面近傍には、単位ウエハ当たり４００〜５００個程度のＣＯＰが存在する。しかしながら、このＣＺシリコンウエハを水素アニールすると、ＣＯＰの数は激減し、表面近傍でのその数は、１０個程度になる。すなわち実質的に無欠陥の層（ＤＺ層；Denuded Zone）が形成される。なお、本発明にいう「単位ウエハ当たり」とは、一枚のウエハが占める表面積当たりのＣＯＰ等の数を意味する。例えば、８インチウエハの場合、凡そ３２４ｃｍ2 当たりのＣＯＰの数である。
【００６６】
このように水素アニール処理されたＣＺシリコンウエハを用いることで、第２の基板１５上へ移設されるＳＯＩ層１６に内在するＣＯＰ等の欠陥を無くす、あるいは低減することができるとともに膜厚の均一性を向上することが可能となる。
【００６７】
水素アニールにより形成される低欠陥層１２の厚さは、第２の基板１５上に移設しようとするＳＯＩ層１６の厚さにもよるが、５００〜５０００ｎｍ程度の厚さがあることが好ましい。
【００６８】
低欠陥層１２における酸素濃度は、５×１０17ａｔｏｍｓ／ｃｍ3 以下、好ましくは１×１０17ａｔｏｍｓ／ｃｍ3 以下、更に好ましくは５×１０16ａｔｏｍｓ／ｃｍ3 以下である。
【００６９】
更に、イオンを注入して形成する分離層１４における酸素濃度が、上記規定範囲に含まれることが望ましいものである。
【００７０】
低欠陥層１２におけるＣＯＰの密度が、単位体積あたりでは、０個／ｃｍ3 以上５×１０6 個／ｃｍ3 以下、好ましくは０個／ｃｍ3 以上１×１０6 個／ｃｍ3 以下、更に好ましくは、０個／ｃｍ3 以上１×１０5 個／ｃｍ3 以下であることが望ましい。特に、表層部１２の最表面からイオン打ち込みの投影飛程までの深さ領域におけるＣＯＰの密度が上記規定値内であることが望ましい。
【００７１】
また、単位ウエハ当たりでは、８インチウエハの場合、低欠陥層１２におけるＣＯＰ個数が、０個以上、５００個以下、好ましくは０個以上１００個以下、より好ましくは０個以上、５０個以下、更に好ましくは０個以上１０個以下であることが望ましい。なお、ウエハ表面でのＣＯＰの分布は、ウエハ中心から約６ｃｍ以内の中心付近に集中する傾向が強いので、ウエハ単位あたりのＣＯＰの個数は、１２インチウエハ、あるいはそれ以上のウエハであっても８インチウエハの場合と同程度であることが望まれる。
【００７２】
また、ウエハ表面の単位面積あたりでは、０個／ｃｍ2 以上１.６個／ｃｍ2 以下、より好ましくは０個／ｃｍ2 以上０．５個／ｃｍ2 以下、更に好ましくは０個／ｃｍ2 以上０．０５個／ｃｍ2 以下であることが望ましい。
【００７３】
さらに、分離層１４における単位体積（あるいは、単位面積）あたりのＣＯＰの密度が上記の範囲に含まれることが望ましい。
【００７４】
また、低欠陥層１２におけるＦＰＤの単位面積当たりの数は、０個／ｃｍ2 以上、５×１０2 ／ｃｍ2 以下、より好ましくは０個／ｃｍ2 以上、１×１０2 ／ｃｍ2 以下である。
【００７５】
また、低欠陥層１２をＯＳＦで規定する場合には、単位面積当たりのＯＳＦの密度が、０個／ｃｍ2 以上１００個／ｃｍ2 以下、より好ましくは０個／ｃｍ2 以上５０個／ｃｍ2 以下、更に好ましくは０個／ｃｍ2 以上１０個／ｃｍ2 以下であることが望ましい。
【００７６】
低欠陥層１２を形成するには、水素を含む還元性雰囲気で熱処理することにより行われるが、その雰囲気は、１００％水素ガス、あるいは水素と希ガス（Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ等）の混合ガスで行なうことができる。
【００７７】
水素アニール時の温度は、５００℃以上、第１の基板の融点以下、好ましくは８００℃以上、第１の基板の融点以下、より好ましくは１０００℃以上、第１の基板の融点以下で行なうことが望ましい。
【００７８】
第１の基板がシリコン基板（シリコンの融点は約１４１２℃）である場合には、酸素の拡散速度及び熱処理炉に与える負担を考慮し、８００℃以上１３５０℃以下であることが好ましい。さらに好ましくは９００℃以上１２５０℃以下である。
【００７９】
水素アニール時の水素を含む雰囲気圧力は、大気圧、減圧、加圧のいずれの雰囲気でも構わないが、大気圧若しくは大気圧（１×１０5 Pa）以下、１×１０4 Pa以上で行なうことが好適である。また大気圧に対して−１００ｍｍＨ2 Ｏ程度の微減圧下で行なうこともより好適である。特に、熱処理する際の炉の構成にもよるが、減圧化で行なえば、酸素等の外方拡散によるＣＯＰ等の欠陥の低減をより効果的に行なうことができる。
【００８０】
水素アニールに用いる炉としては、通常用いられる縦型熱処理炉や、横形熱処理炉を用いることができる。ヒーターとしては、抵抗加熱器や高周波加熱器等を用いることができる。
【００８１】
あるいはＲＴＡ（Rapid Thermal Annealing）に用いられる熱放射を利用するランプ加熱により行なうこともできる。この場合のラピッドアニール装置としては、ハロゲンランプ、アークランプなどによる赤外線アニール装置、キセノンフラッシュランプなどによるフラッシュランプアニール装置などが用いられる。特にランプ加熱による場合は、短時間で水素アニールが可能となる。
【００８２】
水素アニールに要する時間としては、数秒〜数十時間、より好ましくは数秒から数時間で行なうことができる。
【００８３】
なお、ＣＺシリコンウエハを水素アニール処理して低欠陥層１２を形成した場合、図２で示す低欠陥層１２については、単位ウエハ当たりの欠陥の数（例えば、ＣＯＰ）は、表面で最も少なく、ウエハの内部にいくにつれてその数は多くなる。貼り合わせ法によりＳＯＩ基板を作製する場合、図６に示すＳＯＩ層１６では、絶縁層１３とＳＯＩ層１６との界面で最もＣＯＰの数は少なく、ＳＯＩ層の最表面で最も多くなる。
【００８４】
従って、ＳＯＩ層１６の最表面におけるＣＯＰの数をより低減させるためには、分離工程後、ＳＯＩ層１６が表出した後においても、水素アニールを行なうことが好ましい。この場合、両面が水素アニール処理されているＳＯＩ層１６を得ることができる。特に、数秒〜３時間程度の時間で、ＣＺシリコンウエハを水素アニール処理して低欠陥層１２を形成した場合には、低欠陥層１２の両面を水素アニール処理することがより望ましい。
【００８５】
また、第１の基板として、水素アニールされる被処理基板としては、ＣＺシリコンウエハのみならず、ＭＣＺ法（Magnetic Field Applied Czochralski Method）により作製したシリコンウエハ（以下、「ＭＣＺシリコンウエハ」という。）を用いることもまた好ましいものである。ＭＣＺシリコンウエハは、ＣＺシリコンウエハに比べ、シリコン中に含まれるＣＯＰのサイズの増大を抑制することが報告されており（電子材料６月号（1998）, p.22）、水素アニールを施すと、ＣＺシリコンウエハ以上により高品質な低欠陥層１２を形成することができる。
【００８６】
また、第１の基板としてシリコンを用いる場合には、比抵抗０．１〜１００Ω・ｃｍ、より好適には０．５〜５０Ω・ｃｍのｐ型あるいはｎ型のＣＺウエハを用いることができる。
【００８７】
水素アニールによりシリコン内部からボロンあるいはリン等の不純物元素が外方拡散することを考慮すると、水素アニールされる被処理基板のＣＺシリコンウエハは、前述の比抵抗よりも低い比抵抗であってもかまわないが、低欠陥層１２自体の比抵抗は、０．１〜１００Ω・ｃｍ、より好適には０．５〜５０Ω・ｃｍのｐ型あるいはｎ型を示すものであることが好ましい。
【００８８】
もちろん、所望のＳＯＩ層１６がえられるのであれば、濃度無指定ウエハや再生ウエハを用いることもできる。ＳＯＩウエハのＳＯＩ層の仕様として上記範囲外の比抵抗を必要とする場合には、その仕様通りの比抵抗のウエハを用いることが好ましい。
【００８９】
更にまた、第１の基板には、ＣＺあるいはＭＣＺの単結晶シリコン基板に限らず、Ｇｅ基板、ＳｉＣ基板、ＳｉＧｅ基板、ＧａＡｓ基板、ＩｎＰ基板等を用いることもできる。
【００９０】
また、第１の基板がシリコン基板である場合には、基板表面を酸化して酸化シリコン層を絶縁層１３として用いることができる。また、窒化することにより窒化シリコン層を形成したり、酸化シリコン膜や窒化シリコン膜を低欠陥層１２上に、ＣＶＤにより堆積させることにより絶縁層１３としてもよい。
【００９１】
絶縁層の厚さ１３としては、数ｎｍ〜数μｍ程度が好ましい。
【００９２】
もちろん、第１の基板上の絶縁層１３を形成しなくても、あるいは、第１の基板１０及び第２の基板１５上に形成しておいてもよい。
【００９３】
（イオン注入）
分離層１４形成の為にイオン注入される元素としては、水素または、ヘリウム、ネオン、クリプトン、キセノンのような希ガスのイオン、あるいは窒素を単独であるいは、これらを組合わせてイオン注入することができる。同一元素であっても、Ｈ+ 、Ｈ2 +のように質量の異なるイオンを打ち込むことで、分離しやすくすることもできる。イオン注入工程は、同一元素を１回、あるいは複数回、同一の投影飛程を持つよう行なう場合のみならず、注入イオン種、注入エネルギー、注入線量（ドーズ量）等を段階的に変え、分離層１４を工夫して形成することもまた好ましいものである。特に、支持基板である第２の基板１５に移設されるＳＯＩ層１６に近づくにつれ機械的強度が弱く、あるいは強くなるように分離層１４を形成し、所望の分離工程を行なうこともまた好ましいものである。一般的には、注入量を多くすれば、微小気泡層は多くなり、注入域における機械的強度は弱くなる。
【００９４】
加速電圧の１ＫｅＶから１０ＭｅＶの範囲で行なうことができるが、加速電圧によりイオン注入層の厚さが変化するため、所望の条件を満たすよう数１０ＫｅＶから５００ＫｅＶ程度で行なうことが好ましい。
【００９５】
いずれにしても、イオン注入により形成される分離層で分離しやすいように行なうことが重要である。
【００９６】
本発明において、低欠陥層１２内部に、イオン注入の投影飛程Ｒp （注入深さ）があるようイオン注入を行なうことが、均一な注入深さを得るという点でも好ましいものである。ＳＯＩ層１６の厚さは、一般的には、数ｎｍ〜5μｍである。
【００９７】
イオン注入により形成される分離層１４の層厚は、一般的には０．５ミクロン以下、特に第２の基板１５上に移設される薄膜１２を均質な厚さに形成するためにも数千Å以下であることがより好ましい。分離層１４は、その一例としてイオン注入の投影飛程を含むものである。
【００９８】
注入線量は、１．０×１０15／ｃｍ2 〜１．０×１０18／ｃｍ2 の間で、より好ましくは１．０×１０16／ｃｍ2 〜２．０×１０17／ｃｍ2 行なうことが可能である。
【００９９】
イオン注入時の温度は、−２００℃から６００℃の間で行なうことが好ましく、より好適には５００℃以下で、更に好ましくは４００℃以下で行なうことが望まれる。これは、凡そ５００℃を超えると、投影飛程付近に溜まった注入イオン種が急速に拡散し、第１の基板１０から放出されるため、分離層（マイクロバブル層）１４が形成されないからである。
【０１００】
また、分離層を形成する別の方法として、プラズマを利用して水素イオン等を所望の領域に浸透させるプラズマイオン注入法がある。プラズマを利用することで、通常のイオン注入による場合よりも短時間で、また均質な厚さのイオン注入層（分離層１４）を形成することができる。
【０１０１】
（貼り合わせ）
第１の基板１０と貼り合わせる第２の基板１５としては、単結晶シリコン基板、多結晶シリコン基板、非晶質シリコン基板、サファイア基板、あるいは石英基板やガラス基板のような光透過性基板、Ａｌ等の金属基板、アルミナなどのセラミックス基板、ＧａＡｓやＩｎＰなどの化合物半導体基板が挙げられる。第２の基板は、用途に合わせて適宜選択される。適当な平坦性を有していれば、プラスチック等の基板に貼り合わせることも可能である。
【０１０２】
第２の基板１５の貼り合わせ表面に絶縁層を形成しておくこともまた好ましい。貼り合わせに際しては、絶縁性の薄板を挟み、３枚重ねで貼り合わせることも可能である。
【０１０３】
第２の基板に光透過性基板を用いると、光受光素子であるコンタクトセンサーや、投影型液晶画像表示装置を構成することができ、そして、センサーや表示装置の画素（絵素）をより一層、高密度化、高解像度化、高精細化するにたる、高性能な駆動素子を形成できる。
【０１０４】
多層構造体１８の形成は、第１の基板１０と第２の基板１５を室温で貼り合わせることにより行なう。
【０１０５】
室温で重ね合せる前に、窒素や酸素プラズマで表面を活性化処理して、水洗、乾燥を行うと、次工程の貼り合わせ強度を強める熱処理をより低温化出来る。
【０１０６】
貼り合わせ強度を高め、第１の基板と第２の基板を密着させたい場合には、貼り合わせる途中、あるいは貼り合わせ後に熱処理（以下、「第１の熱処理」という。）を行なうこともまた好ましいものである。この熱処理は、室温以上５００℃以下で、より好ましくは室温以上４００℃以下で行なう低温熱処理であることが望まれる。
【０１０７】
また、熱処理に加え、あるいは単独で、多層構造体１８を加圧したり、陽極接合により貼り合わせることもまた好ましいものである。
【０１０８】
また、貼り合わせの際の雰囲気は、接触させる時は、大気中、酸素中、窒素中、真空中等いずれでも良い。
【０１０９】
熱処理の雰囲気は、Ｎ2 、Ｏ2 、酸化性雰囲気、あるいはこれらの組み合せでもよい。
【０１１０】
なお、直接支持基板となる第２の基板１５と貼り合わせずに、一旦、別の基板に貼り合わせた後に、所望の支持基板に貼り合わせることもできる。
【０１１１】
（分離）
多層構造体１８の分離は、熱処理することにより行なうことができる。具体的には、４００℃以上、１３５０℃以下、より好ましくは４００℃以上、１０００℃以下、さらに好ましくは４００℃以上、６００℃以下である。
【０１１２】
上述のような熱処理を行なうと、分離層１４において、結晶の再配列作用とともにマイクロバブル層の凝集により分離層１４内に圧力がかかり、低欠陥層１２の一部あるいは全部である薄膜１２が剥離する。
【０１１３】
また分離層１４が増速酸化することを利用して分離することも可能である。
【０１１４】
多層構造体１８の周辺からイオン注入層（分離層１４）の酸化を行なう事により、周辺にいくに従ってイオン注入層の体積膨張が大きくなり、あたかも周辺から一様にイオン注入層にくさびをいれたのとおなじ効果があり、イオン注入層にのみ内圧がかかり、ウエハ全面にわたりイオン注入層中、あるいはその界面で分割される。
【０１１５】
なお、イオン注入層は、通常外周部においても非多孔質層に覆われており、貼り合わせ後あるいはその前に外周部あるいは端面を表出させておくこともまた好ましいものである。この多層構造体１８を酸化するとイオン注入層の膨大な表面積により増速酸化がイオン注入層の外周部から始まる。
【０１１６】
ＳｉがＳｉＯ2 になるときには２．２７倍に体積が膨張するので、porosityが５６％以下の時は、酸化イオン注入層も体積膨張することになる。酸化はウエハの中心に行くにしたがって程度は小さくなるので、ウエハの外周部の酸化イオン注入層の体積膨張が大きくなる。このような現象は、ウエハの端面からイオン注入層にくさびを打ち込んだのと同様な状況で、イオン注入層にのみ内圧がかかり、イオン注入層中で分割するように力がはたらく。しかも酸化はウエハ周辺で均一に進むので、ウエハの周囲から均等に多層構造体１８を剥離することになる。
【０１１７】
本発明によれば、酸化という均一性に優れた通常のＳｉ−ＩＣプロセスの一工程を利用し、イオン注入多孔質層の高速酸化性、イオン注入多孔質層の体積膨張、およびイオン注入多孔質層の脆弱性を複合し、イオン注入多孔質層にのみ内圧をかけることができ、それによりイオン注入多孔質層中で制御良くウエハを分割することができる。
【０１１８】
また、貼り合わせウエハが多層構造であることと、イオン注入多孔質が構造的に脆弱であることを利用し、貼り合わせ基体全体を加熱することにより熱応力を発生させ、脆弱なイオン注入多孔質層で貼合せ基体を分離させることもできる。この場合の熱処理温度としては、例えば、１１５０℃、３０秒の熱処理により行なうことができる。
【０１１９】
本発明は、イオン注入多孔質が構造的に脆弱であることを利用し、イオン注入多孔質を、あるいはその近傍までも加熱し、そのときの熱応力、あるいは軟化等によりイオン注入多孔質層を介して多層構造体１８を分離させることもできる。
【０１２０】
特に、レーザーを使用することにより、貼合せ基体全体を加熱せずに、ある特定の層にのみエネルギーを吸収させ加熱できる。イオン注入多孔質層、あるいはイオン注入多孔質近傍の層にのみ吸収する波長のレーザーを用いることにより局所加熱が行える。レーザーとしては、５００〜１０００Ｗ程度の出力のＣＯ2 レーザーを用いることができる。
【０１２１】
電流をイオン注入多孔質層あるいはイオン注入多孔質近傍にウエハ面内に通電することにより、多孔質層を急激に加熱できる。また、パルス状に通電し加熱することもできる。
【０１２２】
多層構造体１８の分離方法として、高水圧等のジェット流を利用することもまた好ましいものである。
【０１２３】
イオン注入層（分離層１４）での分離を行なうために、高圧の水流をノズルから噴射するいわゆるウォーター・ジェット法を用いてもよい。また水を使用せずアルコールなどの有機溶媒やふっ酸、硝酸などの酸あるいは水酸化カリウム等のアルカリその他の分離領域を選択的にエッチングする作用のある液体なども使用可能である。さらに流体として空気、窒素ガス、炭酸ガス、希ガスなどの気体を用いても良い。あるいは、低温の流体、超低温の液体を用いてもよい。
【０１２４】
分離領域に対してエッチング作用を持つガスやプラズマ、あるいは電子ビームを用いても良い。
【０１２５】
多層構造体１８の側面の貼り合わせ目に合わせて分離領域にウォータージェットを噴射する事により側面から除去する事が可能である。この場合、先ず貼り合わせ基体の側面に露出している前記分離領域及びその周辺の第１の基体と第２の基体の一部に直接ウォータージェットを噴射する。するとそれぞれの基体は損傷を受けずに機械強度が脆弱な分離領域のみがウォータージェットにより除去されて二枚の基体が分離される。また何らかの理由で前記分離領域が予め露出していなくて何か薄い層でその部分が覆われている場合でも、ウォータージェットでまず分離領域を覆う層を除去し、そのまま続けて露出した分離領域を除去すればよい。また従来は余り利用されて来なかった効果ではあるが、貼り合わせウエハの貼り合わせ基体周囲の側面の狭い隙間にウォータージェットを噴射することにより、貼り合わせウエハを構造が脆弱な前記分離領域を押し拡げて破壊して分離する事も出来る。この場合切断や除去が目的でないため分離領域の切断くずがほとんど発生しないし、分離領域が素材としてはウォータージェットそのものでは除去できないものであっても研磨材を使用する事なく、また分離の表面にダメージを与えること無く分離することが可能である。この様にこの効果は切断とか研磨といった効果ではなく、流体による一種の楔の効果と考えることも出来る。従ってこの効果は貼り合わせ基体の側面に凹型の狭い隙間があってウォータージェットを噴射することにより分離領域を引き剥がす方向に力が掛かる場合には大いに効果が期待できる。この効果を充分に発揮させようとするならば上記貼り合わせ基体の側面の形状が凸型ではなく凹型である方が好ましい。
【０１２６】
なお、ジェット流で分離する場合には、多層構造体１８の温度は、−２００℃から４５０℃の範囲内で行なう。好ましくは、室温以上３５０℃以下である。
【０１２７】
また、多層構造体１８の分離には、貼り合わせたウエハに、面内に対して、
・垂直方向にさらに面内に均一に十分な引っ張り力、ないし、圧力を加える；
・超音波等の波動エネルギーを印加する；
・ウエハ端面の分離層へ剃刀の刃のようなもの（例えば、テフロン樹脂の楔）を挿入する；
・ウエハ端面に分離層を表出させ、多孔質Ｓｉをある程度エッチングし、そこへ剃刀の刃のようなものを挿入する；
・ウエハ端面に多孔質層を表出させ、多孔質Ｓｉに水等の液体をしみ込ませた後、貼り合わせウエハ全体を加熱あるいは冷却し液体の膨張をさせるなど；
・あるいは、第１（あるいは第２）の基板に対して第２（あるいは第１）の基板に水平方向に力（剪断力、あるいは回転力）を加える；
等の方法により、分離層を破壊することもできる。
【０１２８】
また、多層構造体１８を、弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいはバッファード弗酸、あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液に、浸潤させることによって、前記イオン注入層（分離層１４）のみを選択的に無電解湿式化学エッチングして分割することも可能である。
【０１２９】
（第２の基板上の残存物除去）
多層構造体１８を分離層１４を利用して分離した場合、ＳＯＩ層１６上に分離層１４が残存する場合には、これらを除去することが好ましい。もちろん、分離層１４における分離が、ＳＯＩ層１６と分離層の界面で起きる場合には、この除去工程は、不要となる。
【０１３０】
残存物の除去には、研磨、研削、とくに化学的機械的研磨（CMP）を行なうことも好ましいものである。その際の、研磨剤としては、シリカガラス（borosilicate glass）、二酸化チタン、窒化チタン、酸化アルミニウム、硝酸鉄（iron nitrate）、酸化セリウム、コロイダルシリカ、窒化シリコン、炭化シリコン、グラファイト、ダイアモンドなどの研磨粒、あるいはこれら研磨粒とＨ2 Ｏ2 やＫＩＯ3 などの酸化剤やＮａＯＨ、ＫＯＨ等のアルカリ溶液を混合した砥粒液を用いることができる。
【０１３１】
本発明の分離層の除去は、その機械的強度の低さと膨大な表面積を有することから、単結晶層を研磨ストッパーとして選択研磨により行うことも可能となる。
【０１３２】
また、エッチングにより除去することも好ましいものである。
【０１３３】
エッチング液としては、ふっ硝酸系、エチレンジアミン系、ＫＯＨ系、ヒドラジン系を用いることができる。また、フッ酸、あるいはフッ酸に過酸化水素及びアルコールの少なくとも一方を添加した混合液や、バッファードフッ酸、あるいはバッファードフッ酸に過酸化水素及びアルコールの少なくとも一方を添加した混合液を用いることができる。
【０１３４】
分離層１４の残存物が薄い場合や、実質的にＳＯＩ層１６と分離層１４の界面で分離する場合には、分離後に水素アニールを行なうことで、ＳＯＩ層表面の平滑化ができる。
【０１３５】
水素アニールは、水素を含む還元性雰囲気で熱処理することにより行われるが、その雰囲気は、１００％水素ガス、あるいは水素と希ガス（Ａｒ等）の混合ガスで行なうことができる。
【０１３６】
水素アニール時の温度は、８００℃以上１３５０℃以下、より好ましくは８５０℃以上１２５０℃以下で行なうことが望ましい。
【０１３７】
水素アニール時の水素を含む雰囲気圧力は、大気圧、減圧のいずれの雰囲気でも構わないが、大気圧若しくは大気圧（１×１０5 Pa）以下、1×１０4 Pa以上で行なうことが好適である。また大気圧に対して−１００ｍｍＨ2 Ｏ程度の微減圧下で行なうこともより好適である。
【０１３８】
分離層１４の残存物を、水素アニールで除去する場合には、分離層１４を酸化シリコンと対向させるようにして、アニールすることが望ましい。
【０１３９】
酸化シリコンと対向させて熱処理を行なうと、雰囲気を介して酸化シリコンと分離層１４を構成するシリコンとが、
Ｓｉ＋ＳｉＯ2 → ２ＳｉＯ
と反応するので、イオン注入溜り層を効率良く除去することが可能である。しかも、同時にＳｉのマイグレーションが表面エネルギーを下げるべく進行する結果、表面が平滑化される。
【０１４０】
こうすることで、単結晶シリコン膜を表面に有する半導体基材の単結晶シリコン膜の研磨で導入されるような加工歪み層等の結晶欠陥を導入することなく、単結晶シリコン膜表面を単結晶ウエハ並に平坦化し、膜厚を制御して減じることができる。すなわち、ＳＯＩ基板等の表面平滑化、ボロン濃度の低減と、シリコンのエッチングを同時に、ウエハ内、ウエハ間の膜厚均一性を損ねずに実施できる。
【０１４１】
また、研磨やエッチングにより分離層１４をある程度若しくは全部除去した後に水素アニールを行なうことも好ましいものである。
【０１４２】
なお、イオン注入による分離層を領域１１の内部に形成した場合には、残存する分離層１４とともに領域１１の一部の除去を上記方法を用いて行なう。
【０１４３】
（第１の基板上の残存物除去）
分離後に得られる第１の基板の一部（例えば、低欠陥層１２の内部に分離層を形成した場合には領域１１及び低欠陥層１７）上に、分離層１４の一部が残存する場合には、上記の研磨、研削、エッチング等により残存物を除去した後、表面平坦性が不十分であれば表面平坦化処理を行うことにより再び第１の基板、あるいは次の第２の基板として、再利用することが可能である。表面平坦化処理は通常半導体プロセスで使用される研磨、エッチング等の方法でもよいが、水素を含む還元性雰囲気での熱処理によって行なうこともできる。この熱処理は条件を選ぶことにより、局所的には原子ステップが表出するほど平坦にすることができる。
【０１４４】
特に、低欠陥層１２の内部に分離層１４を形成している場合には、分離後にも領域１１上に低欠陥層１７を有しているので、この低欠陥層１７内部に再度分離層１４を形成し、一連のＳＯＩ基板の作製プロセスを行なうことができる。
【０１４５】
貼り合わせ法を用いてＳＯＩ基板を作製する場合には、２枚のウエハを用いて、１枚のＳＯＩ基板が作製されるが、分離後の第１の基板を再利用することで、より経済的なＳＯＩ基板の作製が可能となる。
【０１４６】
（分離後アニール）
なお、本発明においては、多層構造体１８を分離層１４を利用して分離した後、第２の基板１５上に配されたＳＯＩ層１６と支持基板との接着強度を上げるため、熱処理（以下、「第２の熱処理」という。）を行なうことも好ましい。
【０１４７】
この第２の熱処理の温度は、第１の熱処理（貼り合わせ途中、あるいは直後に行なう低温熱処理）の温度よりも高温で行なう。第２の熱処理の温度は、６００℃以上１３５０℃以下、より好ましくは８００℃以上１２００℃以下である。
【０１４８】
水素等のイオン注入によりバルクシリコンの内部にマイクロバブル層（分離層１４）を形成した後の工程では、熱処理により分離する場合を除き、熱処理を行なわないか、行なったとしても低温で熱処理することが望まれる。これは、凡そ５００℃を超えるとマイクロバブル層の凝集が起こるため、本来意図しない分離が起きてしまうおそれがあるからである。従って、貼合せ後に接着強度を上げる場合では、５００℃以下の低温熱処理（第１の熱処理）を行なうことが好ましい。
【０１４９】
そして、所望の方法で分離した後に、第１の熱処理温度よりも高い第２の熱処理（例えば、９００℃程度）を行ないＳＯＩ層１６と第２の基板との密着強度を上げるとともに、貼り合わせ界面の安定化を図ることが望まれる。
【０１５０】
このように、５００℃以下の低温熱処理（第１の熱処理）を行なった後に、８００℃以上１３５０℃以下の高温の熱処理（第２の熱処理）を行なうと、酸素の析出現象が増速され、酸素の析出密度に依存するＯＳＦ等の欠陥が増えることがある（“シリコン”阿部孝夫著（培風館）p.194）。しかしながら、本発明においては、低欠陥層１２における酸素濃度が十分に低いため、低温熱処理後の高温熱処理による欠陥の増大を防止することができる。
【０１５１】
本発明によれば、水素を含む雰囲気中で熱処理したウエハの表面層をイオン注入層を利用して分離し、別の基板に移設することができる。この熱処理により主面近傍層のバルクＳｉに特有の欠陥（ＣＯＰ、Ｇｒｏｗ−ｉｎ欠陥等）を排除することができるため、デバイスの歩留まりを向上させることが可能となる。
【０１５２】
例えば、ＣＯＰのサイズに対して充分なマージンをもって製造される１６Ｍ ＤＲＡＭの作製プロセスにおいては、ＣＯＰが存在してもあまり問題にならないが、６４Ｍ ＤＲＡＭに移行すると、ＣＯＰのサイズと同程度のサイズでデバイスが設計されるため、ＣＯＰによる歩留まりが顕著になると考えられる。本発明によれば、ＳＯＩ層１６に含まれるＣＯＰが非常に少ないＳＯＩ基板が提供できるので非常に有効である。
【０１５３】
水素を含む雰囲気中で熱処理したウエハは、コスト的に有利で量産性に優れているとしてエピタキシャル膜付きウエハに代わるウエハとして期待される。今後ウエハの大口径化が進み、高品質結晶の引き上げが難しくなると言われており、バルクウエハの品質は落ちる可能性があることからも、水素を含む雰囲気中で熱処理した低欠陥層を有するウエハを利用してＳＯＩ基板を作製することは非常に有用である。
【０１５４】
次に、分離層１４の除去を水素アニールを含む工程で行なう場合に、熱処理炉内で被処理基板に対向する対向材料の違い、及び被処理基板と対向面との距離の違いにより水素アニールによる効果に差がある点について説明する。
【０１５５】
水素アニール（水素を含む還元性雰囲気での熱処理）により、被処理基板の表面（ＳＯＩ層）はエッチングされる場合があるが、そのエッチング量は、ＳＯＩ層表面に対向する材料の違いにより異なる。以下具体的に説明する。
【０１５６】
＜対向材料の違いによるエッチング量の差に関する知見＞
図１５に示すような縦形のバッチ式ウエハ熱処理炉において、単結晶シリコン層（ＳＯＩ層）のエッチング速度は、該単結晶シリコン表面と向かい合う面（対向面）の材質によって大きく変化する。なお、図１５において、１は複数枚のウエハ、２は石英からなる炉心管、３はヒータ、４は処理用のガスの流れである。
【０１５７】
図１６は、対向面材料によるエッチング速度の温度依存性を示す図であり、下側の横軸は温度Ｔの逆数をエレクトロンボルト（ｅＶ）の逆数で示している。上側の横軸は１／Ｔに対応する温度を表示している。縦軸は、エッチングレート（ｎｍ／分）を対数プロットしてある。ＳＯＩ基板を用いると市販の光反射式の膜厚計を用いて、比較的容易にＳＯＩ層、すなわち、埋込絶縁層上の単結晶シリコン層の膜厚を測定することができる。熱処理時間を変えて、熱処理前後の膜厚の変化量を測定し、そのエッチング時間に対する傾きを求めれば、エッチング速度が得られる。
【０１５８】
図中データＡは、ＳｉＯ2 基材をＳｉ対向面に対向させて各温度でのエッチングレートを示すグラフであり、この際、これらプロットの最小二乗法による近似直線の傾きより活性化エネルギーＥａを求めたところ、約４．３ｅＶであった。なお、図中の各データに対するカッコ書の中は、対向面の材料を示している。
【０１５９】
またデータＢは、Ｓｉ基材をＳｉＯ2 対向面に対向させて熱処理した場合を示す。
【０１６０】
またデータＣは、Ｓｉ基材をＳｉ対向面に対向させて熱処理した場合であり、この際、活性化エネルギーＥａは、約４．１ｅＶであった。
【０１６１】
またデータＤは、ＳｉＯ2 基材をＳｉＯ2 対向面に対向させて熱処理した場合であり、この際、活性化エネルギーＥａは、約５．９ｅＶであった。
【０１６２】
図１６に示す如く、水素を含む還元性雰囲気の熱処理では、シリコンのエッチング速度は対向面の材質をシリコンから酸化シリコンに変えることによって、図中のＢとＣのエッチング速度の差に示されるように、温度によらず、およそ９倍に増速されることが明らかになった。
【０１６３】
単結晶シリコン同士が向かい合っている場合、エッチング速度は１２００℃で概ね０．０４５ｎｍ／ｍｉｎ以下と極めて小さい（図中データＣ）。６０分の熱処理でのエッチング量は、３ｎｍ以下である。一方、シリコンの対向面を酸化シリコンとした場合、エッチング速度は１２００℃でおよそ０．３６ｎｍ／ｍｉｎであり（図中データＢ）、１時間のエッチング量は２１．６ｎｍに達してしまう。このエッチング量はタッチポリッシュの場合に近い。
【０１６４】
図１７は、Ｓｉ基材とＳｉＯ2 対向面が、あるいはＳｉＯ2 基材とＳｉ対向面とが対向する場合のエッチング量を示す図であり、横軸はエッチング時間（分）であり、縦軸はエッチング厚（ｎｍ）であり、温度Ｔは１２００℃として、白丸は、ＳｉＯ2 をＳｉを対向面として熱処理した場合であり、黒丸は、ＳｉをＳｉＯ2 を対向面として熱処理した場合を示す。
【０１６５】
図１７に示すように、同一時間では、白丸に示すＳｉＯ2 をＳｉを対向面として熱処理した場合の方が、黒丸に示すＳｉをＳｉＯ2 を対向面としてエッチングした場合に比べて、エッチング量は大きくなっている。つまり、ＳｉＯ2 とＳｉとを対向させて熱処理した場合、ＳｉＯ2 の方が厚くエッチングされる。
【０１６６】
図１８は、対向面をＳｉとしたＳｉＯ2 基材のエッチングと、対向面をＳｉＯ2 としたＳｉ基材のエッチングにおいて、Ｓｉ面とＳｉＯ2 面のそれぞれの面がエッチングされることにより除去されるＳｉ原子数を、図１７より計算して図示したものであり、横軸はエッチング時間、縦軸は除去されたＳｉの原子数（ａｔｏｍｓ／ｃｍ2 ）であり、図中、白色の丸、三角、四角は、ＳｉＯ2 面を示し、黒色の丸、三角、四角は、Ｓｉ面を示す。
【０１６７】
図１８に示すように、図１７に示した酸化シリコン面と単結晶シリコン面のエッチング量をシリコン原子数に換算したところ、図１８に示すように概ね一致して結果が得られた。ＳｉとＳｉＯ2 を対向させて熱処理した場合、両表面からは、同量のＳｉ原子が失われることが示されている。
【０１６８】
すなわち、シリコンエッチングは対向する酸化シリコン面との相互作用により増速され、反応式は包括的には下記の如くで、シリコンと酸化シリコンが１：１に反応する。
【０１６９】
Ｓｉ＋ＳｉＯ2 →２ＳｉＯ
また、かかるＳｉのエッチング速度は対向する面との距離の影響も受ける。シリコンを対向面に配置した場合には、面間距離を狭めるほどエッチング速度は抑制されるが、酸化シリコンを対向面として配置した場合には、面間距離を近づけるほどエッチング速度が増速された。
【０１７０】
また、雰囲気ガスに水素に代表される還元性ガスが含まれない場合のエッチング速度は水素を含む場合に比べると著しく小さかった。すなわち、水素アニールの際のエッチングが増速される要因の一つには水素に代表される還元性ガスの存在が寄与している。シリコンと酸化シリコンが対向する場合、エッチングはいずれかの表面材料が水素に代表される還元性ガスとの反応を介して他方の表面にたどり着いて反応することによって、両表面がエッチングされる。例えば、Ｓｉ＋Ｈ2 →ＳｉＨ2 、ＳｉＨ2 ＋ＳｉＯ2 →２ＳｉＯ＋Ｈ2 という反応がある。Ｓｉ表面から解離したＳｉ原子が気相中を輸送され、酸化シリコン表面でＳｉＯ2 と反応して飽和蒸気圧の高いＳｉＯに転化される。ＳｉＨ2 は随時消費されるのでＳｉ表面でのエッチングも促進される。Ｓｉ同士が対向する場合には、Ｓｉ表面から解離したＳｉ原子は気相中で飽和濃度に到達すると、以後の反応は気相中の拡散によって律速されるが、解離したＳｉの飽和濃度は高くないためにエッチング速度はそれほど高まらない。
【０１７１】
一方、ＳｉにＳｉＯ2 を対向させた場合、Ｓｉ表面より解離したＳｉ原子は酸化膜表面において、消費されるため、反応はさらに進行する。ＳｉＯ2 表面側で生成されるＳｉＯは蒸気圧が高いため、Ｓｉ同士が対向する場合に比べ、反応は律速されにくい。
【０１７２】
また、単結晶シリコン膜に対向する面の材料をＳｉＣとした場合の単結晶シリコン膜のエッチング量は対向面をシリコンとした場合とほぼ同等であった。また、対向する面の材料を窒化シリコンとした場合も同様に単結晶シリコン膜のエッチング量は対向面をシリコンとした場合と同様に抑制された。
【０１７３】
すなわち、単結晶シリコン膜を水素を含む雰囲気中で熱処理する際に、単結晶シリコン膜に対向する面をシリコン、ないしは、シリコンと炭素を主成分に含み、かつ、酸素を主成分としない材料で構成する場合に比べ、対向面を酸化シリコンとすれば、単結晶シリコン膜のエッチング量は、およそ１０倍となる。
【０１７４】
また、対向面との距離は半導体基材の単結晶シリコン膜のある面の大きさに依存するが、直径１００ｍｍ以上の半導体基材においては、概ね２０ｍｍ以下、より好ましくは１０ｍｍ以下であれば、対向面材料との相互作用によるエッチングの増速効果が得られる。
【０１７５】
また、水素を含む還元性雰囲気中での熱処理工程における半導体基材の主面の単結晶シリコンのエッチング速度は雰囲気ガス中に含まれる水分、酸素分等の酸化性不純物の存在により増速されるので、これらの供給を抑制するために主面近傍の雰囲気ガスの流速を小さくすることにより、これら不純物ガスによるエッチング分は低下するので、本発明の対向面との相互効果によるエッチング制御性を高める。特に図１９に示すように、炉心管５０に設置した半導体基材５１の表面に絶縁物５２を介して単結晶シリコン膜５３を有する主面をガス流５４に対して直交するように配置した上で、酸化シリコンで構成される対向面５５を配置すれば、前記主面上の雰囲気ガスの流速５６を実質的に０とすることができ、対向する酸化シリコンによるエッチング効果を十分に引き出すことができる。
【０１７６】
また、対向させる酸化シリコン膜をシリコン、ないしは、シリコンと炭素を主成分に含み、かつ、酸素を主成分としない、すなわち、シリコンと気相を介して反応しない材料の上に形成してエッチングを行うと酸化シリコン膜がエッチングによって膜厚を減じ、消失した時点でエッチング速度は１／１０程度に低下するので、予め酸化シリコン膜の厚みをエッチングして除去したいシリコン厚みに含まれるＳｉ原子量と同数のＳｉ原子が含まれる厚みに設定しておけば、Ｓｉの除去量を制御できる。通常半導体プロセスで用いられる熱酸化法による酸化シリコン膜であれば、酸化シリコンの厚みは除去したいシリコン膜厚のおよそ２．２２倍に設定すればよい。
【０１７７】
表面ラフネスの平滑化について、対向面の影響を評価したところ、顕著な差は認められなかった。
【０１７８】
図２０は、残留分離層をエッチングにより除去した直後の表面が、水素アニールにより平滑化されるようすを側面から見た模式的断面図である。図２０に示すラフな表面は、還元性雰囲気中で熱処理することにより、図２１に示すが如く市販のシリコンウエハ並みに平滑化された。Ｗ３、Ｗ４は、ＳＯＩ基板を示す。
【０１７９】
数ｎｍから数十ｎｍの高さｈ、数ｎｍから数百ｎｍの周期Ｐの凹凸が観察される単結晶シリコン表面（図２０）を、還元性雰囲気中で熱処理（水素アニール）することにより、少なくとも高低差が数ｎｍ以下、条件を整えれば、２ｎｍ以下の単結晶シリコンウエハ並に平坦な表面（図２１）が得られることがわかった。
【０１８０】
さらに、ＳＯＩ層に対向する対向面材料を適宜選択することで、水素アニールによるエッチング量が制御できることが分かった。
【０１８１】
この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面では、表面エネルギーの高い稜状の部分が無数に存在し、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、単結晶表面の面方位に依存する表面エネルギーにくらべて高い。水素を含む還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が除去され、かつ、熱処理中は還元作用の結果、自然酸化膜が生成されない。そのため、表面Ｓｉ原子の移動のエネルギー障壁は下がり、熱エネルギーにより励起されたＳｉ原子が移動し、表面エネルギーの低い、平坦な表面を構成していくと考えられる。単結晶表面の面方位は低指数であるほど、本発明による平坦化は促進される。
【０１８２】
上述のように、水素アニールの際に被処理表面（ＳＯＩ層）に対向する材料を酸化シリコンとすることにより、シリコンのエッチング速度を早めることができる。従って、本発明においてイオン注入により形成した分離層が、分離工程後にＳＯＩ層表面に残存する場合であっても、水素アニールにより効率的にＳＯＩ層表面の残存物を除去できる。
【０１８３】
水素を含む雰囲気中では、窒素雰囲気や、希ガス雰囲気では、表面が平滑化しないような１２００℃以下の温度でも、十分に平滑化がなされる。本発明による平滑化とエッチングの温度は、ガスの組成、圧力等によるが、概ね３００℃以上融点以下の熱処理、より好ましくは、５００℃以上、さらに好ましくは８００℃以上、特に、１２００℃以下で有効に作用する。また、平滑化の進行が遅い場合には、熱処理時間を延ばすことで同様に平滑な面を得ることができる。対向する面の構成材料の影響は、圧力を低くすることによって同じ面間隔であっても、対向面との相互作用によるエッチングを効率化できる。これは、ガス分子の拡散長が圧力の低下に伴い、長くなるためである。
【０１８４】
雰囲気内の残留酸素、水分は昇温時にはシリコン表面を酸化して被膜として表面の平滑化を阻害するので、低く抑制することが必要である。また、高温においては、酸化＋エッチングにより予期しないシリコン膜厚の減少を引き起こすので、やはり、低く抑制することが必要である。露点で言えば、−９２℃以下に制御することが望ましい。
【０１８５】
本現象は表面が清浄な状態で熱処理することでその進行が開始するので、表面に厚く自然酸化膜が形成されているような場合には、熱処理に先立って、これを希弗酸などによるエッチングで除去しておくことにより、表面の平滑化の開始が早まる。
【０１８６】
こうして得られた平滑な単結晶表面は、半導体素子作製という点から見ても好適に使用することができる。
【０１８７】
Ｈ2 を含む雰囲気での熱処理によるボロンのＳｉ層からの外方拡散による対向面材料による顕著な差は認められなかった。単結晶シリコン中のボロン量がシリコンに対して、概ね１００分の１以下であり、気相中に放出されるボロン量がシリコンのエッチングによって放出される量に比べ格段に小さく飽和しないためと考えられる。
【０１８８】
本発明者の一人である、米原らは、膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせＳＯＩ基板の作製方法を報告している（T.Yonehara et.al.,Appl.Phys.Lett.vol.64,2108(1994)，米国特許第5371037号，）。
【０１８９】
この方法の一例を、図２９〜３１の模式断面工程図に示す。まず、Ｓｉ基板６１上の多孔質層６２を選択エッチングの材料として用いる。多孔質層の上に非多孔質結晶Ｓｉ層６３をエピタキシャル成長した後、酸化Ｓｉ層６５を介して第２の基板６４と貼り合わせる（図２９）。次に、第１の基板を裏面より研削等の方法で薄層化し、基板全面において多孔質Ｓｉを露出させる（図３０）。次に、露出させた多孔質Ｓｉ層６２は、ＫＯＨやＨＦ＋Ｈ2 Ｏ2 の混合液などの選択エッチング液によりエッチングして除去する（図３１）。こうして、ＳＯＩ基板が得られるが、この場合にもＳＯＩ層表面のより一層の平坦性、平滑化を図るため、エッチング量を制御して水素アニールすることが望ましい。
【０１９０】
このとき、多孔質Ｓｉ層６２のバルクＳｉ（非多孔質単結晶Ｓｉ）に対するエッチングの選択比を１０万倍と十分に高くできるので、あらかじめ多孔質６２上に成長した非多孔質単結晶Ｓｉ層６３を膜厚を殆ど減じることなく、第２の基板６４の上に残し、ＳＯＩ基板を形成することができる。
【０１９１】
また、更に、本発明者の一人である坂口らは、図２９における多孔質層６２が、他の領域に比べ、機械的強度が弱いこと等に鑑み、該多孔質層６２を利用して、貼り合わせ基板（図２９）を分離できることを開示している（特開平７−３０２８８９号公報）。
【０１９２】
［実施形態例１］
図２〜図６を用いて、本発明の第１の実施形態について説明する。
【０１９３】
図２において、まず、第１のＳｉ単結晶基板１０を用意して、少なくとも主表面側を水素を含む還元性雰囲気中で熱処理し、表面にバルクに起因する欠陥を減じた表層部（低欠陥層）１２を形成する。ここでは、領域１１と低欠陥層１２がある境界をもって急峻に分かれている様に図示してあるが実際は除々に変化していくようになっている。
【０１９４】
その後、表面層にＳｉＯ2 １３を形成し、貼合わせ界面の界面準位を活性層から離しておく。
【０１９５】
次に、第１基板の主表面から、希ガス、水素、および、窒素のうち少なくとも１種の元素をイオン注入し、分離層（イオン注入溜り）１４を形成する（図３）。分離層１４は、低欠陥層１２内部に形成する。低欠陥層１２内部に打ち込むため、分離層１４の位置を厳密にかつ均一に規定できる。
【０１９６】
次に、図４に示すように、第２の基板１５と第１の基板１０とを前記絶縁層１３が内側に位置するよう室温で貼り合わせる。
【０１９７】
図３は第２の基板１５と第１の基板１０とを絶縁層１３を介して貼り合わせた様子を示してあるが、第２の基板がＳｉでない場合には絶縁層１３はなくてもよい。
【０１９８】
次に、分離層１４で基板を分離する（図５）。分離は、４００℃から６００℃で熱処理することにより行う。
【０１９９】
分離後に、第２の基板１５上に残留する分離層１４には微小孔が転位等の欠陥が残留していることがあるので、分離層１４を選択的に除去する。選択的な除去は、所望のエッチング液を用いて行う。残留する部分が非常に少ない場合は、水素アニールにより行うこともできる。あるいは、ＳＯＩ層１６を研磨ストッパーとしてイオン注入溜り層１４を選択研磨で除去する。また選択研磨でなく通常の研磨でも可能である。
【０２００】
また、貼り合わされた基板の分離をＳＯＩ層１６と分離層１４の界面で行う場合には、残留する分離層１４の除去工程は省略できる。
【０２０１】
図６には、本発明で得られる半導体基板が示される。第２の基板１５上にＳＯＩ層、例えば単結晶Ｓｉ薄膜１６が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第２の基板と第１の基板とを絶縁層１３を介して貼り合わせれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【０２０２】
第１のＳｉ単結晶基板１１は残留イオン注入溜り層１４を除去して、表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、再度第１のＳｉ単結晶基板１１、あるいは次の第２の基体１５として使用できる。
【０２０３】
第１の基板側のイオン注入溜り１４も上記したように水素を含む雰囲気での熱処理等の表面平坦化処理のみでも再使用できる。
【０２０４】
［実施形態例２］
図７〜図１１を用いて、本発明の第２の実施形態について説明する。
【０２０５】
図７において、第１のＳｉ単結晶基板２１を用意して、第１基板の主表面から希ガス、水素、および、窒素のうち少なくとも１種の元素をイオン注入し、内部にイオン注入溜り（分離層）２４を形成する。表面層にＳｉＯ2 ２３を形成しておいた方が、イオン注入による表面荒れが防げる。ＳｉＯ2 ２３を形成した場合には、それを除去した後、少なくとも主表面側を水素を含む還元性雰囲気中で熱処理し、表面にバルクに起因する欠陥を減じた層（低欠陥層）２２を形成する（図８）。本実施形態においては、水素アニールは、５００℃以下の低温で行うか数秒から数十秒の短時間で行うことが望まれる。層２２中にＭＯＳＦＥＴ等の素子構造を形成してしまっても構わない。さらに、低欠陥層２２の表面層にＳｉＯ2 ２５を形成しておいた方が、貼合わせ界面の界面準位を活性層から離すことが出来るという意味でもよい。図９に示すように、第２の基板２６と第１の基板の表面とを室温で貼り合わせる。
【０２０６】
貼り合わせ強度が十分でない場合は、４００℃程度の熱処理をしたり、加圧したりする。
【０２０７】
次に、分離層２４で基板を分離する（図１０）。分離する方法としては、貼り合わせられた基板側面に、水等の液体あるいは、窒素ガス等の気体など流体をふきつけることにより行う。もちろん、これに限らずくさびを打ち込むことや引っぱり力を加えることを加えてもよい。
【０２０８】
第２の基板２６上に残留する分離層２４には微小孔が転位等の欠陥が残留していることがあるので、分離層２４を選択的に除去する。
【０２０９】
残存する分離層２４の選択的な除去は、エッチング液を用いて除去したり、あるいは、ＳＯＩ層２２を研磨ストッパーとして選択研磨により分離層２４を除去することができる。また、残留する部分２４が非常に薄い場合や、少ない場合は、水素アニールにより選択的な除去を行うことができる。この場合、水素アニールによるエッチング速度を増加させるため、残留分離層２４に対向する材料として酸化シリコン（ＳｉＯ2 ）を表面に有する基板と対向させることが望ましい。
【０２１０】
また、エッチング液による除去、研磨による除去、水素アニールによる除去方法の中から２種あるいは３種適宜組み合わせて用いてもよい。
【０２１１】
図１１には、本発明で得られる半導体基板が示される。第２の基板２６上に単結晶Ｓｉ薄膜２２が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第２の基板と第１の基板とを絶縁層２５を介して貼り合わせれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【０２１２】
本実施形態においては、分離層２４を形成した後に、低欠陥層２２を形成するので、分離層形成のためのイオン注入により発生する欠陥をも排除された、ＳＯＩ層２２を得ることができる。
【０２１３】
なお、分離層２４における分離を、ＳＯＩ層２２と分離層２４の界面で行う場合には、残留分離層の除去工程は省略したり、あるいは、水素アニールによる表面の若干量のエッチングを行う。
【０２１４】
第１のＳｉ単結晶基板２１は残留分離層２４を除去して、表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、再度第１のＳｉ単結晶基板２１、あるいは次の第２の基板２６として使用できる。もちろん、分離層２４における分離を、第２の基板２６と分離層２４との界面で行うことにより、残留分離層２４の除去工程を省略することもできる。
【０２１５】
第１の基板側の分離層２４も上記したように水素を含む雰囲気での熱処理等の表面平坦化処理のみでも再使用できる。
【０２１６】
水素を含む還元性雰囲気での熱処理においては、前記基板の分離層２４の残留している面を酸化シリコンと対向させて熱処理を行なうと雰囲気を介して酸化シリコンとシリコンが、
Ｓｉ＋ＳｉＯ2 → ２ＳｉＯ
と反応するので、イオン注入溜り層を効率良く除去することが可能である。しかも、同時にＳｉのマイグレーションが表面エネルギーを下げるべく進行する結果、表面が平滑化される。
【０２１７】
［実施形態例３］
図１２〜図１４を用いて、本発明の第３の実施形態を説明する。
【０２１８】
図１２に示すように、前述の実施態様例１あるいは２に示した工程を第２の基体を２枚用いることにより第１の基体の両面に施し、半導体基板を同時に２枚作製する。
【０２１９】
図１２において、３１は第１の基板、３２，３５はイオン注入層（分離層）、３３，３６は低欠陥層、３４，３７はＳｉＯ2 層、３８，３９は第２の基板であり、図１２は、実施態様例１で示した工程を、第１の基板３１の両面に施した後、その両面に第２の基体３８，３９をそれぞれ貼り合わせた状態を示す図であり、図１３は、実施態様例１と同様に、分離層３２，３５で分離した状態を示し、図１４は、分離層３２，３５を除去した状態を示す図である。もちろん、分離層３２，３５と低欠陥層３３あるいは３６との界面で分離を行えば、残留分離層の除去は省略できる。
【０２２０】
第１のＳｉ単結晶基板３１は残留イオン注入溜り層を除去して、表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、再度第１のＳｉ単結晶基板３１、あるいは次の第２の基体３８（又は３９）として使用できる。
【０２２１】
第１の基板側のイオン注入溜りも上記したように水素を含む雰囲気での熱処理等の表面平坦化処理のみでも再使用できる。
【０２２２】
支持基板３８，３９は同一でなくても良い。また、絶縁層３４，３７はなくてもよい。
【０２２３】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【０２２４】
（実施例１）
ＣＺ法により作製された第１の単結晶Ｓｉ基板を２枚（８インチ）用意し、以下に示す条件下でそれぞれ水素アニール処理を行い表面層の高品質化、すなわち、基板表面に低欠陥層を形成した。条件は、Ｈ2 ガス１００％中で、１２００℃で１時間行った。
【０２２５】
前述の２枚のＣＺシリコンウエハのうちの１枚をＳＣ−１洗浄液で洗浄した後、異物検査装置で表面のＣＯＰの数を検出したところ、単位ウエハあたりで８個であった。すなわち、ＣＯＰの密度は、およそ０．０２個／ｃｍ2 であった。なお、ＣＯＰは、０．１μ程度以上のサイズのものを検出した。
【０２２６】
なお、以下、単位ウエハあたりのＣＯＰの数は、「ｘ個／ｗ」と記載する。
【０２２７】
基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。投影飛程は、低欠陥層内に位置するよう調整して行った。こうして、分離層上に単結晶シリコン層（ＳＯＩ層）を有する基板が用意された。
【０２２８】
基板のＳｉＯ2 層側の表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、６００℃で熱処理したところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層（分離層）は多孔質状になっているため、分離した表面は荒れていた。第２の基板側の表面を、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングして、第２の基板上に残存する分離層を除去した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２２９】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨（タッチポリッシュやＣＭＰなど）によっても除去できる。これは他の実施例においても同様である。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２３０】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。このように非常にＳＯＩ層の厚さの均一性に優れたＳＯＩ基板ができた。ＳＯＩ層表面のＣＯＰ欠陥の数は、６５個／ｗであった。通常のＣＺウエハ表面のＣＯＰの数は、４００個／ｗ程度であるので、本発明により低欠陥層のＳＯＩ層が得られていることが分かる。
【０２３１】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さ（Ｒｒｍｓ）はおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。ＣＯＰの数は８個／Ｗとなった。
【０２３２】
なお、分離工程後、ＳＯＩ層を水素アニールするとＳＯＩ層の最表面のＣＯＰの数をさらに減らすことができるとともに、ＳＯＩ層内部における欠陥の均一化を図ることができる。具体的に図を用いて説明する。
【０２３３】
図２３は、ＣＺシリコンウエハ、およびＣＺシリコンウエハを水素アニール処理したウエハ（８インチ）について、ウエハ表面からの深さとウエハ単位当たりのＣＯＰの数を示したものである（NIKKEI MICRODEVICE,2月号（1998）、p.31）。水素アニールの際の条件によっても異なるが、ＣＺシリコンウエハを水素アニールしたウエハは、グラフから明らかなようにウエハ表面付近でもっともＣＯＰの数は少なく、表面からの深さが深くなるにつれてその数は多くなる。
【０２３４】
例えば、水素アニール処理を行なったＣＺシリコンウエハの表面から４００ｎｍ付近にイオンの投影飛程（分離層）を設定し、第２の基板と当該ウエハを貼り合わせ、その後分離層にて分離してＳＯＩ基板を形成した場合には、ＳＯＩ層の最表面でＣＯＰの数は最も多くなり、ＳＯＩ層と絶縁層との界面に近くなるにつれＣＯＰの数は減少する。従って、ＳＯＩ層表面近傍のＣＯＰの数を更に減らす必要がある場合には、分離工程後にも水素アニールを施すことがより好ましい。この場合、ＳＯＩ層の両面が水素アニール処理により低欠陥化されていることになる。
【０２３５】
なお、ＳＯＩ層表面のＣＯＰの数（密度）は、検出しやすくするためＳＯＩ基板をＳＣ−１洗浄液（ＮＨ4 ＯＨ 濃度１．０ｗｔ％と、Ｈ2 Ｏ2 濃度６．０ｗｔ％と水の混合液）で１０分間処理している。そして、表面パーティクル検査機（たとえば、ＫＬＡテンコール社製、ＳＰ−１）を用いて行った。
【０２３６】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２３７】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２３８】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２３９】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２４０】
なお、イオン注入領域には、ゲッタリング効果もあるため、金属不純物が存在した場合にも、イオン注入領域に不純物をゲッタリングしたのちに貼り合わせた２枚の基板を分離し、イオン注入領域は除去できるので、不純物汚染に対しても有効である。
【０２４１】
（実施例２）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を２枚（８インチ）用意し、以下に示す条件下でそれぞれ熱処理を行い表面層の高品質化を行った。なお、１枚は分析用である。
【０２４２】
Ｈ2 ガス１００％雰囲気中で、１２００℃、２時間の熱処理（水素アニール）を行い、表面に低欠陥層を形成した。２枚のうち１枚を用いて表面層のＣＯＰの数を異物検査装置で調べたところ約５個／ｗであった。
【０２４３】
さらに、それぞれの基板にＨ+ を５０ｋｅＶで６×１０16ｃｍ-2イオン注入した。基板表面からおよそ６００ｎｍ付近に投影飛程を有していた。
【０２４４】
各基板表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、５５０℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２４５】
イオン注入層は、この選択エッチングの他に非選択エッチングやタッチポリッシュやＣＭＰなどの研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２４６】
その後、極表面のみを研磨で平坦化した。
【０２４７】
すなわち、Ｓｉ酸化膜上に０．５μｍの厚みを持った単結晶Ｓｉ層（ＳＯＩ層）が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は４９８ｎｍ±１５ｎｍであった。ＳＯＩ層表面のＣＯＰの数は、５０個／ｗ程度であった。このように、ＳＯＩ層の外側表面でＣＯＰ５０個／ｗで、ＳＯＩ層内部のＳｉ酸化膜側のＣＯＰ５個／ｗであることから、ＳＯＩ層外側表面から内部にいくにつれＣＯＰの密度が小さくなることが分かる。通常のＣＺウエハのＣＯＰの数は、４００個／ｗであるので、本発明により、ＳＯＩ層が低欠陥化されていることが分かる。
【０２４８】
表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さＲｒｍｓはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２４９】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２５０】
なお、本実施例により、得られるＳＯＩ基板をさらに水素アニールすることで、ＳＯＩ層表面のＣＯＰの数を減らし、ＳＯＩ層とＳｉ酸化膜付近のＣＯＰの数（５個／ｗ）に近づけるとともに、より低減することが可能となる。
【０２５１】
このように、Ｓｉ酸化膜上のＳＯＩ層である単結晶シリコン層の両方の表面を水素アニールすることにより、ＳＯＩ層内のＣＯＰ等のバルクウエハ特有の欠陥を低減し、なおかつ、欠陥が残っていたとしても、その分布をＳＯＩ層内で実質的に均一にすることができる。
【０２５２】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２５３】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２５４】
（実施例３）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、次の条件下で熱処理を行い表面層の高品質化を行った。
【０２５５】
Ｈ2 ガス１００％で、１２００℃、４時間の水素アニールを行った。
【０２５６】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオンを注入した。
【０２５７】
基板のＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板（第２の基板）の表面とを重ね合わせ、室温で接触させた後、３００℃でアニールし貼り合わせ力を強めた。その後、貼り合わせられた基板側面から高水圧（約２００ｋｇｆ／ｃｍ2 ）のウォータージェットにより、分離層にて、分離した。このとき、両基板は、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングし、残留する分離層を除去した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２５８】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２５９】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０２６０】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。ＳｉＯ2 層上の単結晶シリコン層表面をＳＣ−１洗浄液で洗浄後、異物検査装置によりＣＯＰの数を測定したところ、３個／ｗであった。
【０２６１】
なお、イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２６２】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２６３】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２６４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２６５】
なお、本実施例においては、ウォータージェットにより分離したが、これに限らず、窒素ガス等の気体を高圧力で吹きつけることにより分離することもできる。
【０２６６】
（実施例４）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０２６７】
Ｈ2 ガス１００％で、１１００℃、４時間水素アニールを行った。
【０２６８】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオンを注入した。
【０２６９】
各基板のＳｉＯ2 層表面と別に用意した溶融石英基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２７０】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２７１】
すなわち、透明な石英基板上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。単結晶Ｓｉ層表面のＣＯＰの数を測定したところ、およそ８０個／ｗであった。
【０２７２】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さ（Ｒｒｍｓ）は、およそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２７３】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２７４】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２７５】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２７６】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２７７】
（実施例５）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を２枚（８インチ）用意し、以下に示す条件下でそれぞれ熱処理を行い表面層の高品質化を行った。
【０２７８】
Ｈ2 ガス４％、Ａｒガス９６％の混合雰囲気中で、１１００℃、４時間の熱処理を行い、低欠陥層を形成した。２枚のうちの１枚の表面層のＣＯＰを測定したところ３０個／ｗであった。
【０２７９】
次に、もう一枚の基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を６０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０２８０】
基板のＳｉＯ2 層表面と別に用意したサファイア基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水の混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２８１】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２８２】
その後、極表面のみを研磨で平坦化した。
【０２８３】
すなわち、透明なサファイア基板上に０．４μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は４０２ｎｍ±１２ｎｍであった。単結晶Ｓｉ層表面のＣＯＰを測定したところ、１２０個／ｗであった。
【０２８４】
表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さ（Ｒｒｍｓ）はおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２８５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２８６】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２８７】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２８８】
（実施例６）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０２８９】
Ｈ2 ガス１００％中で、１１５０℃、１０分の水素アニールを行った。
【０２９０】
さらに、それぞれの基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を７０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０２９１】
各基板のＳｉＯ2 層表面と別に用意したガラス基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２９２】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２９３】
その後、極表面のみを研磨で平坦化した。
【０２９４】
すなわち、透明なガラス基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は５０１ｎｍ±１５ｎｍであった。単結晶Ｓｉ層表面のＣＯＰの数を測定したところ、１００個／ｗであった。通常のＣＺシリコンウエハ表面のＣＯＰが４００個／ｗなので、本発明により、低欠陥のＳＯＩ層が得られたことが分かる。
【０２９５】
また、表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２９６】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２９７】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２９８】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２９９】
（実施例７）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、基板表面に酸化シリコン膜２００ｎｍを熱酸化により形成した後、表面のＳｉＯ2 層を通して、Ｈｅ+ を８０ｋｅＶで５×１０16ｃｍ-2イオン注入した。その後、２００ｎｍの酸化シリコン膜をＨＦ液によりエッチング除去した。その後以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３００】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールを行った。このとき、基板表面のＣＯＰの数は、８個／ｗであった。
【０３０１】
再度、２００ｎｍの酸化膜（ＳｉＯ2 ）を熱酸化により形成した。そして基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３０２】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３０３】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３０４】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層表面のＣＯＰの数を測定したところ、８個／ｗであった。
【０３０５】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３０６】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３０７】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３０８】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
（実施例８）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３０９】
Ｈ2 ガス１００％で、１２００℃、３時間の水素アニールを行った。
【０３１０】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３１１】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた。
【０３１２】
第１の基板の裏面酸化膜を除去した後、第１の基板側からＣＯ2 レーザーをウエハ全面に照射した。ＣＯ2 レーザーは、貼合せ界面の２００ｎｍのＳｉＯ2 層に吸収され、その近傍の温度が急激に上昇し、イオン注入層中の急激な熱応力によりイオン注入の投影飛程付近で２枚に分離された。レーザーは連続でもパルスでも構わない。
【０３１３】
イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３１４】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３１５】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３１６】
さらに水素中で１１００℃で熱処理を１時間施した。表面荒さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰを測定したところ、３個／ｗであった。
【０３１７】
なお、イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３１８】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３１９】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３２０】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３２１】
（実施例９）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３２２】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールをおこない低欠陥層を形成した。
【０３２３】
基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３２４】
基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、貼合せウエハ端面のＳｉＯ2 層および単結晶Ｓｉ層をエッチングしたところ、イオン注入層の端が現れた。
【０３２５】
貼合せウエハを１０００℃のパイロジェニック酸化をしたところ、１０時間でイオン注入層中で２枚の基板が完全に分離した。剥離した面を観察したところ、ウエハ外周部のイオン注入層はＳｉＯ2 に変化しているが、中央部はほぼ元のままであった。
【０３２６】
その後、第２の基板側に残ったイオン注入層を４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、イオン注入層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３２７】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３２８】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３２９】
さらに水素中で１１００℃で熱処理を２時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰの数を測定したところ８個／ｗであった。
【０３３０】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３３１】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３３２】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３３３】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３３４】
（実施例１０）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化（低欠陥化）を行った。
【０３３５】
Ｈ2 ガス１００％中で、１２００℃、１時間の水素アニールを行った。
【０３３６】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３３７】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。３００℃−１時間の熱処理を行い、貼り合わせ強度を高めた。貼り合わせ基板の周囲から楔をいれるとイオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３３８】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３３９】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３４０】
さらに水素中で１１００℃で熱処理を２時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層表面のＣＯＰを測定したところ８個／ｗであった。なお、ＣＯＰの測定は、ＳＣ−１洗浄液で洗浄後、０．１μ程度以上のものを異物検査装置で検出した。
【０３４１】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３４２】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３４３】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３４４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３４５】
（実施例１１）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３４６】
Ｈ2 ガス１００％で、１２００℃、２時間の水素アニールを行った。
【０３４７】
さらに、それぞれの基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３４８】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。３００℃−１時間の熱処理を行い、貼り合わせ強度を高めた。貼り合わせ基板にせん断力をかけるとイオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３４９】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３５０】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。単結晶Ｓｉ層の表面のＣＯＰを測定したところ５０個／ｗであった。
【０３５１】
さらに水素中で１１００℃で熱処理を２時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。なお、この２時間の熱処理後に、単結晶Ｓｉ層の表面のＣＯＰを測定したところ、６個／ｗであった。
【０３５２】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３５３】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３５４】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３５５】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３５６】
（実施例１２）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３５７】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールを行った。
【０３５８】
さらに、それぞれの基板表面に２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通して水素イオンを４０ｋｅＶでPlasma Immersion Ion implantation法により５×１０16ｃｍ-2イオン注入した。
【０３５９】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３６０】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３６１】
さらに、イオン注入深さに相当する第１の基板の残りを「酸化＋剥離」、あるいは「エッチング」で除去する。
【０３６２】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±７ｎｍであった。
【０３６３】
さらに水素中で１１００℃で熱処理を１時間施した。表面荒さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰを測定したところ、１０個／ｗであった。
【０３６４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３６５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３６６】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３６７】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３６８】
（実施例１３）
実施例１〜１２に対して、両面研磨第１基板の両面に同様の工程を行った。
【０３６９】
上記した実施例において、イオン注入層の選択エッチング液も４９％弗酸と３０％過酸化水素水と水との混合液に限らず、
ＨＦ，
ＨＦ＋アルコール，
ＨＦ＋Ｈ2 Ｏ2 ＋アルコール，
バッファードＨＦ＋Ｈ2 Ｏ2 ，
バッファードＨＦ＋アルコール，
バッファードＨＦ＋Ｈ2 Ｏ2 ＋アルコール，
バッファードＨＦ，
など、あるいは弗酸・硝酸・酢酸の混合液のようなものでも、イオン注入によれば膨大な表面積となるため、選択エッチングできる。
【０３７０】
他の工程についても、ここの実施例に限られた条件だけでなく、さまざまな条件で実施できる。
【０３７１】
（実施例１４）
ＣＺ法により作製した、比抵抗が１０Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを１２００℃，１時間、水素１００％雰囲気中で熱処理したのち、表面を２５０ｎｍ酸化し、さらに、水素をイオン注入した。注入条件は、５０ｋｅＶ、４×１０16／ｃｍ2 である。このようにして形成されたウエハを第１のシリコンウエハとする。
【０３７２】
第１のシリコンウエハと第２のシリコンウエハをそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施して、清浄な表面を形成したのち、２５０ｎｍの酸化膜が内側に位置するよう貼り合わせた。貼り合わせたシリコンウエハ組を熱処理炉に設置し、６００度１０時間の熱処理を施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲気は酸素とした。この熱処理中にシリコンウエハ組はイオン注入の投影飛程に相当する深さで分離した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。
【０３７３】
移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は２８０ｎｍで、ばらつきは±１０ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さＲｒｍｓでそれぞれ９．４ｎｍ、８．５ｎｍであった。
【０３７４】
石英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をつけたまま設置した。ガスは炉上部より下方へと流れる。ウエハは図１２の如く、水平に、かつ、１枚のＳＯＩウエハの裏面の酸化シリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、石英製のボート上に設置し、一番上のＳＯＩウエハの上には表面に酸化シリコン膜を形成した市販のシリコンウエハと同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１８０℃まで昇温し、２時間保持したのち、再び降温し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。ＳＯＩウエハの膜厚減少量は平均で８０．３ｎｍで、ＳＯＩ層は１９９．６ｎｍになった。このとき、ＳＯＩ層のＣＯＰの数を測定すると、９個／ｗ程度であった。
【０３７５】
また、熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さＲｒｍｓは１μｍ角で０．１１ｎｍ、５０μｍ角で０．３５ｎｍと市販シリコンウエハ並みに平滑化されていた。単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析（ＳＩＭＳ）で測定したところ、いずれも５×１０15／ｃｍ3 以下に低減されデバイス作製が十分に可能なレベルであった。
【０３７６】
また、断面ＴＥＭで水素雰囲気中の熱処理前後の様子を観察したところ、熱処理前にＳＯＩ層表面近傍に観察された転位群が熱処理後には観察されなかった。熱処理によるエッチングで除去された領域に含まれていた転位がエッチングでＳＯＩ層ごと除去されたためと考えられる。
【０３７７】
（実施例１５）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３７８】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールを行った。
【０３７９】
さらに、それぞれの基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３８０】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。３００℃−１時間の熱処理を行い、貼り合わせ強度を高めた。貼合せウエハのベベリングの隙間へ０．２ｍｍ径のウォータージェットを噴射したところ、貼り合わせウエハはイオン注入層を介して２枚のウエハに分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３８１】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３８２】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３８３】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰの数を測定したところ７個／ｗであった。
【０３８４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３８５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３８６】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３８７】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３８８】
（実施例１６）
ＣＺ−Ｓｉウエハを用いて、以下の工程でＳＯＩ基板を作製した。
（１）まずＣＺ−Ｓｉウエハを用意して、Ｈ2 ガス１００％で、１２００℃、１時間熱処理し、低欠陥層を形成する。なお、比較例として、この工程を通さない（水素中で熱処理を行わない）ＣＺ−Ｓｉウエハも用意した。
（２）Ｓｉウエハを熱酸化して、２００ｎｍのＳｉＯ2 の酸化層を形成した。
（３）ドーズ量５×１０16／ｃｍ2 、加速電圧４０ｋｅＶの条件で、Ｈ+ イオンを注入し、分離層を形成した。
（４）Ｓｉウエハと第２の基板（ここではＳｉ基板）とを前記酸化層を内側にして貼り合わせた。
（５）６００℃で熱処理し、イオン注入層で分離した。
（６）第２の基板上に残留するイオン注入層をＨＦ、Ｈ2 Ｏ2 と水の混合液で選択エッチングする。このようにして形成されたＳＯＩ基板の半導体層（ＳＯＩ層）の膜厚は２００ｎｍ±６ｎｍであった。
（７）水素中で１１００℃、４時間熱処理した。
（８）４９％ＨＦ中に１５分、貼り合わせ基材を浸漬した。そして、光学顕微鏡で観察した。
【０３８９】
ＳＯＩ層が、工程（１）の水素アニールにより形成された低欠陥層であるＳＯＩ基板では、ＳＯＩ層表面の領域２０ｃｍ2 を観察したところ、埋込酸化膜がエッチングされた箇所は見つからなかった。すなわち、０．０５個／ｃｍ2 以下であった。一方、低欠陥層を形成しなかった比較例のＳｉウエハを用いたＳＯＩ基板では、およそ１００μｍφの大きさで埋込酸化膜がエッチングされた箇所は３．２個／ｃｍ2 の密度で観察された。これらは、水素熱処理を行わなかった比較例のＳｉウエハにおいて検出されるＣＯＰがＳＯＩ層にも引きつがれ、この部分よりＨＦ液が浸入して埋め込み酸化膜をエッチングした結果である。これらのエッチングされた部位ではＳｉが存在しないのであってデバイスを作製しても不良となってしまうことになる。
【０３９０】
さらに、Secco Etching により欠陥を顕在化したのち、光学顕微鏡により観察したところ、水素熱処理を行ったＳｉウエハを用いた貼り合わせ基材では、ＦＰＤ、ＣＯＰ、ＯＳＦなどの欠陥であるエッチピット密度が１０2 ／ｃｍ2 であった。一方、水素熱処理を行わなかった比較例のＳｉウエハを用いた貼り合わせ基材では、エッチピット密度が１０4 であった。
【０３９１】
【発明の効果】
以上説明したように本発明によれば、ウエハを水素を含む雰囲気で熱処理し、ＣＯＰ等を減じた層をイオン注入層により分離し、別の基板に移設することができる。水素を含む還元性雰囲気でのアニールにより、上記したようなバルクＳｉに特有の欠陥をＳＯＩ基板上のＳＯＩ層から排除あるいは低減することができるため、デバイスの歩留まりを向上させることが可能となる。
【０３９２】
さらに、低欠陥層にイオン注入し分離層を形成することによりＳＯＩ層の膜厚均一性も向上する。
【０３９３】
また、本発明によれば、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体基板の作製方法を提案することができる。
【０３９４】
さらに本発明によれば、単結晶シリコン膜を表面に有する半導体基材を複数枚一括して処理する場合にも単結晶シリコン膜の膜厚除去量を制御して、シリコンをエッチングすることができるので、ＳＯＩ基板に適用すれば、膜厚均一性を維持したまま、表面平滑化、ボロン濃度の低減とシリコンのエッチングを同時に実現できる。
【図面の簡単な説明】
【図１】本発明の半導体基板の作製方法の一例を示すフローチャートである。
【図２】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図３】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図４】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図５】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図６】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図７】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図８】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図９】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１０】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１１】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１２】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１３】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１４】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１５】本発明において、縦型のバッチ式ウエハ熱処理炉を用いて水素アニールを行なう場合の模式的断面図である。
【図１６】本発明において、基板に対向する対向面材料とエッチング速度の温度依存性を示すグラフである。
【図１７】本発明において、シリコンと酸化シリコンが対向する場合の水素アニールによるエッチング量を示すグラフである。
【図１８】本発明において、シリコンと酸化シリコンが対向する場合の水素アニールによる除去されるシリコンの原子数を示すグラフである。
【図１９】本発明において、対向面部材を酸化シリコンにする場合の配置の一例を示す模式的断面図である。
【図２０】本発明のエッチング方法による作用を説明するための模式図である。
【図２１】本発明のエッチング方法による作用を説明するための模式図である。
【図２２】本発明における縦型炉内の半導体基板の配置を示す模式的断面図である。
【図２３】ウエハ表面からの深さとウエハ単位当たりのＣＯＰの数の関係を示すグラフである。
【図２４】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２５】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２６】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２７】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２８】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２９】ＳＯＩ基板の作製方法の一例を示す模式的断面図である。
【図３０】ＳＯＩ基板の作製方法の一例を示す模式的断面図である。
【図３１】ＳＯＩ基板の作製方法の一例を示す模式的断面図である。
【符号の説明】
１０ 第１の基板
１１ 欠陥低減効果が低い領域
１２ 表層部（低欠陥層）
１３ 絶縁層
１４ 分離層
１５ 第２の基板
１６ 分離層の上部に位置する層（ＳＯＩ層）
１７ 分離層の下部に位置する層
１８ 多層構造体
【発明の属する技術分野】
本発明は、半導体基板、半導体薄膜の作製方法および多層構造体に関し、更に詳しくは、絶縁層上に単結晶半導体層を有する半導体基板、Ｓｉ基板上の単結晶化合物半導体の作製方法、さらに単結晶半導体層に作成される電子デバイス、集積回路に適する多層構造体とその作製方法および多層構造体に関するものである。
【０００２】
【従来の技術】
絶縁物上の単結晶Ｓｉ半導体層の形成は、シリコン オン インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板では到達しえない数々の優位点をＳＯＩ技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、
２．対放射線耐性に優れている、
３．浮遊容量が低減され高速化が可能、
４．ウエル工程が省略できる、
５．ラッチアップを防止できる、
６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる（これらは例えば以下の文献に詳しい。Special Issue:“Single-crystal silicon on non-single-crystal insulators";edited by G.W.Cullen,Journal of Crystal Growth,volume 63,no 3,pp 429〜590(1983)。
【０００３】
さらにここ数年においては、ＳＯＩが、ＭＯＳＦＥＴの高速化、低消費電力化を実現する基板として多くの報告がなされている（IEEE SOI conference 1994）。
【０００４】
また、支持基板上に絶縁層を介してＳＯＩ層が存在するＳＯＩ構造を用いると、素子の下部に絶縁層があるので、バルクＳｉウエハ上に素子を形成する場合と比べて、素子分離プロセスが単純化できる結果、デバイスプロセス工程が短縮される。
【０００５】
すなわち、高性能化と合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プロセスコストのトータルでの低価格化が期待されている。
【０００６】
なかでも、完全空乏型ＭＯＳＦＥＴは、駆動力の向上による高速化、低消費電力化が期待されている。ＭＯＳＦＥＴの閾値電圧（Ｖth）は、一般的にはチャネル部の不純物濃度により決定されるが、ＳＯＩを用いた完全空乏型（ＦＤ；Fully Depleted）ＭＯＳＦＥＴの場合には空乏層厚がＳＯＩの膜厚及び膜質の影響も受けることになる。
【０００７】
したがって、大規模集積回路を歩留まり良くつくるためには、ＳＯＩ膜厚の均一性、並びに膜質の向上が強く望まれていた。
【０００８】
ＳＯＩ基板の形成に関する研究は１９７０年代頃から盛んであった。初期には、絶縁物であるサファイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成する方法（ＦＩＰＯＳ：Fully Isolation by Porous Oxidized Silicon）、酸素イオン注入法がよく研究されていた。
【０００９】
また、近年になって、上記のようなＳＯＩ基板の形成方法とは別に、「貼り合わせ法」と呼ばれるＳＯＩ基板の形成方法が確立されつつある。
【００１０】
貼り合わせ法の一つが、Ｍ．Bruel, Electronics Letters, 31（1995）p.1201、特開平５−２１１１２８号公報、米国特許第５，３７４，５６４号に記載されている。
【００１１】
Smart Cutプロセス（登録商標）と呼ばれる方法であり、主として５つの工程から成り立っており、以下図を用いて説明する。
【００１２】
（第１のステップ）図２４に示すように、表面に酸化膜４３を有する第１のシリコン基板（バルクウエハ）４１を用意する。
【００１３】
（第２のステップ）当該第１のシリコン基板４１に、酸化膜４３側から水素イオンを注入する（図２５）。水素イオンは、後の工程で基板を分離しようとする所望の深さに注入する。この水素イオンが注入された領域には、マイクロバブルあるいはマイクロブリスタとよばれる微小気泡層４４が形成されている。
【００１４】
（第３のステップ）支持基板となる第２の基板４６と前述の第１のシリコン基板４１を、前記酸化膜４３が内側に位置するように貼り合わせる（図２６）。
【００１５】
（第４のステップ）貼り合せ後、４００℃から６００℃程度の低温熱処理を行うことで、図２７に示すように第２の基板４６上に貼り合わせられた第１の基板４１は、微小気泡層４４を境に分離する。熱処理を行なうことで、微小気泡層４４の結晶の再配列とともに、マイクロバブルの凝集により、マクロな気泡が生成する。そして、この気泡内の圧力作用の為、微小気泡領域付近は高い応力を受け分離する。
【００１６】
（第５のステップ）その後、貼り合わせ界面の安定化、貼り合わせ強度の増強のため高温の熱処理工程を行なった後、ＳＯＩ層４２上に残存する微小気泡層４４を研磨して除去する。
【００１７】
上記の工程を経ることで、第１のシリコン基板（バルクウエハ）の一部を第２の基板上に転写し、ＳＯＩ基板を得ることが可能となる（図２８）。
【００１８】
【発明が解決しようとする課題】
上述のように水素等のイオン注入を利用してＳＯＩ層を形成する場合、イオン注入域が実質的にＳＯＩ層の層厚を規定することになる為、いかに制御性良く、所望の注入域（ＳＯＩ層の層厚）を形成するかが重要である。
【００１９】
また、ＳＯＩ層自体は、バルクウエハを元に形成されている為、ＯＳＦ（Oxidation Induced Stacking Fault）やＣＯＰ（Crystal Originated Particle）、ＦＰＤ（Flow Pattern Defect）、といったバルクウエハに特有の欠陥が内在している。
【００２０】
そして、ＯＳＦ等の欠陥は、ウエハ表面付近の素子動作領域に存在するとリーク電流の増大の原因等になるため、ＯＳＦ等の無い、あるいはより低減されたＳＯＩ基板の作製方法の確立が望まれていた。
【００２１】
なお、ＯＳＦ、ＣＯＰ（山本秀和、「大口径シリコンウエハへの要求課題」、第２３回ウルトラクリーンテクノロジーカレッジ、(Aug.1996)））、ＦＰＤ（T.Abe,Extended Abst.Electrochem.Soc.Spring Meeting vol.95-1,pp.596,(May,1995)）については、後述する。
【００２２】
本発明の目的は、欠陥の少ない、また膜厚均一性に優れた半導体薄膜の作製方法を提供することにある。
【００２３】
本発明の別の目的は、ＳＯＩ層の膜厚均一性に優れたＳＯＩ基板の作製方法を提供することにある。
【００２４】
本発明の別の目的は、ＯＳＦ、ＣＯＰ、ＦＰＤといったバルクシリコンウエハ特有の欠陥を含まない、あるいはより低減された半導体薄膜の作製方法を提供することにある。
【００２５】
本発明のさらに別の目的は、貼り合わせ法によりＳＯＩ基板を作製するにあたり、基板を再利用し、より経済性の向上したＳＯＩ基板の作製方法を提供することにある。
【００２６】
【課題を解決するための手段】
本発明は、水素アニール処理されている表層部を有する第１の基板を用意する工程、該第１の基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する分離層形成工程、該第１の基板と第２の基板とを、該表層部が内側に位置するよう貼り合わせて多層構造体を形成する貼り合わせ工程、及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、を有し、該移設工程は、該多層構造体側面に、流体を吹き付けることにより行われることを特徴とする。
また、本発明は、該水素アニール処理とは、単結晶シリコン基板を水素を含む還元性雰囲気下で熱処理することである。
また、本発明は、該分離層形成工程は、該表層部上に絶縁層を形成した後、イオン注入することにより行なわれる。
また、本発明は、該流体が、水あるいは空気、窒素ガス、炭酸ガス、あるいは希ガスである。
また、本発明は、該移設工程後、該第２の基板上の該表層部上に残留する該分離層を除去する工程を有する。
また、本発明は、該移設工程後、該第２の基板上に移設された該第１の基板の該表層部を、水素を含む還元性雰囲気下で熱処理する工程を有する。
また、本発明は、水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、該表層部の少なくとも一部を該分離層で分離する分離工程、を有し、該分離工程は、該分離層に流体を吹き付けることにより行われることを特徴とする。
また、本発明は、シリコン基板を水素を含む還元性雰囲気で熱処理する工程、該シリコン基板に、水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する工程、該シリコン基板と第２の基板とを貼り合わせて多層構造体を形成する工程、及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、を有し、該移設工程は、該多層構造体側面に、流体を吹き付けることにより行われることを特徴とする。
また、本発明は、水素アニールされた単結晶シリコン基板を用意する工程、該単結晶シリコン基板にイオンを注入してイオン注入層を形成する工程、該単結晶シリコン基板と別の基板とを貼り合わせて多層構造体を形成する工程、及び該多層構造体を該イオン注入層で分離し、該別の基板上に該単結晶シリコン基板の少なくとも一部を移設する移設工程、を有し、該移設工程は、該多層構造体側面に、流体による力を加えることにより行われることを特徴とする。
【００２７】
本発明の半導体基板の作製方法は、該第２の基板上に移設された該第１の基板の表層部においては、該表層部の外側の表面からの深さが深くなるに連れて、単位ウエハ当たりのＣＯＰの数が小さくなることを特徴とする。
【００２８】
本発明の半導体基板の作製方法は、該移設工程後、該第２の基板上に移設された該第１の基板の該表層部を、水素を含む還元性雰囲気下で熱処理する工程を特徴とする。
【００２９】
本発明の半導体基板の作製方法は、水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、該第１の基板と第２の基板とを貼り合わせ多層構造体を形成する工程、該多層構造体を形成する途中、あるいは該多層構造体を形成後に第１の温度で熱処理する工程、該多層構造体を該分離層で分離し、第２の基板上に該表層部の少なくとも一部を移設する移設工程、及び該第１の熱処理温度よりも高い第２の熱処理温度で該第２の基板上に移設された該表層部を熱処理する工程を有することを特徴とする。
【００３０】
本発明の半導体薄膜の作製方法は、水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、該表層部の少なくとも一部を該分離層で分離する分離工程を有することを特徴とする。
【００３１】
本発明における多層構造体は、水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入することにより形成された分離層を内部に有する第１のシリコン基板と、第２の基板とが貼り合わされた多層構造体であって、該第１のシリコン基板は、表面に水素アニール処理により形成された表層部を有することを特徴とする。
【００３２】
本発明における半導体薄膜の剥離方法は、表面に水素アニール処理された表層部を有する第１のシリコン基板を用意する工程、水素、窒素、及び希ガスの中から選択される少なくとも１種を該表層部側からイオン注入することにより分離層を形成する工程、及び、該分離層を利用して該表層部の少なくとも一部を剥離することを特徴とする。
【００３３】
本発明における半導体基板の作製方法は、シリコン基板を水素を含む還元性雰囲気で熱処理する工程、該シリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する工程、該シリコン基板と第２の基板とを貼り合わせて多層構造体を形成する工程、及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、を有することを特徴とする。
【００３４】
本発明における多層構造体は、水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入することにより形成された分離層を内部に有する第１のシリコン基板と、第２の基板とが貼り合わされた多層構造体であって、該第１のシリコン基板は、表面に水素アニール処理により形成された表層部を有することを特徴とする。
【００３５】
なお、本発明において、ＳＯＩ基板というときは、絶縁層上に単結晶シリコン層（ＳＯＩ層）を有する基板のみならず、支持基板上にＧａＡｓ、ＩｎＰ等の化合物半導体層を有する場合をも含むものとする。
【００３６】
まず、半導体基板の作製方法のフローチャートを示す図１を用いて本発明を説明する。
【００３７】
少なくとも一主表面に水素アニールされた表層部を有する第１の基板を用意する（Ｓ１）。
【００３８】
次に、前記第１の基板内部に水素等のイオン注入を行ない、第１の基板内部の所望の位置に分離層を形成する（Ｓ２）。
【００３９】
そして、前記第１の基板と第２の基板とを前記一主表面が内側に位置するよう貼り合わせ、多層構造体を形成する（Ｓ３）。その後、前記多層構造体を前記分離層を利用して分離する（Ｓ４）。
【００４０】
このような工程を経ることにより、均一な膜厚でかつ、ＯＳＦ、ＣＯＰ等の欠陥の非常に少ない薄膜（ＳＯＩ層）を有するＳＯＩ基板を作製することができる（Ｓ５）。
【００４１】
図２から図６を用いて、本発明をより具体的に説明する。
【００４２】
まず、図２に示すように、一主表面に水素アニール処理された表層部１２を有する第１の基板１０を用意する。表層部１２は、シードとなるバルクウエハを水素を含む還元性雰囲気中で熱処理（以下、「水素アニール」という。）することにより形成することができる。本発明にいう「表層部」とは、ＯＳＦ、ＣＯＰ、ＦＰＤといったバルクウエハであることに起因する欠陥の数が低減された層（低欠陥層）を意味する（以下、「表層部」を「低欠陥層」と記述する場合もある。）。
【００４３】
１１は、水素アニールによるＯＳＦ、ＣＯＰ等の欠陥の低減の効果が低い領域である。もちろん、第１の基板１０全体が、低欠陥層１２となっていてもよい。なお、図２においては、低欠陥層１２と領域１１がある境界をもって急峻に分かれているように図示してあるが、実際には厳密な境界はなく、徐々に変化している。また、第１の基板１０の表面及び裏面が低欠陥層となっていてもよい。
【００４４】
また、低欠陥層１２中にＭＯＳＦＥＴ等の素子構造を形成した後に以降の工程をおこなってもよい。
【００４５】
次に、図３に示すように、前記第１の基板１０に、水素等のイオン注入を行ない、分離層１４を形成する。
【００４６】
分離層１４は、前記低欠陥層１２内部あるいは、領域１１と低欠陥層１２との界面に形成することが望ましい。低欠陥層１２の内部に分離層１４を形成した場合、低欠陥層１２は、分離層１４の上部に位置する層１６（以下、「ＳＯＩ層」という。）と、下部に位置する層１７に分かれる。また、分離層１４を領域１１の内部に形成しても良い。
【００４７】
なお、イオン注入を行なう前後に、必要に応じて絶縁層１３を形成してもよい。絶縁層１３により貼り合わせ界面の界面準位を活性層から離すことができ、特に、イオン注入工程前に絶縁層１３を形成しておけば、イオン注入による低欠陥層１２の表面荒れを防止するという点でも効果的である。
【００４８】
特に、低欠陥層１２表面を酸化することで絶縁層を形成しておけば、絶縁層１３はこのまま貼り合わせてＳＯＩウエハの埋め込み酸化膜として使用可能である。
【００４９】
次に、前記第１の基板１０を第２の基板１５と低欠陥層１２が内側に位置するように貼り合わせ、多層構造体１８を形成する（図４）。
【００５０】
その後、図５に示すように、多層構造体１８を分離層１４を利用して分離する。分離は、分離層１４の内部であっても、分離層１４の領域１１側の界面であっても、若しくは分離層１４の第２の基板１５側の界面であってもよい。また、一部は分離層１４内部で分離され、他の一部は界面で分離されてもよい。
【００５１】
こうして図５に示すように第２の基板１５上にＳＯＩ層１６が移設された半導体基板が完成する。このＳＯＩ層は、低欠陥層１２を元に形成されているため、ＯＳＦ、ＣＯＰ等のバルクウエハに特有の欠陥の無い、あるいは非常に低減されたＳＯＩ層となる。
【００５２】
分離層１４を領域１１の内部に形成した場合には、移設工程後に、ＳＯＩ層１６（低欠陥層１２）が表出するまで、領域１１等の不要な部分を研磨、エッチング液を用いたエッチング、あるいは水素アニールによるエッチングにより除去してもよい。
【００５３】
本発明において、特に低欠陥層１２内部に分離層１４を形成した場合には、分離の際に注入されるイオンがＯＳＦやＣＯＰ等の欠陥によって散乱されることが少なくなる。従って、ＣＯＰ等の欠陥の多い領域に分離層を形成する場合に比べて、より均一な厚さの分離層１４を形成することが可能となる。換言すれば、ＳＯＩ層１６の厚さの均一性の向上を図ることが可能となる。
【００５４】
また、分離後に、ＳＯＩ層１６上に分離層１４の一部及び／又は領域１１の一部が残存する場合には、それらを除去することにより本発明の意図する半導体基板が完成する。
【００５５】
なお、分離後に得られる第１の基板１０（とりわけ領域１１）は、再び上述の半導体基板の作製工程に再利用することもできる。この場合、領域１１上に分離層１４の一部が残存する場合にはそれらを除去した後、更に表面の平坦性が許容できないほどに荒れている場合には、表面の平坦化処理を行なった後に、前記第１の基板として利用することができる。もちろん、第２の基板１５としても利用することができる。
【００５６】
低欠陥層１２を前もって厚く形成し、分離後にも、領域１１上に低欠陥層１７が残るようにしておけば、次の再使用の際に、水素アニールを行わずに再投入出来る。
【００５７】
（第１の基板）
第１の基板としては、バルクシリコンウエハ、特にＣＺシリコンウエハを用い、これを水素アニールすることによりＣＯＰ等の欠陥の少ない表層部１２を有する基板を用いることが好適である。
【００５８】
ＣＺシリコンウエハとは、引き上げ法（チョクラルスキー法）により作製されるシリコン基板である。このＣＺウエハにはＯＳＦ、ＣＯＰ、ＦＰＤといったバルクウエハ特有の欠陥を多数内在させている。
【００５９】
ここで、ＯＳＦ（酸化誘起積層欠陥）とは、結晶ウエハの成長時にその核となる微小欠陥が導入され、酸化工程により顕在化するものである。例えば、ウエハ表面をウエット酸化することによってリング状のＯＳＦが観察される場合がある。
【００６０】
また、熱処理をしないで観察できるＣＯＰ、ＦＰＤは、同一の原因による欠陥（Grown−in欠陥）と考えられており、両者に厳密な定義規定はないものの、凡そＣＯＰとは、ＲＣＡ洗浄液の要素液の一つであるＳＣ−１（ＮＨ4 ＯＨ／Ｈ2 Ｏ2 ）液にウエハを浸潤した後、光散乱を利用した微粒子検出器や異物検査装置で検出できるエッチピットを指し、後者は、Secco液（Ｋ2 Ｃｒ2 Ｏ7 ／ＨＦ／Ｈ2 Ｏ）に３０分程度浸漬した後、光学顕微鏡で観察されるエッチピットをいうものとされている。
【００６１】
なお、ＯＳＦ、ＣＯＰ、ＦＰＤといった欠陥について、その原因の厳密な解明はなされていないが、いずれもウエハ中に含まれる酸素濃度との相関が強く、酸素濃度が高いとＯＳＦ等の欠陥が発生しやすいことが報告されている（例えば、シリコン結晶・ウエハ技術の課題（リアライズ社）p.５５）。
【００６２】
次に、水素アニールによる低欠陥層１２について説明する。
【００６３】
通常ＣＺシリコンウエハには、１０18ａｔｏｍｓ／ｃｍ3 程度の酸素が含まれるが、これを水素アニールすると、ウエハ中の酸素は外方拡散し、ウエハ表面及びその近傍の酸素濃度は低減する。
【００６４】
ＯＳＦは、析出核に酸素が集まってきて酸素析出が生じそれを基点にして欠陥（積層欠陥：Stacking Fault）が成長するが、この酸素濃度の低減により、ウエハ表層部の改質が進み、ＣＯＰ、ＯＳＦ等の欠陥が低減された低欠陥層を形成することができる。
【００６５】
また、ＣＯＰに関しては、ＣＺシリコンウエハには、１０5 〜１０7 ／ｃｍ3 の密度で、ＣＯＰが存在し、例えば８インチのＣＺウエハの場合、表面近傍には、単位ウエハ当たり４００〜５００個程度のＣＯＰが存在する。しかしながら、このＣＺシリコンウエハを水素アニールすると、ＣＯＰの数は激減し、表面近傍でのその数は、１０個程度になる。すなわち実質的に無欠陥の層（ＤＺ層；Denuded Zone）が形成される。なお、本発明にいう「単位ウエハ当たり」とは、一枚のウエハが占める表面積当たりのＣＯＰ等の数を意味する。例えば、８インチウエハの場合、凡そ３２４ｃｍ2 当たりのＣＯＰの数である。
【００６６】
このように水素アニール処理されたＣＺシリコンウエハを用いることで、第２の基板１５上へ移設されるＳＯＩ層１６に内在するＣＯＰ等の欠陥を無くす、あるいは低減することができるとともに膜厚の均一性を向上することが可能となる。
【００６７】
水素アニールにより形成される低欠陥層１２の厚さは、第２の基板１５上に移設しようとするＳＯＩ層１６の厚さにもよるが、５００〜５０００ｎｍ程度の厚さがあることが好ましい。
【００６８】
低欠陥層１２における酸素濃度は、５×１０17ａｔｏｍｓ／ｃｍ3 以下、好ましくは１×１０17ａｔｏｍｓ／ｃｍ3 以下、更に好ましくは５×１０16ａｔｏｍｓ／ｃｍ3 以下である。
【００６９】
更に、イオンを注入して形成する分離層１４における酸素濃度が、上記規定範囲に含まれることが望ましいものである。
【００７０】
低欠陥層１２におけるＣＯＰの密度が、単位体積あたりでは、０個／ｃｍ3 以上５×１０6 個／ｃｍ3 以下、好ましくは０個／ｃｍ3 以上１×１０6 個／ｃｍ3 以下、更に好ましくは、０個／ｃｍ3 以上１×１０5 個／ｃｍ3 以下であることが望ましい。特に、表層部１２の最表面からイオン打ち込みの投影飛程までの深さ領域におけるＣＯＰの密度が上記規定値内であることが望ましい。
【００７１】
また、単位ウエハ当たりでは、８インチウエハの場合、低欠陥層１２におけるＣＯＰ個数が、０個以上、５００個以下、好ましくは０個以上１００個以下、より好ましくは０個以上、５０個以下、更に好ましくは０個以上１０個以下であることが望ましい。なお、ウエハ表面でのＣＯＰの分布は、ウエハ中心から約６ｃｍ以内の中心付近に集中する傾向が強いので、ウエハ単位あたりのＣＯＰの個数は、１２インチウエハ、あるいはそれ以上のウエハであっても８インチウエハの場合と同程度であることが望まれる。
【００７２】
また、ウエハ表面の単位面積あたりでは、０個／ｃｍ2 以上１.６個／ｃｍ2 以下、より好ましくは０個／ｃｍ2 以上０．５個／ｃｍ2 以下、更に好ましくは０個／ｃｍ2 以上０．０５個／ｃｍ2 以下であることが望ましい。
【００７３】
さらに、分離層１４における単位体積（あるいは、単位面積）あたりのＣＯＰの密度が上記の範囲に含まれることが望ましい。
【００７４】
また、低欠陥層１２におけるＦＰＤの単位面積当たりの数は、０個／ｃｍ2 以上、５×１０2 ／ｃｍ2 以下、より好ましくは０個／ｃｍ2 以上、１×１０2 ／ｃｍ2 以下である。
【００７５】
また、低欠陥層１２をＯＳＦで規定する場合には、単位面積当たりのＯＳＦの密度が、０個／ｃｍ2 以上１００個／ｃｍ2 以下、より好ましくは０個／ｃｍ2 以上５０個／ｃｍ2 以下、更に好ましくは０個／ｃｍ2 以上１０個／ｃｍ2 以下であることが望ましい。
【００７６】
低欠陥層１２を形成するには、水素を含む還元性雰囲気で熱処理することにより行われるが、その雰囲気は、１００％水素ガス、あるいは水素と希ガス（Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ等）の混合ガスで行なうことができる。
【００７７】
水素アニール時の温度は、５００℃以上、第１の基板の融点以下、好ましくは８００℃以上、第１の基板の融点以下、より好ましくは１０００℃以上、第１の基板の融点以下で行なうことが望ましい。
【００７８】
第１の基板がシリコン基板（シリコンの融点は約１４１２℃）である場合には、酸素の拡散速度及び熱処理炉に与える負担を考慮し、８００℃以上１３５０℃以下であることが好ましい。さらに好ましくは９００℃以上１２５０℃以下である。
【００７９】
水素アニール時の水素を含む雰囲気圧力は、大気圧、減圧、加圧のいずれの雰囲気でも構わないが、大気圧若しくは大気圧（１×１０5 Pa）以下、１×１０4 Pa以上で行なうことが好適である。また大気圧に対して−１００ｍｍＨ2 Ｏ程度の微減圧下で行なうこともより好適である。特に、熱処理する際の炉の構成にもよるが、減圧化で行なえば、酸素等の外方拡散によるＣＯＰ等の欠陥の低減をより効果的に行なうことができる。
【００８０】
水素アニールに用いる炉としては、通常用いられる縦型熱処理炉や、横形熱処理炉を用いることができる。ヒーターとしては、抵抗加熱器や高周波加熱器等を用いることができる。
【００８１】
あるいはＲＴＡ（Rapid Thermal Annealing）に用いられる熱放射を利用するランプ加熱により行なうこともできる。この場合のラピッドアニール装置としては、ハロゲンランプ、アークランプなどによる赤外線アニール装置、キセノンフラッシュランプなどによるフラッシュランプアニール装置などが用いられる。特にランプ加熱による場合は、短時間で水素アニールが可能となる。
【００８２】
水素アニールに要する時間としては、数秒〜数十時間、より好ましくは数秒から数時間で行なうことができる。
【００８３】
なお、ＣＺシリコンウエハを水素アニール処理して低欠陥層１２を形成した場合、図２で示す低欠陥層１２については、単位ウエハ当たりの欠陥の数（例えば、ＣＯＰ）は、表面で最も少なく、ウエハの内部にいくにつれてその数は多くなる。貼り合わせ法によりＳＯＩ基板を作製する場合、図６に示すＳＯＩ層１６では、絶縁層１３とＳＯＩ層１６との界面で最もＣＯＰの数は少なく、ＳＯＩ層の最表面で最も多くなる。
【００８４】
従って、ＳＯＩ層１６の最表面におけるＣＯＰの数をより低減させるためには、分離工程後、ＳＯＩ層１６が表出した後においても、水素アニールを行なうことが好ましい。この場合、両面が水素アニール処理されているＳＯＩ層１６を得ることができる。特に、数秒〜３時間程度の時間で、ＣＺシリコンウエハを水素アニール処理して低欠陥層１２を形成した場合には、低欠陥層１２の両面を水素アニール処理することがより望ましい。
【００８５】
また、第１の基板として、水素アニールされる被処理基板としては、ＣＺシリコンウエハのみならず、ＭＣＺ法（Magnetic Field Applied Czochralski Method）により作製したシリコンウエハ（以下、「ＭＣＺシリコンウエハ」という。）を用いることもまた好ましいものである。ＭＣＺシリコンウエハは、ＣＺシリコンウエハに比べ、シリコン中に含まれるＣＯＰのサイズの増大を抑制することが報告されており（電子材料６月号（1998）, p.22）、水素アニールを施すと、ＣＺシリコンウエハ以上により高品質な低欠陥層１２を形成することができる。
【００８６】
また、第１の基板としてシリコンを用いる場合には、比抵抗０．１〜１００Ω・ｃｍ、より好適には０．５〜５０Ω・ｃｍのｐ型あるいはｎ型のＣＺウエハを用いることができる。
【００８７】
水素アニールによりシリコン内部からボロンあるいはリン等の不純物元素が外方拡散することを考慮すると、水素アニールされる被処理基板のＣＺシリコンウエハは、前述の比抵抗よりも低い比抵抗であってもかまわないが、低欠陥層１２自体の比抵抗は、０．１〜１００Ω・ｃｍ、より好適には０．５〜５０Ω・ｃｍのｐ型あるいはｎ型を示すものであることが好ましい。
【００８８】
もちろん、所望のＳＯＩ層１６がえられるのであれば、濃度無指定ウエハや再生ウエハを用いることもできる。ＳＯＩウエハのＳＯＩ層の仕様として上記範囲外の比抵抗を必要とする場合には、その仕様通りの比抵抗のウエハを用いることが好ましい。
【００８９】
更にまた、第１の基板には、ＣＺあるいはＭＣＺの単結晶シリコン基板に限らず、Ｇｅ基板、ＳｉＣ基板、ＳｉＧｅ基板、ＧａＡｓ基板、ＩｎＰ基板等を用いることもできる。
【００９０】
また、第１の基板がシリコン基板である場合には、基板表面を酸化して酸化シリコン層を絶縁層１３として用いることができる。また、窒化することにより窒化シリコン層を形成したり、酸化シリコン膜や窒化シリコン膜を低欠陥層１２上に、ＣＶＤにより堆積させることにより絶縁層１３としてもよい。
【００９１】
絶縁層の厚さ１３としては、数ｎｍ〜数μｍ程度が好ましい。
【００９２】
もちろん、第１の基板上の絶縁層１３を形成しなくても、あるいは、第１の基板１０及び第２の基板１５上に形成しておいてもよい。
【００９３】
（イオン注入）
分離層１４形成の為にイオン注入される元素としては、水素または、ヘリウム、ネオン、クリプトン、キセノンのような希ガスのイオン、あるいは窒素を単独であるいは、これらを組合わせてイオン注入することができる。同一元素であっても、Ｈ+ 、Ｈ2 +のように質量の異なるイオンを打ち込むことで、分離しやすくすることもできる。イオン注入工程は、同一元素を１回、あるいは複数回、同一の投影飛程を持つよう行なう場合のみならず、注入イオン種、注入エネルギー、注入線量（ドーズ量）等を段階的に変え、分離層１４を工夫して形成することもまた好ましいものである。特に、支持基板である第２の基板１５に移設されるＳＯＩ層１６に近づくにつれ機械的強度が弱く、あるいは強くなるように分離層１４を形成し、所望の分離工程を行なうこともまた好ましいものである。一般的には、注入量を多くすれば、微小気泡層は多くなり、注入域における機械的強度は弱くなる。
【００９４】
加速電圧の１ＫｅＶから１０ＭｅＶの範囲で行なうことができるが、加速電圧によりイオン注入層の厚さが変化するため、所望の条件を満たすよう数１０ＫｅＶから５００ＫｅＶ程度で行なうことが好ましい。
【００９５】
いずれにしても、イオン注入により形成される分離層で分離しやすいように行なうことが重要である。
【００９６】
本発明において、低欠陥層１２内部に、イオン注入の投影飛程Ｒp （注入深さ）があるようイオン注入を行なうことが、均一な注入深さを得るという点でも好ましいものである。ＳＯＩ層１６の厚さは、一般的には、数ｎｍ〜5μｍである。
【００９７】
イオン注入により形成される分離層１４の層厚は、一般的には０．５ミクロン以下、特に第２の基板１５上に移設される薄膜１２を均質な厚さに形成するためにも数千Å以下であることがより好ましい。分離層１４は、その一例としてイオン注入の投影飛程を含むものである。
【００９８】
注入線量は、１．０×１０15／ｃｍ2 〜１．０×１０18／ｃｍ2 の間で、より好ましくは１．０×１０16／ｃｍ2 〜２．０×１０17／ｃｍ2 行なうことが可能である。
【００９９】
イオン注入時の温度は、−２００℃から６００℃の間で行なうことが好ましく、より好適には５００℃以下で、更に好ましくは４００℃以下で行なうことが望まれる。これは、凡そ５００℃を超えると、投影飛程付近に溜まった注入イオン種が急速に拡散し、第１の基板１０から放出されるため、分離層（マイクロバブル層）１４が形成されないからである。
【０１００】
また、分離層を形成する別の方法として、プラズマを利用して水素イオン等を所望の領域に浸透させるプラズマイオン注入法がある。プラズマを利用することで、通常のイオン注入による場合よりも短時間で、また均質な厚さのイオン注入層（分離層１４）を形成することができる。
【０１０１】
（貼り合わせ）
第１の基板１０と貼り合わせる第２の基板１５としては、単結晶シリコン基板、多結晶シリコン基板、非晶質シリコン基板、サファイア基板、あるいは石英基板やガラス基板のような光透過性基板、Ａｌ等の金属基板、アルミナなどのセラミックス基板、ＧａＡｓやＩｎＰなどの化合物半導体基板が挙げられる。第２の基板は、用途に合わせて適宜選択される。適当な平坦性を有していれば、プラスチック等の基板に貼り合わせることも可能である。
【０１０２】
第２の基板１５の貼り合わせ表面に絶縁層を形成しておくこともまた好ましい。貼り合わせに際しては、絶縁性の薄板を挟み、３枚重ねで貼り合わせることも可能である。
【０１０３】
第２の基板に光透過性基板を用いると、光受光素子であるコンタクトセンサーや、投影型液晶画像表示装置を構成することができ、そして、センサーや表示装置の画素（絵素）をより一層、高密度化、高解像度化、高精細化するにたる、高性能な駆動素子を形成できる。
【０１０４】
多層構造体１８の形成は、第１の基板１０と第２の基板１５を室温で貼り合わせることにより行なう。
【０１０５】
室温で重ね合せる前に、窒素や酸素プラズマで表面を活性化処理して、水洗、乾燥を行うと、次工程の貼り合わせ強度を強める熱処理をより低温化出来る。
【０１０６】
貼り合わせ強度を高め、第１の基板と第２の基板を密着させたい場合には、貼り合わせる途中、あるいは貼り合わせ後に熱処理（以下、「第１の熱処理」という。）を行なうこともまた好ましいものである。この熱処理は、室温以上５００℃以下で、より好ましくは室温以上４００℃以下で行なう低温熱処理であることが望まれる。
【０１０７】
また、熱処理に加え、あるいは単独で、多層構造体１８を加圧したり、陽極接合により貼り合わせることもまた好ましいものである。
【０１０８】
また、貼り合わせの際の雰囲気は、接触させる時は、大気中、酸素中、窒素中、真空中等いずれでも良い。
【０１０９】
熱処理の雰囲気は、Ｎ2 、Ｏ2 、酸化性雰囲気、あるいはこれらの組み合せでもよい。
【０１１０】
なお、直接支持基板となる第２の基板１５と貼り合わせずに、一旦、別の基板に貼り合わせた後に、所望の支持基板に貼り合わせることもできる。
【０１１１】
（分離）
多層構造体１８の分離は、熱処理することにより行なうことができる。具体的には、４００℃以上、１３５０℃以下、より好ましくは４００℃以上、１０００℃以下、さらに好ましくは４００℃以上、６００℃以下である。
【０１１２】
上述のような熱処理を行なうと、分離層１４において、結晶の再配列作用とともにマイクロバブル層の凝集により分離層１４内に圧力がかかり、低欠陥層１２の一部あるいは全部である薄膜１２が剥離する。
【０１１３】
また分離層１４が増速酸化することを利用して分離することも可能である。
【０１１４】
多層構造体１８の周辺からイオン注入層（分離層１４）の酸化を行なう事により、周辺にいくに従ってイオン注入層の体積膨張が大きくなり、あたかも周辺から一様にイオン注入層にくさびをいれたのとおなじ効果があり、イオン注入層にのみ内圧がかかり、ウエハ全面にわたりイオン注入層中、あるいはその界面で分割される。
【０１１５】
なお、イオン注入層は、通常外周部においても非多孔質層に覆われており、貼り合わせ後あるいはその前に外周部あるいは端面を表出させておくこともまた好ましいものである。この多層構造体１８を酸化するとイオン注入層の膨大な表面積により増速酸化がイオン注入層の外周部から始まる。
【０１１６】
ＳｉがＳｉＯ2 になるときには２．２７倍に体積が膨張するので、porosityが５６％以下の時は、酸化イオン注入層も体積膨張することになる。酸化はウエハの中心に行くにしたがって程度は小さくなるので、ウエハの外周部の酸化イオン注入層の体積膨張が大きくなる。このような現象は、ウエハの端面からイオン注入層にくさびを打ち込んだのと同様な状況で、イオン注入層にのみ内圧がかかり、イオン注入層中で分割するように力がはたらく。しかも酸化はウエハ周辺で均一に進むので、ウエハの周囲から均等に多層構造体１８を剥離することになる。
【０１１７】
本発明によれば、酸化という均一性に優れた通常のＳｉ−ＩＣプロセスの一工程を利用し、イオン注入多孔質層の高速酸化性、イオン注入多孔質層の体積膨張、およびイオン注入多孔質層の脆弱性を複合し、イオン注入多孔質層にのみ内圧をかけることができ、それによりイオン注入多孔質層中で制御良くウエハを分割することができる。
【０１１８】
また、貼り合わせウエハが多層構造であることと、イオン注入多孔質が構造的に脆弱であることを利用し、貼り合わせ基体全体を加熱することにより熱応力を発生させ、脆弱なイオン注入多孔質層で貼合せ基体を分離させることもできる。この場合の熱処理温度としては、例えば、１１５０℃、３０秒の熱処理により行なうことができる。
【０１１９】
本発明は、イオン注入多孔質が構造的に脆弱であることを利用し、イオン注入多孔質を、あるいはその近傍までも加熱し、そのときの熱応力、あるいは軟化等によりイオン注入多孔質層を介して多層構造体１８を分離させることもできる。
【０１２０】
特に、レーザーを使用することにより、貼合せ基体全体を加熱せずに、ある特定の層にのみエネルギーを吸収させ加熱できる。イオン注入多孔質層、あるいはイオン注入多孔質近傍の層にのみ吸収する波長のレーザーを用いることにより局所加熱が行える。レーザーとしては、５００〜１０００Ｗ程度の出力のＣＯ2 レーザーを用いることができる。
【０１２１】
電流をイオン注入多孔質層あるいはイオン注入多孔質近傍にウエハ面内に通電することにより、多孔質層を急激に加熱できる。また、パルス状に通電し加熱することもできる。
【０１２２】
多層構造体１８の分離方法として、高水圧等のジェット流を利用することもまた好ましいものである。
【０１２３】
イオン注入層（分離層１４）での分離を行なうために、高圧の水流をノズルから噴射するいわゆるウォーター・ジェット法を用いてもよい。また水を使用せずアルコールなどの有機溶媒やふっ酸、硝酸などの酸あるいは水酸化カリウム等のアルカリその他の分離領域を選択的にエッチングする作用のある液体なども使用可能である。さらに流体として空気、窒素ガス、炭酸ガス、希ガスなどの気体を用いても良い。あるいは、低温の流体、超低温の液体を用いてもよい。
【０１２４】
分離領域に対してエッチング作用を持つガスやプラズマ、あるいは電子ビームを用いても良い。
【０１２５】
多層構造体１８の側面の貼り合わせ目に合わせて分離領域にウォータージェットを噴射する事により側面から除去する事が可能である。この場合、先ず貼り合わせ基体の側面に露出している前記分離領域及びその周辺の第１の基体と第２の基体の一部に直接ウォータージェットを噴射する。するとそれぞれの基体は損傷を受けずに機械強度が脆弱な分離領域のみがウォータージェットにより除去されて二枚の基体が分離される。また何らかの理由で前記分離領域が予め露出していなくて何か薄い層でその部分が覆われている場合でも、ウォータージェットでまず分離領域を覆う層を除去し、そのまま続けて露出した分離領域を除去すればよい。また従来は余り利用されて来なかった効果ではあるが、貼り合わせウエハの貼り合わせ基体周囲の側面の狭い隙間にウォータージェットを噴射することにより、貼り合わせウエハを構造が脆弱な前記分離領域を押し拡げて破壊して分離する事も出来る。この場合切断や除去が目的でないため分離領域の切断くずがほとんど発生しないし、分離領域が素材としてはウォータージェットそのものでは除去できないものであっても研磨材を使用する事なく、また分離の表面にダメージを与えること無く分離することが可能である。この様にこの効果は切断とか研磨といった効果ではなく、流体による一種の楔の効果と考えることも出来る。従ってこの効果は貼り合わせ基体の側面に凹型の狭い隙間があってウォータージェットを噴射することにより分離領域を引き剥がす方向に力が掛かる場合には大いに効果が期待できる。この効果を充分に発揮させようとするならば上記貼り合わせ基体の側面の形状が凸型ではなく凹型である方が好ましい。
【０１２６】
なお、ジェット流で分離する場合には、多層構造体１８の温度は、−２００℃から４５０℃の範囲内で行なう。好ましくは、室温以上３５０℃以下である。
【０１２７】
また、多層構造体１８の分離には、貼り合わせたウエハに、面内に対して、
・垂直方向にさらに面内に均一に十分な引っ張り力、ないし、圧力を加える；
・超音波等の波動エネルギーを印加する；
・ウエハ端面の分離層へ剃刀の刃のようなもの（例えば、テフロン樹脂の楔）を挿入する；
・ウエハ端面に分離層を表出させ、多孔質Ｓｉをある程度エッチングし、そこへ剃刀の刃のようなものを挿入する；
・ウエハ端面に多孔質層を表出させ、多孔質Ｓｉに水等の液体をしみ込ませた後、貼り合わせウエハ全体を加熱あるいは冷却し液体の膨張をさせるなど；
・あるいは、第１（あるいは第２）の基板に対して第２（あるいは第１）の基板に水平方向に力（剪断力、あるいは回転力）を加える；
等の方法により、分離層を破壊することもできる。
【０１２８】
また、多層構造体１８を、弗酸、あるいは弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液、あるいはバッファード弗酸、あるいはバッファード弗酸にアルコールおよび過酸化水素水の少なくともどちらか一方を添加した混合液に、浸潤させることによって、前記イオン注入層（分離層１４）のみを選択的に無電解湿式化学エッチングして分割することも可能である。
【０１２９】
（第２の基板上の残存物除去）
多層構造体１８を分離層１４を利用して分離した場合、ＳＯＩ層１６上に分離層１４が残存する場合には、これらを除去することが好ましい。もちろん、分離層１４における分離が、ＳＯＩ層１６と分離層の界面で起きる場合には、この除去工程は、不要となる。
【０１３０】
残存物の除去には、研磨、研削、とくに化学的機械的研磨（CMP）を行なうことも好ましいものである。その際の、研磨剤としては、シリカガラス（borosilicate glass）、二酸化チタン、窒化チタン、酸化アルミニウム、硝酸鉄（iron nitrate）、酸化セリウム、コロイダルシリカ、窒化シリコン、炭化シリコン、グラファイト、ダイアモンドなどの研磨粒、あるいはこれら研磨粒とＨ2 Ｏ2 やＫＩＯ3 などの酸化剤やＮａＯＨ、ＫＯＨ等のアルカリ溶液を混合した砥粒液を用いることができる。
【０１３１】
本発明の分離層の除去は、その機械的強度の低さと膨大な表面積を有することから、単結晶層を研磨ストッパーとして選択研磨により行うことも可能となる。
【０１３２】
また、エッチングにより除去することも好ましいものである。
【０１３３】
エッチング液としては、ふっ硝酸系、エチレンジアミン系、ＫＯＨ系、ヒドラジン系を用いることができる。また、フッ酸、あるいはフッ酸に過酸化水素及びアルコールの少なくとも一方を添加した混合液や、バッファードフッ酸、あるいはバッファードフッ酸に過酸化水素及びアルコールの少なくとも一方を添加した混合液を用いることができる。
【０１３４】
分離層１４の残存物が薄い場合や、実質的にＳＯＩ層１６と分離層１４の界面で分離する場合には、分離後に水素アニールを行なうことで、ＳＯＩ層表面の平滑化ができる。
【０１３５】
水素アニールは、水素を含む還元性雰囲気で熱処理することにより行われるが、その雰囲気は、１００％水素ガス、あるいは水素と希ガス（Ａｒ等）の混合ガスで行なうことができる。
【０１３６】
水素アニール時の温度は、８００℃以上１３５０℃以下、より好ましくは８５０℃以上１２５０℃以下で行なうことが望ましい。
【０１３７】
水素アニール時の水素を含む雰囲気圧力は、大気圧、減圧のいずれの雰囲気でも構わないが、大気圧若しくは大気圧（１×１０5 Pa）以下、1×１０4 Pa以上で行なうことが好適である。また大気圧に対して−１００ｍｍＨ2 Ｏ程度の微減圧下で行なうこともより好適である。
【０１３８】
分離層１４の残存物を、水素アニールで除去する場合には、分離層１４を酸化シリコンと対向させるようにして、アニールすることが望ましい。
【０１３９】
酸化シリコンと対向させて熱処理を行なうと、雰囲気を介して酸化シリコンと分離層１４を構成するシリコンとが、
Ｓｉ＋ＳｉＯ2 → ２ＳｉＯ
と反応するので、イオン注入溜り層を効率良く除去することが可能である。しかも、同時にＳｉのマイグレーションが表面エネルギーを下げるべく進行する結果、表面が平滑化される。
【０１４０】
こうすることで、単結晶シリコン膜を表面に有する半導体基材の単結晶シリコン膜の研磨で導入されるような加工歪み層等の結晶欠陥を導入することなく、単結晶シリコン膜表面を単結晶ウエハ並に平坦化し、膜厚を制御して減じることができる。すなわち、ＳＯＩ基板等の表面平滑化、ボロン濃度の低減と、シリコンのエッチングを同時に、ウエハ内、ウエハ間の膜厚均一性を損ねずに実施できる。
【０１４１】
また、研磨やエッチングにより分離層１４をある程度若しくは全部除去した後に水素アニールを行なうことも好ましいものである。
【０１４２】
なお、イオン注入による分離層を領域１１の内部に形成した場合には、残存する分離層１４とともに領域１１の一部の除去を上記方法を用いて行なう。
【０１４３】
（第１の基板上の残存物除去）
分離後に得られる第１の基板の一部（例えば、低欠陥層１２の内部に分離層を形成した場合には領域１１及び低欠陥層１７）上に、分離層１４の一部が残存する場合には、上記の研磨、研削、エッチング等により残存物を除去した後、表面平坦性が不十分であれば表面平坦化処理を行うことにより再び第１の基板、あるいは次の第２の基板として、再利用することが可能である。表面平坦化処理は通常半導体プロセスで使用される研磨、エッチング等の方法でもよいが、水素を含む還元性雰囲気での熱処理によって行なうこともできる。この熱処理は条件を選ぶことにより、局所的には原子ステップが表出するほど平坦にすることができる。
【０１４４】
特に、低欠陥層１２の内部に分離層１４を形成している場合には、分離後にも領域１１上に低欠陥層１７を有しているので、この低欠陥層１７内部に再度分離層１４を形成し、一連のＳＯＩ基板の作製プロセスを行なうことができる。
【０１４５】
貼り合わせ法を用いてＳＯＩ基板を作製する場合には、２枚のウエハを用いて、１枚のＳＯＩ基板が作製されるが、分離後の第１の基板を再利用することで、より経済的なＳＯＩ基板の作製が可能となる。
【０１４６】
（分離後アニール）
なお、本発明においては、多層構造体１８を分離層１４を利用して分離した後、第２の基板１５上に配されたＳＯＩ層１６と支持基板との接着強度を上げるため、熱処理（以下、「第２の熱処理」という。）を行なうことも好ましい。
【０１４７】
この第２の熱処理の温度は、第１の熱処理（貼り合わせ途中、あるいは直後に行なう低温熱処理）の温度よりも高温で行なう。第２の熱処理の温度は、６００℃以上１３５０℃以下、より好ましくは８００℃以上１２００℃以下である。
【０１４８】
水素等のイオン注入によりバルクシリコンの内部にマイクロバブル層（分離層１４）を形成した後の工程では、熱処理により分離する場合を除き、熱処理を行なわないか、行なったとしても低温で熱処理することが望まれる。これは、凡そ５００℃を超えるとマイクロバブル層の凝集が起こるため、本来意図しない分離が起きてしまうおそれがあるからである。従って、貼合せ後に接着強度を上げる場合では、５００℃以下の低温熱処理（第１の熱処理）を行なうことが好ましい。
【０１４９】
そして、所望の方法で分離した後に、第１の熱処理温度よりも高い第２の熱処理（例えば、９００℃程度）を行ないＳＯＩ層１６と第２の基板との密着強度を上げるとともに、貼り合わせ界面の安定化を図ることが望まれる。
【０１５０】
このように、５００℃以下の低温熱処理（第１の熱処理）を行なった後に、８００℃以上１３５０℃以下の高温の熱処理（第２の熱処理）を行なうと、酸素の析出現象が増速され、酸素の析出密度に依存するＯＳＦ等の欠陥が増えることがある（“シリコン”阿部孝夫著（培風館）p.194）。しかしながら、本発明においては、低欠陥層１２における酸素濃度が十分に低いため、低温熱処理後の高温熱処理による欠陥の増大を防止することができる。
【０１５１】
本発明によれば、水素を含む雰囲気中で熱処理したウエハの表面層をイオン注入層を利用して分離し、別の基板に移設することができる。この熱処理により主面近傍層のバルクＳｉに特有の欠陥（ＣＯＰ、Ｇｒｏｗ−ｉｎ欠陥等）を排除することができるため、デバイスの歩留まりを向上させることが可能となる。
【０１５２】
例えば、ＣＯＰのサイズに対して充分なマージンをもって製造される１６Ｍ ＤＲＡＭの作製プロセスにおいては、ＣＯＰが存在してもあまり問題にならないが、６４Ｍ ＤＲＡＭに移行すると、ＣＯＰのサイズと同程度のサイズでデバイスが設計されるため、ＣＯＰによる歩留まりが顕著になると考えられる。本発明によれば、ＳＯＩ層１６に含まれるＣＯＰが非常に少ないＳＯＩ基板が提供できるので非常に有効である。
【０１５３】
水素を含む雰囲気中で熱処理したウエハは、コスト的に有利で量産性に優れているとしてエピタキシャル膜付きウエハに代わるウエハとして期待される。今後ウエハの大口径化が進み、高品質結晶の引き上げが難しくなると言われており、バルクウエハの品質は落ちる可能性があることからも、水素を含む雰囲気中で熱処理した低欠陥層を有するウエハを利用してＳＯＩ基板を作製することは非常に有用である。
【０１５４】
次に、分離層１４の除去を水素アニールを含む工程で行なう場合に、熱処理炉内で被処理基板に対向する対向材料の違い、及び被処理基板と対向面との距離の違いにより水素アニールによる効果に差がある点について説明する。
【０１５５】
水素アニール（水素を含む還元性雰囲気での熱処理）により、被処理基板の表面（ＳＯＩ層）はエッチングされる場合があるが、そのエッチング量は、ＳＯＩ層表面に対向する材料の違いにより異なる。以下具体的に説明する。
【０１５６】
＜対向材料の違いによるエッチング量の差に関する知見＞
図１５に示すような縦形のバッチ式ウエハ熱処理炉において、単結晶シリコン層（ＳＯＩ層）のエッチング速度は、該単結晶シリコン表面と向かい合う面（対向面）の材質によって大きく変化する。なお、図１５において、１は複数枚のウエハ、２は石英からなる炉心管、３はヒータ、４は処理用のガスの流れである。
【０１５７】
図１６は、対向面材料によるエッチング速度の温度依存性を示す図であり、下側の横軸は温度Ｔの逆数をエレクトロンボルト（ｅＶ）の逆数で示している。上側の横軸は１／Ｔに対応する温度を表示している。縦軸は、エッチングレート（ｎｍ／分）を対数プロットしてある。ＳＯＩ基板を用いると市販の光反射式の膜厚計を用いて、比較的容易にＳＯＩ層、すなわち、埋込絶縁層上の単結晶シリコン層の膜厚を測定することができる。熱処理時間を変えて、熱処理前後の膜厚の変化量を測定し、そのエッチング時間に対する傾きを求めれば、エッチング速度が得られる。
【０１５８】
図中データＡは、ＳｉＯ2 基材をＳｉ対向面に対向させて各温度でのエッチングレートを示すグラフであり、この際、これらプロットの最小二乗法による近似直線の傾きより活性化エネルギーＥａを求めたところ、約４．３ｅＶであった。なお、図中の各データに対するカッコ書の中は、対向面の材料を示している。
【０１５９】
またデータＢは、Ｓｉ基材をＳｉＯ2 対向面に対向させて熱処理した場合を示す。
【０１６０】
またデータＣは、Ｓｉ基材をＳｉ対向面に対向させて熱処理した場合であり、この際、活性化エネルギーＥａは、約４．１ｅＶであった。
【０１６１】
またデータＤは、ＳｉＯ2 基材をＳｉＯ2 対向面に対向させて熱処理した場合であり、この際、活性化エネルギーＥａは、約５．９ｅＶであった。
【０１６２】
図１６に示す如く、水素を含む還元性雰囲気の熱処理では、シリコンのエッチング速度は対向面の材質をシリコンから酸化シリコンに変えることによって、図中のＢとＣのエッチング速度の差に示されるように、温度によらず、およそ９倍に増速されることが明らかになった。
【０１６３】
単結晶シリコン同士が向かい合っている場合、エッチング速度は１２００℃で概ね０．０４５ｎｍ／ｍｉｎ以下と極めて小さい（図中データＣ）。６０分の熱処理でのエッチング量は、３ｎｍ以下である。一方、シリコンの対向面を酸化シリコンとした場合、エッチング速度は１２００℃でおよそ０．３６ｎｍ／ｍｉｎであり（図中データＢ）、１時間のエッチング量は２１．６ｎｍに達してしまう。このエッチング量はタッチポリッシュの場合に近い。
【０１６４】
図１７は、Ｓｉ基材とＳｉＯ2 対向面が、あるいはＳｉＯ2 基材とＳｉ対向面とが対向する場合のエッチング量を示す図であり、横軸はエッチング時間（分）であり、縦軸はエッチング厚（ｎｍ）であり、温度Ｔは１２００℃として、白丸は、ＳｉＯ2 をＳｉを対向面として熱処理した場合であり、黒丸は、ＳｉをＳｉＯ2 を対向面として熱処理した場合を示す。
【０１６５】
図１７に示すように、同一時間では、白丸に示すＳｉＯ2 をＳｉを対向面として熱処理した場合の方が、黒丸に示すＳｉをＳｉＯ2 を対向面としてエッチングした場合に比べて、エッチング量は大きくなっている。つまり、ＳｉＯ2 とＳｉとを対向させて熱処理した場合、ＳｉＯ2 の方が厚くエッチングされる。
【０１６６】
図１８は、対向面をＳｉとしたＳｉＯ2 基材のエッチングと、対向面をＳｉＯ2 としたＳｉ基材のエッチングにおいて、Ｓｉ面とＳｉＯ2 面のそれぞれの面がエッチングされることにより除去されるＳｉ原子数を、図１７より計算して図示したものであり、横軸はエッチング時間、縦軸は除去されたＳｉの原子数（ａｔｏｍｓ／ｃｍ2 ）であり、図中、白色の丸、三角、四角は、ＳｉＯ2 面を示し、黒色の丸、三角、四角は、Ｓｉ面を示す。
【０１６７】
図１８に示すように、図１７に示した酸化シリコン面と単結晶シリコン面のエッチング量をシリコン原子数に換算したところ、図１８に示すように概ね一致して結果が得られた。ＳｉとＳｉＯ2 を対向させて熱処理した場合、両表面からは、同量のＳｉ原子が失われることが示されている。
【０１６８】
すなわち、シリコンエッチングは対向する酸化シリコン面との相互作用により増速され、反応式は包括的には下記の如くで、シリコンと酸化シリコンが１：１に反応する。
【０１６９】
Ｓｉ＋ＳｉＯ2 →２ＳｉＯ
また、かかるＳｉのエッチング速度は対向する面との距離の影響も受ける。シリコンを対向面に配置した場合には、面間距離を狭めるほどエッチング速度は抑制されるが、酸化シリコンを対向面として配置した場合には、面間距離を近づけるほどエッチング速度が増速された。
【０１７０】
また、雰囲気ガスに水素に代表される還元性ガスが含まれない場合のエッチング速度は水素を含む場合に比べると著しく小さかった。すなわち、水素アニールの際のエッチングが増速される要因の一つには水素に代表される還元性ガスの存在が寄与している。シリコンと酸化シリコンが対向する場合、エッチングはいずれかの表面材料が水素に代表される還元性ガスとの反応を介して他方の表面にたどり着いて反応することによって、両表面がエッチングされる。例えば、Ｓｉ＋Ｈ2 →ＳｉＨ2 、ＳｉＨ2 ＋ＳｉＯ2 →２ＳｉＯ＋Ｈ2 という反応がある。Ｓｉ表面から解離したＳｉ原子が気相中を輸送され、酸化シリコン表面でＳｉＯ2 と反応して飽和蒸気圧の高いＳｉＯに転化される。ＳｉＨ2 は随時消費されるのでＳｉ表面でのエッチングも促進される。Ｓｉ同士が対向する場合には、Ｓｉ表面から解離したＳｉ原子は気相中で飽和濃度に到達すると、以後の反応は気相中の拡散によって律速されるが、解離したＳｉの飽和濃度は高くないためにエッチング速度はそれほど高まらない。
【０１７１】
一方、ＳｉにＳｉＯ2 を対向させた場合、Ｓｉ表面より解離したＳｉ原子は酸化膜表面において、消費されるため、反応はさらに進行する。ＳｉＯ2 表面側で生成されるＳｉＯは蒸気圧が高いため、Ｓｉ同士が対向する場合に比べ、反応は律速されにくい。
【０１７２】
また、単結晶シリコン膜に対向する面の材料をＳｉＣとした場合の単結晶シリコン膜のエッチング量は対向面をシリコンとした場合とほぼ同等であった。また、対向する面の材料を窒化シリコンとした場合も同様に単結晶シリコン膜のエッチング量は対向面をシリコンとした場合と同様に抑制された。
【０１７３】
すなわち、単結晶シリコン膜を水素を含む雰囲気中で熱処理する際に、単結晶シリコン膜に対向する面をシリコン、ないしは、シリコンと炭素を主成分に含み、かつ、酸素を主成分としない材料で構成する場合に比べ、対向面を酸化シリコンとすれば、単結晶シリコン膜のエッチング量は、およそ１０倍となる。
【０１７４】
また、対向面との距離は半導体基材の単結晶シリコン膜のある面の大きさに依存するが、直径１００ｍｍ以上の半導体基材においては、概ね２０ｍｍ以下、より好ましくは１０ｍｍ以下であれば、対向面材料との相互作用によるエッチングの増速効果が得られる。
【０１７５】
また、水素を含む還元性雰囲気中での熱処理工程における半導体基材の主面の単結晶シリコンのエッチング速度は雰囲気ガス中に含まれる水分、酸素分等の酸化性不純物の存在により増速されるので、これらの供給を抑制するために主面近傍の雰囲気ガスの流速を小さくすることにより、これら不純物ガスによるエッチング分は低下するので、本発明の対向面との相互効果によるエッチング制御性を高める。特に図１９に示すように、炉心管５０に設置した半導体基材５１の表面に絶縁物５２を介して単結晶シリコン膜５３を有する主面をガス流５４に対して直交するように配置した上で、酸化シリコンで構成される対向面５５を配置すれば、前記主面上の雰囲気ガスの流速５６を実質的に０とすることができ、対向する酸化シリコンによるエッチング効果を十分に引き出すことができる。
【０１７６】
また、対向させる酸化シリコン膜をシリコン、ないしは、シリコンと炭素を主成分に含み、かつ、酸素を主成分としない、すなわち、シリコンと気相を介して反応しない材料の上に形成してエッチングを行うと酸化シリコン膜がエッチングによって膜厚を減じ、消失した時点でエッチング速度は１／１０程度に低下するので、予め酸化シリコン膜の厚みをエッチングして除去したいシリコン厚みに含まれるＳｉ原子量と同数のＳｉ原子が含まれる厚みに設定しておけば、Ｓｉの除去量を制御できる。通常半導体プロセスで用いられる熱酸化法による酸化シリコン膜であれば、酸化シリコンの厚みは除去したいシリコン膜厚のおよそ２．２２倍に設定すればよい。
【０１７７】
表面ラフネスの平滑化について、対向面の影響を評価したところ、顕著な差は認められなかった。
【０１７８】
図２０は、残留分離層をエッチングにより除去した直後の表面が、水素アニールにより平滑化されるようすを側面から見た模式的断面図である。図２０に示すラフな表面は、還元性雰囲気中で熱処理することにより、図２１に示すが如く市販のシリコンウエハ並みに平滑化された。Ｗ３、Ｗ４は、ＳＯＩ基板を示す。
【０１７９】
数ｎｍから数十ｎｍの高さｈ、数ｎｍから数百ｎｍの周期Ｐの凹凸が観察される単結晶シリコン表面（図２０）を、還元性雰囲気中で熱処理（水素アニール）することにより、少なくとも高低差が数ｎｍ以下、条件を整えれば、２ｎｍ以下の単結晶シリコンウエハ並に平坦な表面（図２１）が得られることがわかった。
【０１８０】
さらに、ＳＯＩ層に対向する対向面材料を適宜選択することで、水素アニールによるエッチング量が制御できることが分かった。
【０１８１】
この現象は、エッチングというよりは、むしろ表面の再構成であると考えられる。即ち、荒れた表面では、表面エネルギーの高い稜状の部分が無数に存在し、結晶層の面方位に比して高次の面方位の面が多く表面に露出しているが、これらの領域の表面エネルギーは、単結晶表面の面方位に依存する表面エネルギーにくらべて高い。水素を含む還元性雰囲気の熱処理では、例えば水素の還元作用により表面の自然酸化膜が除去され、かつ、熱処理中は還元作用の結果、自然酸化膜が生成されない。そのため、表面Ｓｉ原子の移動のエネルギー障壁は下がり、熱エネルギーにより励起されたＳｉ原子が移動し、表面エネルギーの低い、平坦な表面を構成していくと考えられる。単結晶表面の面方位は低指数であるほど、本発明による平坦化は促進される。
【０１８２】
上述のように、水素アニールの際に被処理表面（ＳＯＩ層）に対向する材料を酸化シリコンとすることにより、シリコンのエッチング速度を早めることができる。従って、本発明においてイオン注入により形成した分離層が、分離工程後にＳＯＩ層表面に残存する場合であっても、水素アニールにより効率的にＳＯＩ層表面の残存物を除去できる。
【０１８３】
水素を含む雰囲気中では、窒素雰囲気や、希ガス雰囲気では、表面が平滑化しないような１２００℃以下の温度でも、十分に平滑化がなされる。本発明による平滑化とエッチングの温度は、ガスの組成、圧力等によるが、概ね３００℃以上融点以下の熱処理、より好ましくは、５００℃以上、さらに好ましくは８００℃以上、特に、１２００℃以下で有効に作用する。また、平滑化の進行が遅い場合には、熱処理時間を延ばすことで同様に平滑な面を得ることができる。対向する面の構成材料の影響は、圧力を低くすることによって同じ面間隔であっても、対向面との相互作用によるエッチングを効率化できる。これは、ガス分子の拡散長が圧力の低下に伴い、長くなるためである。
【０１８４】
雰囲気内の残留酸素、水分は昇温時にはシリコン表面を酸化して被膜として表面の平滑化を阻害するので、低く抑制することが必要である。また、高温においては、酸化＋エッチングにより予期しないシリコン膜厚の減少を引き起こすので、やはり、低く抑制することが必要である。露点で言えば、−９２℃以下に制御することが望ましい。
【０１８５】
本現象は表面が清浄な状態で熱処理することでその進行が開始するので、表面に厚く自然酸化膜が形成されているような場合には、熱処理に先立って、これを希弗酸などによるエッチングで除去しておくことにより、表面の平滑化の開始が早まる。
【０１８６】
こうして得られた平滑な単結晶表面は、半導体素子作製という点から見ても好適に使用することができる。
【０１８７】
Ｈ2 を含む雰囲気での熱処理によるボロンのＳｉ層からの外方拡散による対向面材料による顕著な差は認められなかった。単結晶シリコン中のボロン量がシリコンに対して、概ね１００分の１以下であり、気相中に放出されるボロン量がシリコンのエッチングによって放出される量に比べ格段に小さく飽和しないためと考えられる。
【０１８８】
本発明者の一人である、米原らは、膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせＳＯＩ基板の作製方法を報告している（T.Yonehara et.al.,Appl.Phys.Lett.vol.64,2108(1994)，米国特許第5371037号，）。
【０１８９】
この方法の一例を、図２９〜３１の模式断面工程図に示す。まず、Ｓｉ基板６１上の多孔質層６２を選択エッチングの材料として用いる。多孔質層の上に非多孔質結晶Ｓｉ層６３をエピタキシャル成長した後、酸化Ｓｉ層６５を介して第２の基板６４と貼り合わせる（図２９）。次に、第１の基板を裏面より研削等の方法で薄層化し、基板全面において多孔質Ｓｉを露出させる（図３０）。次に、露出させた多孔質Ｓｉ層６２は、ＫＯＨやＨＦ＋Ｈ2 Ｏ2 の混合液などの選択エッチング液によりエッチングして除去する（図３１）。こうして、ＳＯＩ基板が得られるが、この場合にもＳＯＩ層表面のより一層の平坦性、平滑化を図るため、エッチング量を制御して水素アニールすることが望ましい。
【０１９０】
このとき、多孔質Ｓｉ層６２のバルクＳｉ（非多孔質単結晶Ｓｉ）に対するエッチングの選択比を１０万倍と十分に高くできるので、あらかじめ多孔質６２上に成長した非多孔質単結晶Ｓｉ層６３を膜厚を殆ど減じることなく、第２の基板６４の上に残し、ＳＯＩ基板を形成することができる。
【０１９１】
また、更に、本発明者の一人である坂口らは、図２９における多孔質層６２が、他の領域に比べ、機械的強度が弱いこと等に鑑み、該多孔質層６２を利用して、貼り合わせ基板（図２９）を分離できることを開示している（特開平７−３０２８８９号公報）。
【０１９２】
［実施形態例１］
図２〜図６を用いて、本発明の第１の実施形態について説明する。
【０１９３】
図２において、まず、第１のＳｉ単結晶基板１０を用意して、少なくとも主表面側を水素を含む還元性雰囲気中で熱処理し、表面にバルクに起因する欠陥を減じた表層部（低欠陥層）１２を形成する。ここでは、領域１１と低欠陥層１２がある境界をもって急峻に分かれている様に図示してあるが実際は除々に変化していくようになっている。
【０１９４】
その後、表面層にＳｉＯ2 １３を形成し、貼合わせ界面の界面準位を活性層から離しておく。
【０１９５】
次に、第１基板の主表面から、希ガス、水素、および、窒素のうち少なくとも１種の元素をイオン注入し、分離層（イオン注入溜り）１４を形成する（図３）。分離層１４は、低欠陥層１２内部に形成する。低欠陥層１２内部に打ち込むため、分離層１４の位置を厳密にかつ均一に規定できる。
【０１９６】
次に、図４に示すように、第２の基板１５と第１の基板１０とを前記絶縁層１３が内側に位置するよう室温で貼り合わせる。
【０１９７】
図３は第２の基板１５と第１の基板１０とを絶縁層１３を介して貼り合わせた様子を示してあるが、第２の基板がＳｉでない場合には絶縁層１３はなくてもよい。
【０１９８】
次に、分離層１４で基板を分離する（図５）。分離は、４００℃から６００℃で熱処理することにより行う。
【０１９９】
分離後に、第２の基板１５上に残留する分離層１４には微小孔が転位等の欠陥が残留していることがあるので、分離層１４を選択的に除去する。選択的な除去は、所望のエッチング液を用いて行う。残留する部分が非常に少ない場合は、水素アニールにより行うこともできる。あるいは、ＳＯＩ層１６を研磨ストッパーとしてイオン注入溜り層１４を選択研磨で除去する。また選択研磨でなく通常の研磨でも可能である。
【０２００】
また、貼り合わされた基板の分離をＳＯＩ層１６と分離層１４の界面で行う場合には、残留する分離層１４の除去工程は省略できる。
【０２０１】
図６には、本発明で得られる半導体基板が示される。第２の基板１５上にＳＯＩ層、例えば単結晶Ｓｉ薄膜１６が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第２の基板と第１の基板とを絶縁層１３を介して貼り合わせれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【０２０２】
第１のＳｉ単結晶基板１１は残留イオン注入溜り層１４を除去して、表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、再度第１のＳｉ単結晶基板１１、あるいは次の第２の基体１５として使用できる。
【０２０３】
第１の基板側のイオン注入溜り１４も上記したように水素を含む雰囲気での熱処理等の表面平坦化処理のみでも再使用できる。
【０２０４】
［実施形態例２］
図７〜図１１を用いて、本発明の第２の実施形態について説明する。
【０２０５】
図７において、第１のＳｉ単結晶基板２１を用意して、第１基板の主表面から希ガス、水素、および、窒素のうち少なくとも１種の元素をイオン注入し、内部にイオン注入溜り（分離層）２４を形成する。表面層にＳｉＯ2 ２３を形成しておいた方が、イオン注入による表面荒れが防げる。ＳｉＯ2 ２３を形成した場合には、それを除去した後、少なくとも主表面側を水素を含む還元性雰囲気中で熱処理し、表面にバルクに起因する欠陥を減じた層（低欠陥層）２２を形成する（図８）。本実施形態においては、水素アニールは、５００℃以下の低温で行うか数秒から数十秒の短時間で行うことが望まれる。層２２中にＭＯＳＦＥＴ等の素子構造を形成してしまっても構わない。さらに、低欠陥層２２の表面層にＳｉＯ2 ２５を形成しておいた方が、貼合わせ界面の界面準位を活性層から離すことが出来るという意味でもよい。図９に示すように、第２の基板２６と第１の基板の表面とを室温で貼り合わせる。
【０２０６】
貼り合わせ強度が十分でない場合は、４００℃程度の熱処理をしたり、加圧したりする。
【０２０７】
次に、分離層２４で基板を分離する（図１０）。分離する方法としては、貼り合わせられた基板側面に、水等の液体あるいは、窒素ガス等の気体など流体をふきつけることにより行う。もちろん、これに限らずくさびを打ち込むことや引っぱり力を加えることを加えてもよい。
【０２０８】
第２の基板２６上に残留する分離層２４には微小孔が転位等の欠陥が残留していることがあるので、分離層２４を選択的に除去する。
【０２０９】
残存する分離層２４の選択的な除去は、エッチング液を用いて除去したり、あるいは、ＳＯＩ層２２を研磨ストッパーとして選択研磨により分離層２４を除去することができる。また、残留する部分２４が非常に薄い場合や、少ない場合は、水素アニールにより選択的な除去を行うことができる。この場合、水素アニールによるエッチング速度を増加させるため、残留分離層２４に対向する材料として酸化シリコン（ＳｉＯ2 ）を表面に有する基板と対向させることが望ましい。
【０２１０】
また、エッチング液による除去、研磨による除去、水素アニールによる除去方法の中から２種あるいは３種適宜組み合わせて用いてもよい。
【０２１１】
図１１には、本発明で得られる半導体基板が示される。第２の基板２６上に単結晶Ｓｉ薄膜２２が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第２の基板と第１の基板とを絶縁層２５を介して貼り合わせれば、こうして得られた半導体基板は、絶縁分離された電子素子作製という点から見ても好適に使用することができる。
【０２１２】
本実施形態においては、分離層２４を形成した後に、低欠陥層２２を形成するので、分離層形成のためのイオン注入により発生する欠陥をも排除された、ＳＯＩ層２２を得ることができる。
【０２１３】
なお、分離層２４における分離を、ＳＯＩ層２２と分離層２４の界面で行う場合には、残留分離層の除去工程は省略したり、あるいは、水素アニールによる表面の若干量のエッチングを行う。
【０２１４】
第１のＳｉ単結晶基板２１は残留分離層２４を除去して、表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、再度第１のＳｉ単結晶基板２１、あるいは次の第２の基板２６として使用できる。もちろん、分離層２４における分離を、第２の基板２６と分離層２４との界面で行うことにより、残留分離層２４の除去工程を省略することもできる。
【０２１５】
第１の基板側の分離層２４も上記したように水素を含む雰囲気での熱処理等の表面平坦化処理のみでも再使用できる。
【０２１６】
水素を含む還元性雰囲気での熱処理においては、前記基板の分離層２４の残留している面を酸化シリコンと対向させて熱処理を行なうと雰囲気を介して酸化シリコンとシリコンが、
Ｓｉ＋ＳｉＯ2 → ２ＳｉＯ
と反応するので、イオン注入溜り層を効率良く除去することが可能である。しかも、同時にＳｉのマイグレーションが表面エネルギーを下げるべく進行する結果、表面が平滑化される。
【０２１７】
［実施形態例３］
図１２〜図１４を用いて、本発明の第３の実施形態を説明する。
【０２１８】
図１２に示すように、前述の実施態様例１あるいは２に示した工程を第２の基体を２枚用いることにより第１の基体の両面に施し、半導体基板を同時に２枚作製する。
【０２１９】
図１２において、３１は第１の基板、３２，３５はイオン注入層（分離層）、３３，３６は低欠陥層、３４，３７はＳｉＯ2 層、３８，３９は第２の基板であり、図１２は、実施態様例１で示した工程を、第１の基板３１の両面に施した後、その両面に第２の基体３８，３９をそれぞれ貼り合わせた状態を示す図であり、図１３は、実施態様例１と同様に、分離層３２，３５で分離した状態を示し、図１４は、分離層３２，３５を除去した状態を示す図である。もちろん、分離層３２，３５と低欠陥層３３あるいは３６との界面で分離を行えば、残留分離層の除去は省略できる。
【０２２０】
第１のＳｉ単結晶基板３１は残留イオン注入溜り層を除去して、表面平坦性が許容できないほど荒れている場合には表面平坦化を行った後、再度第１のＳｉ単結晶基板３１、あるいは次の第２の基体３８（又は３９）として使用できる。
【０２２１】
第１の基板側のイオン注入溜りも上記したように水素を含む雰囲気での熱処理等の表面平坦化処理のみでも再使用できる。
【０２２２】
支持基板３８，３９は同一でなくても良い。また、絶縁層３４，３７はなくてもよい。
【０２２３】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【０２２４】
（実施例１）
ＣＺ法により作製された第１の単結晶Ｓｉ基板を２枚（８インチ）用意し、以下に示す条件下でそれぞれ水素アニール処理を行い表面層の高品質化、すなわち、基板表面に低欠陥層を形成した。条件は、Ｈ2 ガス１００％中で、１２００℃で１時間行った。
【０２２５】
前述の２枚のＣＺシリコンウエハのうちの１枚をＳＣ−１洗浄液で洗浄した後、異物検査装置で表面のＣＯＰの数を検出したところ、単位ウエハあたりで８個であった。すなわち、ＣＯＰの密度は、およそ０．０２個／ｃｍ2 であった。なお、ＣＯＰは、０．１μ程度以上のサイズのものを検出した。
【０２２６】
なお、以下、単位ウエハあたりのＣＯＰの数は、「ｘ個／ｗ」と記載する。
【０２２７】
基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。投影飛程は、低欠陥層内に位置するよう調整して行った。こうして、分離層上に単結晶シリコン層（ＳＯＩ層）を有する基板が用意された。
【０２２８】
基板のＳｉＯ2 層側の表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、６００℃で熱処理したところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層（分離層）は多孔質状になっているため、分離した表面は荒れていた。第２の基板側の表面を、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングして、第２の基板上に残存する分離層を除去した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２２９】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨（タッチポリッシュやＣＭＰなど）によっても除去できる。これは他の実施例においても同様である。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２３０】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。このように非常にＳＯＩ層の厚さの均一性に優れたＳＯＩ基板ができた。ＳＯＩ層表面のＣＯＰ欠陥の数は、６５個／ｗであった。通常のＣＺウエハ表面のＣＯＰの数は、４００個／ｗ程度であるので、本発明により低欠陥層のＳＯＩ層が得られていることが分かる。
【０２３１】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さ（Ｒｒｍｓ）はおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。ＣＯＰの数は８個／Ｗとなった。
【０２３２】
なお、分離工程後、ＳＯＩ層を水素アニールするとＳＯＩ層の最表面のＣＯＰの数をさらに減らすことができるとともに、ＳＯＩ層内部における欠陥の均一化を図ることができる。具体的に図を用いて説明する。
【０２３３】
図２３は、ＣＺシリコンウエハ、およびＣＺシリコンウエハを水素アニール処理したウエハ（８インチ）について、ウエハ表面からの深さとウエハ単位当たりのＣＯＰの数を示したものである（NIKKEI MICRODEVICE,2月号（1998）、p.31）。水素アニールの際の条件によっても異なるが、ＣＺシリコンウエハを水素アニールしたウエハは、グラフから明らかなようにウエハ表面付近でもっともＣＯＰの数は少なく、表面からの深さが深くなるにつれてその数は多くなる。
【０２３４】
例えば、水素アニール処理を行なったＣＺシリコンウエハの表面から４００ｎｍ付近にイオンの投影飛程（分離層）を設定し、第２の基板と当該ウエハを貼り合わせ、その後分離層にて分離してＳＯＩ基板を形成した場合には、ＳＯＩ層の最表面でＣＯＰの数は最も多くなり、ＳＯＩ層と絶縁層との界面に近くなるにつれＣＯＰの数は減少する。従って、ＳＯＩ層表面近傍のＣＯＰの数を更に減らす必要がある場合には、分離工程後にも水素アニールを施すことがより好ましい。この場合、ＳＯＩ層の両面が水素アニール処理により低欠陥化されていることになる。
【０２３５】
なお、ＳＯＩ層表面のＣＯＰの数（密度）は、検出しやすくするためＳＯＩ基板をＳＣ−１洗浄液（ＮＨ4 ＯＨ 濃度１．０ｗｔ％と、Ｈ2 Ｏ2 濃度６．０ｗｔ％と水の混合液）で１０分間処理している。そして、表面パーティクル検査機（たとえば、ＫＬＡテンコール社製、ＳＰ−１）を用いて行った。
【０２３６】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２３７】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２３８】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２３９】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２４０】
なお、イオン注入領域には、ゲッタリング効果もあるため、金属不純物が存在した場合にも、イオン注入領域に不純物をゲッタリングしたのちに貼り合わせた２枚の基板を分離し、イオン注入領域は除去できるので、不純物汚染に対しても有効である。
【０２４１】
（実施例２）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を２枚（８インチ）用意し、以下に示す条件下でそれぞれ熱処理を行い表面層の高品質化を行った。なお、１枚は分析用である。
【０２４２】
Ｈ2 ガス１００％雰囲気中で、１２００℃、２時間の熱処理（水素アニール）を行い、表面に低欠陥層を形成した。２枚のうち１枚を用いて表面層のＣＯＰの数を異物検査装置で調べたところ約５個／ｗであった。
【０２４３】
さらに、それぞれの基板にＨ+ を５０ｋｅＶで６×１０16ｃｍ-2イオン注入した。基板表面からおよそ６００ｎｍ付近に投影飛程を有していた。
【０２４４】
各基板表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、５５０℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２４５】
イオン注入層は、この選択エッチングの他に非選択エッチングやタッチポリッシュやＣＭＰなどの研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２４６】
その後、極表面のみを研磨で平坦化した。
【０２４７】
すなわち、Ｓｉ酸化膜上に０．５μｍの厚みを持った単結晶Ｓｉ層（ＳＯＩ層）が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は４９８ｎｍ±１５ｎｍであった。ＳＯＩ層表面のＣＯＰの数は、５０個／ｗ程度であった。このように、ＳＯＩ層の外側表面でＣＯＰ５０個／ｗで、ＳＯＩ層内部のＳｉ酸化膜側のＣＯＰ５個／ｗであることから、ＳＯＩ層外側表面から内部にいくにつれＣＯＰの密度が小さくなることが分かる。通常のＣＺウエハのＣＯＰの数は、４００個／ｗであるので、本発明により、ＳＯＩ層が低欠陥化されていることが分かる。
【０２４８】
表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さＲｒｍｓはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２４９】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２５０】
なお、本実施例により、得られるＳＯＩ基板をさらに水素アニールすることで、ＳＯＩ層表面のＣＯＰの数を減らし、ＳＯＩ層とＳｉ酸化膜付近のＣＯＰの数（５個／ｗ）に近づけるとともに、より低減することが可能となる。
【０２５１】
このように、Ｓｉ酸化膜上のＳＯＩ層である単結晶シリコン層の両方の表面を水素アニールすることにより、ＳＯＩ層内のＣＯＰ等のバルクウエハ特有の欠陥を低減し、なおかつ、欠陥が残っていたとしても、その分布をＳＯＩ層内で実質的に均一にすることができる。
【０２５２】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２５３】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２５４】
（実施例３）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、次の条件下で熱処理を行い表面層の高品質化を行った。
【０２５５】
Ｈ2 ガス１００％で、１２００℃、４時間の水素アニールを行った。
【０２５６】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオンを注入した。
【０２５７】
基板のＳｉＯ2 層表面と別に用意した５００ｎｍのＳｉＯ2 層を形成したＳｉ基板（第２の基板）の表面とを重ね合わせ、室温で接触させた後、３００℃でアニールし貼り合わせ力を強めた。その後、貼り合わせられた基板側面から高水圧（約２００ｋｇｆ／ｃｍ2 ）のウォータージェットにより、分離層にて、分離した。このとき、両基板は、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングし、残留する分離層を除去した。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２５８】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２５９】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０２６０】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。ＳｉＯ2 層上の単結晶シリコン層表面をＳＣ−１洗浄液で洗浄後、異物検査装置によりＣＯＰの数を測定したところ、３個／ｗであった。
【０２６１】
なお、イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２６２】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２６３】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２６４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２６５】
なお、本実施例においては、ウォータージェットにより分離したが、これに限らず、窒素ガス等の気体を高圧力で吹きつけることにより分離することもできる。
【０２６６】
（実施例４）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０２６７】
Ｈ2 ガス１００％で、１１００℃、４時間水素アニールを行った。
【０２６８】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオンを注入した。
【０２６９】
各基板のＳｉＯ2 層表面と別に用意した溶融石英基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２７０】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２７１】
すなわち、透明な石英基板上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。単結晶Ｓｉ層表面のＣＯＰの数を測定したところ、およそ８０個／ｗであった。
【０２７２】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さ（Ｒｒｍｓ）は、およそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２７３】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２７４】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２７５】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２７６】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２７７】
（実施例５）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を２枚（８インチ）用意し、以下に示す条件下でそれぞれ熱処理を行い表面層の高品質化を行った。
【０２７８】
Ｈ2 ガス４％、Ａｒガス９６％の混合雰囲気中で、１１００℃、４時間の熱処理を行い、低欠陥層を形成した。２枚のうちの１枚の表面層のＣＯＰを測定したところ３０個／ｗであった。
【０２７９】
次に、もう一枚の基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を６０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０２８０】
基板のＳｉＯ2 層表面と別に用意したサファイア基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水の混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２８１】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２８２】
その後、極表面のみを研磨で平坦化した。
【０２８３】
すなわち、透明なサファイア基板上に０．４μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は４０２ｎｍ±１２ｎｍであった。単結晶Ｓｉ層表面のＣＯＰを測定したところ、１２０個／ｗであった。
【０２８４】
表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さ（Ｒｒｍｓ）はおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２８５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２８６】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２８７】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２８８】
（実施例６）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０２８９】
Ｈ2 ガス１００％中で、１１５０℃、１０分の水素アニールを行った。
【０２９０】
さらに、それぞれの基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を７０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０２９１】
各基板のＳｉＯ2 層表面と別に用意したガラス基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０２９２】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０２９３】
その後、極表面のみを研磨で平坦化した。
【０２９４】
すなわち、透明なガラス基板上に０．５μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は５０１ｎｍ±１５ｎｍであった。単結晶Ｓｉ層表面のＣＯＰの数を測定したところ、１００個／ｗであった。通常のＣＺシリコンウエハ表面のＣＯＰが４００個／ｗなので、本発明により、低欠陥のＳＯＩ層が得られたことが分かる。
【０２９５】
また、表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。
【０２９６】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０２９７】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０２９８】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０２９９】
（実施例７）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、基板表面に酸化シリコン膜２００ｎｍを熱酸化により形成した後、表面のＳｉＯ2 層を通して、Ｈｅ+ を８０ｋｅＶで５×１０16ｃｍ-2イオン注入した。その後、２００ｎｍの酸化シリコン膜をＨＦ液によりエッチング除去した。その後以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３００】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールを行った。このとき、基板表面のＣＯＰの数は、８個／ｗであった。
【０３０１】
再度、２００ｎｍの酸化膜（ＳｉＯ2 ）を熱酸化により形成した。そして基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３０２】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３０３】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３０４】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層表面のＣＯＰの数を測定したところ、８個／ｗであった。
【０３０５】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３０６】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３０７】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３０８】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
（実施例８）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３０９】
Ｈ2 ガス１００％で、１２００℃、３時間の水素アニールを行った。
【０３１０】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３１１】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた。
【０３１２】
第１の基板の裏面酸化膜を除去した後、第１の基板側からＣＯ2 レーザーをウエハ全面に照射した。ＣＯ2 レーザーは、貼合せ界面の２００ｎｍのＳｉＯ2 層に吸収され、その近傍の温度が急激に上昇し、イオン注入層中の急激な熱応力によりイオン注入の投影飛程付近で２枚に分離された。レーザーは連続でもパルスでも構わない。
【０３１３】
イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３１４】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３１５】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３１６】
さらに水素中で１１００℃で熱処理を１時間施した。表面荒さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰを測定したところ、３個／ｗであった。
【０３１７】
なお、イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３１８】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３１９】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３２０】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３２１】
（実施例９）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３２２】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールをおこない低欠陥層を形成した。
【０３２３】
基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３２４】
基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、貼合せウエハ端面のＳｉＯ2 層および単結晶Ｓｉ層をエッチングしたところ、イオン注入層の端が現れた。
【０３２５】
貼合せウエハを１０００℃のパイロジェニック酸化をしたところ、１０時間でイオン注入層中で２枚の基板が完全に分離した。剥離した面を観察したところ、ウエハ外周部のイオン注入層はＳｉＯ2 に変化しているが、中央部はほぼ元のままであった。
【０３２６】
その後、第２の基板側に残ったイオン注入層を４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、イオン注入層のエッチング速度との選択比は十の五乗以上にも達し、非多孔質層におけるエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３２７】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３２８】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３２９】
さらに水素中で１１００℃で熱処理を２時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰの数を測定したところ８個／ｗであった。
【０３３０】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３３１】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３３２】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３３３】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３３４】
（実施例１０）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化（低欠陥化）を行った。
【０３３５】
Ｈ2 ガス１００％中で、１２００℃、１時間の水素アニールを行った。
【０３３６】
さらに、基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３３７】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。３００℃−１時間の熱処理を行い、貼り合わせ強度を高めた。貼り合わせ基板の周囲から楔をいれるとイオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３３８】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３３９】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３４０】
さらに水素中で１１００℃で熱処理を２時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層表面のＣＯＰを測定したところ８個／ｗであった。なお、ＣＯＰの測定は、ＳＣ−１洗浄液で洗浄後、０．１μ程度以上のものを異物検査装置で検出した。
【０３４１】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３４２】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３４３】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３４４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３４５】
（実施例１１）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３４６】
Ｈ2 ガス１００％で、１２００℃、２時間の水素アニールを行った。
【０３４７】
さらに、それぞれの基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３４８】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。３００℃−１時間の熱処理を行い、貼り合わせ強度を高めた。貼り合わせ基板にせん断力をかけるとイオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３４９】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３５０】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。単結晶Ｓｉ層の表面のＣＯＰを測定したところ５０個／ｗであった。
【０３５１】
さらに水素中で１１００℃で熱処理を２時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。なお、この２時間の熱処理後に、単結晶Ｓｉ層の表面のＣＯＰを測定したところ、６個／ｗであった。
【０３５２】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３５３】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３５４】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３５５】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３５６】
（実施例１２）
ＣＺ法により作製した第１の単結晶Ｓｉ基板（８インチ）を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３５７】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールを行った。
【０３５８】
さらに、それぞれの基板表面に２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通して水素イオンを４０ｋｅＶでPlasma Immersion Ion implantation法により５×１０16ｃｍ-2イオン注入した。
【０３５９】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、６００℃でアニールしたところ、イオン注入の投影飛程付近で２枚に分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３６０】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３６１】
さらに、イオン注入深さに相当する第１の基板の残りを「酸化＋剥離」、あるいは「エッチング」で除去する。
【０３６２】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±７ｎｍであった。
【０３６３】
さらに水素中で１１００℃で熱処理を１時間施した。表面荒さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰを測定したところ、１０個／ｗであった。
【０３６４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３６５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３６６】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３６７】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３６８】
（実施例１３）
実施例１〜１２に対して、両面研磨第１基板の両面に同様の工程を行った。
【０３６９】
上記した実施例において、イオン注入層の選択エッチング液も４９％弗酸と３０％過酸化水素水と水との混合液に限らず、
ＨＦ，
ＨＦ＋アルコール，
ＨＦ＋Ｈ2 Ｏ2 ＋アルコール，
バッファードＨＦ＋Ｈ2 Ｏ2 ，
バッファードＨＦ＋アルコール，
バッファードＨＦ＋Ｈ2 Ｏ2 ＋アルコール，
バッファードＨＦ，
など、あるいは弗酸・硝酸・酢酸の混合液のようなものでも、イオン注入によれば膨大な表面積となるため、選択エッチングできる。
【０３７０】
他の工程についても、ここの実施例に限られた条件だけでなく、さまざまな条件で実施できる。
【０３７１】
（実施例１４）
ＣＺ法により作製した、比抵抗が１０Ωｃｍのボロンドープ８インチ（１００）Ｓｉウエハを１２００℃，１時間、水素１００％雰囲気中で熱処理したのち、表面を２５０ｎｍ酸化し、さらに、水素をイオン注入した。注入条件は、５０ｋｅＶ、４×１０16／ｃｍ2 である。このようにして形成されたウエハを第１のシリコンウエハとする。
【０３７２】
第１のシリコンウエハと第２のシリコンウエハをそれぞれ一般的にシリコンデバイスプロセス等で用いられるウェット洗浄を施して、清浄な表面を形成したのち、２５０ｎｍの酸化膜が内側に位置するよう貼り合わせた。貼り合わせたシリコンウエハ組を熱処理炉に設置し、６００度１０時間の熱処理を施し、貼り合わせ面の接着強度を高めた。熱処理の雰囲気は酸素とした。この熱処理中にシリコンウエハ組はイオン注入の投影飛程に相当する深さで分離した。単結晶シリコン膜は酸化シリコン膜と共に第２のシリコンウエハ上に移設され、ＳＯＩウエハが作製された。
【０３７３】
移設された単結晶シリコンの膜厚を面内１０ｍｍの格子点でそれぞれ測定したところ、膜厚の平均は２８０ｎｍで、ばらつきは±１０ｎｍであった。また、表面粗さを原子間力顕微鏡で１μｍ角、５０μｍ角の範囲について２５６×２５６の測定ポイントで測定したところ、表面粗さは平均二乗粗さＲｒｍｓでそれぞれ９．４ｎｍ、８．５ｎｍであった。
【０３７４】
石英製の炉心管からなる縦形熱処理炉にこれらＳＯＩウエハを裏面の酸化シリコン膜をつけたまま設置した。ガスは炉上部より下方へと流れる。ウエハは図１２の如く、水平に、かつ、１枚のＳＯＩウエハの裏面の酸化シリコンが別のＳＯＩウエハのＳＯＩ層表面とおよそ６ｍｍ間隔で向かい合うように、かつ、ウエハの中心と炉心管の中心線が一致するようにして、石英製のボート上に設置し、一番上のＳＯＩウエハの上には表面に酸化シリコン膜を形成した市販のシリコンウエハと同じ間隔で配置した。炉内の雰囲気を水素に置換したのち、温度を１１８０℃まで昇温し、２時間保持したのち、再び降温し、ウエハを取出し、ＳＯＩ層の膜厚を再び測定した。ＳＯＩウエハの膜厚減少量は平均で８０．３ｎｍで、ＳＯＩ層は１９９．６ｎｍになった。このとき、ＳＯＩ層のＣＯＰの数を測定すると、９個／ｗ程度であった。
【０３７５】
また、熱処理後の単結晶シリコン膜の表面粗さを原子間力顕微鏡で測定したところ、平均二乗粗さＲｒｍｓは１μｍ角で０．１１ｎｍ、５０μｍ角で０．３５ｎｍと市販シリコンウエハ並みに平滑化されていた。単結晶シリコン膜中のボロン濃度についても、熱処理後に二次イオン質量分析（ＳＩＭＳ）で測定したところ、いずれも５×１０15／ｃｍ3 以下に低減されデバイス作製が十分に可能なレベルであった。
【０３７６】
また、断面ＴＥＭで水素雰囲気中の熱処理前後の様子を観察したところ、熱処理前にＳＯＩ層表面近傍に観察された転位群が熱処理後には観察されなかった。熱処理によるエッチングで除去された領域に含まれていた転位がエッチングでＳＯＩ層ごと除去されたためと考えられる。
【０３７７】
（実施例１５）
ＣＺ法により作製した第１の単結晶Ｓｉ基板を用意し、以下に示す条件下で熱処理を行い表面層の高品質化を行った。
【０３７８】
Ｈ2 ガス１００％で、１２００℃、１時間の水素アニールを行った。
【０３７９】
さらに、それぞれの基板表面に熱酸化により２００ｎｍのＳｉＯ2 層を形成した。表面のＳｉＯ2 層を通してＨ+ を４０ｋｅＶで５×１０16ｃｍ-2イオン注入した。
【０３８０】
各基板のＳｉＯ2 層表面と別に用意したＳｉ基板（第２の基板）の表面をプラズマ処理し、水洗した後、重ね合わせ、接触させた。３００℃−１時間の熱処理を行い、貼り合わせ強度を高めた。貼合せウエハのベベリングの隙間へ０．２ｍｍ径のウォータージェットを噴射したところ、貼り合わせウエハはイオン注入層を介して２枚のウエハに分離された。イオン注入層は多孔質状になっているため、分離した表面は荒れている。第２の基板側の表面は、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。単結晶Ｓｉはエッチングされずに残り、単結晶Ｓｉをエッチ・ストップの材料として、イオン注入層は選択エッチングされ、完全に除去された。非多孔質Ｓｉ単結晶の該エッチング液に対するエッチング速度は、極めて低く、そのエッチング量（数十オングストローム程度）は実用上無視できる膜厚減少である。
【０３８１】
イオン注入層は、この選択エッチングの他に非選択エッチングや研磨によっても除去できる。研磨の場合、水素中での熱処理による平坦化は行なわなくてもよい。ただし、研磨ダメージが残る場合は熱処理や表面層除去した方が好ましい。
【０３８２】
すなわち、Ｓｉ酸化膜上に０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は２０１ｎｍ±６ｎｍであった。
【０３８３】
さらに水素中で１１００℃で熱処理を１時間施した。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍで通常市販されているＳｉウエハと同等であった。単結晶Ｓｉ層の表面のＣＯＰの数を測定したところ７個／ｗであった。
【０３８４】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３８５】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０３８６】
同時に第１の基板側に残ったイオン注入層もその後、４９％弗酸と３０％過酸化水素水と水との混合液で撹はんしながら選択エッチングする。その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として投入することができた。
【０３８７】
イオン注入層の除去を行なわず、そのまま水素中で熱処理してもＳｉのマイグレーションにより微小孔や欠陥の排除と平坦化が同時に起こり結果としてイオン注入層が消滅する。
【０３８８】
（実施例１６）
ＣＺ−Ｓｉウエハを用いて、以下の工程でＳＯＩ基板を作製した。
（１）まずＣＺ−Ｓｉウエハを用意して、Ｈ2 ガス１００％で、１２００℃、１時間熱処理し、低欠陥層を形成する。なお、比較例として、この工程を通さない（水素中で熱処理を行わない）ＣＺ−Ｓｉウエハも用意した。
（２）Ｓｉウエハを熱酸化して、２００ｎｍのＳｉＯ2 の酸化層を形成した。
（３）ドーズ量５×１０16／ｃｍ2 、加速電圧４０ｋｅＶの条件で、Ｈ+ イオンを注入し、分離層を形成した。
（４）Ｓｉウエハと第２の基板（ここではＳｉ基板）とを前記酸化層を内側にして貼り合わせた。
（５）６００℃で熱処理し、イオン注入層で分離した。
（６）第２の基板上に残留するイオン注入層をＨＦ、Ｈ2 Ｏ2 と水の混合液で選択エッチングする。このようにして形成されたＳＯＩ基板の半導体層（ＳＯＩ層）の膜厚は２００ｎｍ±６ｎｍであった。
（７）水素中で１１００℃、４時間熱処理した。
（８）４９％ＨＦ中に１５分、貼り合わせ基材を浸漬した。そして、光学顕微鏡で観察した。
【０３８９】
ＳＯＩ層が、工程（１）の水素アニールにより形成された低欠陥層であるＳＯＩ基板では、ＳＯＩ層表面の領域２０ｃｍ2 を観察したところ、埋込酸化膜がエッチングされた箇所は見つからなかった。すなわち、０．０５個／ｃｍ2 以下であった。一方、低欠陥層を形成しなかった比較例のＳｉウエハを用いたＳＯＩ基板では、およそ１００μｍφの大きさで埋込酸化膜がエッチングされた箇所は３．２個／ｃｍ2 の密度で観察された。これらは、水素熱処理を行わなかった比較例のＳｉウエハにおいて検出されるＣＯＰがＳＯＩ層にも引きつがれ、この部分よりＨＦ液が浸入して埋め込み酸化膜をエッチングした結果である。これらのエッチングされた部位ではＳｉが存在しないのであってデバイスを作製しても不良となってしまうことになる。
【０３９０】
さらに、Secco Etching により欠陥を顕在化したのち、光学顕微鏡により観察したところ、水素熱処理を行ったＳｉウエハを用いた貼り合わせ基材では、ＦＰＤ、ＣＯＰ、ＯＳＦなどの欠陥であるエッチピット密度が１０2 ／ｃｍ2 であった。一方、水素熱処理を行わなかった比較例のＳｉウエハを用いた貼り合わせ基材では、エッチピット密度が１０4 であった。
【０３９１】
【発明の効果】
以上説明したように本発明によれば、ウエハを水素を含む雰囲気で熱処理し、ＣＯＰ等を減じた層をイオン注入層により分離し、別の基板に移設することができる。水素を含む還元性雰囲気でのアニールにより、上記したようなバルクＳｉに特有の欠陥をＳＯＩ基板上のＳＯＩ層から排除あるいは低減することができるため、デバイスの歩留まりを向上させることが可能となる。
【０３９２】
さらに、低欠陥層にイオン注入し分離層を形成することによりＳＯＩ層の膜厚均一性も向上する。
【０３９３】
また、本発明によれば、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体基板の作製方法を提案することができる。
【０３９４】
さらに本発明によれば、単結晶シリコン膜を表面に有する半導体基材を複数枚一括して処理する場合にも単結晶シリコン膜の膜厚除去量を制御して、シリコンをエッチングすることができるので、ＳＯＩ基板に適用すれば、膜厚均一性を維持したまま、表面平滑化、ボロン濃度の低減とシリコンのエッチングを同時に実現できる。
【図面の簡単な説明】
【図１】本発明の半導体基板の作製方法の一例を示すフローチャートである。
【図２】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図３】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図４】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図５】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図６】本発明の半導体基板の作製方法の一例を示す模式的断面図である。
【図７】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図８】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図９】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１０】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１１】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１２】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１３】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１４】本発明の半導体基板の作製方法の別の例を示す模式的断面図である。
【図１５】本発明において、縦型のバッチ式ウエハ熱処理炉を用いて水素アニールを行なう場合の模式的断面図である。
【図１６】本発明において、基板に対向する対向面材料とエッチング速度の温度依存性を示すグラフである。
【図１７】本発明において、シリコンと酸化シリコンが対向する場合の水素アニールによるエッチング量を示すグラフである。
【図１８】本発明において、シリコンと酸化シリコンが対向する場合の水素アニールによる除去されるシリコンの原子数を示すグラフである。
【図１９】本発明において、対向面部材を酸化シリコンにする場合の配置の一例を示す模式的断面図である。
【図２０】本発明のエッチング方法による作用を説明するための模式図である。
【図２１】本発明のエッチング方法による作用を説明するための模式図である。
【図２２】本発明における縦型炉内の半導体基板の配置を示す模式的断面図である。
【図２３】ウエハ表面からの深さとウエハ単位当たりのＣＯＰの数の関係を示すグラフである。
【図２４】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２５】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２６】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２７】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２８】従来のＳＯＩ基板の作製方法を示す模式的断面図である。
【図２９】ＳＯＩ基板の作製方法の一例を示す模式的断面図である。
【図３０】ＳＯＩ基板の作製方法の一例を示す模式的断面図である。
【図３１】ＳＯＩ基板の作製方法の一例を示す模式的断面図である。
【符号の説明】
１０ 第１の基板
１１ 欠陥低減効果が低い領域
１２ 表層部（低欠陥層）
１３ 絶縁層
１４ 分離層
１５ 第２の基板
１６ 分離層の上部に位置する層（ＳＯＩ層）
１７ 分離層の下部に位置する層
１８ 多層構造体
Claims (9)
- 水素アニール処理されている表層部を有する第１の基板を用意する工程、
該第１の基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する分離層形成工程、
該第１の基板と第２の基板とを、該表層部が内側に位置するよう貼り合わせて多層構造体を形成する貼り合わせ工程、
及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、
を有し、該移設工程は、該多層構造体側面に、流体を吹き付けることにより行われることを特徴とする半導体基板の作製方法。 - 該水素アニール処理とは、単結晶シリコン基板を水素を含む還元性雰囲気下で熱処理することである請求項１記載の半導体基板の作製方法。
- 該分離層形成工程は、該表層部上に絶縁層を形成した後、イオン注入することにより行なわれる請求項１記載の半導体基板の作製方法。
- 該流体が、水あるいは空気、窒素ガス、炭酸ガス、あるいは希ガスである請求項１記載の半導体基板の作製方法。
- 該移設工程後、該第２の基板上の該表層部上に残留する該分離層を除去する工程を有する請求項１記載の半導体基板の作製方法。
- 該移設工程後、該第２の基板上に移設された該第１の基板の該表層部を、水素を含む還元性雰囲気下で熱処理する工程を有する請求項１記載の半導体基板の作製方法。
- 水素アニール処理されている表層部を有する第１のシリコン基板を用意する工程、
該第１のシリコン基板に、該表層部側から水素、窒素、及び希ガスの中から選択される少なくとも１種をイオン注入し分離層を形成する分離層形成工程、
該表層部の少なくとも一部を該分離層で分離する分離工程、
を有し、該分離工程は、該分離層に流体を吹き付けることにより行われることを特徴とする半導体薄膜の作製方法。 - シリコン基板を水素を含む還元性雰囲気で熱処理する工程、
該シリコン基板に、水素、窒素、及び希ガスの中から選択される少なくとも１種の元素をイオン注入し分離層を形成する工程、
該シリコン基板と第２の基板とを貼り合わせて多層構造体を形成する工程、
及び該多層構造体を該分離層で分離し、該第２の基板上に該表層部の少なくとも一部を移設する移設工程、
を有し、該移設工程は、該多層構造体側面に、流体を吹き付けることにより行われることを特徴とする半導体基板の作製方法。 - 水素アニールされた単結晶シリコン基板を用意する工程、
該単結晶シリコン基板にイオンを注入してイオン注入層を形成する工程、
該単結晶シリコン基板と別の基板とを貼り合わせて多層構造体を形成する工程、
及び該多層構造体を該イオン注入層で分離し、該別の基板上に該単結晶シリコン基板の少なくとも一部を移設する移設工程、
を有し、該移設工程は、該多層構造体側面に、流体による力を加えることにより行われることを特徴とする半導体基板の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13298599A JP3697106B2 (ja) | 1998-05-15 | 1999-05-13 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| EP99303765A EP0961312A3 (en) | 1998-05-15 | 1999-05-14 | SOI Substrate formed by bonding |
| TW088107922A TW454346B (en) | 1998-05-15 | 1999-05-15 | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure |
| KR10-1999-0017525A KR100402155B1 (ko) | 1998-05-15 | 1999-05-15 | 반도체기판의 제조방법, 반도체박막의 제조방법 및 다층구조 |
| US09/312,843 US6613678B1 (en) | 1998-05-15 | 1999-05-17 | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13391298 | 1998-05-15 | ||
| JP10-133912 | 1998-05-15 | ||
| JP13298599A JP3697106B2 (ja) | 1998-05-15 | 1999-05-13 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036583A JP2000036583A (ja) | 2000-02-02 |
| JP3697106B2 true JP3697106B2 (ja) | 2005-09-21 |
Family
ID=26467430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13298599A Expired - Fee Related JP3697106B2 (ja) | 1998-05-15 | 1999-05-13 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6613678B1 (ja) |
| EP (1) | EP0961312A3 (ja) |
| JP (1) | JP3697106B2 (ja) |
| KR (1) | KR100402155B1 (ja) |
| TW (1) | TW454346B (ja) |
Families Citing this family (180)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3679593B2 (ja) * | 1998-01-28 | 2005-08-03 | キヤノン株式会社 | 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法 |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6881644B2 (en) | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| KR100730806B1 (ko) | 1999-10-14 | 2007-06-20 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ웨이퍼의 제조방법 및 ｓｏｉ 웨이퍼 |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| JP2001274368A (ja) * | 2000-03-27 | 2001-10-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ |
| JP4618465B2 (ja) * | 2000-04-04 | 2011-01-26 | ソニー株式会社 | ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法 |
| AU2001254866A1 (en) | 2000-04-14 | 2001-10-30 | S.O.I.Tec Silicon On Insulator Technologies | Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s) |
| US6420243B1 (en) * | 2000-12-04 | 2002-07-16 | Motorola, Inc. | Method for producing SOI wafers by delamination |
| US6995691B2 (en) * | 2001-02-14 | 2006-02-07 | Heetronix | Bonded structure using reacted borosilicate mixture |
| JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| JP4304879B2 (ja) | 2001-04-06 | 2009-07-29 | 信越半導体株式会社 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| JP2002353082A (ja) * | 2001-05-28 | 2002-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| DE10131249A1 (de) * | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
| JP4102040B2 (ja) | 2001-07-31 | 2008-06-18 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法およびウェーハ分離治具 |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| FR2834820B1 (fr) | 2002-01-16 | 2005-03-18 | Procede de clivage de couches d'une tranche de materiau | |
| JP2003347176A (ja) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP4410456B2 (ja) * | 2002-04-24 | 2010-02-03 | 株式会社リコー | 薄膜デバイス装置の製造方法、およびアクティブマトリクス基板の製造方法 |
| FR2842648B1 (fr) * | 2002-07-18 | 2005-01-14 | Commissariat Energie Atomique | Procede de transfert d'une couche mince electriquement active |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| JP2004153081A (ja) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
| US6812527B2 (en) * | 2002-09-05 | 2004-11-02 | International Business Machines Corporation | Method to control device threshold of SOI MOSFET's |
| US7508034B2 (en) * | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
| US6793830B2 (en) * | 2002-09-27 | 2004-09-21 | Medtronic, Inc. | Method for forming a microstructure from a monocrystalline substrate |
| FR2845518B1 (fr) * | 2002-10-07 | 2005-10-14 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
| FR2845517B1 (fr) * | 2002-10-07 | 2005-05-06 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
| FR2852974A1 (fr) * | 2003-03-31 | 2004-10-01 | Soitec Silicon On Insulator | Procede de fabrication de cristaux monocristallins |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| WO2004099473A1 (en) * | 2003-05-06 | 2004-11-18 | Canon Kabushiki Kaisha | Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor |
| US20050124137A1 (en) * | 2003-05-07 | 2005-06-09 | Canon Kabushiki Kaisha | Semiconductor substrate and manufacturing method therefor |
| JP4532846B2 (ja) * | 2003-05-07 | 2010-08-25 | キヤノン株式会社 | 半導体基板の製造方法 |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| JP4727135B2 (ja) * | 2003-05-26 | 2011-07-20 | 富士フイルム株式会社 | レーザアニール装置 |
| FR2855910B1 (fr) * | 2003-06-06 | 2005-07-15 | Commissariat Energie Atomique | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
| FR2855909B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
| TWI242232B (en) * | 2003-06-09 | 2005-10-21 | Canon Kk | Semiconductor substrate, semiconductor device, and method of manufacturing the same |
| JP2005005509A (ja) * | 2003-06-12 | 2005-01-06 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
| FR2857953B1 (fr) * | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| FR2858715B1 (fr) | 2003-08-04 | 2005-12-30 | Soitec Silicon On Insulator | Procede de detachement de couche de semiconducteur |
| FR2858875B1 (fr) * | 2003-08-12 | 2006-02-10 | Soitec Silicon On Insulator | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
| EP1667218B9 (en) * | 2003-09-08 | 2019-11-20 | SUMCO Corporation | Soi wafer and its manufacturing method |
| JP4653391B2 (ja) * | 2003-09-08 | 2011-03-16 | 株式会社リコー | 光制御素子の製造方法 |
| US6911376B2 (en) * | 2003-10-01 | 2005-06-28 | Wafermasters | Selective heating using flash anneal |
| JP2005136383A (ja) * | 2003-10-09 | 2005-05-26 | Canon Inc | 有機半導体素子、その製造方法および有機半導体装置 |
| US7473656B2 (en) * | 2003-10-23 | 2009-01-06 | International Business Machines Corporation | Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks |
| JP2005136214A (ja) * | 2003-10-30 | 2005-05-26 | Nec Corp | 薄膜デバイス基板の製造方法 |
| US20050132332A1 (en) * | 2003-12-12 | 2005-06-16 | Abhay Sathe | Multi-location coordinated test apparatus |
| US7095066B2 (en) * | 2004-01-08 | 2006-08-22 | Eastman Kodak Company | Process for making a CMOS image sensor |
| FR2865574B1 (fr) * | 2004-01-26 | 2006-04-07 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat demontable |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| FR2867307B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
| KR100842848B1 (ko) | 2004-03-05 | 2008-07-02 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 반도체 층의 열처리 방법 |
| US7282449B2 (en) | 2004-03-05 | 2007-10-16 | S.O.I.Tec Silicon On Insulator Technologies | Thermal treatment of a semiconductor layer |
| US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
| US7074692B2 (en) * | 2004-03-23 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing a short channel effect for NMOS devices in SOI circuits |
| FR2868599B1 (fr) * | 2004-03-30 | 2006-07-07 | Soitec Silicon On Insulator | Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur |
| US7418640B2 (en) * | 2004-05-28 | 2008-08-26 | Synopsys, Inc. | Dynamically reconfigurable shared scan-in test architecture |
| FR2870988B1 (fr) * | 2004-06-01 | 2006-08-11 | Michel Bruel | Procede de realisation d'une structure multi-couches comportant, en profondeur, une couche de separation |
| JP4771510B2 (ja) * | 2004-06-23 | 2011-09-14 | キヤノン株式会社 | 半導体層の製造方法及び基板の製造方法 |
| JP4950047B2 (ja) * | 2004-07-22 | 2012-06-13 | ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ | ゲルマニウムの成長方法及び半導体基板の製造方法 |
| JP4617751B2 (ja) * | 2004-07-22 | 2011-01-26 | 株式会社Ｓｕｍｃｏ | シリコンウェーハおよびその製造方法 |
| JP5101287B2 (ja) * | 2004-09-21 | 2012-12-19 | ソイテック | 接合されるべき面の処理を伴う転写方法 |
| EP1962340A3 (en) | 2004-11-09 | 2009-12-23 | S.O.I. TEC Silicon | Method for manufacturing compound material wafers |
| JP2006173568A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | Ｓｏｉ基板の製造方法 |
| US7919391B2 (en) * | 2004-12-24 | 2011-04-05 | S.O.I.Tec Silicon On Insulator Technologies | Methods for preparing a bonding surface of a semiconductor wafer |
| FR2880186B1 (fr) * | 2004-12-24 | 2007-07-20 | Soitec Silicon On Insulator | Procede de traitement d'une surface de plaquette |
| JP5183874B2 (ja) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2006210899A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| WO2006077216A2 (fr) * | 2005-01-19 | 2006-07-27 | S.O.I.Tec Silicon On Insulator Technologies | Formation et traitement d'une structure en sige |
| FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
| JP4624812B2 (ja) * | 2005-01-20 | 2011-02-02 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| FR2881573B1 (fr) | 2005-01-31 | 2008-07-11 | Soitec Silicon On Insulator | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes |
| JP4934966B2 (ja) * | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP2006294737A (ja) * | 2005-04-07 | 2006-10-26 | Sumco Corp | Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 |
| US7432177B2 (en) * | 2005-06-15 | 2008-10-07 | Applied Materials, Inc. | Post-ion implant cleaning for silicon on insulator substrate preparation |
| US7262112B2 (en) * | 2005-06-27 | 2007-08-28 | The Regents Of The University Of California | Method for producing dislocation-free strained crystalline films |
| US7268051B2 (en) * | 2005-08-26 | 2007-09-11 | Corning Incorporated | Semiconductor on glass insulator with deposited barrier layer |
| JP4715470B2 (ja) * | 2005-11-28 | 2011-07-06 | 株式会社Ｓｕｍｃｏ | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
| US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
| JP2007173354A (ja) | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板およびｓｏｉ基板の製造方法 |
| WO2007074551A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| WO2007074552A1 (ja) * | 2005-12-27 | 2007-07-05 | Shin-Etsu Chemical Co., Ltd. | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ |
| EP1981063B1 (en) * | 2005-12-27 | 2021-04-07 | Shin-Etsu Chemical Co., Ltd. | Process for producing a soi wafer |
| KR100734304B1 (ko) * | 2006-01-16 | 2007-07-02 | 삼성전자주식회사 | 트랜지스터의 제조방법 |
| EP1818976A1 (fr) * | 2006-02-14 | 2007-08-15 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de transfert d'une couche mince formée dans un substrat présentant des amas de lacunes |
| US7654010B2 (en) * | 2006-02-23 | 2010-02-02 | Tokyo Electron Limited | Substrate processing system, substrate processing method, and storage medium |
| EP1835533B1 (en) * | 2006-03-14 | 2020-06-03 | Soitec | Method for manufacturing compound material wafers and method for recycling a used donor substrate |
| JP2008004821A (ja) * | 2006-06-23 | 2008-01-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| FR2903809B1 (fr) | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| JP2008072049A (ja) * | 2006-09-15 | 2008-03-27 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| JP5171016B2 (ja) | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| EP2084740A1 (en) * | 2006-10-27 | 2009-08-05 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Improved process for transfer of a thin layer formed in a substrate with vacancy clusters |
| JP5284576B2 (ja) | 2006-11-10 | 2013-09-11 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| JP5249511B2 (ja) * | 2006-11-22 | 2013-07-31 | 信越化学工業株式会社 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP5239183B2 (ja) * | 2007-03-20 | 2013-07-17 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハ及びその製造方法 |
| JP2008263087A (ja) | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| US7767542B2 (en) * | 2007-04-20 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of SOI substrate |
| EP1986230A2 (en) * | 2007-04-25 | 2008-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing SOI substrate and method of manufacturing semiconductor device |
| US20080292523A1 (en) * | 2007-05-23 | 2008-11-27 | Sumco Corporation | Silicon single crystal wafer and the production method |
| KR101478813B1 (ko) * | 2007-06-20 | 2015-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제조 방법 |
| KR100848782B1 (ko) * | 2007-08-21 | 2008-07-28 | 주식회사 동부하이텍 | 포토레지스트 교체시 질소가스 제어 시스템 |
| US7939424B2 (en) | 2007-09-21 | 2011-05-10 | Varian Semiconductor Equipment Associates, Inc. | Wafer bonding activated by ion implantation |
| JP2009094144A (ja) * | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
| US7955950B2 (en) * | 2007-10-18 | 2011-06-07 | International Business Machines Corporation | Semiconductor-on-insulator substrate with a diffusion barrier |
| US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| US8163628B2 (en) * | 2007-11-01 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| US7863169B2 (en) * | 2007-11-30 | 2011-01-04 | International Business Machines Corporation | Lithography for printing constant line width features |
| US7829366B2 (en) * | 2008-02-29 | 2010-11-09 | Freescale Semiconductor, Inc. | Microelectromechanical systems component and method of making same |
| JP5689218B2 (ja) * | 2008-03-21 | 2015-03-25 | 信越化学工業株式会社 | 支持基板が透明なｓｏｉ基板の欠陥検出方法 |
| EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
| JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| US7956415B2 (en) | 2008-06-05 | 2011-06-07 | International Business Machines Corporation | SOI transistor having a carrier recombination structure in a body |
| US7967936B2 (en) * | 2008-12-15 | 2011-06-28 | Twin Creeks Technologies, Inc. | Methods of transferring a lamina to a receiver element |
| US7927975B2 (en) * | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8128786B2 (en) | 2009-03-02 | 2012-03-06 | Harris Corporation | RF heating to reduce the use of supplemental water added in the recovery of unconventional oil |
| US8133384B2 (en) | 2009-03-02 | 2012-03-13 | Harris Corporation | Carbon strand radio frequency heating susceptor |
| US8101068B2 (en) | 2009-03-02 | 2012-01-24 | Harris Corporation | Constant specific gravity heat minimization |
| US8494775B2 (en) * | 2009-03-02 | 2013-07-23 | Harris Corporation | Reflectometry real time remote sensing for in situ hydrocarbon processing |
| US8729440B2 (en) | 2009-03-02 | 2014-05-20 | Harris Corporation | Applicator and method for RF heating of material |
| US8120369B2 (en) | 2009-03-02 | 2012-02-21 | Harris Corporation | Dielectric characterization of bituminous froth |
| US8674274B2 (en) | 2009-03-02 | 2014-03-18 | Harris Corporation | Apparatus and method for heating material by adjustable mode RF heating antenna array |
| US9034176B2 (en) | 2009-03-02 | 2015-05-19 | Harris Corporation | Radio frequency heating of petroleum ore by particle susceptors |
| US8887810B2 (en) * | 2009-03-02 | 2014-11-18 | Harris Corporation | In situ loop antenna arrays for subsurface hydrocarbon heating |
| KR20120032487A (ko) | 2009-06-24 | 2012-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법 |
| JP2011023610A (ja) * | 2009-07-16 | 2011-02-03 | Toshiba Corp | 半導体装置の製造方法 |
| EP2282332B1 (en) * | 2009-08-04 | 2012-06-27 | S.O.I. TEC Silicon | Method for fabricating a semiconductor substrate |
| US8148237B2 (en) * | 2009-08-07 | 2012-04-03 | Varian Semiconductor Equipment Associates, Inc. | Pressurized treatment of substrates to enhance cleaving process |
| US8318588B2 (en) | 2009-08-25 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| SG178061A1 (en) | 2009-08-25 | 2012-03-29 | Semiconductor Energy Lab | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate |
| SG178179A1 (en) * | 2009-10-09 | 2012-03-29 | Semiconductor Energy Lab | Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate |
| JP5565768B2 (ja) * | 2009-10-23 | 2014-08-06 | 独立行政法人日本原子力研究開発機構 | 基板加工方法および半導体装置の製造方法 |
| JP5634210B2 (ja) * | 2009-10-27 | 2014-12-03 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| FR2953640B1 (fr) * | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
| US8367517B2 (en) * | 2010-01-26 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8695702B2 (en) | 2010-06-22 | 2014-04-15 | Harris Corporation | Diaxial power transmission line for continuous dipole antenna |
| US8648760B2 (en) | 2010-06-22 | 2014-02-11 | Harris Corporation | Continuous dipole antenna |
| US8450664B2 (en) | 2010-07-13 | 2013-05-28 | Harris Corporation | Radio frequency heating fork |
| US8763691B2 (en) | 2010-07-20 | 2014-07-01 | Harris Corporation | Apparatus and method for heating of hydrocarbon deposits by axial RF coupler |
| US8772683B2 (en) | 2010-09-09 | 2014-07-08 | Harris Corporation | Apparatus and method for heating of hydrocarbon deposits by RF driven coaxial sleeve |
| US8692170B2 (en) | 2010-09-15 | 2014-04-08 | Harris Corporation | Litz heating antenna |
| US8646527B2 (en) | 2010-09-20 | 2014-02-11 | Harris Corporation | Radio frequency enhanced steam assisted gravity drainage method for recovery of hydrocarbons |
| US8789599B2 (en) | 2010-09-20 | 2014-07-29 | Harris Corporation | Radio frequency heat applicator for increased heavy oil recovery |
| US8511378B2 (en) | 2010-09-29 | 2013-08-20 | Harris Corporation | Control system for extraction of hydrocarbons from underground deposits |
| US8373516B2 (en) | 2010-10-13 | 2013-02-12 | Harris Corporation | Waveguide matching unit having gyrator |
| US8616273B2 (en) | 2010-11-17 | 2013-12-31 | Harris Corporation | Effective solvent extraction system incorporating electromagnetic heating |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8763692B2 (en) | 2010-11-19 | 2014-07-01 | Harris Corporation | Parallel fed well antenna array for increased heavy oil recovery |
| US8453739B2 (en) | 2010-11-19 | 2013-06-04 | Harris Corporation | Triaxial linear induction antenna array for increased heavy oil recovery |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| US8443887B2 (en) | 2010-11-19 | 2013-05-21 | Harris Corporation | Twinaxial linear induction antenna array for increased heavy oil recovery |
| US9287353B2 (en) * | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
| JP5752264B2 (ja) * | 2010-12-27 | 2015-07-22 | シャンハイ シングイ テクノロジー カンパニー リミテッドＳｈａｎｇｈａｉ Ｓｉｍｇｕｉ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ | 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法 |
| US8877041B2 (en) | 2011-04-04 | 2014-11-04 | Harris Corporation | Hydrocarbon cracking antenna |
| US9123529B2 (en) | 2011-06-21 | 2015-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate |
| US20130023108A1 (en) * | 2011-07-22 | 2013-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| JP5417399B2 (ja) | 2011-09-15 | 2014-02-12 | 信越化学工業株式会社 | 複合ウェーハの製造方法 |
| EP2879177B1 (en) * | 2012-07-25 | 2020-08-19 | Shin-Etsu Chemical Co., Ltd. | Method for producing sos substrates, and sos substrate |
| FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
| US9123673B2 (en) * | 2013-03-12 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer back side processing structure and apparatus |
| FR3003684B1 (fr) | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| RU2539789C1 (ru) * | 2013-06-14 | 2015-01-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводниковой структуры |
| CN103681243B (zh) * | 2013-12-23 | 2016-06-15 | 无锡中微晶园电子有限公司 | 用于改善soi衬底表面损伤的方法 |
| JP6086105B2 (ja) | 2014-09-24 | 2017-03-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP6447439B2 (ja) * | 2015-09-28 | 2019-01-09 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| TWI569923B (zh) | 2016-07-05 | 2017-02-11 | 中國氣動工業股份有限公司 | 螺栓鎖固作業的監控系統及其方法 |
| CN106683980B (zh) * | 2016-12-27 | 2019-12-13 | 上海新傲科技股份有限公司 | 带有载流子俘获中心的衬底的制备方法 |
| JP7319059B2 (ja) | 2019-02-25 | 2023-08-01 | エア・ウォーター株式会社 | ペリクル中間体の製造方法およびペリクルの製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69133004T2 (de) | 1990-08-03 | 2002-10-02 | Canon Kk | Verfahren zur Herstellung eines Halbleiterkörpers |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| EP0553852B1 (en) * | 1992-01-30 | 2003-08-20 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
| JP3257580B2 (ja) | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
| US6008110A (en) * | 1994-07-21 | 1999-12-28 | Kabushiki Kaisha Toshiba | Semiconductor substrate and method of manufacturing same |
| US5915193A (en) * | 1995-05-18 | 1999-06-22 | Tong; Qin-Yi | Method for the cleaning and direct bonding of solids |
| JPH0922993A (ja) | 1995-07-06 | 1997-01-21 | Toshiba Ceramics Co Ltd | Ｓｏｉウエハ及びその製造方法 |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| KR980005365A (ko) * | 1996-06-26 | 1998-03-30 | 김광호 | 에스오아이(soi) 웨이퍼의 제조 방법 |
| US5989981A (en) * | 1996-07-05 | 1999-11-23 | Nippon Telegraph And Telephone Corporation | Method of manufacturing SOI substrate |
| SG65697A1 (en) * | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
| JP2998724B2 (ja) * | 1997-11-10 | 2000-01-11 | 日本電気株式会社 | 張り合わせｓｏｉ基板の製造方法 |
-
1999
- 1999-05-13 JP JP13298599A patent/JP3697106B2/ja not_active Expired - Fee Related
- 1999-05-14 EP EP99303765A patent/EP0961312A3/en not_active Withdrawn
- 1999-05-15 KR KR10-1999-0017525A patent/KR100402155B1/ko not_active IP Right Cessation
- 1999-05-15 TW TW088107922A patent/TW454346B/zh not_active IP Right Cessation
- 1999-05-17 US US09/312,843 patent/US6613678B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0961312A3 (en) | 2000-09-06 |
| EP0961312A2 (en) | 1999-12-01 |
| KR19990088324A (ko) | 1999-12-27 |
| US6613678B1 (en) | 2003-09-02 |
| US20030170990A1 (en) | 2003-09-11 |
| KR100402155B1 (ko) | 2003-10-17 |
| TW454346B (en) | 2001-09-11 |
| JP2000036583A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3697106B2 (ja) | 半導体基板の作製方法及び半導体薄膜の作製方法 | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| CA2233096C (en) | Substrate and production method thereof | |
| KR100348513B1 (ko) | 반도체기판의 제작방법 | |
| US6294478B1 (en) | Fabrication process for a semiconductor substrate | |
| JP3257624B2 (ja) | 半導体部材の製造方法 | |
| EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
| US20030087503A1 (en) | Process for production of semiconductor substrate | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| US6613676B1 (en) | Process of reclamation of SOI substrate and reproduced substrate | |
| JP2000082679A (ja) | 半導体基板とその作製方法 | |
| JP2000349264A (ja) | 半導体ウエハの製造方法、使用方法および利用方法 | |
| KR19980042474A (ko) | 반도체물품의 제조방법 | |
| JP2009534837A (ja) | 改良された薄膜化プロセスを用いて製造されたガラス絶縁体上半導体 | |
| US20150200129A1 (en) | Method for producing hybrid substrates, and hybrid substrate | |
| JPH11288858A (ja) | Ｓｏｉ基板の再生方法及び再生基板 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
| JP2000188269A (ja) | 部材の分離方法及び分離装置並びに基板の製造方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JPH11329997A (ja) | 貼り合わせ基材とその作製方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |