KR980005365A - 에스오아이(soi) 웨이퍼의 제조 방법 - Google Patents
에스오아이(soi) 웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR980005365A KR980005365A KR1019960024003A KR19960024003A KR980005365A KR 980005365 A KR980005365 A KR 980005365A KR 1019960024003 A KR1019960024003 A KR 1019960024003A KR 19960024003 A KR19960024003 A KR 19960024003A KR 980005365 A KR980005365 A KR 980005365A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- insulating layer
- temperature
- annealing
- handling
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 SOI 웨이퍼의 제조 방법에 관한 것으로, 본 발명에 따른 방법에서는 소정의 패턴이 형성된 디바이스 웨이퍼의 상면 전체에 제1 온도하에서 제1 절연층을 형성하는 단계와, 수소 이온을 이용하여 소정의 도즈량 및 소정의 이온 주입 에너지로 상기 결과물에 이온 주입하는 단계와, 상면에 제2 절연층이 형성된 핸들링 웨이퍼를 상기 제2 절연층이 상기 제1 절연층에 당접하도록 상기 디바이스 웨이퍼에 본딩(bonding)하는 단계와, 상기 패턴이 상기 핸들링 웨이퍼에 남아 있는 상태로 디바이스 웨이퍼가 핸들링 웨이퍼로부터 분리될 수 이도록 상기 결과물을 어닐링 하는 단계와, 상기 핸들링 웨이퍼상에 남아 있는 패턴위에 절연막을 적층하는 단계와, 상기 절연막을 평탄화하는 단계를 포함한다. 본 발명에 의하면, PBSOI 웨이퍼의 제조시에 향상된 TTV로 스루풋과 수율을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명에 의한 SOI 웨이퍼의 제조 방법을 각 단계별로 도시한 공정 단면도이다.
Claims (4)
- 소정의 패턴이 형성된 디바이스 웨이퍼의 상면 전체에 제1 온도하에서 제1 절연층을 형성하는 단계와, 수소 이온을 이용하여 소정의 도즈량 및 소정의 이온 주입 에너지로 상기 결과물에 이온 주입하는 단계와, 상면에 제2 절연층이 형성된 핸들링 웨이퍼를 상기 제2절연층이 상기 제1 절연층에 당접하도록 상기 디바이스 웨이퍼에 본딩(bonding)하는 단계와, 상기 패턴이 상기 핸들링 웨이퍼에 남아 있는 상태로 디바이스 웨이퍼가 핸들링 웨이퍼로부터 분리될 수 있도록 상기 결과물을 어닐링하는 단계와, 상기 핸들링 웨이퍼상에 남아 있는 패턴 위에 절연막을 적층하는 단계와, 상기 절연막을 평탄화하는 단계를 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
- 제 1 항에 있어서, 상기 어닐링하는 단계는 상기 디바이스 웨이퍼와 핸들링 웨이퍼가 본딩된 결과물에 대하여 상기 제1 온도보다 높은 제2 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
- 제 2 항에 있어서, 상기 제2 온도는 400 ∼ 600℃인 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.
- 제 1 항에 있어서, 상기 어닐링하는 단계는 상기 디바이스 웨이퍼와 핸들링 웨이퍼가 본딩된 결과물에 대하여 상기 제1 온도보다 높은 제2 온도에서 어닐링한 후에, 상기 제2 온도보다 높은 제3 온도에서 N2 분위기로 30분 동안 어닐링하는 단계를 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024003A KR980005365A (ko) | 1996-06-26 | 1996-06-26 | 에스오아이(soi) 웨이퍼의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024003A KR980005365A (ko) | 1996-06-26 | 1996-06-26 | 에스오아이(soi) 웨이퍼의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980005365A true KR980005365A (ko) | 1998-03-30 |
Family
ID=66240239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024003A KR980005365A (ko) | 1996-06-26 | 1996-06-26 | 에스오아이(soi) 웨이퍼의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980005365A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316029B1 (ko) * | 1998-12-30 | 2002-01-12 | 박종섭 | 반도체 소자의 제조방법 |
| US6613678B1 (en) | 1998-05-15 | 2003-09-02 | Canon Kabushiki Kaisha | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure |
-
1996
- 1996-06-26 KR KR1019960024003A patent/KR980005365A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613678B1 (en) | 1998-05-15 | 2003-09-02 | Canon Kabushiki Kaisha | Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure |
| KR100402155B1 (ko) * | 1998-05-15 | 2003-10-17 | 캐논 가부시끼가이샤 | 반도체기판의 제조방법, 반도체박막의 제조방법 및 다층구조 |
| KR100316029B1 (ko) * | 1998-12-30 | 2002-01-12 | 박종섭 | 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100232886B1 (ko) | Soi 웨이퍼 제조방법 | |
| GB2211991A (en) | Electrical isolation of regions within semiconductor bodies | |
| JP4730877B2 (ja) | 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法 | |
| EP0977255A3 (en) | A method of fabricating an SOI wafer and SOI wafer fabricated by the method | |
| JP2005109448A (ja) | 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法 | |
| KR980005412A (ko) | 반도체 소자의 초저접합 형성방법 | |
| JPS5775463A (en) | Manufacture of semiconductor device | |
| KR970053087A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970067611A (ko) | 트랜지스터 제조용 절연체 상의 실리콘(soi) 타입 기판 및 상기한 기판의 제조 공정 | |
| KR980005365A (ko) | 에스오아이(soi) 웨이퍼의 제조 방법 | |
| TW370719B (en) | Manufacturing method of anti-electrostatic discharge element | |
| CN107154378B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
| US7504314B2 (en) | Method for fabricating oxygen-implanted silicon on insulation type semiconductor and semiconductor formed therefrom | |
| CN107154347B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
| JPH11191557A (ja) | Ｓｏｉ基板の製造方法 | |
| JP6273322B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR20040024636A (ko) | 에스오아이 웨이퍼의 제조 방법 | |
| KR100571572B1 (ko) | 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법 | |
| KR970013190A (ko) | 반도체 소자 제조방법 | |
| KR970063477A (ko) | 마스크를 이용한 고에너지 이온주입방법 | |
| JPH04239153A (ja) | 半導体装置の製造方法 | |
| KR970072206A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR980005805A (ko) | 반도체 소자의 금속층간 절연막 형성방법 | |
| KR970067767A (ko) | 반도체 소자의 격리막 형성방법 | |
| TW336344B (en) | Trench isolation area and process for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |