KR100571572B1 - 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법 - Google Patents

금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법 Download PDF

Info

Publication number
KR100571572B1
KR100571572B1 KR1020000052636A KR20000052636A KR100571572B1 KR 100571572 B1 KR100571572 B1 KR 100571572B1 KR 1020000052636 A KR1020000052636 A KR 1020000052636A KR 20000052636 A KR20000052636 A KR 20000052636A KR 100571572 B1 KR100571572 B1 KR 100571572B1
Authority
KR
South Korea
Prior art keywords
wafer
handle
donor
bonded
handle wafer
Prior art date
Application number
KR1020000052636A
Other languages
English (en)
Other versions
KR20020019660A (ko
Inventor
문도민
홍진균
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020000052636A priority Critical patent/KR100571572B1/ko
Publication of KR20020019660A publication Critical patent/KR20020019660A/ko
Application granted granted Critical
Publication of KR100571572B1 publication Critical patent/KR100571572B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

접합 SOI 웨이퍼의 상부 실리콘층에서 효과적으로 금속 불순물을 제거할 수 있도록 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법을 제공하기 위하여, 도너 웨이퍼와 핸들 웨이퍼를 이용하여 접합 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 도너 웨이퍼 상부에 산화막을 형성하는 단계와, 상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계와, 상기 수소 이온이 주입된 핸들 웨이퍼와 상기 산화막이 형성된 도너 웨이퍼를 접합하는 단계와, 상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계와, 상기 도너 웨이퍼의 일부분을 제거하여 SOI 웨이퍼를 형성하는 단계를 포함하는 것으로, SOI 웨이퍼의 제조 공정 중에 미소 공동층을 형성하여 SOI 웨이퍼 제조 공정에서 발생하는 금속 불순물을 제거할 수 있으며, 그 위치가 절연층에 인접한 하부의 핸들 웨이퍼에 위치하여 금속 불순물을 효과적으로 제가가 가능하며, 미소 공동에서 실리콘의 댕글링 본드를 이용하므로 낮은 농도의 불순물 제거가 가능하며 높은 결합 에너지를 가지고 있어 안정된 상태로 금속 불순물을 포획할 수 있다.
미소 공동층, 플라즈마 이멀션 이온 주입, 수소 이온 주입, SOI 웨이퍼

Description

금속 불순물 제거 능력을 향상시킨 접합 에스오아이 웨이퍼 제조 방법 {MANUFACTURING METHOD OF BONDED SILICON ON INSULATOR WAFER WITH ENHANCED GETTERING ABILITY}
도 1a 내지 도 1d는 본 발명의 일 실시예에 따라 SOI 웨이퍼를 제조하는 방법을 개략적으로 도시한 공정도이고,
도 2는 본 발명의 일 실시예에 따른 SOI 웨이퍼 제조 방법에 있어서 미소 공동을 형성하기 위한 이온 주입 공정을 개략적으로 도시한 것이고,
도 3은 본 발명의 일 실시예에 따른 SOI 웨이퍼 제조 방법에 있어서 어닐링 공정에 의해 미소 공동층을 형성하는 상태를 개략적으로 도시한 것이다.
본 발명은 접합 에스오아이(bonded silicon on insulator, SOI) 웨이퍼를 제조하는 방법에 관한 것으로, 더욱 상세하게는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼를 제조하는 방법에 관한 것이다.
일반적으로 SOI 웨이퍼는 실리콘 단결정 웨이퍼의 내부 임의의 깊이에 절연층을 형성시켜 표면의 소자 작동영역과 하부의 지지 기판을 분리한 구조로 고집적 화, 저소비 전력화, 고속화를 비롯 고내압화, 고기능 소자화, 내방사선, 고부가 가치 등을 기대할 수 있는 신재료로서 기존의 경면 실리콘웨이퍼와 달리 절연층 상부의 박막의 실리콘측 만을 소자 작동 영역으로 사용하여 이의 품질 여부가 매우 중요하다.
SOI 웨이퍼에서 실제 소자가 작동하는 영역인 절연층 상부의 실리콘층은 낮은 농도의 금속 불순물에 의해서 영향을 받을 수 있다. 특히, 철, 구리, 니켈 등과 같은 천이 금속 불순물은 낮은 농도에서 소자의 오작동을 일으킬 수 있으며, 이러한 금속 불순물은 상부의 SOI층에서 제거하기는 쉽지 않다.
그리고, 반도체 소자 제조 업체에서는 이러한 문제를 해결하기 위하여 제조 환경의 엄격한 청정도 관리를 시행하고 있으나, 반도체 공정에서 금속 배선 물질이 알루미늄에서 구리로 대체됨에 따라 금속 도금(electroplating) 공정에 의해 구리 배선을 제작하여야 하므로 제작 공정에서 오염의 가능성은 더욱 높아지고 있다.
현재 기존의 경면 실리콘웨이퍼에 적용하고 있는 금속 불순물 제거 방법은 금속 규화물 석출을 유도하여, 금속 불순물이 확산 가능한 온도에서의 열처리를 통해 금속 불순물을 금속 규화물로 성장시킨다. 금속 규화물 석출을 유도하는 방법은 실리콘 단결정 성장시 발생하는 결함을 이용하거나, 임의의 불순물을 이온 주입이나 확산을 통해 실리콘 기판 내부에 추가하여 석출을 유도한다. 그리고, 실리콘 기판 뒷면에 물리적인 충격을 가하거나, 폴리실리콘막을 형성하여 불순물을 제거하기도 한다.
그러나, 이러한 기존의 경면 실리콘웨이퍼에 적용되는 기술은 SOI 웨이퍼와 같은 구조에서는 제한적인 효과를 기대할 수밖에 없는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 그 목적은 접합 SOI 웨이퍼의 상부 실리콘층에서 효과적으로 금속 불순물을 제거할 수 있도록 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 도너 웨이퍼와 핸들 웨이퍼를 이용하여 접합 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 도너 웨이퍼 상부에 산화막을 형성하는 단계와, 상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계와, 상기 수소 이온이 주입된 핸들 웨이퍼와 상기 산화막이 형성된 도너 웨이퍼를 접합하는 단계와, 상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계와, 상기 도너 웨이퍼의 일부분을 제거하여 SOI 웨이퍼를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계 이전에, 상기 핸들 웨이퍼 상부에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계를, 상기 도너 웨이퍼의 일부분을 제거하여 SOI 웨이퍼를 형성하는 단계 이후에 수행하는 것을 특징으로 한다.
또한, 본 발명은 상기 수소 이온이 주입된 핸들 웨이퍼와 상기 산화막이 형 성된 도너 웨이퍼를 접합하는 단계 이전에, 상기 도너 웨이퍼와 핸들 웨이퍼를 세정 및 활성화하는 단계를 더 포함하는 것을 특징으로 한다.
상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계에서, 상기 수소 이온의 주입은 플라즈마 이멀션 이온 주입 방법에 의해 수행하는 것이 바람직하며, 상기 플라즈마 이멀션 이온 주입 방법에 의한 상기 수소 이온 주입량은 1E15/cm2 내지 1E17/cm2이 되도록 하며, 상기 플라즈마 이멀션 이온 주입 방법에 의한 상기 수소 이온의 이온 주입 깊이는, 플라즈마 내의 수소 이온과 상기 핸들 웨이퍼의 전위차를 조정하여 설정하는 것이 바람직하다.
상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계에서, 상기 어닐링은 1000℃ 내지 1500℃의 온도에서 30분 이상 수행하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
먼저 도 1a에 도시한 바와 같이, SOI 웨이퍼 제조를 위하여 도너(donor) 웨이퍼(10)와 핸들(handle) 웨이퍼(20)를 준비한다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)는 각각 실리콘웨이퍼로 형성하는 것이 바람직하다. 그리고, 도너 웨이퍼(10) 상부에 산화막(11)을 형성한다. 이때, 산화막(11)의 형성은 도너 웨이퍼(10)를 열산화하여 열산화막으로 형성하는 것이 바람직하다. 그리고, 핸들 웨이퍼(20)에 불순물 제거를 위한 미소 공동의 형성이 보다 쉽게 이루어지며 이온 주입에 의한 손상(damage)이 상대적으로 적은 수소 이온을 이온 주입하여, 핸들 웨 이퍼(20) 내의 임의의 깊이에 수소 이온 주입층(22)을 형성한다.
이때, 핸들 웨이퍼(20) 내로의 수소 이온 주입은 플라즈마 이멀션(plasma immersion) 이온 주입 방법을 이용한다. 즉, 도 2에 도시한 바와 같이, 통상의 이온빔을 이용한 이온 주입 방법과는 달리 핸들 웨이퍼(20) 전체를 플라즈마 소스(1)인 수소 플라즈마 내부에 위치시킨 다음, 플라즈마 내의 수소 이온(2)과 핸들 웨이퍼(20)의 전위 차로 인해 가속된 수소 이온(2)을 핸들 웨이퍼(20) 내의 임의의 깊이에 주입한다. 따라서, 플라즈마 이멀션 이온 주입 방법을 통해 핸들 웨이퍼(20) 내의 임의의 깊이에 주입하기 위하여 수소 이온(2)을 핸들 웨이퍼(20) 전면적에 걸쳐 이온 주입할 수 있으므로 대구경 웨이퍼에의 적용도 쉽게 할 수 있게 된다.
그리고, 플라즈마 이멀션 수소 이온 주입 과정에서 수소 이온(2)에 의한 표면의 스퍼터링 현상, 금속 오염 및 채널링 현상을 방지하기 위하여 핸들 웨이퍼(20) 표면에 소정 두께의 산화막을 형성할 수도 있다.
또한, 플라즈마 이멀션 수소 이온 주입 방법에 의해 핸들 웨이퍼(20)로 주입되는 수소 이온 주입량은 1E15/cm2 내지 1E17/cm2로 하는 것이 바람직하며, 수소 이온 주입 깊이는 플라즈마 내의 수소 이온과 핸들 웨이퍼(20)의 전위차를 이용하여 조정하는 것이 바람직하다.
그 다음 도 1b에 도시한 바와 같이, 상부에 산화막(11)이 형성된 도너 웨이퍼(10)와 내부 적정 깊이에 수소 이온 주입층(22)이 형성된 핸들 웨이퍼(20)를 결합시킨다. 이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 결합은 도너 웨이퍼(10) 상부의 산화막(11)이 핸들 웨이퍼(20)의 상부에 접합되도록 형성하는 것이 바람직하며, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 접합 이전에 적절한 세정 및 표면 활성화 공정을 수행하는 것이 바람직하다.
즉, 접합 SOI 웨이퍼를 제조하기 위해서는 두 장의 도너 및 핸들 웨이퍼(10,20)의 표면에 입자(particle) 등의 오염물질이 없는 상태로 세정하고, 표면을 활성화하여 접합시킨다.
이때 상기 세정은 통상의 습식 세정방법이 이용되며, 이러한 습식 세정 후 건조 공정을 실시하면 도너 및 핸들 웨이퍼(10,20)의 표면이 활성화가 되는데, 상기한 건조는 통상의 건조 방법인 스핀건조기(Spin Dryer)를 사용한다.
상기와 같은 습식 세정 방법과 건조 방법은 공지기술로 한국 공개특허공보 제2000-0038562호(2000. 07. 05)와, 한국 공개특허공보 제2003-0008163호(2003. 01. 24) 등에 기재되어 있다.
그 다음 도 1c에 도시한 바와 같이, 핸들 웨이퍼(20) 상부에 접합된 도너 웨이퍼(10)의 일부분을 절단하여 핸들 웨이퍼(20) 상부에 산화막(11)과 일정 두께의 도너 웨이퍼(10a)가 형성된 SOI 웨이퍼를 형성한다.
이때, 도너 웨이퍼(10)와 핸들 웨이퍼(20)의 결합을 강화시킴과 동시에 미소 공동층을 형성하기 위하여 도너 웨이퍼(10)의 일부 절단 이전 또는 이후에 고온 어닐링 공정을 수행한다. 이때, 어닐링은 1000℃ 내지 1500℃ 정도의 온도에서 30분 이상의 시간 동안 실시하는 것이 바람직하다. 그러면, 도 3에서와 같이 핸들 웨이퍼(20) 상부 영역 및 핸들 웨이퍼(20) 내부의 천이 금속 불순물(23)들이 확산되어 수소 이온 주입에 따라 형성된 수소 이온 주입층의 결함에 화학적으로 흡착되어 다수의 댕글링 본드(24)를 가지는 미소 공동(22a)을 형성하게 된다. 따라서, 웨이퍼 표면 및 접합 경계면에서 포획된 금속 불순물이 핸들 웨이퍼(20)의 미소 공동 영역으로 포획되므로 수소 이온 주입층이 형성된 임의의 깊이까지는 금속 불순물(23)이 제거된 영역이 형성되므로 SOI 웨이퍼의 금속 불순물 제거 능력을 향상시키게 된다.
그 다음 도 1d에 도시한 바와 같이, 절단된 도너 웨이퍼(10a)의 상부 표면을 연마하여 금속 불순물 제거 능력이 향상된 SOI 웨이퍼를 완성한다.
이와 같이 본 발명은 SOI 웨이퍼의 제조 공정 중에 미소 공동층을 형성하여 SOI 웨이퍼 제조 공정에서 발생하는 금속 불순물을 제거할 수 있으며, 그 위치가 절연층에 인접한 하부의 핸들 웨이퍼에 위치하여 금속 불순물을 효과적으로 제가가 가능하며, 미소 공동에서 실리콘의 댕글링 본드를 이용하므로 낮은 농도의 불순물 제거가 가능하며 높은 결합 에너지를 가지고 있어 안정된 상태로 금속 불순물을 포획할 수 있다.

Claims (8)

  1. 도너 웨이퍼와 핸들 웨이퍼를 이용하여 접합 SOI 웨이퍼를 제조하는 방법에 있어서,
    상기 도너 웨이퍼 상부에 산화막을 형성하는 단계와;
    상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계와;
    상기 수소 이온이 주입된 핸들 웨이퍼와 상기 산화막이 형성된 도너 웨이퍼를 접합하는 단계와;
    상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계와;
    상기 도너 웨이퍼의 일부분을 제거하여 SOI 웨이퍼를 형성하는 단계를 포함하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  2. 제 1 항에 있어서, 상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계 이전에,
    상기 핸들 웨이퍼 상부에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  3. 제 1 항에 있어서, 상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계를, 상기 도너 웨이퍼의 일부분을 제거하여 SOI 웨이퍼를 형성하는 단계 이후에 수행하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  4. 제 1 항에 있어서, 상기 수소 이온이 주입된 핸들 웨이퍼와 상기 산화막이 형성된 도너 웨이퍼를 접합하는 단계 이전에,
    상기 도너 웨이퍼와 핸들 웨이퍼를 세정 및 활성화하는 단계를 더 포함하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  5. 제 1 항 또는 제 4 항 중 어느 한 항에 있어서, 상기 핸들 웨이퍼의 임의의 깊이에 수소 이온을 주입하는 단계에서,
    상기 수소 이온의 주입은 플라즈마 이멀션 이온 주입 방법에 의해 수행하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  6. 제 5 항에 있어서, 상기 플라즈마 이멀션 이온 주입 방법에 의한 상기 수소 이온 주입량은 1E15/cm2 내지 1E17/cm2이 되도록 하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  7. 제 5 항에 있어서, 상기 플라즈마 이멀션 이온 주입 방법에 의한 상기 수소 이온의 이온 주입 깊이는, 플라즈마 내의 수소 이온과 상기 핸들 웨이퍼의 전위차를 조정하여 설정하는 것을 특징으로 하는 금속 불순물을 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 접합된 도너 웨이퍼와 핸들 웨이퍼를 어닐링하는 단계에서,
    상기 어닐링은 1000℃ 내지 1500℃의 온도에서 30분 이상 수행하는 것을 특징으로 하는 금속 불순물 제거 능력을 향상시킨 접합 SOI 웨이퍼 제조 방법.
KR1020000052636A 2000-09-06 2000-09-06 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법 KR100571572B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000052636A KR100571572B1 (ko) 2000-09-06 2000-09-06 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000052636A KR100571572B1 (ko) 2000-09-06 2000-09-06 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법

Publications (2)

Publication Number Publication Date
KR20020019660A KR20020019660A (ko) 2002-03-13
KR100571572B1 true KR100571572B1 (ko) 2006-04-14

Family

ID=19687642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000052636A KR100571572B1 (ko) 2000-09-06 2000-09-06 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR100571572B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307471A (ja) * 1998-04-22 1999-11-05 Mitsubishi Materials Silicon Corp Soi基板の製造方法
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
EP1032027A2 (en) * 1999-02-22 2000-08-30 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083324A (en) * 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
JPH11307471A (ja) * 1998-04-22 1999-11-05 Mitsubishi Materials Silicon Corp Soi基板の製造方法
EP1032027A2 (en) * 1999-02-22 2000-08-30 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method

Also Published As

Publication number Publication date
KR20020019660A (ko) 2002-03-13

Similar Documents

Publication Publication Date Title
KR100467755B1 (ko) 전자부품들을포함하는,반도체재료로된박막을얻는방법
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
TWI297170B (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US5244819A (en) Method to getter contamination in semiconductor devices
US6890838B2 (en) Gettering technique for wafers made using a controlled cleaving process
JPH05251292A (ja) 半導体装置の製造方法
US8017492B2 (en) Method for fabricating semiconductor device and semiconductor device with separation along peeling layer
JPS6260818B2 (ko)
TW201916251A (zh) 形成絕緣體上矽基底的方法
WO2018061523A1 (ja) 貼り合わせsoiウェーハの製造方法
US6670259B1 (en) Inert atom implantation method for SOI gettering
KR20120011095A (ko) 접합될 표면의 처리를 수반한 전달 방법
KR100571572B1 (ko) 금속 불순물 제거 능력을 향상시킨 접합 에스오아이웨이퍼 제조 방법
JP3452123B2 (ja) Soi基板の製造方法
JP3484961B2 (ja) Soi基板の製造方法
JPS58180028A (ja) 半導体ウエハの処理方法
RU2498450C1 (ru) Способ изготовления структуры полупроводник-на-изоляторе
KR100250751B1 (ko) 반도체 소자의 제조방법
KR100545990B1 (ko) 실리콘웨이퍼 내의 금속 불순물 제거 방법
JP3810168B2 (ja) 半導体基板の製造方法
JP6273322B2 (ja) Soi基板の製造方法
JPH11307470A (ja) Soi基板の製造方法
RU2497231C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP2001144273A (ja) 半導体装置の製造方法
JPH04293241A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 14