KR100996539B1 - 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조 - Google Patents

산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조 Download PDF

Info

Publication number
KR100996539B1
KR100996539B1 KR1020087023717A KR20087023717A KR100996539B1 KR 100996539 B1 KR100996539 B1 KR 100996539B1 KR 1020087023717 A KR1020087023717 A KR 1020087023717A KR 20087023717 A KR20087023717 A KR 20087023717A KR 100996539 B1 KR100996539 B1 KR 100996539B1
Authority
KR
South Korea
Prior art keywords
silicon
delete delete
substrate
single crystal
predetermined thickness
Prior art date
Application number
KR1020087023717A
Other languages
English (en)
Other versions
KR20080113385A (ko
Inventor
프랑코이스 제이. 헨리
제임스 앤드류 설리번
시엔 기옥 캉
필립 제임스 옹
해리 로버트 커크
데이비드 제이시
Original Assignee
실리콘 제너시스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 제너시스 코포레이션 filed Critical 실리콘 제너시스 코포레이션
Publication of KR20080113385A publication Critical patent/KR20080113385A/ko
Application granted granted Critical
Publication of KR100996539B1 publication Critical patent/KR100996539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/04—Manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Economics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Resources & Organizations (AREA)
  • Marketing (AREA)
  • Primary Health Care (AREA)
  • Strategic Management (AREA)
  • Tourism & Hospitality (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

접합된 기판 구조물을 제조하는 방법은, 제1 실리콘 기판을 제2 실리콘 기판에 연결하는 단계를 포함한다. 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 실리콘 산화물 물질을 포함하는 제1 특성부를 포함하는 경계 영역이 형성된다. 상기 방법은, 상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 일으키기 위하여 상기 경계 영역에 열 처리를 행하는 단계를 포함한다. 특정 실시예에서, 상기 제2 특성부는 상기 실리콘 산화물 물질을 포함하지 않고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 제공된 에피택시적으로 형성된 실리콘 물질이다. 상기 방법은, 상기 소정 두께의 단결정 실리콘 물질을 상기 제2 실리콘 기판에 전기적으로 연결할 수 있도록 상기 에피택시적으로 형성된 실리콘 물질을 형성하기 위해, 상기 열 처리 중에 상기 경계 영역에 다수의 공극이 형성되지 않도록 유지하는 단계를 포함한다.
다층 기판 구조물, 실리콘 온 실리콘, 클리빙, 열처리, 용해, 확산, 평탄화.

Description

산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조{METHOD AND STRUCTURE FOR FABRICATING BONDED SUBSTRATE STRUCTURES USING THERMAL PROCESSING TO REMOVE OXYGEN SPECIES}
본 발명은 기판의 제작에 관한 것이다. 보다 구체적으로, 본 발명은 반도체 집적 회로 디바이스의 제조를 위한 접합 기술을 이용하여 다층의(multi-layered) 기판 구조물을 형성하는 방법 및 구조를 포함하는 기술을 제공한다. 특정 실시예에 따르면, 상기 접합 기술은, 결함, 결점 및 다른 바람직하지 않은 형상 중 하나 또는 모두를 실질적으로 포함하지 않는 접합된 경계부를 구축하기 위하여 열 처리를 이용한다. 바람직한 실시예에서, 상기 열 처리는 제거되어야 하는 접합쌍(bonded pair) 사이의 경계 영역으로부터 외측 영역으로 산소 종(種)이 전이되도록 한다. 그러나, 본 발명이 더욱 넓은 범위에서 이용될 수 있다는 것을 인식할 수 있을 것이다. 즉, 본 발명은 집적된 반도체 디바이스, 광양자(photonic) 디바이스, 압전기(piezoelectronic) 디바이스, 평판 디스플레이, 마이크로 전자기계 시스템(microelectromechanical system; "MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 태양 전지, 생물학 및 생의학적 디바이스 등의 3차원적 패키징을 위한 다른 타입의 기판들에도 이용될 수 있다.
아주 오래전부터, 인간은 수년간 덜 유용한 물질을 이용하여 유용한 물품, 도구 또는 디바이스를 만들어 왔다. 어떤 경우에는, 물품들이 더 작은 구성 요소나 구성 블록에 의해 조립된다. 또는, 덜 유용한 물품이 그 효용을 개선하기 위해 더 작은 조각으로 분리된다. 분리되어야 하는 이러한 물품의 통상적인 예에는, 유리판, 다이아몬드, 반도체 기판, 평판 디스플레이 등과 같은 기판 구조물이 포함된다. 이러한 기판 구조물은 종종 다양한 기술을 이용하여 클리빙(cleaving)되거나 분리된다. 어떤 경우에는, 상기 기판들은 톱질 동작(saw operation)을 이용하여 분리될 수 있다. 상기 톱질 동작은 일반적으로 회전하는 칼날이나 도구에 의존하는데, 상기 칼날이나 도구는 기판 물질을 두 조각으로 분리하기 위해 상기 기판 물질을 관통하여 자른다. 그러나, 이러한 기술은 종종 극히 "거칠고(rough)", 일반적으로, 미세한 도구 및 조립품의 제작을 위해 기판을 정밀하게 분리하는 경우에는 이용될 수 없다. 또한, 상기 톱질 동작은, 종종 다이아몬드나 유리와 같은 극히 단단한 물질 및 깨어지기 쉬운 물질 중 하나 또는 모두를 분리하거나 자르기가 곤란하다. 또한, 상기 톱질 동작은 집적 회로 디바이스 등을 포함하는 마이크로 전자 디바이스의 제작에 효율적으로 이용될 수 없다.
따라서, 통상적으로 반도체 집적 회로로 불리는 마이크로 전자 디바이스를 제조하기 위해 기술들이 발전되어 왔다. 그러한 집적 회로는 종종, 반도체 제작의 초창기에 개발된 "평면 처리(planar process)"라고 하는 기술을 이용하여 개발된 다. 상기 초창기 반도체 기술 중 하나의 예시가, 집적 회로의 아버지 중 한 명으로 알려진 로버트 노이스(Robert Noyce)의 미국 특허 제2,981,877호에 기재되어 있다. 그러한 집적 회로는, 소수의 전자 소자로부터, 실리콘 물질의 작은 슬라이스 상에 제조된 수백만 및 심지어 수십억의 구성요소들에 이르기까지 발달되어 왔다. 그러한 집적 회로는 컴퓨터, 휴대 전화, 장난감, 자동차 및 모든 타입의 의학 장비와 같은, 현대의 많은 디바이스들에 통합되고 상기 디바이스들을 제어했다.
기존의 집적 회로는 원래 기대했던 것을 훨씬 능가하는 성능과 복잡도를 제공한다. 복잡도 및 회로 밀도(즉, 주어진 칩 면적에 패키징될 수 있는 디바이스의 수)를 향상시키기 위해, 디바이스 "표면 형상(geometry)"으로도 알려져 있는 가장 작은 디바이스 형상의 크기가, 집적 회로의 각 세대와 더불어 더욱 축소되어 왔다. 회로 밀도의 증가는 집적 회로의 복잡도 및 성능을 향상시켰을 뿐만 아니라, 소비자에게 보다 낮은 비용의 부품을 제공하였다.
디바이스를 보다 작게 만드는 것은, 집적 회로 제조에 이용되는 각 공정이 갖는 한계로 인해 매우 힘든 일이다. 다시 말해, 일정한 처리는 일반적으로 소정의 최소 배선폭(feature size)까지 동작할 뿐이고, 그 후 상기 처리 또는 상기 디바이스의 레이아웃은 변경될 필요가 있다. 또한, 디바이스는 점점 더 고속의 설계를 요구하므로, 소정의 기존 처리 및 물질로는 처리의 한계가 존재한다. 그러한 처리의 일 예시가, 기판 상의 집적 회로 디바이스의 제작 이후에 상기 기판의 두께를 얇게 만드는 기능이다. 이러한 디바이스 층들을 얇게 만드는데 종종 이용되는 기존의 처리는 종종 "백 그라인딩(back grinding)"이라고 하는데, 이는 종종 거추 장스럽고, 디바이스 실패를 야기하는 경향이 있으며, 디바이스의 층을 소정의 두께까지 얇게 만들 수 있을 뿐이다. 현저한 개선이 있었음에도 불구하고, 그러한 백 그라인딩 처리는 여전히 많은 한계를 지니고 있다.
이에 따라, 더 넓은 도너(donor) 기판 부분으로부터 결정질 물질의 박막(thin film)을 클리빙하기 위해 소정의 기술들이 개발되었다. 이러한 기술들은 보통 "층 전이(layer transfer)" 처리로 알려져 있다. 그러한 층 전이 처리는, 실리콘 온 인슐레이터(silicon on insulator) 또는 디스플레이 기판과 같은 특화된 기판 구조물의 제작에 유용하였다. 단지 예로서, 물질의 막을 클리빙하기 위해, 프랑코이스 제이 헨리(Francois J. Henley)와 나단 청(Nathan Chung)에 의해 선구적인 기술이 개발되었다. 그러한 기술은 제어된 클리빙 처리(Controlled Cleaving Process)라는 명칭의 미국 특허 제6,013,563호에 개시되었고, 상기 미국 특허는 캘리포니아주 산 호세의 실리콘 제너시스 코포레이션(Silicon Genesis Corporation)에 양도되고, 이로써 참조에 의해 여하한 목적으로 편입된다. 그러한 기술이 성공적이었음에도 불구하고, 다층 구조물을 제작하는 개선된 방법에 대한 요구가 여전히 존재한다.
상기로부터, 비용 효율적이고 효과적인 대형 기판의 제작 기술이 요구된다는 점을 알 수 있다.
본 발명에 따르면, 기판 제작에 관한 기술이 제공된다. 보다 구체적으로, 본 발명은 반도체 집적 회로 디바이스의 제조를 위한 접합 기술을 이용하여 다층의 기판 구조물을 형성하는 방법 및 구조를 포함하는 기술을 제공한다. 특정 실시예에 따르면, 상기 접합 기술은, 결함, 결점 및 다른 바람직하지 않은 형상 중 하나 또는 모두를 실질적으로 포함하지 않는 접합된 경계부를 구축하기 위하여 열 처리를 이용한다. 바람직한 실시예에서, 상기 열 처리는 제거되어야 하는 접합쌍 사이의 경계 영역으로부터 외측 영역으로 산소 종이 전이되도록 한다. 그러나, 본 발명이 더욱 넓은 범위에서 이용될 수 있다는 것을 인식할 수 있을 것이다. 즉, 본 발명은 집적된 반도체 디바이스, 광양자 디바이스, 압전기 디바이스, 평판 디스플레이, 마이크로 전자기계 시스템("MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 태양 전지, 생물학 및 생의학적 디바이스 등의 3차원적 패키징을 위한 다른 타입의 기판들에도 이용될 수 있다.
특정 실시예에서, 본 발명은 접합된 기판 구조물, 예를 들면, 실리콘 온 실리콘을 제조하는 방법을 제공한다. 특정 실시예에서, 상기 방법은 제1 실리콘 기판으로부터 전이되고 제2 실리콘 기판에 연결된 소정 두께의 단결정 실리콘 물질을 제공하는 단계를 포함한다. 특정 실시예에서, 상기 제2 실리콘 기판은 제2 표면 영역을 포함하고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 실리콘 산화물 물질을 포함하는 제1 특성부를 포함하는 경계 영역을 형성하도록, 상기 제2 표면 영역이 상기 소정 두께의 단결정 실리콘 물질로부터의 제1 표면 영역에 결합된다. 상기 방법은, 상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 일으키기 위하여 상기 경계 영역에 열 처리를 행하는 단계를 포함한다. 특정 실시예에서, 상기 제2 특성부는 상기 실리콘 산화물 물질을 포함하지 않고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 제공된 에피택시적으로 형성된 실리콘 물질이다. 선택적으로, 상기 방법은, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판의 전기적 연결, 상기 전기적 연결의 향상, 및 상기 전기적 연결의 완전화 중 하나 또는 그 이상을 행할 수 있도록 상기 에피택시 실리콘 물질을 형성하기 위해, 상기 열 처리 중에 상기 경계 영역에 다수의 공극이 형성되지 않도록 유지하는 단계를 포함한다. "경계부" 또는 "경계 영역"이라는 용어는, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 해석되는 바와 같이 사용되었지만, 이에 한정되도록 파악되어선 안된다는 점을 유의하여야 할 것이다. 단지 예로서, 특정 실시예에 따르면 상기 경계부라는 용어는 임의의 두 영역 사이의 영역을 정의할 수 있다.
다른 특정 실시예에서, 본 발명은 실리콘 온 실리콘 기판 구조물, 예를 들면, 직접 실리콘 접합된 구조물을 제공한다. 상기 구조물은, 제1 표면 영역을 포함하는 제1 실리콘 기판(예를 들면, 실리콘 웨이퍼)을 포함한다. 상기 제1 표면 영역 위에 놓이는 소정 두께의 단결정 반도체 물질의 층이 전이된다. 바람직한 실시예에서, 상기 소정 두께의 단결정 반도체 물질은 실질적으로 1 미크론 및 그 이하의 두께를 갖고, 상기 제1 실리콘 기판의 상기 제1 표면 영역과 대향하는 제2 표면 영역을 포함한다. 상기 구조물은, 상기 제1 표면 영역과 상기 제2 표면 영역 사이에 제공된 에피택시적으로 형성된 경계 영역을 포함한다. 또한, 상기 구조물은, 상기 에피택시적으로 형성된 경계 영역이 상기 제1 실리콘 기판을 상기 소정 두께의 단결정 반도체 물질에 전기적으로 연결할 수 있도록 하는 원소들의, 하나 내지 다섯의 단층들을 포함한다.
또 다른 실시예에서, 본 발명은 접합된 기판 구조물, 예를 들면, 실리콘 온 실리콘을 제조하는 방법을 제공한다. 상기 방법은 제1 실리콘 기판으로부터 전이되고 제2 실리콘 기판에 연결된 소정 두께의 단결정 실리콘 물질을 제공하는 단계를 포함한다. 상기 제2 실리콘 기판은 제2 표면 영역을 포함하고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 실리콘 산화물 물질을 포함하는 제1 특성부를 포함하는 경계 영역을 형성하도록, 상기 제2 표면 영역이 상기 소정 두께의 단결정 실리콘 물질로부터의 제1 표면 영역에 결합된다. 바람직한 실시예에서, 상기 소정 두께의 단결정 실리콘은 복수의 트래핑 지점(trapping sites)을 갖는, 예를 들면, 표면 거칠기(roughness)를 갖는 표면 영역을 포함한다. 상기 방법은, 상기 소정 두께의 단결정 실리콘 물질을 상기 제2 실리콘 기판에 전기적으로 연결할 수 있도록 상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 일으키기 위해, 상기 경계 영역(및 전체 기판 구조물 중 하나 또는 모두)에 열 처리를 행하는 단계를 포함한다. 상기 제2 특성부는 상기 실리콘 산화물 물질을 포함하지 않으며, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 제공된 에피택시적으로 형성된 실리콘 물질이다. 또한 상기 열 처리는 상기 실리콘 산화물 물질의 일부분이 상기 표면 영역에 제공된 하나 또는 그 이상의 트래핑 지점으로 전이되도록 한다. 선택적으로, 상기 하나 또는 그 이상의 트래핑 지점에 제공된 상기 실리콘 산화물 물질은, 선택적 식각제(예를 들면, HF, BOE) 및 화학 기계적 연마 처리 중 하나 또는 모두를 이용하여 선택적으로 제거된다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
본 발명을 이용하여 기존의 기술보다 향상된 다수의 이점들이 달성된다. 구체적으로, 본 발명은 제어된 에너지와 선택된 조건을 이용하여, 과도한 에너지 방출 및 열 에너지 중 어느 하나 또는 모두로부터 물질의 박막에 손상이 가해질 가능성 없이 그러한 막을 선택적으로 클리빙하고 처리한다. 이 클리빙 처리는, 상기 막 또는 기판의 나머지 부분에 손상을 줄 가능성을 방지하면서 상기 기판으로부터 상기 물질의 박막을 선택적으로 제거한다. 또한, 본 방법 및 구조는, 반도체 처리 과정을 통해 기판 내에 제공된 클리빙 층을 이용하는 보다 효율적인 처리를 가능하게 하며, 이는 특정 실시예에 따라 더욱 높은 온도에서 이루어질 수 있다. 특정 실시예에서, 상기 클리빙된 막과 기판 사이에 제공된 경계 영역의 부근 내에 결함을 형성함이 없이 상기 클리빙된 막을 핸들 기판에 견고하게 연결하기 위해, 상기 핸들 기판에 부착되는 상기 클리빙된 막에 급속 열 처리 공정이 행해진다. 특정 실시예에서는, 깨끗하고 결점없는 표면을 마련하기 위해, 캉 시엔 지(Kang, Sien G.)와 말릭 이고르 제이(Malik, Igor J.)의 2001년 9월 11일에 공고되고 공동 양도된 미국 특허 제6,287,941호(이하, '941 특허), 또는 미국 특허 제6,884,696호와 제6,962,858호에 시사된 평탄화 처리(smoothing process)가 상기 클리빙된 조립체에 행해질 수 있고 - 각각의 상기 미국 특허는 참조에 의해 본 명세서에 편입됨 -, 그 후 산소를 용해시키기 위해 단일-웨이퍼 반응기(single-wafer reactor) 또는 용광로(furnace) 어닐링 동작이 수행된다. 상기 '941 특허의 처리에 있어서의 에피-평탄화(epi-smoothing)의 경우, 예를 들면, 앞선 에피-평탄화 처리 시퀀스에 대해 인-시튜(in-situ)인 추가적인 처리로서 상기 어닐링을 결합함으로써 비용면에서 추가적인 이점이 실현될 수 있다. 실시예에 따라서, 이러한 이점들 중 하나 또는 그 이상이 성취될 수 있다. 이러한 그리고 다른 이점들이 본 명세서의 전반에 걸쳐서, 그리고 이하에서 보다 구체적으로 개시될 것이다.
본 발명은, 공지된 처리 기술의 관점에서 이러한 이점들 및 다른 이점들을 달성한다. 일 예로서, 이러한 실리콘-실리콘 접합 구조물의 응용 제품은 하나 또는 그 이상의 층들이 서로 다른 결정 배향(crystal orientation)을 갖는 경우에 이용될 수 있다. 예를 들면, 베이스 기판은 실리콘 (100) 배향일 수 있고 최상부의 전이된 막은 실리콘 (110) 배향일 수 있다. 또는, 상기 베이스 기판은 (110) 배향일 수 있고 상기 전이된 막은 (100) 배향일 수 있다. 또한, 본 발명의 실시예에 따라, 상기 중 어느 것과 함께 (111) 배향을 포함하는 배향의 다른 조합들이 포함될 수도 있다. 또한 특정 실시예에서는, 최상부의 두 개의 막이 서로 다른 배향을 갖고 산화물-코팅된 베이스 기판 상에 탑재되는 SOI(즉, 실리콘-온-인슐레이터) 구조물 상에, 상기 다층 구조물이 형성될 수 있다. 또는, 하나 또는 그 이상의 층에 전체적 인장(strain), 국부적 인장, 또는 이들의 조합 등이 존재할 수 있다. 그러나, 본 명세서의 이하의 부분들 및 첨부된 도면을 참조함으로써 본 발명의 본질 및 이점이 더 상세히 이해될 수 있을 것이다.
도 1은, 본 발명의 실시예들에 따른, 실리콘 온 실리콘 기판을 형성하는 단순화된 전체적인 방법을 도시한다.
도 2 내지 8, 8A, 8B 및 9는, 본 발명의 실시예들에 따른, 층 전이된 기판을 이용하여 접합된 기판 구조물을 제작하는 단순화된 방법을 도시한다.
도 10 내지 14는 본 발명의 실시예들을 이용하여 수행된 실험에 따른 도면들이다.
본 발명에 따르면, 기판 제작에 관한 기술이 제공된다. 보다 구체적으로, 본 발명은 반도체 집적 회로 디바이스의 제조를 위한 접합 기술을 이용하여 다층의 기판 구조물을 형성하는 방법 및 구조를 포함하는 기술을 제공한다. 특정 실시예에 따르면, 상기 접합 기술은, 결함, 결점 및 다른 바람직하지 않은 형상 중 하나 또는 모두를 실질적으로 포함하지 않는 접합된 경계부를 구축하기 위하여 열 처리를 이용한다. 바람직한 실시예에서, 상기 열 처리는 제거되어야 하는 접합쌍 사이의 경계 영역으로부터 외측 영역으로 산소 종이 전이되도록 한다. 그러나, 본 발명이 더욱 넓은 범위에서 이용될 수 있다는 것을 인식할 수 있을 것이다. 즉, 본 발명은 집적된 반도체 디바이스, 광양자 디바이스, 압전기 디바이스, 평판 디스플레이, 마이크로 전자기계 시스템("MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 태양 전지, 생물학 및 생의학적 디바이스 등의 3차원적 패키징을 위한 다른 타입의 기판들에도 이용될 수 있다.
도 1을 참조하면, 본 발명의 실시예에 따라 실리콘 온 실리콘 접합을 형성하기 위해 기판들을 서로 결합시키는 방법 100은 다음과 같이 약술될 수 있다:
1. 시작, 즉, 단계 101에서 공정을 개시한다.
2. 제1 표면 영역, 클리빙 영역, 및 상기 제1 표면 영역과 상기 클리빙 영역 사이의 제거되어야 하는 소정 두께의 물질을 포함하는 제1 실리콘 기판을 제공한다(단계 103).
3. 제2 표면 영역을 포함하는 제2 실리콘 기판을 제공한다(단계 105).
4. 상기 제1 실리콘 기판의 제1 표면 영역을 상기 제2 실리콘 기판의 제2 표면 영역에 결합시킨다(단계 107).
5. 상기 제1 실리콘 기판과 상기 제2 실리콘 기판 사이에 산소 종(種)을 포함하는 제1 특성부를 포함하는 경계 영역을 형성한다(단계 109)(실시예에 따라서, 상기 경계의 형성은 상기 결합 처리, 즉, 단계 107과 동시에, 또는 단계 107과 병행하여, 또는 단계 107 이후에 이루어질 수 있음).
6. 상기 제2 실리콘 기판이 상기 소정 두께의 물질에 부착되어 있으면서, 상기 제1 실리콘 기판으로부터 상기 소정 두께의 물질을 클리빙한다(단계 108).
7. 상기 경계 영역에 제2 특성부를 형성하기 위해, 상기 경계 영역에 열 처리, 즉, 단계 111을 행하여, 제1 온도 범위 내의 적어도 제1 온도로부터 제2 온도 범위 내의 적어도 제2 온도까지 온도를 상승시킨다(단계 113).
8. 상기 경계 영역에, 실질적으로 10 미크론(micron) 및 그 이상의 치수의 하나 또는 그 이상의 공극(void)이 실질적으로 형성되지 않도록 유지한다(단계 115).
9. 실질적으로 결정질인 실리콘 물질을 상기 경계 영역에 형성하기 위해, 상기 경계 영역으로부터 외측 영역으로 상기 산소 종을 전이시킨다(단계 116).
10. 상기 기판들 중 하나의 기판의 적어도 일부분 상에 적어도 하나의 집적 회로 디바이스를 형성하기 위해, 하나 또는 그 이상의 처리를 이용하여 상기 하나의 기판의 적어도 일부분을 처리한다(단계 117).
11. 필요에 따라 다른 단계들을 수행한다(단계 118).
12. 정지, 즉, 단계 119에서 처리를 종료한다.
상기 단계들의 시퀀스는 본 발명의 일 실시예에 따른 방법을 제공한다. 개시된 바와 같이, 상기 방법은, 본 발명의 일 실시예에 따라 실리콘 온 실리콘 접합 구조물을 형성하는 방법을 포함하는 단계들의 조합을 이용한다. 바람직한 실시예에서, 상기 방법은, 상기 경계 영역에 하나 또는 그 이상의 공극이 형성되는 것을 방지하면서 상기 접합을 보호하기 위해 열 처리를 이용한다. 바람직한 실시예에서, 상기 방법은 상기 경계 영역에 실질적으로 결정질인 실리콘 구조물을 형성하기 위하여, 상기 접합쌍(bonded pair) 사이의 상기 경계 영역으로부터의 산소 종의 전이 및 확산 중 어느 하나 또는 모두를 야기하기 위해 열 처리를 이용한다. 또한, 본 명세서의 청구항들의 범위로부터 벗어나지 않으면서 단계들이 추가되거나, 하나 또는 그 이상의 단계들이 제거되거나, 또는 하나 또는 그 이상의 단계들이 다른 순서로 제공되는 다른 대안이 제공될 수 있다. 본 방법에 관한 보다 상세한 내용이 본 명세서의 전반에 걸쳐, 그리고 이하에서 보다 구체적으로 개시될 것이다.
도 2 내지 10은 본 발명의 실시예들에 따라 층 전이된 기판상에 집적 회로를 제작하는 단순화된 방법을 도시한다. 이 도면들은 단지 예시에 지나지 않고, 당해 예시에 의해 본 명세서의 청구항의 범위가 부당하게 제한되어서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 다른 변형, 수정 및 대안을 인식할 것이다. 도시된 바와 같이, 상기 방법은 반도체 기판 200, 예를 들면, 실리콘, 게르마늄, 실리콘-게르마늄 합금, 갈륨 비화물(gallium arsenide), 다른 Ⅲ/Ⅴ족 물질 등을 제공하는 단계를 포함한다. 특정 실시예에서, 상기 반도체 기판은 특정 실시예에 따라서 하나의 균일한 물질, 또는 다양한 층들의 조합으로 이루어질 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
바람직한 실시예에서, 상기 기판 200은 소정 두께의 반도체 물질 205 및 표면 영역 207을 포함한다. 또한 특정 실시예에서, 상기 기판은 상기 기판 내에 제공된 클리빙면(cleave plane) 203(복수의 입자들, 증착된 물질 또는 이들의 조합 등을 포함함)을 포함하는데, 상기 클리빙면 203은 상기 소정 두께의 반도체 물질을 정의한다. 특정 실시예에서, 상기 소정 두께의 반도체 물질은 결정질 실리콘(예를 들면, 단결정 실리콘)이고, 상기 결정질 실리콘은 상부에 놓이는 에피택시 실리콘층을 포함할 수 있다. 특정 실시예에서, 상기 실리콘 표면 영역 207은 실리콘 이산화물(silicon dioxide)과 같은 산화물의 얇은 층을 포함할 수 있다. 특정 실시예에 따라 상기 실리콘 이산화물은 5㎚ 및 그 이하의 두께를 갖는다. 실시예에 따라서, 상기 실리콘 산화물은 실리콘 이산화물, 실리콘 산화물, 실리콘 과잉 산화물(silicon rich oxide), 또는 SiOx 종들, 이들의 조합 등일 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
실시예에 따라서, 상기 클리빙 영역은 다양한 기술을 이용하여 형성될 수 있다. 즉, 상기 클리빙 영역은 주입된 입자, 증착된 층, 확산된 물질, 패턴화된 영역 및 다른 기술의 적절한 조합을 이용하여 형성될 수 있다. 특정 실시예에서, 상기 방법은, 주입 처리를 이용하여 도너 기판이라고도 하는 상기 반도체 기판의 최상면을 통해 선택된 깊이까지 소정의 고에너지 입자(energetic particle)들을 도입하는데, 이는 물질의 "박막(thin film)"이라고 하는 상기 소정 두께의 반도체 물질 영역을 정의한다. 특정 실시예에 따라서 상기 고에너지 입자를 단결정 실리콘 웨이퍼 내로 주입하기 위해 다양한 기술이 이용될 수 있다. 이 기술들은, 예를 들면, 어플라이드 머티어리얼스 사(Applied Materials, Inc.) 등과 같은 기업들에 의해 제작된 빔 라인 이온 주입(beam line ion implantation) 장비를 이용하는 이온 주입을 포함한다. 또는, 특정 실시예에 따라서, 플라스마 잠입 이온 주입(plasma immersion ion implantation; PIII) 기술, 이온 샤워, 및 다른 비질량(non-mass)의 특정 기술(예를 들면, 질량 완전 분리, 질량 부분 분리)을 이용하여 행해지는 주입이, 더 넓은 표면 영역에 대해 특히 효과적일 수 있다. 상기 기술들의 조합 역시 이용될 수 있다. 물론, 사용되는 기술들은 그 응용 분야에 따라 결정된다.
응용 분야에 의존하여, 바람직한 실시예에 따라 상기 물질 영역에 대한 손상 가능성을 감소시키기 위해 더 작은 질량의 입자가 일반적으로 선택된다. 즉, 더 작은 질량의 입자는 상기 입자가 통과해서 이동하는 물질 영역에 실질적으로 손상을 가하지 않으면서 상기 기판 물질을 통해 상기 선택된 깊이까지 용이하게 이동한 다. 예를 들면, 상기 더 작은 질량의 입자(또는 고에너지 입자)는 실질적으로 임의의 극성(예를 들면, 양 또는 음)으로 대전되거나 중성인 원자 또는 분자 중 어느 하나 또는 모두, 또는 전자 등일 수도 있다. 특정 실시예에서, 상기 입자는 중성 및 대전된 입자 중 하나 또는 모두일 수 있으며, 상기 대전된 입자는 수소와 그 동위 원소의 이온, 헬륨과 그 동위 원소 및 네온과 같은 희유 기체 이온, 또는 실시예에 따른 다른 이온과 같은 이온들을 포함한다. 또한 상기 입자는 기체들, 예를 들면, 수소 기체, 수증기, 메탄 및 수소 화합물과 같은 화합물 및 다른 가벼운 원자 질량의 입자로부터 도출될 수 있다. 또는, 상기 입자는 상기한 입자들, 이온들, 분자종(molecular species) 및 원자종(atomic species) 중 하나 또는 그 이상 또는 모두의 조합일 수 있다. 상기 입자는 일반적으로, 표면을 통과하여 상기 표면 아래의 선택된 깊이까지 관통하기에 충분한 운동 에너지를 갖는다.
일 예로서 수소를 실리콘 웨이퍼 내로 주입된 종으로 이용하면서, 상기 주입 처리가 특정 집합의 조건들을 이용하여 수행된다. 주입 분량(dose)은 실질적으로 1015 atoms/cm2 내지 1018 atoms/cm2의 범위를 갖고, 바람직하게는, 상기 분량은 실질적으로 1016 atoms/cm2보다 크다. 주입 에너지는 실질적으로 1KeV 내지 1MeV의 범위를 갖고, 일반적으로는, 실질적으로 50KeV이다. 주입 온도는 실질적으로 -20℃ 내지 600℃의 범위를 갖는데, 상당량의 수소 이온이 상기 주입된 실리콘 웨이퍼 밖으로 확산되고 주입에 의한 손상 및 응력을 어닐링할 가능성을 방지하기 위해, 실질적으로 400℃보다 낮은 것이 바람직하다. 상기 수소 이온은 실질적으로 ±0.03 미크론 내지 ±0.05 미크론의 정확도로 상기 선택된 깊이까지 상기 실리콘 웨이퍼 내로 선택적으로 도입될 수 있다. 물론, 사용되는 이온 타입 및 처리 조건은 응용 분야에 따라 결정된다.
효과적으로, 상기 주입된 입자는 상기 선택된 깊이에서 상기 기판의 최상면에 평행한 면을 따라 응력을 부가하거나 파괴 에너지(fracture energy)를 감소시킨다. 상기 에너지는 부분적으로 주입 종과 조건에 따라 결정된다. 이러한 입자는 상기 선택된 깊이에서 상기 기판의 파괴 에너지 수준을 감소시킨다. 이는 상기 선택된 깊이에서 상기 주입된 면을 따라 제어된 클리빙이 가능하도록 한다. 주입은, 모든 내부 위치에서의 상기 기판의 에너지 상태가 상기 기판 물질에서의 비가역 파괴(예를 들면, 분리 또는 클리빙)를 개시하기에 불충분한 조건 하에서 일어날 수 있다. 그러나, 일반적으로 주입은 기판 내에, 통상 그 후의 열 처리, 예를 들면, 열 어닐링 또는 급속 열 어닐링에 의해 적어도 부분적으로 복구될 수 있는 소정의 양의 결함(예를 들면, 극소 검출(micro-detects))을 야기한다는 점을 유의할 필요가 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
실시예에 따라서, 클리빙 영역 및 클리빙 층 중 어느 하나 또는 모두를 형성하는 다른 기술들이 존재할 수 있다. 단지 예로서, 상기 클리빙 영역은 캘리포니아 주 산타 클라라의 실리콘 제너시스 코포레이션(Silicon Genesis Corporation)에 의해 개발된 실리콘-게르마늄 클리빙 면을 이용하는 처리, 프랑스의 주식회사 소이텍(Sortec SA)의 스마트컷(SmartCutTM) 처리 및 일본 도쿄의 캐논 사(Canon Inc.)의 엘트란(EltranTM) 처리와 같은 처리들, 이와 유사한 처리 등과 같은 다른 처리 들을 이용하여 형성된다. 특정 실시예에서, 상기 클리빙 영역은 인장(strained)/응력(stressed) 영역을 포함할 수 있고, 또는 실시예에 따라서 실질적으로 인장/응력이 가해지지 않을 수 있다. 또한 상기 클리빙 영역은 실시예에 따라서 주입된 영역을 포함하거나 포함하지 않는 증착된 영역을 포함할 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
도 3을 참조하면, 상기 방법은 상기 반도체 기판의 표면 영역 300을 제1 핸들(handle) 기판 301에 결합하는 단계를 포함한다. 특정 실시예에서, 상기 핸들 기판은, 실질적으로 결정질, 예를 들면, 단결정 실리콘인 적합한 물질을 포함한다. 즉, 상기 핸들 기판은, 실시예에 따라서 실리콘 웨이퍼, 에피택시 실리콘 웨이퍼, 무결함 영역 웨이퍼(denuded zone wafer)(예를 들면, 수소 어닐링되거나, 아르곤 어닐링되거나, 엠이엠씨 일렉트로닉 머티어리얼스 사(MEMC Electronic Materials, Inc.)에 의해 제조된 MDZTM 제품) 또는 다른 결정질 물질들(층 전이된 실리콘 온 인슐레이터 기판을 포함함)로 이루어질 수 있다. 실시예에 따라, 상기 핸들 기판은 질소 도핑된 기판 등을 포함하여, 도핑된(예를 들면, P-타입, N-타입) 기판 및 도핑되지 않은 기판 중 어느 하나 또는 모두일 수 있다. 물론, 다른 핸들 기판 물질이 존재할 수 있다. 바람직한 실시예에서, 상기 실리콘 웨이퍼는 실리콘 표면 영역 301을 포함한다. 특정 실시예에서, 상기 실리콘 표면 영역은 실리콘 이산화물과 같은 산화물의 얇은 층을 포함할 수 있다. 실시예에 따라서, 상기 실리콘 이산화물은 5㎚ 및 그 이하의 두께를 갖는다. 실시예에 따라서, 상기 실리콘 산화물은 실리콘 이산화물, 실리콘 산화물, 실리콘 과잉 산화물, 또는 SiOx 종들, 이들의 조합 등일 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
바람직한 실시예에서, 상기 제1 핸들 기판은 표면 영역 305를 포함하고, 상기 표면 영역 305에는 기판 200 상에 제공된 표면 영역 207과의 결합 및 접합 중 어느 하나 또는 모두가 행해질 것이다. 다른 도면과 같은 도면 부호들이 본 도면에 사용되고 있지만, 이는 본 명세서의 청구항들의 범위를 제한하기 위한 것은 아니다. 상기 결합 처리에 관한 더욱 상세한 내용이 본 명세서의 전반에 걸쳐, 그리고 이하에서 보다 구체적으로 개시될 것이다.
특정 실시예에 따라서, 상기 반도체 기판 및 상기 제1 핸들 기판의 표면 영역들을 세정(cleaning)하기 위해, 결합 전에, 상기 기판들의 표면을 처리하는 세정액이 각각의 표면에 주어진다. 상기 기판 및 핸들 표면들을 세정하기 위해 이용되는 용액의 일례는, 과산화수소와 황산 및 다른 유사한 용액들의 혼합물이다. 건조기가 잔여 액체 및 입자 중 어느 하나 또는 모두를 상기 기판 표면들로부터 제거하기 위해 상기 반도체 기판 및 핸들 표면들을 건조시킨다. 이용되는 특정한 층 전이 처리에 따라서 선택적인 플라스마 활성화 처리(plasma activation process)를 행한 후에, 세정된 기판들의 표면들(예를 들면, 반도체 기판 표면과 핸들 기판 표면)을 함께 놓아둠으로써 자기-접합(self-bonding)이 일어난다. 필요하다면, 상기 플라스마 활성 처리가 상기 기판들의 표면들의 세정 및 활성화 중 어느 하나 또는 모두를 행한다. 상기 플라스마 활성 처리는, 예를 들면, 20℃ 내지 40℃의 온도에서 산소 또는 질소 함유 플라스마를 이용하여 제공된다. 바람직하게는, 상기 플라 스마 활성 처리는 캘리포니아주 산 호세의 실리콘 제너시스 코포레이션에 의해 제작된 이중 주파수 플라스마 활성화 시스템(dual frequency plasma activation system) 내에서 수행된다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있고, 이는 본 명세서뿐만 아니라 본 명세서 외의 다른 문서에서도 개시된 바 있다.
그 후, 특정 실시예에 따라서 이 기판들의 각각이 서로 접합된다. 도시된 바와 같이, 상기 핸들 기판은 도너 기판의 표면 영역에 접합되었다. 바람직하게는, 상기 기판들은, 직경이 200mm 또는 300mm인 웨이퍼와 같은 더 작은 기판 크기를 위한, 일렉트로닉 비전 그룹(Electronic Vision Group)에 의해 제작된 EVG 850 접합 툴(EVG 850 bonding tool) 또는 다른 유사한 처리를 이용하여 접합된다. 또한, 칼 수스(Karl Suss)에 의해 제작된 것과 같은 다른 타입의 툴들도 이용될 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다. 바람직하게는, 상기 핸들 기판과 상기 도너 사이의 접합은 실질적으로 영구하고, 양호한 신뢰성을 갖는다.
따라서 접합 이후에, 상기 접합된 기판 구조물에는 실시예에 따라 베이킹 처리(bake treatment)가 행해진다. 상기 베이킹 처리는 미리 정해진 온도와 미리 정해진 시간으로 상기 접합된 기판을 유지한다. 바람직하게는, 상기 온도는 실질적으로 200℃ 또는 250℃로부터 400℃까지의 범위를 갖고, 바람직한 실시예에 따르면, 실리콘 도너 기판 및 상기 제1 핸들 기판이 서로 영구히 부착되도록 실질적으로 한시간 정도 동안 실질적으로 350℃인 것이 바람직하다. 특정 실시예에서, 상기 베이킹 처리는 용광로, 급속 열 처리, 또는 핫 플레이트 또는 이들의 조합을 이 용하여 행해질 수 있다. 특정 응용 분야에 따라서 다른 변형, 수정 및 대안이 존재할 수 있다.
특정 실시예에서, 상기 기판들은 저온 열 단계를 이용하여 서로 결합되거나 용융된다. 상기 저온 열 처리는 일반적으로, 상기 주입된 입자들이 상기 물질 영역에 비제어된 클리빙 활동을 야기할 수 있는 과도한 응력을 발생시키기 않을 것을 보장한다. 특정 실시예에서, 상기 저온 접합 처리는 자기-접합 처리에 의해 일어난다.
또는, 접착제가 상기 기판들의 하나 또는 양쪽 모두의 표면상에 배치되고, 이는 일방의 기판을 타방의 기판에 접합시킨다. 특정 실시예에서, 상기 접착제는 에폭시(epoxy), 폴리이미드(polyimide) 타입의 물질 등을 포함한다. 스핀-온-글라스(spin-on-glass) 층이 일방의 기판 표면을 타방의 전면에 접합하기 위해 이용될 수 있다. 이러한 스핀-온-글라스("SOG") 물질은, 다른 것들 가운데, 종종 알콜 기반의 용매 등과 혼합되는 실록산(siloxanes) 또는 실리케이트(silicates)를 포함한다. SOG는, 웨이퍼들의 표면에 인가된 후 이를 경화(curing)시키는데 필요한 온도가 대체로 낮기 때문에(예를 들면, 150℃ 내지 250℃), 바람직한 물질이 될 수 있다.
또는, 상기 도너 기판 표면 영역을 상기 핸들 기판에 결합시키기 위해 다양한 다른 저온 기술들이 이용될 수 있다. 예를 들면, 정전 접합 기술이 상기 두 개의 기판들을 서로 결합시키기 위해 이용될 수 있다. 구체적으로, 일방 또는 쌍방의 기판 표면(들)이 타방의 기판 표면으로 이끌리도록 대전된다. 또한, 상기 도너 기판 표면은 통상적으로 공지된 다양한 다른 기술들을 이용하여 핸들 웨이퍼에 용융될 수 있다. 물론, 사용되는 상기 기술은 응용 분야에 따라 결정된다.
도 4를 참조하면, 상기 방법은, 상기 소정 두께의 반도체 물질이 상기 제1 핸들 기판에 결합되어 있으면서, 상기 소정 두께의 반도체 물질을 상기 기판으로부터 분리시키기 위해, 상기 클리빙 면의 선택된 부분에 제공된 에너지 401을 이용하여 제어된 클리빙 활동을 개시하는 단계를 포함한다. 특정 실시예에 따라서, 소정의 변형예가 존재할 수 있다. 예를 들면, 상기 클리빙 처리는, 상기 핸들 기판에 부착된 상기 도너 기판으로부터 상기 소정 두께의 물질을 선택적으로 제거하기 위하여, 전파하는 쪼개짐 면(propagating cleave front)을 이용하는 제어된 클리빙 처리일 수 있다. 다른 클리빙 기술도 이용될 수 있다. 그러한 기술들은, 캘리포니아주 산타 클라라의 실리콘 제너시스 코포레이션의 나노클리브(NanocleaveTM) 처리, 프랑스의 주식회사 소이텍의 스마트컷 처리 및 일본 도쿄의 캐논 사의 엘트란 처리라고 불리는 처리들, 및 이와 유사한 처리 등을 포함하지만, 이에 한정되지는 않는다. 상기 방법은 상기 반도체 도너 기판의 나머지 부분을 제거하며, 이는 실시예에 따라서 상기 핸들 기판에 상기 소정 두께의 물질을 제공한다.
도 5를 참조하면, 상기 방법은, 바람직한 실시예에 따라서, 상부에 놓인 소정 두께의 물질 205를 포함하는 최종 핸들 기판 500을 제공한다. 특정 실시예에서, 상기 소정 두께의 물질은 실리콘 온 실리콘 접합을 이용하여 상기 핸들 기판상에 제공되는데, 상기 실리콘 온 실리콘 접합은 상기 두 구조물들 사이에 전기적 연결을 제공한다. 도시된 바와 같이, 상기 소정 두께의 물질은 클리빙된 표면 영역 501을 포함한다. 상기 접합된 기판 구조물은 서로 접합되어 있지만, 집적 회로 처리에 적합하지는 않다. 즉, 상기 접합된 기판 구조물은 적어도 급속 열 기술 및 용광로 어닐링 중 하나 또는 모두를 이용하여 영구하게 접합되어야 하며, 이는 본 명세서의 전반에 걸쳐서 더 상세하게, 그리고 이하에서 더욱 구체적으로 개시될 것이다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
이제 도 6을 참조하면, 본 방법은 실질적으로 100℃ 내지 200℃의 제1 온도 범위 내의 적어도 제1 온도로부터, 실질적으로 800℃ 및 그 이상의 제2 온도 범위 내의 적어도 제2 온도로의 온도 상승을 일으키기 위하여, 경계 영역 601에 열 처리를 행하는 단계를 포함한다. 바람직한 실시예에서, 상기 열 처리는 상기 경계 영역에 제2 특성부를 형성하기 위하여 실질적으로 2초 및 그 이하의 시간 간격 내에 상기 제1 온도로부터 적어도 제2 온도로의 온도 상승을 야기한다. 특정 실시예에서, 상기 시간 간격은 1초보다 짧을 수 있다. 실시예에 따라서, 상기 열 처리는 적합한 급속 열 처리, 급속 열 어닐링, 레이저 조사(laser irradiation)를 이용하는 급속 열 처리 등일 수 있다. 특정 실시예에서, 상기 열 처리는 단색 광원을 이용하여 상기 소정 두께의 물질과 실리콘 핸들 기판을 조사하는 단계를 포함한다. 상기 조사 기술에 관한 더욱 상세한 내용이 본 명세서의 전반에 걸쳐서, 그리고 이하에서 보다 구체적으로 개시될 것이다.
특정 실시예에서, 상기 조사는 적합한 처리 툴 내에서 일어날 수 있다. 상기 처리 툴은, 클러스터 툴(cluster tool) 또는 적합한 독립형 툴(stand alone tool)의 챔버(chamber) 등을 포함할 수 있다. 또한 실시예에 따라서, 상기 클러스 터 툴은 주입, 제어된 클리빙, 접합 및 다른 처리 기술을 위한 다른 챔버를 포함할 수 있다. 특정 실시예에서, 상기 조사는 초기 온도로부터 최종 온도까지의 적합한 증가량을 갖는 온도의 상승을 이용하여 일어날 수 있다. 그러한 온도의 상승은 실질적으로 1000℃/min 및 그 이상의 속도일 수 있고, 또는 특정 실시예에 따른 단계적 증가 또는 다른 변형예를 포함할 수도 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
바람직한 실시예에서, 본 방법은 상기 경계 영역에 실질적으로 10 미크론 및 그 이상의 치수를 갖는 하나 또는 그 이상의 공극이 실질적으로 형성되지 않도록 유지한다. 특정 실시예에서, 상기 방법은 상기 경계 영역에 공극이 전혀 형성되지 않도록 유지하는 것이 바람직한데, 상기 공극은 신뢰성 한계 및 처리 한계 중 어느 하나 또는 모두를 야기할 수 있다. 이러한 공극은 특정 실시예에 따라 선행 처리에서 상기 클리빙 영역 내로 도입된 복수의 수소 종에 의해 야기될 수 있다. 실시예에 따라서, 상기 열 처리는, 상기 소정 두께의 물질 내의 수소 확산 특성에 의해 특징이 결정될 수 있는 확산에 의한 수소 종의 축적을 방지하면서, 상기 소정 두께의 물질 사이의 접합을 보호한다. 상기 경계부에 확산을 통해 축적될 수 있는 다른 불순물은, 특정 실시예에 따라서, 수분, 수산화물 종, 탄소 함유 종 등을 포함한다.
바람직한 실시예에 있어서, 상기 경계 영역으로부터 산화물 종을 실질적으로 제거하는 고온 열 처리 공정이 상기 경계 영역에 행해진다. 실시예에 따라서, 상기 공정은 적어도 급속 열 기술 및 용광로 어닐링 기술 중 어느 하나 또는 모두를 포함할 수 있다. 즉, 특정 실시예에 따라서, 상기 소정 두께의 실리콘 물질과 실리콘 기판 사이의 접합은 실리콘 이산화물 또는 다른 산화물을 포함하지 않는다. 특정 실시예에 따르면, 상기 경계부는 상기 소정 두께의 물질을 상기 실리콘 기판에 전기적으로 연결시키는 것이 바람직하다. 또한 실시예에 따라서, 상기 경계부는 두께가 실질적으로 10nm 및 그 이하인 극히 얇은 산화물층을 포함한다. 특정 실시예에 따르면, 그러한 얇은 산화물층은 상기 소정 두께의 실리콘 물질과 실리콘 기판 사이에 소정의 저항을 야기한다. 특정 실시예에 따르면, 상기 저항은 주변의 벌크 기판(예를 들면, 결정질 실리콘)의 저항의 실질적으로 10배보다 작다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
더 바람직한 실시예에서, 비활성 기체를 이용하거나 상기 실리콘 온 실리콘 기판 부재 상에 보유된 기체를 감소시키는 열처리가 제공된다. 특정 실시예에서, 상기 기체는 실질적으로 어떤 산화물 종도 포함하지 않는다. 상기 열 처리는, 상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 야기시키기 위해, 상기 경계 영역에 열 공정을 행하는 단계를 포함하는데, 상기 제2 특성부는 상기 실리콘 산화물 물질을 포함하지 않고, 상기 제2 특성부에서는, 상기 소정 두께의 단결정 실리콘 물질과 상기 핸들 실리콘 기판 사이에 제공되는 에피택시 재성장에 의해 에피택시 실리콘 물질이 형성된다. 또한 바람직한 실시예에서, 상기 방법은, 상기 소정 두께의 단결정 실리콘 물질을 상기 핸들 실리콘 기판에 전기적으로 연결시킬 수 있도록 상기 에피택시 실리콘 물질을 형성하기 위해, 상기 열 공정 중에 상기 경계 영역에 다수의 공극들이 형성되지 않도록 유지한다. 특정 실시예에서, 상기 에피택시 성장은 단결정 특성이 우세하게 나타나거나 또는 실질적으로 단결정 특성을 갖는다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
특정 실시예에서, 상기 열 공정은 상기 결합된 소정 두께의 단결정 실리콘 물질과 상기 핸들 기판을 실질적으로 1000℃보다 높은 온도에서 아르곤, 수소 또는 아르곤-수소를 함유하는 환경에 두는 단계를 포함하지만, 상기 온도는 실시예에 따라서 약간 낮을 수도 있다. 또한 본 발명의 특정 실시예에 따르면 아르곤, 수소, 질소 등을 포함하는 다른 타입의 조합이 이용될 수도 있다. 특정 실시예에 따르면, 상기 열 공정은 상기 경계 영역 내의 산소 종이 상기 경계 영역으로부터 상기 기판 부재의 하나 또는 그 이상의 부분들을 통해 외부로 확산되도록 한다. 바람직한 실시예에서, 상기 산소는 상기 접합된 기판 부재로부터 외부로 확산된다. 상기 경계 영역은 산화물 물질로부터 결정질 실리콘 물질로 그 특성이 변하는데, 상기 결정질 물질은 상기 소정 두께의 실리콘 물질을 상기 핸들 기판에 전기적으로 연결하는데 있어서 더욱 효과적이다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
도 7을 참조하면, 실리콘 기판 301과 그 위에 놓인 소정 두께의 실리콘 물질 205의 예시가 도시되어 있다. 이 도면들은 단지 예시에 지나지 않고, 당해 예시에 의해 본 명세서의 청구항의 범위가 부당하게 제한되어서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 많은 변형, 수정 및 대안을 인식할 것이다. 상기 소정 두께의 실리콘 물질과 실리콘 기판 사이에는 얇은 산화물층 701이 존재하는데, 이는 이미 설명되었다. 특정 실시예에서, 상기 얇은 산화물층 은 그래프 750에 도시된 농도를 갖는다. 도시된 바와 같이, 공간적 위치를 나타내는 가로축에 대하여, 세로축은 산소 종의 농도를 나타낸다. 도시된 바와 같이, 상기 공간적 위치는, 상기 소정 두께의 물질의 표면 영역으로부터 상기 실리콘 기판의 배면까지 그 두께 방향으로 제공된다. 도시된 바와 같이, 산화물 물질의 농도는 상기 소정 두께의 실리콘 물질과 실리콘 기판 사이의 상기 경계 영역에서 높게 나타난다. 상기 산소 과잉 계면층(oxygen-rich interfacial layer)이 상기 열 처리에 의해 용해되기 때문에, 상기 경계부로 하여금 높은 결정질 품질과 높은 전기 전도성을 가질 수 있도록 하는 실리콘의 에피택시 재성장이 일어난다.
전반적으로, 괴젤레(Goesele) 등에 의한 선행 연구인 "직접 접합된 실리콘 웨이퍼들 사이의 계면 산화물층의 성장, 수축 및 안정성(Growth, Shrinkage, and Stability of Interfacial Oxide Layers Between Directly Bonded Silicon Wafers)", 응용 물리학 저널(Journal of Applied Physics), A50(1990), pp.85-94; "실리콘 웨이퍼 접합 중의 계면 산화물층의 안정성(Stability of Interfacial Oxide Layers During Silicon Wafer Bonding)", 응용 물리학 저널, 65(2), 1989년 1월 15일, pp.561-563; 및 링(Ling) 등의 "직접 접합된 실리콘 웨이퍼 쌍에 있어서의 계면 자연 산화막의 두께와 접합 온도 사이의 관계(Relationship Between Interfacial Native Oxide Thickness and Bonding Temperature in Directly bonded Silicon Wafer Pairs)", 응용 물리학 저널, 71(3), 1992년 2월 1일, pp.1237-1241에는, 접합된 실리콘 웨이퍼들의 열 어닐링이 용융 영역 실리콘(float-zone silicon)으로의 용해 작용을 보이는 한편, CZ 실리콘은 순수(net) 계면 산화물 성 장을 나타낸다는 것이 개시되어 있다. 결점과 산화물 용해 구상화(spheroidization)(평탄하지 않은 산화물 박층화)가 진전되는 것을 피하기 위해, 회전된 동일 배향의 막들 또는 서로 다른 결정 배향들의 이용이 필요하다. 상기 연구는 산화물 용해의 개념을 발전시켰지만, 클리빙된 박막 경계부 제거에 있어서의 그 이용은 다루어지지 않았다.
특정 실시예에서, 도 8에 도시된 바와 같이, 상기 방법은 상기 경계 영역을 포함하여 상기 소정 두께의 실리콘 물질과 실리콘 기판에 열 처리를 행한다. 이 도면은 단지 예시에 지나지 않고, 당해 예시에 의해 본 명세서의 청구항의 범위가 부당하게 제한되어서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 많은 변형, 수정 및 대안을 인식할 것이다. 도시된 바와 같이, 대표적으로 아르곤 환경 및 수소 환경 중 어느 하나 또는 모두에서 이루어지는 고온 어닐링은, 특정 실시예에 따라 그래프 850에 도시된 바와 같이, 상기 기판으로부터 산화물 물질을 제거한다. 특정 실시예에 의하면, 도시된 바와 같이, 상기 경계 영역 801이 결정질 실리콘 물질이 되는데, 이는 상기 소정 두께의 물질을 상기 실리콘 기판에 연결시킨다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
일 예로서, 당해 실시예와 관련된 소정의 처리의 세부 항목이 연산되었고, 이는 도 8A와 같이 묘사된다. 당해 실시예에서, 접합 경계부에 위치된 산소가 확산에 의해 표면을 통해 이동하도록 하는 아르곤 열 처리가 이용된다. 상기 확산의 속도는, 1200℃에서의 결정질 실리콘 산소 확산도 및 고용도(solid solubility)를 이용하여 픽의 확산 법칙(Fick's law of diffusion)에 의해 연산된다. 용이한 이 해를 위해, 픽의 법칙이 이하와 같이 재도출되었다.
Figure 112008068019332-pct00001
여기서, C 는 산소 농도이고,
Do (T) 는 실리콘 내의 산소 확산 계수이다.
기울기 연산을 위하여, 확산을 위해 작용하는 상기 산소 농도는, 상기 계면 경계에서 고용도 한계 Cs(T) 이고 결정면에서는 0(zero)일 것이라는 점을 유의할 필요가 있다. 따라서, 상기 미분계수는 Cs(T)/막 두께 로 간략화될 것이다. 도시된 바와 같이, 상기 연산된 7.24×1012의 산소원소/cm2·second의 유속은, 200㎚ 두께의 실리콘막이 실질적으로 13분 내에 5.5×1015 산소원소/cm2의 5㎚ 두께의 SiOx 층(x=0.5)을 만들어낼 수 있도록 할 것이다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
에피택시적으로 형성된 경계 영역을 더 상세히 나타내기 위해 도 8B를 참조하면, 단결정 특성을 갖는 기판 301이 상기 핸들 기판이 된다. 특정 실시예에서, 상기 핸들 기판은 산소 침전물(oxygen precipitates)과 같은 불순물, 공극, 콥스(cops) 및 다른 결함을 실질적으로 포함하지 않는 무결함 영역 실리콘 기판이다. 특정 실시예에서, 상기 무결함 기판 내의 상기 산소 농도는 실질적으로 0.5에서 3×1018atoms/cm3 및 그 이하까지이다. 상기 핸들 기판 위에는 상기 핸들 기판 상에 층 전이된 소정 두께의 단결정 물질 205가 놓여있다. 특정 실시예에 따르면, 실리 콘일 수 있는 상기 소정 두께의 단결정 물질과 핸들 기판 사이에 제1 산화물 함유 경계 영역 853이 존재한다. 특정 실시예에서, 상기 제1 산화물 함유 경계부는, 접합을 용이하게 하기 위하여, 핸들 또는 소정 두께의 물질 중 어느 하나 또는 양쪽의 위에 존재하는 산화물 물질로부터 유도된다. 특정 실시예에서, 상기 제1 경계 영역은 제1 두께를 갖는데, 특정 실시예에서 상기 제1 두께는 실질적으로 5㎚ 및 그 이하일 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
특정 실시예에 따라서, 본 열 처리 공정의 적용시 상기 산화물 물질이 단결정 실리콘으로 변환된다. 특정 실시예에 따라서, 상기 변환은 상기 두 개의 경계 영역의 각각으로부터 중앙 영역을 향해(화살표 참조) 일어난다. 이러한 두 개의 영역들이 수렴함에 따라서 최종 경계부 851이 형성되며, 상기 경계부 851은 서로 다른 결정 배향들을 가질 수 있는 단결정 실리콘이다. 특정 실시예에서, 상기 최종 경계부는 실질적으로 하나 내지 다섯 개의 실리콘 물질의 단층(monolayer)들을 포함하는데, 상기 단층들은 상기 소정 두께의 물질을 상기 핸들 기판에 전기적으로 연결시킨다. 특정 실시예에 따라서 상부 경계 영역 855는 하부 경계 영역 857보다 빨리 움직일 수 있는데, 이는 상기 상부 경계 영역이 두께가 더 얇은 솔리드 영역 255를 포함하며 특정 실시예에 따라 상기 솔리드 영역 255가 경계 영역 853으로부터의 산소 종이 상기 소정 두께의 물질을 통해 외측 영역(상기 솔리드의 외부)으로 확산되는 것을 용이하게 하기 때문이다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
특정 실시예에서, 상기 최종 핸들 기판은 하나 또는 그 이상의 처리 단계가 행해지기에 적합한 특성을 갖는다. 즉, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공지되어 있을, 포토리소그라피(photolithography), 식각, 주입, 열 어닐링, 화학 기계적 연마(chemical mechanical polishing), 확산, 증착 등을 포함하는 기존의 반도체 처리 기술이 상기 핸들 기판에 행해질 수 있지만, 이에 한정되는 것은 아니다. 또한 특정 실시예에 따라서, 상기 물질의 박막이 다른 기판 구조물상에 전이되면서 상기 핸들 기판이 선택적으로 제거될 수 있다.
도 9를 참조하면, 본 발명의 특정 실시예에 따라서, 본 발명의 방법이 상기 핸들 기판에 부착된 소정 두께의 물질 영역들의 부분 상에 다른 처리를 수행한다. 상기 방법은 상기 핸들 기판 표면 위에 놓인 상기 물질의 박막의 하나 또는 그 이상의 부분들 상에 하나 또는 그 이상의 디바이스 900을 형성한다. 그러한 디바이스는, 집적된 반도체 디바이스, 광양자 및 광전자 중 어느 하나 또는 양측의 디바이스(예를 들면, 광 밸브(light valve)), 압전기 디바이스, 마이크로 전자기계 시스템("MEMS"), 나노 기술 구조물, 센서, 액츄에이터, 태양 전지, 평판 디스플레이 디바이스(예를 들면, LCD, AMLCD), 생물학 및 생의학적 디바이스 등을 포함할 수 있다. 그러한 디바이스들은, 증착, 식각, 주입, 포토 마스크 처리 및 이들의 임의의 조합 등을 이용하여 형성될 수 있다. 물론 다른 변형, 수정 및 대안이 존재할 수 있다. 또한, 필요하다면 다른 단계들도 수행될 수 있다.
바람직한 실시예에서, 상기 처리는 기존의 집적 회로를 그 위에 형성하기 위해 고온 반도체 처리 기술을 포함한다. 상기 방법은 소정 두께의 반도체 물질 위에 놓인 평탄화된 표면 영역을 형성한다. 특정 실시예에서, 상기 평탄화된 표면 영역은 하나 또는 그 이상의 적합한 기술을 이용하여 형성될 수 있다. 그러한 기술은 유전체층의 증착을 포함하는데, 상기 유전체층은 이후에 열 처리를 이용하여 리플로우(reflow)된다. 또한, 상기 평탄화된 표면 영역은 적합한 슬러리(slurry), 패드 및 특정 실시예에 따른 처리를 포함하는 화학 기계적 연마 처리를 이용하여 형성될 수 있다. 또한, 상기 평탄화된 표면 영역은 특정 실시예에 따라서 상기 기술들 등의 조합을 이용하여 형성될 수도 있다. 상기 평탄화된 표면 영역은 전체적으로, 실질적으로 0.1% 내지 0.5%의 균일성을 갖고, 2 미크론×2 미크론의 원자 힘 현미경(atomic force microscope; AFM) 스캔으로 측정된 실질적으로 15Å RMS 이내의 거칠기(roughness)를 나타낸다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
또한 선택적으로, 특정 실시예에서, 상기 방법은 상기 처리된 최종 핸들 기판의 상기 평탄화된 표면 영역을 제2 핸들 기판의 전면에 결합시킨다. 특정 실시예에 따라서, 상기 기판 표면 영역을 세정하기 위해, 결합 전에 상기 기판들의 표면을 처리하기 위한 새정액이 상기 처리된 소정 두께의 물질과 상기 제2 핸들 기판의 표면들 각각에 주어진다. 상기 기판과 핸들의 표면들을 세정하기 위해 이용되는 용액의 예시가, 과산화수소와 황산 및 다른 유사한 용액들의 혼합물이다. 건조기가 잔여 액체 및 입자 중 어느 하나 또는 모두를 상기 기판 표면들로부터 제거하기 위해 상기 반도체 기판 및 핸들의 표면들을 건조시킨다. 이용되는 특정한 층-전이 처리에 따라서 선택적인 플라스마 활성화 처리가 행해진 후에, 세정된 기판들의 표면들(예를 들면, 평탄화된 영역과 핸들 기판 표면)을 함께 놓아둠으로써 자기 -접합(self-bonding)이 일어난다. 필요한 경우, 상기 플라스마 활성 처리가 상기 처리된 기판들의 표면들의 세정 및 활성화 중 어느 하나 또는 모두를 행한다. 상기 플라스마 활성 처리는, 예를 들면, 20℃ 내지 40℃의 온도에서 산소 또는 질소 함유 플라스마를 이용하여 제공된다. 바람직하게는, 상기 플라스마 활성 처리는 캘리포니아주 산 호세의 실리콘 제너시스 코포레이션에 의해 제작된 이중 주파수 플라스마 활성 시스템(dual frequency plasma activation system) 내에서 수행된다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있고, 이는 본 명세서에서는 물론 본 명세서 외의 문서에서도 개시된 바 있다.
그 후, 특정 실시예에 따라서 이 기판들(및 처리된 디바이스들)의 각각이 서로 접합된다. 도시된 바와 같이, 상기 핸들 기판은 상기 평탄화된 표면 영역에 접합되었다. 바람직하게는, 상기 기판들은 직경이 200mm 또는 300mm인 웨이퍼와 같은 더 작은 기판 크기를 위한, 일렉트로닉 비전 그룹에 의해 제작된 EVG 850 접합 툴 또는 다른 유사한 처리를 이용하여 접합된다. 또한, 칼 수스에 의해 제작된 것과 같은 다른 타입의 툴들도 이용될 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다. 바람직하게는, 상기 핸들 기판과 상기 평탄화된 표면 사이의 접합은 실질적으로 영구하고 양호한 신뢰성을 갖는다.
따라서 접합 이후에, 상기 접합된 기판 구조물에 특정 실시예에 따라 베이킹 처리가 행해진다. 상기 베이킹 처리는 미리 정해진 온도와 미리 정해진 시간으로 상기 접합된 기판을 유지한다. 바람직하게는, 상기 온도는 실질적으로 200℃ 또는 250℃로부터 실질적으로 400℃까지의 범위를 갖고, 바람직한 실시예에 따르면, 평 탄화된 기판 영역과 상기 제2 핸들 기판이 서로에 대해 영구히 부착되도록 실질적으로 한시간 정도 동안 실질적으로 350℃인 것이 바람직하다. 특정 응용 분야에 따라서 다른 변형, 수정 및 대안이 존재할 수 있다.
특정 실시예에서, 상기 기판들은 저온 열 단계를 이용하여 서로 결합되거나 용융된다. 상기 저온 열 처리는 일반적으로, 주입된 입자들이 상기 물질 영역에 비제어된 클리빙 활동을 야기할 수 있는 과도한 응력을 발생시키기 않을 것을 보장한다. 특정 실시예에서, 상기 저온 접합 처리는 자기-접합 처리에 의해 일어난다.
또는, 접착제가 상기 기판들의 하나 또는 양쪽 모두의 표면상에 배치되고, 이는 일방의 기판을 타방의 기판에 접합시킨다. 특정 실시예에서, 상기 접착제는 에폭시, 폴리이미드 타입의 물질 등을 포함한다. 스핀-온-글라스 층이 일방의 기판 표면을 타방의 기판의 전면에 접합하기 위해 이용될 수 있다. 이러한 스핀-온-글라스("SOG") 물질은, 다른 것들 가운데 종종 알콜 기반의 용매 등과 혼합되는 실록산 또는 실리케이트를 포함한다. SOG는 웨이퍼들의 표면에 인가된 후 이를 경화시키는데 필요한 온도가 대체로 낮기 때문에(예를 들면, 150℃ 내지 250℃), 바람직한 물질이 될 수 있다.
또는, 상기 기판 표면 영역을 상기 핸들 기판에 결합시키기 위해 다양한 다른 저온 기술들이 이용될 수 있다. 예를 들면, 정전 접합 기술이 상기 두 개의 기판들을 서로 결합시키기 위해 이용될 수 있다. 구체적으로, 일방 또는 쌍방의 기판 표면(들)이 타방의 기판 표면으로 이끌리도록 대전된다. 또한, 상기 도너 기판 표면은, 통상적으로 공지된 다양한 다른 기술들을 이용하여 핸들 웨이퍼에 용융될 수 있다. 물론, 사용되는 상기 기술은 응용 분야에 따라 결정된다.
상기 기재는 특정 실시예들에 대한 전체적인 설명이지만, 다양한 수정, 대체적 구조 및 장비들이 사용될 수 있다. 따라서, 상기 기재 및 도면은 본 발명의 범위를 제한하도록 해석되어선 안 되고, 본 발명의 범위는 첨부된 청구항에 의해 정의된다. 본 발명을 이용하여 수행된 실험에 관한 더욱 상세한 내용이 본 명세서의 전반에 걸쳐서, 그리고 이하에서 보다 구체적으로 개시될 것이다.
실험:
본 발명의 원리 및 동작을 증명하기 위하여, 소정의 실험이 준비되었다. 이러한 실험은 단지 예시에 지나지 아니하며, 상기 예시에 의해 본 명세서의 청구항들의 범위가 부당하게 제한되어서는 안 된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자라면 다양한 변형, 수정 및 대안을 인식할 것이다. 이 실험들은 본 발명의 동작 및 방법을 설명하도록 준비되었다. 이 실험들에 대한 상세한 내용은 본 명세서의 전반에 걸쳐서, 그리고 이하에 보다 구체적으로 개시될 것이다.
DZ(denuded zone) 아르곤 어닐링된 (100) 배향의 웨이퍼를 이용하여, 핸들 웨이퍼 샘플을 준비하였다. 제어된 클리빙 처리를 이용하여 실리콘 물질의 얇은 층이 상기 핸들 기판에 층 전이되었다. 상기 실리콘의 얇은 층은 (100) 배향의 단결정 실리콘이고, 이후의 열 처리 동안의 구상화(spheroidization)를 제거하기 위하여, DZ 아르곤 어닐링되고 45도 회전되어 접합된다. 상기 두 물질을 서로 접합 시키는 것은 플라스마 활성 접합을 이용하였다. 산화물의 얇은 층이 상기 접합된 기판들의 표면 영역들의 각각에 존재한다. 상기 물질의 얇은 층은 수소가 주입된 실리콘 기판을 이용하여 제공되었다. 클리빙 후에, 상기 클리빙된 표면에 평탄화가 행해지는데, 상기 평탄화에 의해 게터링 지점(gettering sites) 및 산소 종을 트래핑(trapping)할 수 있는 다른 결점들이 제거된다. 상기 접합되고 클리빙된 기판들을 실질적으로 1200℃의 온도에서 실질적으로 1시간 정도의 기간 동안 어닐링 하기 위해 수소 종이 이용되었다. 도시되는 바와 같이, 본 발명의 일 실시예에 따라서 실리콘 온 실리콘 접합 구조물을 형성하기 위해 상기 경계 영역의 산소 종이 제거되었다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
도 10은, 절단된(as-cleaved) (100) 막에 플라스마-접합되고, 또한 45도로 접합된 (100) 실리콘 기판에 대한 계면층의 투과형 전자 현미경 사진(transmission electron micrograph; TEM)을 도시한다. 상기 절단된(as-cleaved) 막의 두께는 실질적으로 200㎚이다. SiOx 층이, 상기 두 개의 실리콘 내부의 표면들에 걸쳐 실질적으로 5.6㎚ 두께의 연속층으로서 명확히 나타나 있다. 이 실험에서, 상기 접합된 기판 영역들 사이의 경계부에서의 산소 종 감소 및 제거 중 어느 하나 또는 모두를 행하기 위해, 상기 클리빙된 기판을 어닐링하였다. 이에 대한 더욱 상세한 내용이 본 실험의 전반에 걸쳐서, 그리고 이하에서 보다 구체적으로 개시될 것이다.
도 11은, 본 발명의 일 실시예에 따른 고온 어닐링 처리가 행해진 유사한 클리빙 막을 도시한다. 도시된 바와 같이, 실질적으로 90㎚의 실리콘 막을 제거하는 평탄화 처리 이후에 실질적으로 5.5㎚의 계면 산화물이 용해되고, 그 다음 1시간 동안 1200℃의 인-시튜(in-situ) 수소 어닐링이 수행되었다. 상기 평탄화 처리는, 표면을 향하고 상기 표면을 통과하는 산소의 확산을 방해하게 될 게터 또는 트래핑 지점이 상기 표면에 형성되지 않도록 한다. 상기 클리빙되고 평탄화된 막은, 2㎛×2㎛ AFM에 의해 측정된 실질적으로 1.5Å 및 그 이하의 표면 거칠기를 갖는다. 도 11의 TEM은 상기 계면 산화물이 완전히 제거되었음을 나타내고, 결정질 구조물은 상기 경계 실리콘의 고상(solid phase) 에피택시 재성장이 일어났음을 나타낸다.
상기 경계부로부터의 상기 산소 종의 제거를 더욱 돕기 위하여, 통상적으로 SIMS라고 하는 2차 이온 질량 분석기(Secondary Ion Mass Spectrometry) 분석을 위한 샘플이 준비되었다. 도 12 및 13(도 10 및 11에 각각 대응됨)에 도시된 바와 같이, 깊이의 함수로서의 산소 농도(atoms/cm3)(세로축)를 위해 상기 2차 이온 질량 분석기(SIMS)를 이용하여 산소 농도가 측정되었으며, 상기 깊이는 가로축을 따라 그래프에 표시되었다. 도 12의 상기 절단된(as-cleaved) 샘플은, x=0.17의 SiOx 화학양론과 부합하는 2.1×1015/cm2의 산소 농도를 나타내는 한편, 도 13은 상기 계면 산소가 완전히 제거된 것을 나타낸다. 이 실험적인 발견은 특정 실시예에 따른 본 방법의 동작을 증명한다.
또한, 또 다른 실시예에서, "절단된(as cleaved)", 즉, 평탄화 없이 주식회사 소이텍의 스마트컷 처리라는 층 전이 처리가 행해지거나, 또는 캐논 사의 엘트 란이라는 처리가 행해진, 거친 클리빙된 표면을 유지함으로써, 특정 실시예에 따라서 상기 산소종이 상기 기판 내부 및 상기 경계 영역에 보유된다는 점이 증명되었다. 또는, 상기 경계 영역은 산소 종을 전혀 포함하지 않을 수 있지만, 그러한 산소 종은, 게터링 지점으로서 동작하는 상기 절단된 표면 및 거칠어진 표면 중 어느 하나 또는 모두에 축적되었다. 도 14는 절단된 기판(200mm의 무결함 영역 (100) 기판 상의 200㎚의 (100) 45도 회전된 CZ 막)에서의 1200℃ 1시간의 아르곤 어닐링 처리를 도시하고, 5.3㎚의 계면층을 도시한다. 상기 TEM은, 상기 계면 산화물 용해 처리가 표면에 근접한 결점층의 게터링 활동에 의해 정지되는 것을 도시한다. SIMS에 의해 측정된 당해 샘플에 대한 표면 근처의 산화물 농도는 7.1×1015/cm2인 것에 비해, 상기 절단된(어닐링되지 않은) 샘플에 대해서는 2.3×1013/cm2였고, 이로써, 어떤 뚜렷한 용해 없이 일어난 산소 확산이 상기 절단된 표면 근처에서의 산소 게터링 및 파일-업(pile-up)에 의해 정지된다는 사실이 뒷받침된다. 특정 실시예에서는, 상기 표면에 산소 종을 축적시키기 위해 본 방법이 이용될 수 있는데, 상기 산소 종은 이후에 기계적인 제거 또는 산화물 식각제(etchant)를 이용하는 선택적 식각 처리를 이용하여 취급되고 제거된다. 그러한 산화물 식각제는 상기 축적된 산소 종을 선택적으로 제거하고 그 내부의 실리콘을 깨끗한 단결정 실리콘 표면 영역으로 만든다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
또한, 특정 실시예에 따라서 상기 처리들은 최종 다층 기판 구조물을 형성하기 위해 상기 층 전이 처리를 반복하는 단계를 포함할 수 있다. 상기 구조물은 벌 크 기판을 포함한다. 상기 벌크 기판은 상부에 놓인 층을 포함하고, 이는 층 전이된 층일 수 있다. 상기 상부에 놓인 층은 층 전이된 층을 포함하고, 이는 처리되어 완성된 디바이스 구조물을 포함한다. 상부에 놓이는 층은 하나 또는 그 이상의 층들을 포함하며, 상기 층들은 또한 특정 실시예에 따라서 층 전이되거나, 증착되거나, 또는 이들의 임의의 조합이 행해질 수 있다. 또한, 상기 열 처리는 하나의 열 처리 및 다수의 열 처리 중 하나 또는 모두를 포함할 수 있으며, 상기 처리들은 실시예에 따라서 서로 동일하거나 다를 수 있다. 물론, 다른 변형, 수정 및 대안이 존재할 수 있다.
특정 실시예들에 대한 전체적인 설명이 상기에 기재되어 있지만, 다양한 수정, 대체적 구조 및 장비들이 사용될 수 있다. 따라서, 상기 기재 및 도면은 본 발명의 범위를 제한하도록 해석되어선 안 되고, 본 발명의 범위는 첨부된 청구항에 의해 정의된다.

Claims (55)

  1. 접합된 기판 구조물을 제조하는 방법에 있어서,
    제1 실리콘 기판으로부터 전이되고 제2 실리콘 기판에 연결된 소정 두께의 단결정 실리콘 물질을 제공하는 단계 - 상기 제2 실리콘 기판은 제2 표면 영역을 포함하고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 실리콘 산화물 물질을 포함하는 제1 특성부를 포함하는 경계 영역을 형성하도록 상기 제2 표면 영역이 상기 소정 두께의 단결정 실리콘 물질로부터의 제1 표면 영역에 결합됨 -;
    상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 일으키기 위하여, 상기 경계 영역에 열 처리를 행하는 단계 - 상기 제2 특성부는, 상기 실리콘 산화물 물질을 포함하지 않고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 제공된 에피택시적으로 형성된 실리콘 물질임 -; 및
    상기 소정 두께의 단결정 실리콘 물질을 상기 제2 실리콘 기판에 전기적으로 연결할 수 있도록 상기 에피택시적으로 형성된 실리콘 물질을 형성하기 위해, 상기 열 처리 중에 상기 경계 영역에 다수의 공극(void)이 형성되지 않도록 유지하는 단계를 포함하는 접합된 기판 구조물 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제2 특성부는 에피택시적으로 형성된 실질적으로 단결정인 실리콘 물질을 포함하는 접합된 기판 구조물 제조 방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 열 처리는, 상기 결합된 소정 두께의 단결정 실리콘 물질과 상기 제2 기판을 실질적으로 1000℃보다 높은 온도에서 비활성 기체 환경에 두는 단계를 포함하는 접합된 기판 구조물 제조 방법.
  11. 제1항에 있어서,
    상기 제1 특성부를 포함하는 상기 경계 영역은 10㎚보다 두께가 얇은 산화물층을 포함하는 접합된 기판 구조물 제조 방법.
  12. 제1항에 있어서,
    상기 열 처리는 상기 실리콘 산화물로부터의 하나 또는 그 이상의 산화물 종이 상기 경계 영역으로부터 확산되도록 하는 접합된 기판 구조물 제조 방법.
  13. 삭제
  14. 삭제
  15. 제1항에 있어서,
    상기 열 처리는, 상기 접합된 소정 두께의 단결정 실리콘과 상기 제2 기판을 실질적으로 1000℃보다 높은 온도에서 수소 기체 환경에 두는 단계를 포함하는 접합된 기판 구조물 제조 방법.
  16. 제1항에 있어서,
    상기 소정 두께의 단결정 실리콘의 클리빙된(cleaved) 표면에 비접촉 평탄화 처리(non-contact smoothing process)를 수행하는 단계를 더 포함하는 접합된 기판 구조물 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 실리콘 온 실리콘(silicon on silicon) 기판 구조물에 있어서,
    제1 표면 영역을 포함하는 제1 실리콘 기판;
    상기 제1 표면 영역 위에 놓인 층 전이된 소정 두께의 단결정 반도체 물질 - 상기 소정 두께의 단결정 반도체 물질은 정해진 두께를 갖고, 상기 제1 실리콘 기판의 상기 제1 표면 영역과 대향하는 제2 표면 영역을 포함함 -;
    상기 제1 표면 영역과 상기 제2 표면 영역 사이에 제공된 에피택시적으로 형성된 경계 영역; 및
    상기 에피택시적으로 형성된 경계 영역이 상기 제1 실리콘 기판을 상기 소정 두께의 단결정 반도체 물질에 전기적으로 연결할 수 있도록 하는 원소들의, 하나 내지 다섯 개의 단층들을 포함하는 실리콘 온 실리콘 기판 구조물.
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 접합된 기판 구조물을 제조하는 방법에 있어서,
    제1 실리콘 기판으로부터 전이되고 제2 실리콘 기판에 연결된 소정 두께의 단결정 실리콘 물질을 제공하는 단계 - 상기 제2 실리콘 기판은 제2 표면 영역을 포함하고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 실리콘 산화물 물질을 포함하는 제1 특성부를 포함하는 경계 영역을 형성하도록 상기 제2 표면 영역이 상기 소정 두께의 단결정 실리콘 물질로부터의 제1 표면 영역에 결합됨 -; 및
    상기 소정 두께의 단결정 실리콘 물질을 상기 제2 실리콘 기판에 전기적으로 연결할 수 있도록 상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 일으키기 위해, 상기 경계 영역에 열 처리를 행하는 단계 - 상기 제2 특성부는, 상기 실리콘 산화물 물질을 포함하지 않고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 제공된 에피택시적으로 형성된 실리콘 물질임 - 를 포함하는 접합된 기판 구조물 제조 방법.
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 접합된 기판 구조물을 제조하는 방법에 있어서,
    제1 실리콘 기판으로부터 전이되고 제2 실리콘 기판에 연결된 소정 두께의 단결정 실리콘 물질을 제공하는 단계 - 상기 제2 실리콘 기판은 제2 표면 영역을 포함하고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 실리콘 산화물 물질을 포함하는 제1 특성부를 포함하는 경계 영역을 형성하도록 상기 제2 표면 영역이 상기 소정 두께의 단결정 실리콘 물질로부터의 제1 표면 영역에 결합되며, 상기 소정 두께의 단결정 실리콘은 복수의 트래핑 지점(trapping sites)을 포함하는 표면 영역을 포함함 -; 및
    상기 소정 두께의 단결정 실리콘 물질을 상기 제2 실리콘 기판에 전기적으로 연결할 수 있도록 상기 경계 영역에 상기 제1 특성부로부터 제2 특성부로의 변화를 일으키기 위해 - 상기 제2 특성부는, 상기 실리콘 산화물 물질을 포함하지 않고, 상기 소정 두께의 단결정 실리콘 물질과 상기 제2 실리콘 기판 사이에 제공된 에피택시적으로 형성된 실리콘 물질임 -, 그리고, 상기 실리콘 산화물 물질의 일부분이 상기 표면 영역에 제공된 하나 또는 그 이상의 트래핑 지점으로 전이되도록, 상기 경계 영역에 열 처리를 행하는 단계를 포함하는 접합된 기판 구조물 제조 방법.
  55. 삭제
KR1020087023717A 2006-03-31 2007-01-19 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조 KR100996539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/394,597 US7598153B2 (en) 2006-03-31 2006-03-31 Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US11/394,597 2006-03-31

Publications (2)

Publication Number Publication Date
KR20080113385A KR20080113385A (ko) 2008-12-30
KR100996539B1 true KR100996539B1 (ko) 2010-11-24

Family

ID=38559695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023717A KR100996539B1 (ko) 2006-03-31 2007-01-19 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조

Country Status (7)

Country Link
US (1) US7598153B2 (ko)
EP (1) EP2002463A2 (ko)
JP (1) JP2009532872A (ko)
KR (1) KR100996539B1 (ko)
CN (1) CN101410940A (ko)
TW (1) TW200739671A (ko)
WO (1) WO2007114974A2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
US20100193899A1 (en) * 2007-11-23 2010-08-05 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
JP2011525301A (ja) 2008-06-11 2011-09-15 インテバック・インコーポレイテッド イオン注入装置及び半導体素子製造方法
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US20110241185A1 (en) * 2010-04-05 2011-10-06 International Business Machines Corporation Signal shielding through-substrate vias for 3d integration
DE102010046215B4 (de) 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
KR101036441B1 (ko) * 2010-12-21 2011-05-25 한국기계연구원 반도체 칩 적층 패키지 및 그 제조 방법
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
CN106847736B (zh) 2011-11-08 2020-08-11 因特瓦克公司 基板处理系统和方法
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
FR2995445B1 (fr) * 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
WO2014100506A1 (en) 2012-12-19 2014-06-26 Intevac, Inc. Grid for plasma ion implant
US9446467B2 (en) 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
DE202016000166U1 (de) 2015-01-09 2016-06-02 Silicon Genesis Corporation Dreidimensionale integrierte Schaltung
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US10049915B2 (en) 2015-01-09 2018-08-14 Silicon Genesis Corporation Three dimensional integrated circuit
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20220048762A1 (en) * 2020-08-14 2022-02-17 Beijing Voyager Technology Co., Ltd. Void reduction on wafer bonding interface
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670411A (en) 1992-01-31 1997-09-23 Canon Kabushiki Kaisha Process of making semiconductor-on-insulator substrate
US20030119280A1 (en) 2001-12-03 2003-06-26 Jung-Il Lee Method for forming SOI substrate

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US4363828A (en) 1979-12-12 1982-12-14 International Business Machines Corp. Method for depositing silicon films and related materials by a glow discharge in a disiland or higher order silane gas
JPS5989407A (ja) 1982-11-15 1984-05-23 Mitsui Toatsu Chem Inc アモルフアスシリコン膜の形成方法
US4637895A (en) 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
JPH02225399A (ja) 1988-11-11 1990-09-07 Fujitsu Ltd エピタキシャル成長方法および成長装置
US5789030A (en) 1996-03-18 1998-08-04 Micron Technology, Inc. Method for depositing doped amorphous or polycrystalline silicon on a substrate
EP0849788B1 (en) 1996-12-18 2004-03-10 Canon Kabushiki Kaisha Process for producing semiconductor article by making use of a substrate having a porous semiconductor layer
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
US6180496B1 (en) 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
JP3469761B2 (ja) 1997-10-30 2003-11-25 東京エレクトロン株式会社 半導体デバイスの製造方法
US6368930B1 (en) 1998-10-02 2002-04-09 Ziptronix Self aligned symmetric process and device
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
WO2000063956A1 (fr) 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
WO2002003430A2 (en) 2000-06-29 2002-01-10 California Institute Of Technology Aerosol process for fabricating discontinuous floating gate microelectronic devices
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
WO2002080244A2 (en) 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US7019339B2 (en) 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
WO2003001869A2 (en) 2001-06-29 2003-01-09 California Institute Of Technology Method and apparatus for use of plasmon printing in near-field lithography
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
KR100874724B1 (ko) 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6804062B2 (en) 2001-10-09 2004-10-12 California Institute Of Technology Nonimaging concentrator lens arrays and microfabrication of the same
US20030111013A1 (en) 2001-12-19 2003-06-19 Oosterlaken Theodorus Gerardus Maria Method for the deposition of silicon germanium layers
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US7121474B2 (en) 2002-06-18 2006-10-17 Intel Corporation Electro-optical nanocrystal memory device
FR2842650B1 (fr) 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US7294582B2 (en) 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
US6818529B2 (en) 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
US6822326B2 (en) 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US7238595B2 (en) 2003-03-13 2007-07-03 Asm America, Inc. Epitaxial semiconductor deposition methods and structures
FR2856192B1 (fr) 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
US7029995B2 (en) 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US6771410B1 (en) 2003-06-18 2004-08-03 Intel Corporation Nanocrystal based high-speed electro-optic modulator
US20060024435A1 (en) 2003-10-20 2006-02-02 Dean Holunga Turbulent mixing aerosol nanoparticle reactor and method of operating the same
US6867073B1 (en) 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7301172B2 (en) 2004-04-07 2007-11-27 California Institute Of Technology Sequentially charged nanocrystal light emitting device
EP1605502A1 (en) 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
US7265030B2 (en) 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
WO2006015185A2 (en) 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
WO2006022780A2 (en) 2004-08-05 2006-03-02 California Institute Of Technology Method for fabricating crystalline silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
EP1792338A1 (en) 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
US20060071213A1 (en) 2004-10-04 2006-04-06 Ce Ma Low temperature selective epitaxial growth of silicon germanium layers
US7846759B2 (en) 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060108688A1 (en) 2004-11-19 2006-05-25 California Institute Of Technology Large grained polycrystalline silicon and method of making same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670411A (en) 1992-01-31 1997-09-23 Canon Kabushiki Kaisha Process of making semiconductor-on-insulator substrate
US20030119280A1 (en) 2001-12-03 2003-06-26 Jung-Il Lee Method for forming SOI substrate

Also Published As

Publication number Publication date
US7598153B2 (en) 2009-10-06
KR20080113385A (ko) 2008-12-30
US20070232022A1 (en) 2007-10-04
JP2009532872A (ja) 2009-09-10
EP2002463A2 (en) 2008-12-17
WO2007114974A3 (en) 2008-02-14
TW200739671A (en) 2007-10-16
CN101410940A (zh) 2009-04-15
WO2007114974A2 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
US7351644B2 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7911016B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US7202124B2 (en) Strained gettering layers for semiconductor processes
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
WO2007014320A2 (en) Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
WO2000063965A1 (en) Treatment method of cleaved film for the manufacture of substrates
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
KR102094561B1 (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
KR20210019463A (ko) 얇은 실리콘 층의 전사 방법
TWI836169B (zh) 用於接合兩個半導體底材的方法
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе
US7811901B1 (en) Method and edge region structure using co-implanted particles for layer transfer processes
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
CN111630653A (zh) 可分离结构及使用所述结构的分离方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 10