KR102094561B1 - 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법 - Google Patents

음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법 Download PDF

Info

Publication number
KR102094561B1
KR102094561B1 KR1020147032479A KR20147032479A KR102094561B1 KR 102094561 B1 KR102094561 B1 KR 102094561B1 KR 1020147032479 A KR1020147032479 A KR 1020147032479A KR 20147032479 A KR20147032479 A KR 20147032479A KR 102094561 B1 KR102094561 B1 KR 102094561B1
Authority
KR
South Korea
Prior art keywords
atmosphere
bonding
gas
substrates
pressure
Prior art date
Application number
KR1020147032479A
Other languages
English (en)
Other versions
KR20150013556A (ko
Inventor
프랑수아 리에우토르드
Original Assignee
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Publication of KR20150013556A publication Critical patent/KR20150013556A/ko
Application granted granted Critical
Publication of KR102094561B1 publication Critical patent/KR102094561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

본 발명은 두 기판의 직접 본딩 방법에 관한 것이고, 이 방법은 적어도 (a)상기 기판의 접합할 표면을 긴밀히 접촉시키는 단계; 및 (b) 상기 기판 사이의 본딩 전선을 전파시키는 단계를 포함하며, 단계 (b) 동안에 상기 기판이 가스 분위기 의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 가스 분위기 안에서 유지되는 것을 특징으로 한다.

Description

음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법{PROCESS FOR BONDING IN AN ATMOSPHERE OF A GAS HAVING A NEGATIVE JOULE-THOMSON COEFFICIENT}
본 발명은 직접 본딩(direct bonding) 분야에 관한 것이다. 특히 본 발명은 분자 접착(molecular adhesion)에 의한 두 기판의 신규한 본딩 방법을 주제물로 가진다.
"분자 접착(molecular bonding)"이라고 부정확하게 알려지기도 한, 재료의 직접 본딩(웨이퍼 본딩)은 특히 마이크로전자 분야에서 재료 집합체를 제조하는 잘 알려진 기술이다. 직접 본딩은 예를 들어, 스마트컷(Smart Cut®) 타입 기술과 같은 ("복합체 구조" 또는 "다층 반도체 웨이퍼"라고도 알려진) 다층 반도체 구조 제조 기술에서 특히 일어난다. 여기서는, 도너 기판의 박층을 리시빙 기판으로 전사하며, 상기 박층은 분자 접착에 의해 리시빙 기판에 일체화된다.
통상적으로, 직접 본딩은 접촉 상태에 있는 기판에 가벼운 기계적 압력을 국부적으로 인가하는 것에 의해 개시된다. 이 압력의 목적은 인력(반데르발스 힘, 수소 결합, 심지어 공유 결합)이 접합될 두 표면의 원자나 분자 사이에 성립될 수 있도록 두 재료를 충분히 좁은 거리로 가져 오는 것이다. 그러면 두 기판을 긴밀하게 본딩하는 효과를 가지고, 본딩 전선(bonding front)이 개시 지점으로부터 표면의 전체로 전파한다. 그러나, 압력 지점의 인가가 강제적인 것은 아니다. 두 개의 충분히 플랫한 표면을 접촉하게 한다는 단순한 사실이 다소 긴 시간 후에 본딩 전선의 진행을 자발적으로 개시하기에 충분할 수 있다.
이 본딩 전선 및 그 속도를 결정하는 변수에 관한 연구는 특히 Rieutord 등의 논문, Dynamics of a bonding front, Physical Review Letters, vol. 94, pp. 236101, 2005에 의해 시작되었다. 여기에는 전선의 전진이 한편으로는 접합 영역을 전파시키려는 플레이트의 접착 에너지, 및 다른 한편으로는 이 확장의 속도를 늦추려는 플레이트 사이에 가스 포획된 점성 저항(viscous resistance)이라는 두 개의 적대적인 효과의 결과라고 언급되어 있다.
특히 마이크로전자 분야에서, 직접 본딩으로 형성한 다층 구조를 사용하려면, 뛰어난 품질 및 뛰어난 균질성을 가지는 본딩 계면을 얻는 것이 필수적이다. 이것은 통상적으로 재료 분자 접착에 의한 두 개의 플레이트의 본딩이, 예를 들어 박막(전형적으로 수 마이크로미터에서 수십 나노미터)만 남기기 위한 기계적/화학적 연마, 화학적 침식(attack) 또는 쪼개기(splitting)와 같이, 접합 플레이트 중 하나를 얇게 하는(thinning) 하나 이상의 단계들을 수반하기 때문이며, 이 결과로 최종 박막의 노출된 표면이 본딩 계면에 매우 가까워진다.
결과적으로, 일부 영역의 접합이 부실하면, 최종막은 본딩에 후속하는 다양한 기술적 단계들(얇게 하기, 어닐링, 부품 제조 등)을 거치는 동안에 벗겨질 수 있다.
불행하게도, 분자 접착에 의한 본딩은 통상적으로 특히 "기포(bubbles)" 타입 및 접합된 기판의 가장자리를 따른 "가장자리 보이드(edge voids)" 타입 결함의 출현을 초래한다. 용어 "기포" 는 두 기판 사이의 본딩 계면에서 가스 및/또는 수분이 포획되어 발생되는 결함을 의미한다. 용어 "가장자리 보이드"는 최종 구조 (통상적으로 원형 소판(platelet) 형태)의 주변에서 전형적으로 관찰되고 본딩으로 인해 발생되는 결함을 의미한다. 이러한 결함은 개시 지점으로부터 비교적 넓은(전형적으로 120°) 부분 위의 반대면에서 통상적으로 관찰되고, 플레이트 중심 안에서 개시가 수행되는 경우에는 플레이트 주변의 전체 위로 관찰된다.
접합된 표면 사이에서 스페이서(spacer)로 작용하는, 이와 같은 본딩 계면에서 포획된 입자 또는 기포의 존재는 두 기판의 본딩 품질에 영향을 줄 수 있고, 분자 접착에 의해 접합된 구조의 목표하는 응용에 특히 해로운 것으로 드러난다.
게다가, Smart Cut® 타입 박층 전사 기술을 사용하는 동안, 오리지널 도너 기판(박층의 제거 및 전사에 한 번도 사용되지 않은, "신규(fresh)" 소판이라고도 알려짐)을 접합하는 때에 비하여 재사용 도너 기판(박층의 제거 및 전사에 이미 사용된 "재생(refresh)" 소판이라고도 알려짐)이 접합되는 경우에 가장자리 보이드 결함의 출현이 강조되는 것이 관찰된다. 증가된 결함 존재는 박층 전사 기술에서 재사용 플레이트의 사용에 걸림돌이 된다.
이러한 결함의 개수 또는 크기를 감소시키려는 다양한 기법들이 개발되어 왔다.
예를 들어, 본딩 전선의 속도를 감소시키는 것이 결함의 개수에 좋은 효과가 있어 그 속도는 결함의 개수에 영향을 주는 인자라고 규명되었다. 이것을 위해, 특히 상기 기판들의 하나 및/또는 다른 것의 표면 상태 처리, 특히 가열 (WO　2007060145)에 의해, 이 속도를 조절하려는 다양한 기술이 제안되었다. 본딩 전선의 속도 감소 목적으로, 본딩시에 가스 젯(jet), 선택적으로 열 가스 젯을 본딩 전선의 개시 지점 방향으로 분사하는 것도 제안되어 있다(EP　2　963　157). 그러나, 이러한 처리들은, 본딩 속도의 감소를 실제 가져올 수는 있지만, 접착 에너지도 감소시킬 수 있어, 어떤 응용에 있어서는 해로울 수 있다. 본딩 전선 속도 및 접착 에너지 사이의 관계는, 예를 들어, Rieutord 등(Dynamics of a bonding front, Physical Review Letters, vol. 94, pp. 236101, 2005)에 기술되어 있다.
추가적으로, 문서 EP　2　200　077는 접착 에너지에 상당한 영향을 미치지 않고 결함의 개수를 감소시키려는 목적에서, 부분적 진공 하에 기판을 긴밀히 접촉하는 조작을 수행할 것을 제안한다. 그러나, 부분적 진공 하의 본딩이라는 이 방법에서는 기판을 고정하고 정렬하는 데에 분자 접착에 의한 본딩용의 일반적인 설비를 사용하는 것이 어려워진다.
최종적으로, 제조 공정 동안에 플레이트의 가장자리 구조를 변경하기 위해, 특히 가장자리가 떨어지는 곡률을 변경하기 위해 제안된 문서 EP　1　566　830에 대해서도 언급할 수 있다. 그러나, 이 해결책은 접합하려는 플레이트에 예비적인 기계적 조작을 요구한다는 단점을 가진다.
본 발명은 직접 본딩 동안에 발생되는 결함의 개수를 감소시키고 심지어 이러한 결함 형성을 완전히 없애기 위한 신규한 수단을 제공하고자 한다.
보다 상세하게, 발명자들은 특정한 가스 분위기 안에서 분자 접착에 의한 기판 본딩을 수행함으로써, 이러한 결함을 감소시키고 심지어는 완전히 제거할 수 있음을 발견하였다. 상기 가스 분위기는 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수(Joule-Thomson coefficient)를 가진다.
이에 따라, 본 발명은, 그것의 제1 양태에 따르면, 분자 접착에 의한 두 기판 본딩 방법에 관한 것이며,
(a) 상기 기판의 접합하려는 표면을 긴밀히 접촉시키는 단계;
(b)　상기 기판 사이의 본딩 전선을 전파시키는 단계; 를 적어도 포함하고,
단계 (b) 동안에 가스 분위기 안에서 상기 기판을 유지하는데, 상기 가스 분위기는 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 것을 특징으로 한다.
물론, 단계 (a)의 두 병치된 기판을 본딩 전선 전파에 우호적인 조건 하에 두는 것은 기술 분야에서 숙련된 자에게 달려있다.
예를 들어, 그것은 본딩 과정을 자발적으로 개시하기에 충분히 긴 시간 동안 접합하려는 두 표면을 접촉한 상태로 두는 것일 수 있다.
특히 유리한 변형 실시에 따르면, 단계 (b)에서 본딩 전선의 전파는 두 병치된 기판에 의해 형성된 조립체의 적어도 하나의 외부 면 상에 적어도 하나의 압력 지점을 인가하는 것에 의해 개시될 수 있다. 접촉 힘의 인가는 두 기판 사이의 본딩 방법을 빠르게 시작할 수 있도록 하므로 유리하다.
본 발명의 방법은 특히 본 발명에 따라 요구되는 가스 분위기를 함유하는 밀폐된 챔버 안에서 수행될 수 있다.
구체적인 실시예에 따르면, 단계들 (a) 및 (b)는 본 발명에 따른 가스 분위기 안에서, 특히 상기 가스 분위기를 함유하는 챔버 안으로 도입된 일반적인 직접 본딩 장치를 이용해 수행될 수 있다.
도 1은 대기압에서 다양한 가스들에 대해 줄-톰슨 계수의 변동을 온도 함수로 나타낸 그래프이다.
도 2는 Smart Cut® 공정의 다양한 단계들에서 기판 또는 기판들의 단면도이다.
표현의 명료성을 위해, 도 2 안의 서로 다른 구성요소들이 일정한 비율로 그려지지 않고, 다양한 부분들의 실제 치수가 지켜지지 않았음을 주목해야 한다.
용어 "긴밀히 접촉시키는(bringing into intimate contact)"은 접합될 표면을 본딩이 개시되도록 하는 충분히 좁은 간격, 전형적으로 수 나노미터 미만의 거리로 가져오는 것을 의미한다.
"접촉 지점(contact point)"이라고도 알려진, 용어 "압력 지점(pressure point)"은 나란히 놓인 기판들 중 적어도 한 기판의 노출된 표면에, 예를 들어 인가 도구("접합 핀(bond pin)")를 사용해 접촉 힘을 국부적으로 인가하는 것을 의미한다. 위에서 명시한 바와 같이, 압력 지점은 압력 지점으로부터 전파하려는 본딩 전선을 발생시키는 것이다. 이 전파는, 예를 들어, 압력 지점이 두 병치된 표면의 중심 영역에 가해지는 경우에 동심원상일 수 있다.
용어 "본딩 전선"은 본딩의 개시 지점으로부터 전파하는 본딩 또는 분자 접착 전선을 의미하고, 이것은 이 개시 지점으로부터 두 기판 사이의 긴밀한 접촉 표면 전체 위로 미치는 인력(예를 들어, 반데르발스 힘)의 확산에 해당한다.
다른 언급이 없으면, 명세서 전체에서, 본딩을 위해 서로 접촉되어진 두 기판의 각 표면을 의미하기 위해, "제1 본딩 표면" 및 "제2 본딩 표면"이라고도 알려진 "접합하려는 표면"을 참조한다.
본 발명의 방법은 몇 가지 면에서 장점이 있다고 입증되었다.
무엇보다, 후술하는 예에서 보는 바와 같이, 분자 접착에 의한 본딩 동안에 본 발명에 따른 가스 분위기의 사용은 접합 기판의 가장자리를 따르는 가장자리 보이드 결함 또는 기포의 출현을 제거할 수 있도록 한다.
뿐만 아니라, 이러한 가스 분위기의 사용은 본딩의 유효성에 영향을 주지 않고, 특히 접착 에너지에 영향을 미치지 않는다. 이것은 특히 이미 회로가 구현되어 있어 본딩 후에 접착 에너지를 증가시키려는 목적으로 후속적인 고온 어닐링을 실시할 수 없는 플레이트를 조립하는 경우에 유리하다.
게다가, 본딩 동안의 분위기 적응만을 요구하는 본 발명의 방법은 시편들의 준비 단계들에 영향을 미치지 않아, 예를 들어 목표하는 응용에서 요구되는 접착 에너지를 증가시킬 수 있는 표면 처리 공정을 개별적으로 그리고 상호의 영향 없이 최적화할 수 있다.
최종적으로, 본 발명의 방법은 분자 접착에 의해 기판을 본딩하는 데에 일반적으로 이용되는 설비를 사용하면서 수행하기가 쉽다는 것이 입증되었다. 특히, 본 발명에 따른 본딩은 대기압 및 상온의 분위기 안에서 수행될 수 있는데, 서포트 하에 음의 압력에 기초한 기판 고정 시스템의 사용을 허용하고, 본딩 기계에 통상적으로 이용되는 많은 정렬 및 제어 시스템의 조작을 유지할 수 있도록 한다.
후속적으로 더 상세히 설명하는 바와 같이, 본 발명의 본딩 방법은 표면의 직접 본딩이 요구되는 다양한 구조의 제조 동안에, 특히 Smart Cut® 기술과 같이 리시빙 기판 상에 반도체 재료로 만들어진 박층을 포함하는 구조를 형성하기 위한 기술에서 수행될 수 있고, 이에 대해서는 상세히 설명할 것이다.
따라서, 본 발명의 다른 양태에 따르면, 본 발명은 기판 상에 반도체 재료, 특히 실리콘으로 만들어진 박층(13)을 포함하는 구조 형성 방법에 관한 것이고,
(c)　상기 반도체 재료의 적어도 하나의 박층(13)을 포함하는 부분을 포함하고 제1 본딩 표면(15)을 가지는 도너 기판(A) 및 제2 본딩 표면(15')을 가지는 리시빙 기판(B)을 제공하는 단계;
(d)　분자 접착에 의해 상기 제1 표면(15) 및 상기 제2 표면(15')을 접합하는 단계; 및
(e)　상기 리시빙 기판(B)에 접합된 상기 부분으로부터 상기 도너 기판(A)의 나머지를 제거하는 단계를 적어도 포함하고, 단계 (d)는 상기 정의된 본딩 방법에 따라 수행되는 것을 특징으로 한다.
본 발명에 따른 방법의 다른 특징들, 대안적인 형태 및 응용은 내포된 제한이 없이 예시의 목적으로 주어지는 다음의 상세한 설명, 예 및 도면들에 의해 더욱 명확해질 것이다.
달리 언급이 없으면, "포함하는"이라는 표현은 "적어도 하나를 포함하는"이라고 이해되어야 한다.
가스 분위기
앞서 언급한 바와 같이 본 발명에 따른 기판의 본딩은 가스 분위기의 압력 및 온도 하에서 음의 줄-톰슨 계수, 특히 - 0.01 K/bar 이하, 특히 - 0.05 K/bar 이하를 가지는 가스 분위기 안에서 수행된다.
줄-톰슨 계수는 주어진 가스 또는 가스 혼합물에 대해, 가스 또는 가스 혼합물의 부피가 증가할 때(가스는 압력 감소를 겪음) 압력 변화에 관련된 온도 변동을 의미한다 μJT=△T/△P.
도 1은 예로서, 대기압에서 서로 다른 가스들에 대해 온도의 함수로 줄-톰슨 계수에서의 변동 곡선을 나타낸다. 예를 들어, 이 그래프에서 상온 및 대기압 하에, 헬륨 및 수소가 음의 줄-톰슨 계수를 가지는 것을 관찰할 수 있는데, 이것은 이러한 가스들이 상온 및 대기압에서 압력 감소 동안에 따뜻해지는 것을 의미한다.
용어 "가스 분위기" 는 상기 가스 분위기가 가스 또는 가스 혼합물로 형성되는 것을 의미한다.
본 발명에 따른 분위기의 조성은 주어진 온도 및 압력 조건 하에서 상기 분위기가 음의 줄-톰슨 계수를 가지도록 하는 것이다. 기술 분야에서 숙련된 자는 본 발명에 따른 분위기를 형성하기 위해 실시 온도 및 압력을 조정하고 상기 가스 또는 가스들의 성질을 선택할 수 있다.
특히, 본 발명에 따른 분위기는 주어진 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 하나 이상의 가스들을 포함한다.
특히 바람직한 실시예에 따르면, 본딩은 상온 및 대기압에서 수행된다.
용어 "상온"은 대략 25℃의 온도를 의미한다. 용어 "대기압" 은 대략 1013　hPa의 압력을 의미한다.
이 실시예에서, 상기 분위기는 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스를 포함할 수 있다.
제1 대안적인 실시예에 따르면, 상기 가스 분위기는 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 하나 이상의 가스로 형성될 수 있다. 다른 말로, 상기 분위기는 상기 주어진 온도 및 상기 주어진 압력에서 양의 줄-톰슨 계수를 가지는 가스를 포함하지 않는다.
예를 들어, 상온 및 대기압에서 본딩을 수행하는 경우에, 상기 분위기는 헬륨, 네온 및 수소에서 선택되는 가스 또는 가스 혼합물로 형성될 수 있다.
구체적인 실시예에 따르면, 상기 분위기는 헬륨으로 이루어진다.
다른 대안적인 실시예에 따르면, 상기 분위기는 (i) 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 하나 이상의 가스 및 (ⅱ) 상기 분위기의 온도 및 압력에서 양의 줄-톰슨 계수를 가지는 하나 이상의 가스의 혼합물로 형성될 수 있다.
물론, 기술 분야에서 숙련된 자는 최종 혼합물이 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지도록 서로 다른 가스들의 각각의 양을 조정할 수 있다.
예를 들어, 상온 및 대기압에서 본딩을 수행하는 경우에, 상기 분위기는 (i) 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스 및 (ⅱ) 상온 및 대기압에서 양의 줄-톰슨 계수를 가지는, 특히 질소, 산소 및 아르곤에서 선택되는 하나 이상의 가스의 혼합물로 형성될 수 있고, 상기 혼합물이 상온 및 대기압에서 음의 줄-톰슨 계수를 가지도록 하는 비율이다.
특히, 상기 분위기는 (i) 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스 및 (ⅱ) 공기의 혼합물로 형성될 수 있고, 상기 혼합물이 상온 및 대기압에서 음의 줄-톰슨 계수를 가지도록 하는 비율이다.
구체적인 실시예에 따르면, 상기 분위기는 헬륨 및 공기 혼합물로 형성되고, 상기 혼합물은 음의 줄-톰슨 계수를 가지도록 하는 비율이다.
본딩 방법
본 발명에 따른 본딩 방법은 분자 접착에 의한 본딩에 일반적으로 채용되는 단계들을 포함한다. 특히, 접합될 기판의 표면이 우선 긴밀히 접촉되고나서 상기 기판들 사이의 본딩 전선 전파에 의해 본딩이 수행된다.
기판
본 발명의 방법은 분자 접착에 의한 본딩과 양립할 수 있는 어떠한 타입의 재료 조립체에도 적용될 수 있고, 특히 예를 들어, 쿼츠 및 유리와 같은 절연 재료, 및 예를 들어, 실리콘, 저매늄 등과 같은 반도체 재료 조립체에 적용될 수 있다.
직접 본딩은 특히 SeOI 구조라고도 알려진 "반도체 온 인슐레이터(Semiconductor On Insulator)" 타입 제조, 및 특히 SOI 구조라고도 알려진 "실리콘 온 인슐레이터(Silicon On Insulator)" 타입 구조의 제조에서 일어난다.
후자의 응용에 있어서, 접합할 기판의 적어도 하나는 표면에 산화물층을 가진다. 예로서, SOI 구조의 형성은 Si/SiO2 또는 SiO2/SiO2 본딩도 포함할 수 있다.
긴밀히 접촉시키는 데에 적합한 플랫한 표면을 각각 가지기만 하면 조립될 기판은 다양한 형상일 수 있다.
특히 기판은 통상적으로 원형 윤곽을 가지고 예를 들어 100 nm 에서 300 nm 범위의 다른 직경을 가질 수 있는 웨이퍼 형태일 수 있다.
표면 준비
접합하려는 상기 기판의 표면은 긴밀히 접촉하기 전에 특히 분자 접착을 촉진하기 위한 목적으로 하나 이상의 표면 처리 단계들, 예를 들어 연마, 세정, 친수/소수 처리 등이 수행될 수 있다.
이러한 처리들은 접합할 두 표면 중 하나, 심지어는 접합할 두 표면에 수행될 수 있다.
이것은 분자 접착을 촉진하려면, 접합할 표면이 충분히 매끈하고 입자 또는 오염이 없어야 하기 때문이다.
화학적 처리들의 예로서, 특히 다음이 언급될 수 있다:
- RCA 타입 세정, 이를테면 입자 및 탄화수소 제거에 적합한 SC1 배쓰 (NH4OH, H2O2, H2O), 및 금속 오염원 제거에 적합한 SC2 배쓰(HCl, H2O2, H2O)의 조합;
-　유기물 오염원 제거에 적합한 오존(O3) 용액 세정; 또는
- (SPM(황산 과산화물 혼합물) 용액이라고도 알려진) 황산 및 과산화수소 혼합물을 포함하는 용액 세정.
접합할 표면의 준비는 화학적 처리에 추가되거나 추가되지 않는 표면의 기계적 준비(가벼운 연마, 브러싱)를 포함할 수 있다. 이러한 처리들은 본딩에 적합한 평탄도를 가진 표면을 제공하도록 특히 의도될 수 있다. 바람직하게, 예를 들어, 원자 힘 현미경으로 (다시 말해, 10 nm 에서 1 ㎛ 파장의 측면 스케일로) 측정한 표면 거칠기는 바람직하게, 본딩이 일어나려면 0.5　nm rms를 넘지 않는다.
기술 분야에서 숙련된 자는 분자 접착에 의한 본딩 기술에 일반적으로 채용되는 표면 준비의 적절한 방법을 채용할 수 있다.
본 발명의 방법은 결함의 출현을 감소시키도록 제안된 다른 공지의 수단, 예를 들어 표면 상태, 기판 유연성(flexibility), 기판 가장자리 곡률의 변경 등과 조합될 수도 있다.
본딩 단계 (b)
본 발명의 방법에 따르면 단계 (b)의 본딩 전선의 전파는 상기 정의된 바와 같은 특정한 가스 분위기 안에서 수행된다.
상술한 바와 같이 본딩 전선의 전파는 나란히 위치하는 두 기판 중 적어도 한 기판의 적어도 하나의 노출된 표면 상에 적어도 하나의 압력 지점을 인가함으로써 유리하게 개시될 수 있다.
이 압력 지점은 상기 기판의 둘레 가장자리 또는 중심에 인가될 수 있고, 특히 둘레 가장자리에 인가될 수 있다. 접촉 지점은 전형적으로 인가 툴("본드 핀")을 이용해 두 기판 중 하나의 노출된 표면에 기계적 압력을 인가하는 것에 의해 개시될 수 있다. 이 접촉 힘의 인가는 이 개시 지점으로부터 출발하는 본딩 전선의 전파를 개시하도록 한다. 이에 따라 기판 본딩 표면 전체 위로의 본딩 전선의 전파는 분자 접착에 의해 두 기판을 접착하게 한다.
통상적으로 가해지는 접촉 힘의 강도는 2 MPa 미만의 기계적 압력에 해당한다.
상술한 바와 같이, 특히 대기압 및 상온에서 수행되는 본 발명에 따른 본딩 방법은 분자 접착에 의한 본딩에 현재 사용되고 있는 장치와 양립할 수 있는 장점을 가진다.
본 발명의 방법은 분자 접착에 의한 두 기판 본딩에 일반적으로 이용되는 어떠한 본딩 장치를 이용해도 수행될 수 있다. 이러한 장치는 통상적으로 예를 들어 Teflon® stylus와 같이, 두 기판 사이에 본딩 전선을 개시하는 압력 지점을 인가하기 위한 툴 및 기판 홀더를 포함한다.
일반적인 본딩 장치는 본 발명에 따른 본딩 방법을 수행하기 위한 목적으로, 본 발명에 따른 가스 분위기를 함유하는 챔버 안으로 도입될 수 있다.
응용
구체적인 실시예에 따르면, 본 발명에 따른 본딩 방법은 예를 들어, SeOI 구조 및 특히 SOI 구조와 같은, 리시빙 기판 상에 반도체 재료로 만들어진 박층 구조의 형성을 위한 공정에 채용될 수 있다.
이러한 구조 준비에 있어서, 본딩 방법은 반도체 재료로 만들어진 적어도 하나의 박층을 포함하는 전사하려는 부분을 포함하고 제1 본딩 표면을 가지는, "도너 기판"이라고 부르는 기판과 제2 본딩 표면을 가지는 "리시빙 기판"이라고 부르는 기판 사이에서 수행된다.
따라서, 본 발명은 기판 상에 반도체 재료로 이루어진 박층을 포함하는 구조 형성 방법에 관한 것이기도 하고,
(c)　상기 반도체 재료의 적어도 하나의 박층을 포함하는 부분을 포함하고 제1 본딩 표면을 가지는 도너 기판 및 제2 본딩 표면을 가지는 리시빙 기판을 제공하는 단계;
(d)　분자 접착에 의해 상기 제1 표면 및 상기 제2 표면을 접합하는 단계; 및
(e)　상기 리시빙 기판으로 접합되는 상기 부분으로부터 상기 도너 기판의 나머지를 제거하는 단계를 적어도 포함하며,
분자 접착에 의한 본딩 단계 (d)는 상술한 본 발명에 따른 가스 분위기 안에서 수행되는 것을 특징으로 한다.
상기 반도체 재료의 상기 박층은 Si, SiC, SiGe, Ge, Ⅲ-V 화합물(원소 주기율표의 Ⅲ족 원소 및 V 족 원소로 제조된 화합물 반도체), Ⅱ-Ⅵ 화합물 및 그들의 혼합물에서 선택되는 적어도 하나의 재료를 포함할 수 있다. 리시빙 기판은 제2 본딩 표면을 가지는 재료의 한 층 또는 하나 이상의 재료로 된 여러 층을 포함할 수 있다. 리시빙 서포트는 실리콘, 사파이어, 유리 및 쿼츠에서 선택되는 재료를 포함할 수 있다.
전사하려는 부분은 전사할 박층에 추가적으로, 상기 제1 본딩 표면을 가지는 재료의 다른 층을 포함할 수도 있다. 이 다른 층은 SiO2, Si3N4, 다이아몬드, Al2O3 또는 AlN에서 선택되는 적어도 하나의 재료를 특히 포함할 수 있다. 그것은 특히 SiO2 층일 수 있다.
실행의 예로서, 본 발명에 따른 본딩 방법은 SOI 타입 적층 구조를 얻기 위해, Soitec에 의해 개발된 Smart Cut® 타입 기술에 채용될 수 있다. 이 기술은 도 2를 참조하여 아래에 상세히 기술한다.
이것은 소정 깊이로 조정된 층을 얻기 위하여 출발 기판(도너 기판) 안의 선택적인 절연체와 함께 반도체 재료로 만들어진 박층을 이 기판의 면을 통과하는 이온 주입에 의해 획정한 다음, 주입된 면이 직접 본딩에 의해 리시빙 서포트의 면에 일체화되도록 하는 것과, 최종적으로, 출발 기판의 나머지로부터 박층을 분리하는 것에 특징이 있다.
특히, 도 2a는 예를 들어 실리콘으로 만들어지고 괜찮다면 실리콘 산화물 층(12)으로 피복되며 표면(15)을 가진 출발 기판(A)을 보여준다. 이 도면은 기판 안에 박층(13)을 획정하도록 의도된 이온 주입 단계(화살표로 표시됨) 동안의 기판을 도시한다. 표면(15)을 통해 주입된 가스상 개체들은, 열처리 후에, 주입 에너지에 의해 결정되는 깊이에서, 미세공동층(16)을 형성한다. 가스상 개체들은 바람직하게 수소, 헬륨 또는 이러한 개체들의 조합에서 선택될 수 있다. 이와 같이 출발 기판 안에서 획정된 박층(13)은 예를 들어 실리콘으로 만들어진 리시빙 서포트(B) 상으로 후속적으로 전사된다.
도 2b는 기판(A)의 표면(15)과 리시빙 기판(B) 표면(15')들 중 하나를 분자 접착에 의해, 본 발명에 따라 본딩하여 얻은 구조를 도시한다.
후속 단계 동안에, 박층(13)은 층(16)에서 쪼개기에 의해 출발 기판의 나머지로부터 분리된다. 파단은, 예를 들어, 직접 본딩을 추가적으로 강화시킬 수 있는 열처리에 의해 얻어질 수 있다. 도 2c에 도시한 적층 구조가 얻어진다.
이 구조는 리시빙 서포트(B)에 의해 지지되고 산화층(12)으로 이루어진 절연층에 의해 이 서포트와는 절연된 실리콘 박층(13)을 포함한다.
후술하는 예는 본 발명의 암묵적 제한없이 예시로서 주어지는 것이다.
예
분자 접착에 의한 본딩
분자 접착에 의한 본딩은 제1 본딩 표면을 정의하는 실리콘 산화물층을 가지고 있는 제1 실리콘 웨이퍼 및 제2 본딩 표면을 정의하는 제2 실리콘 웨이퍼 사이에서 수행되었다. 웨이퍼는 1 인치(2.54 cm) 내지 450 mm 직경의 원형 소판 형상이다.
기판의 접합할 표면은 사전에 브러싱으로 세정하고 초순수로 헹군 다음 원심분리로 건조하였다.
기판은 상기 기판 표면을 긴밀히 접촉시키고 어느 하나의 기판의 노출된 표면의 둘레 가장자리 지점에 본드 핀을 인가함으로써 본딩 전선을 개시할 수 있는 일반적인 본딩 장치(EVG로부터의 자동화된 웨이퍼 본딩 시스템인 EV®40)의 기판 홀더 상에 위치시켰다.
본딩 장치는 가스 분위기를 함유하는 챔버 안으로 도입되어 본딩 장치에 의해 자동화된 본딩이 수행되었다.
상온 및 대기압에서 본딩 챔버의 가스 분위기를 변화시켜 가며 본딩 방법을 반복하였다. 실험된 분위기는 다음과 같다:
1. 공기,
2. 질소,
3. 아르곤, 및
4. 헬륨.
결과
적외선 카메라 또는 현미경을 이용해 본딩 계면을 관찰하면, 공기, 질소 또는 아르곤 분위기 하의 플레이트의 경우 플레이트의 가장자리를 따라 가장자리 보이드 또는 기포 결함의 존재가 드러난다.
반면에, 헬륨 분위기 하에서 수행된 본딩의 경우, 본딩 계면 주변에서 가장자리 보이드나 기포 결함이 관찰되지 않는다.

Claims (17)

  1. 분자 접착에 의해 접합되는 두 기판들의 가장자리를 따르는 가장자리 보이드 결함(edge void defects) 또는 기포(bubbles)의 출현을 감소시키기 위한 방법이고, 적어도
    (a) 상기 기판들의 접합할 표면들을 긴밀히 접촉시키는 단계; 및
    (b)　상기 기판들 사이의 본딩 전선을 전파시키는 단계를 포함하며,
    단계 (b) 동안에 상기 기판들이 가스 분위기 안에 유지되며, 상기 가스 분위기는 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 본딩 전선의 전파는 두 병치된 기판들에 의해 형성된 조립체의 적어도 하나의 외부 면 상에 적어도 하나의 압력 지점을 인가하는 것에 의해 개시되는 방법.
  3. 제1항에 있어서, 상기 분위기는 가스 또는 가스 혼합물로 형성되고, 상기 가스 또는 가스 혼합물은 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 방법.
  4. 제1항에 있어서, 상기 분위기는 (i) 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지는 하나 이상의 가스 및 (ⅱ) 상기 분위기의 온도 및 압력에서 양의 줄-톰슨 계수를 가지는 하나 이상의 가스로 이루어진 혼합물로 형성되고, 상기 혼합물은 상기 분위기의 온도 및 압력에서 음의 줄-톰슨 계수를 가지도록 하는 비율인 방법.
  5. 제1항에 있어서, 단계 (b)는 상온 및 대기압에서 수행되는 방법.
  6. 제5항에 있어서, 상기 분위기는 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스를 포함하는 방법.
  7. 제5항에 있어서, 상기 분위기는 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스로 형성되는 방법.
  8. 제5항에 있어서, 상기 분위기는 (i) 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스 및 (ⅱ) 상온 및 대기압에서 양의 줄-톰슨 계수를 가지는 하나 이상의 가스 혼합물로 형성되고, 상기 혼합물은 상온 및 대기압에서 음의 줄-톰슨 계수를 가지도록 하는 비율인 방법.
  9. 제8항에 있어서, 상기 상온 및 대기압에서 양의 줄-톰슨 계수를 가지는 가스는 질소, 산소 및 아르곤에서 선택되는 것인 방법.
  10. 제8항에 있어서, 상기 분위기는 (i) 헬륨, 네온 및 수소에서 선택되는 하나 이상의 가스 및 (ⅱ) 공기의 혼합물로 형성되고, 상기 혼합물은 상온 및 대기압에서 음의 줄-톰슨 계수를 가지도록 하는 비율인 방법.
  11. 제1항에 있어서, 상기 기판들의 접합하려는 표면들 중 적어도 어느 하나가, 단계 (a) 전에, 분자 접착을 촉진하기 위한 목적으로 하나 이상의 표면 처리 단계에 처해지는 방법.
  12. 제11항에 있어서, 상기 표면 처리 단계는 연마, 세정 및 친수성 또는 소수성 처리들 중에서 선택되는 것인 방법.
  13. 제2항에 있어서, 압력 지점은 두 병치된 기판들 중 적어도 한 기판의 노출된 표면의 둘레 가장자리 상에 인가되는 방법.
  14. 기판 상에 반도체 재료로 만들어진 박층(13)을 포함하는 구조 형성을 위한 방법이고,
    (c)　상기 반도체 재료의 적어도 하나의 박층(13)을 포함하는 전사하려는 부분을 포함하고 제1 표면(15)을 가지는 도너 기판(A) 및 제2 표면(15')을 가지는 리시빙 기판(B)을 제공하는 단계;
    (d)　분자 접착에 의해 상기 제1 표면(15) 및 상기 제2 표면(15')을 접합하는 단계; 및
    (e)　상기 리시빙 기판(B)에 접합된 상기 부분으로부터 상기 도너 기판(A)의 나머지를 제거하는 단계를 적어도 포함하고,
    단계 (d)는 제1항 내지 제13항 중 어느 한 항에 따라 정의된 방법에 따라 수행되는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 반도체 재료는 실리콘인 방법.
  16. 제14항에 있어서, 전사하려는 부분은 상기 박층에 추가적으로 상기 제1 표면(15)을 가지는 재료(12)의 다른 층을 포함하는 방법.
  17. 제16항에 있어서, 상기 재료의 다른 층은 실리콘 산화물의 층인 방법.
KR1020147032479A 2012-04-27 2013-04-24 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법 KR102094561B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1253921 2012-04-27
FR1253921A FR2990054B1 (fr) 2012-04-27 2012-04-27 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
PCT/IB2013/053229 WO2013160841A1 (fr) 2012-04-27 2013-04-24 Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif

Publications (2)

Publication Number Publication Date
KR20150013556A KR20150013556A (ko) 2015-02-05
KR102094561B1 true KR102094561B1 (ko) 2020-03-27

Family

ID=48577178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147032479A KR102094561B1 (ko) 2012-04-27 2013-04-24 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법

Country Status (8)

Country Link
US (1) US9576843B2 (ko)
EP (1) EP2842155B1 (ko)
JP (1) JP2015515151A (ko)
KR (1) KR102094561B1 (ko)
CN (1) CN104488066B (ko)
FR (1) FR2990054B1 (ko)
TW (1) TWI616966B (ko)
WO (1) WO2013160841A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3029352B1 (fr) 2014-11-27 2017-01-06 Soitec Silicon On Insulator Procede d'assemblage de deux substrats
FR3036223B1 (fr) 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
US10964562B2 (en) * 2016-09-29 2021-03-30 Ev Group E. Thallner Gmbh Device and method for bonding of two substrates
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6813816B2 (ja) * 2018-04-05 2021-01-13 東京エレクトロン株式会社 接合システムおよび接合方法
FR3094563A1 (fr) * 2019-03-29 2020-10-02 Soitec Procede de fabrication d’un substrat de type semi-conducteur sur isolant
CN112881653B (zh) * 2021-01-27 2023-03-21 武汉工程大学 超临界co2注入页岩储层焦耳-汤姆逊效应的模拟试验方法
FR3134650B1 (fr) 2022-04-19 2024-03-01 Soitec Silicon On Insulator Procede d’assemblage de deux substrats par adhesion moleculaire, et structure obtenue par un tel procede

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217973A (ja) * 1992-02-06 1993-08-27 Nippon Steel Corp 半導体基板貼付装置
US6548375B1 (en) * 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
JP2007194343A (ja) * 2006-01-18 2007-08-02 Canon Inc 基板接合装置、及び基板の製造方法
FR2899594A1 (fr) * 2006-04-10 2007-10-12 Commissariat Energie Atomique Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
TWI492275B (zh) * 2008-04-10 2015-07-11 Shinetsu Chemical Co The method of manufacturing the bonded substrate
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
FR2963157B1 (fr) 2010-07-22 2013-04-26 Soitec Silicon On Insulator Procede et appareil de collage par adhesion moleculaire de deux plaques
JP5352546B2 (ja) * 2010-08-25 2013-11-27 東京エレクトロン株式会社 接合システム、接合方法、プログラム及びコンピュータ記憶媒体
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
CN103426732B (zh) * 2012-05-18 2015-12-02 上海丽恒光微电子科技有限公司 低温晶圆键合的方法及通过该方法形成的结构
JP2015182216A (ja) * 2014-03-26 2015-10-22 ダイハツ工業株式会社 軸受キャップ取り外し治具

Also Published As

Publication number Publication date
US9576843B2 (en) 2017-02-21
TWI616966B (zh) 2018-03-01
CN104488066A (zh) 2015-04-01
US20150079759A1 (en) 2015-03-19
JP2015515151A (ja) 2015-05-21
EP2842155A1 (fr) 2015-03-04
CN104488066B (zh) 2018-04-20
FR2990054A1 (fr) 2013-11-01
KR20150013556A (ko) 2015-02-05
EP2842155B1 (fr) 2017-12-06
WO2013160841A1 (fr) 2013-10-31
FR2990054B1 (fr) 2014-05-02
TW201351543A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
KR102094561B1 (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
JP6373354B2 (ja) ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
US20070029043A1 (en) Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TWI492275B (zh) The method of manufacturing the bonded substrate
WO2014153923A1 (zh) 薄膜和制造薄膜的方法
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
US20100227452A1 (en) Method for manufacturing soi substrate
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
KR102155074B1 (ko) 분자 접착에 의한 접합 방법
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
KR20220124205A (ko) 두 개의 반도체 기판을 접합하기 위한 방법
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
KR20090107919A (ko) 접합 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant