KR20220124205A - 두 개의 반도체 기판을 접합하기 위한 방법 - Google Patents

두 개의 반도체 기판을 접합하기 위한 방법 Download PDF

Info

Publication number
KR20220124205A
KR20220124205A KR1020227026653A KR20227026653A KR20220124205A KR 20220124205 A KR20220124205 A KR 20220124205A KR 1020227026653 A KR1020227026653 A KR 1020227026653A KR 20227026653 A KR20227026653 A KR 20227026653A KR 20220124205 A KR20220124205 A KR 20220124205A
Authority
KR
South Korea
Prior art keywords
bonding
substrate
substrates
temperature
bonding interface
Prior art date
Application number
KR1020227026653A
Other languages
English (en)
Inventor
지웰타츠 고댕
셀린 푸틴
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20220124205A publication Critical patent/KR20220124205A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 분자 접착에 의해 2개의 반도체 기판을 접합하는 방법에 관한 것이며, 이 접합 방법은 - 본딩 계면(bonding interface)(4)을 갖는 어셈블리를 형성하기 위해 제 1 기판(1)과 제 2 기판(2)을 긴밀하게 접촉시키는 단계 a); - 제 1 기결정된 온도보다 높은 제 1 온도에서 본딩 계면(4)을 반응 어닐링(reaction-annealing)하는 단계 b) - 이 단계 b)는 본딩 계면(4)에서 기포들을 발생시킴 -; - 기포들을 제거하기 위해 본딩 계면(4)에서 2개의 기판을 적어도 부분적으로 분리(debonding)하는 단계 c); - 어셈블리를 재형성하기 위해 본딩 계면(4)에서 제 1 기판(1) 및 제 2 기판(2)을 다시 긴밀하게 접촉시키는 단계 d)를 포함한다.

Description

두 개의 반도체 기판을 접합하기 위한 방법
본 발명은 마이크로전자 컴포넌트용 반도체 재료 분야에 관한 것이다. 특히, 분자 접착에 의해 두 개의 반도체 기판을 접합하기 위한 방법에 관한 것이다.
분자 접착에 의한 기판들의 접합("직접 웨이퍼 본딩(direct wafer bonding)")은 예를 들어 실리콘-온-인슐레이터(silicon-on-insulator) 기판, 다중-접합 태양 전지의 제조 및 3D 구조체 생산을 위한 마이크로 전자 공학, 광전자 공학 및 마이크로전자기계 시스템 분야에의 응용을 갖는 잘 알려진 기술이다.
이 기술에 따르면, 두 개의 기판들이 긴밀하게 접촉하게 되며, 이에 따라 이들의 표면들이 원자 및/또는 분자 결합들이 기판들 사이에 형성될 만큼 충분히 서로 가까워진다. 이러한 방식으로, 폴리머 또는 접착제 층과 같은 중간 접착층을 사용함 없이도 두 접촉면들 사이에 접착력들이 생성된다.
그 다음 얻어진 어셈블리는 일반적으로 접착력을 강화하기 위해, 기판들의 특성 및 상정되는 응용에 따라, 50℃ 내지 1200℃ 사이에서 변할 수 있는 온도에서 열처리를 받게 된다.
어떤 경우에는, 분자 접착에 의한 접합으로 인해 본딩 계면(bonding interface)에 본딩 결함이라고 하는 결함이 나타난다. 이것은 "기포(bubble)"-타입의 결함("본딩 보이드(bonding void)")일 수 있다. 본딩 결함은 접합된 기판들의 표면들 사이에서의 가스 종(gaseous species)의 포획(trapping) 및 축적(build-up)으로 인해 발생할 수 있다. 이러한 종들은 접합 이전에 준비하는 동안 기판들의 표면에 흡착되는 종들에 대응할 수 있다. 이들은 특히 화학 반응들, 특히 물의 화학 반응으로 인한 잔류물들에 대응할 수 있으며, 이들은 기판들이 긴밀하게 접촉될 때 또는 본딩을 강화하기 위해 어닐링하는 동안 발생한다.
접합 계면에 있는 본딩 결함들의 존재는 생산된 구조체들의 품질에 매우 유해하다. 예를 들어, 밀링(milling) 또는 Smart CutTM 기술을 사용하여 층을 형성하기 위해 접합 단계 후에 두 기판들 중 하나를 박형화 하는 단계가 뒤따를 경우, 본딩 결함 위치에 있는 두 표면들 사이에 접착력이 없어지면 이 위치에서의 박층(thin layer)이 국부적으로 찢어질 수 있다.
또한, 예를 들어 SiC로 만들어진 캐리어 기판에 접합되는 단결정 실리콘 카바이드(SiC)의 박층을 포함하는 복합 구조체가, 수직 전력 디바이스들의 생산용으로 의도될 경우, 박층과 캐리어 기판 사이의 우수한 열 및 전기 전도가 필요하다.
복합 구조체를 생성하게 되는 기판들을 접합하기 위해, 직접 본딩을 수행하기 위한 다음과 같은 두 가지 주요 접근 방식들이 존재한다: 친수성(hydrophilic) 접근 방식 및 소수성(hydrophobic) 접근 방식.
친수성 접근 방식에서, 두 기판들의 표면들은 특히 천연 산화물 층을 생성하여 이 기판들을 친수성으로 만들도록 처리된다. 두 기판들 사이의 접착력을 담당하는 원자 및/또는 분자 결합들의 형성을 촉진하기 위해 두 기판들 사이에는 물 층이 존재한다. 그러나, 본딩 계면에 천연 산화물 층이 존재하면 두 기판들 사이의 전기 전도에 영향을 미쳐 악화시킨다.
소수성 접근 방식에서, 두 기판들의 표면들은 소수성이 되도록 처리된다: 천연 산화물 층이 제거되고 기판들 사이의 물의 존재가 제한된다. 물의 존재를 더욱 제한하기 위해, 두 기판들 사이의 접합은 무수 분위기(anhydrous atmosphere) 또는 진공과 같은 제어된 분위기 하에서 수행될 수 있다. 이 접근 방식을 사용하여 함께 접합되는 두 기판들은 우수한 수직 전기 및 열 전도를 나타나게 된다(Yushin et al, Applied Physics Letters, 84(20), 3993-3995, 2004). 그러나, 이러한 조건들은 산업 환경에서 얻기에 복잡할 수 있다. 또한, 출원인은 이 접근 방식을 사용하여 접합되는 두 개의 SiC 기판들이 700℃보다 높은 온도에 노출될 경우, 두 기판들 사이의 계면에 가압된 기포들이 형성되어 본딩 품질에 부정적인 영향을 미칠 수 있음을 관찰했다. 이것은 예를 들어 Smart CutTM 방법을 사용하여 층 전달을 수행하기 위해, 두 개의 기판들을 접합하여 형성되는 어셈블리가 이러한 기포들이 나타나는 것 이상의 온도에서 열처리를 받아야 하는 경우 특히 문제가 된다.
예를 들어 F.Mu 외 공저자(2014년 7월 15-16일, 4th IEEE International Workshop on Low Temperature Bonding for 3D Integration (LTB-3D))에 의해 설명된 활성 표면들의 본딩("표면 활성 본딩" 또는 SAB)에 기초하는 또 다른 접근 방식이 또한 존재한다. 접합될 두 기판들의 표면들은 저온에서 함께 접합하기 전에 그들의 표면들을 활성화하기 위해 원자 충격을 받는다. 이 접근 방식은 두 기판들 사이에 매우 좋은 접착력을 얻을 수 있게 하지만 두 기판들 사이의 계면에서 비정질 층을 형성하게 된다. 이 비정질 층의 존재는 일반적으로 두 기판들 사이의 전도성을 악화시킨다.
본 발명은 전술한 문제점들의 전부 또는 일부를 극복하는 것을 목적으로 한다. 본 발명은 접합 계면의 우수한 전기 및 열 전도를 허용하고 본딩 결함의 수를 줄이거나 심지어 그 발생을 완전히 방지하는 분자 접착에 의해 두 개의 반도체 기판들을 접합하는 방법에 관한 것이다.
이러한 목적을 달성하기 위해, 본 발명의 특허 대상은 분자 접착에 의해 2개의 반도체 기판을 접합하기 위한 방법을 제공하며, 이 접합 방법은,
- 본딩 계면(bonding interface)을 갖는 어셈블리를 형성하기 위해 제 1 기판과 제 2 기판을 긴밀하게 접촉시키는 단계 a);
- 제 1 기결정된 온도보다 높은 제 1 온도에서 본딩 계면을 반응 어닐링(reaction-annealing)하는 단계 b) - 이 단계 b)는 본딩 계면에서 기포들을 발생시킴 - 를 포함하며,
이 방법은,
- 기포들을 제거하기 위해 본딩 계면에서 2개의 기판을 적어도 부분적으로 분리(debonding)하는 단계 c);
- 본딩 계면에서 제 1 기판 및 제 2 기판을 다시 긴밀하게 접촉시켜 어셈블리를 재형성하는 단계 d)를 포함하는 것을 특징으로 한다.
단독으로 또는 기술적으로 실현 가능한 조합으로 취해진 본 발명의 다른 유리하고 비제한적인 특징에 따르면:
- 분리하는 단계 c)는 제어된 분위기(controlled atmosphere)에서 수행되고;
- 분리하는 단계 c)의 제어된 분위기는 무수 분위기(anhydrous atmosphere) 또는 진공이고;
- 분리하는 단계 c)는 주변 온도보다 높거나 같은 제 2 온도에서 전체적으로 또는 부분적으로 수행되고;
- 제 2 온도는 700℃ 미만, 바람직하게는 200℃ 미만, 더욱 더 바람직하게는 100℃ 미만이고;
- 분리하는 단계 c)는 본딩 계면에서 2개의 기판(1, 2) 사이에 블레이드를 삽입함으로써 2개의 기판을 기계적으로 분리하는 단계를 포함하고;
- 이 접합 방법은 단계 d) 이후에, 박층을 형성하기 위해 제 1 기판을 박형화하는 단계 e)를 포함하고,
- 제 1 기판은 주면 및 매립된 약화 평면을 포함하고, 박층은 주면과 매립된 약화 평면 사이에 형성되고;
- 단계 e)는 박층을 제 2 기판 상으로 전달하기 위해 매립된 약화 평면을 따라 분할하는 단계를 포함하고;
- 단계 e)는 매립된 약화 평면(1b)을 따라 자발적인 분할을 허용하는 제 2 기결정된 온도 이상의 온도에서의 열처리를 포함하고; 단계 b)의 제 1 온도 및 단계 c)의 제 2 온도는 제 2 기결정된 온도보다 낮다.
본 발명의 추가 특징들 및 이점들은 첨부된 도면들을 참조하여, 다음과 같은 본 발명의 상세한 설명으로부터 명백해질 것이며, 여기서:
도 1은 본 발명에 따른 접합 방법에 따라 생산되는 복합 구조를 도시한 것이다.
도 2a 내지 도 2e는 본 발명에 따른 접합 방법의 단계들을 도시한 것이다.
도 3 및 도 4a 내지 도 4e는 본 발명에 따른 접합 방법의 대안적 또는 선택적 단계들을 도시한 것이다.
전술한 바와 같이, 본 발명은 분자 접착에 의해 제 1 기판(1)을 제 2 기판(2)에 접합하는 방법에 관한 것이며, 각 기판은 반도체 재료로 형성된다.
보다 구체적으로, 본 발명은 캐리어 기판(2) 상에 배치되는 단결정 박층(1')을 포함하는 복합 구조체(3')를 형성하기 위한 것이다(도 1). 제 1 기판(1)은 컴포넌트들을 생산하기 위해 박층(1')을 형성하도록 의도되며, 따라서 바람직하게는 우수한 품질의 단결정 재료로 형성된다. 제 2 기판(2)은 복합 구조체(3')의 캐리어 기판(2)을 형성하도록 의도되며, 따라서 더 낮은 품질의 단결정 또는 다결정 재료로 형성될 수 있다.
유리하게는, 박층(1')은 스마트 컷-타입(Smart Cut-type) 방법과 호환되는, 1 마이크로미터 미만의 두께를 갖는다. 접합되기 전에, 제 1 기판(1) 및 제 2 기판(2)은 수백 마이크로미터 정도의 두께를 갖는다.
이들 2개의 기판들(1, 2)은 실리콘 카바이드(SiC) 및 인화인듐(InP)으로부터 선택되는 상이하거나 동일한 반도체 재료들로 형성될 수 있다. 보다 일반적으로, 이들 재료들은 원소 주기율표의 IV 족과 III 및 V 족 원소들로 형성되는 2원 화합물(binary compound), 3원 화합물(ternary compound) 또는 4원 화합물(quaternary compound)일 수 있다.
기판들(1, 2) 각각은 접합을 수행하기 위해 긴밀하게 접촉하게 되는 면(face)들에 대응하는 "주(main)" 면(1a, 2a)을 포함한다.
긴밀하게 접촉되기 전에, 분자 접착에 의한 직접 본딩을 달성하기 위해, 주 표면들(1a, 2a)은 유리하게는 다양한 처리들을 거친게 된다. 이러한 처리들의 목적은 오염 물질들(미립자, 유기물 등)을 제거하기 위해 주 표면(1a, 2a)을 세정하는 것이고, 본딩 웨이브(bonding wave)의 전파 및 본딩 계면(4)의 고강도에 유리한 화학적 표면 종단들을 촉진하기 위해 잠재적으로 이들을 활성화하는 것이다. 주 표면들(1a, 2a)을 가능한 한 평활화하기 위해 주 표면들(1a, 2a)의 화학-기계적 연마가 또한 적용될 수 있다. 또한, 주 표면들(1a, 2a) 중 하나 또는 그 각각에 화학적 기계적 연마에 의해 평활화될 수 있는 전기 전도성 중간층을 형성하는 것도 가능하다.
도 2a 내지 도 2e는 본 발명에 따른 접합 방법의 단계들을 도시한 것이다.
본 발명의 제 1 단계 a)(도 2a, 4a)는 본딩 계면(4)을 갖는 어셈블리(3)를 형성하기 위해 제 1 기판(1)의 주 표면(1a)을 제 2 기판(2)의 주 표면(2a)과 긴밀하게 접촉시키는 것을 포함한다. "긴밀한(intimate)" 접촉이 의미하는 것은 본딩 계면(4)을 따라 분자 접착에 의해 접합하기 위해, 접착 층 없이 주 표면들(1a, 2a)을 직접 접촉시키는 것이다.
기판들(1, 2)을 긴밀하게 접촉시키는 것은 주변 분위기(ambient atmosphere) 또는 제어된 분위기, 예를 들어 불활성 가스 및/또는 진공 하에서 수행될 수 있다. 주변 온도 또는 더 높은 온도(예를 들어 30℃ 내지 500℃)에서 긴밀하게 접촉시키는 것을 수행하는 것이 가능할 수 있다.
단계 a)의 완료 시에, 어셈블리(3)는 다음 단계 b)(도 2b, 4b)에서, 제 1 기결정된 온도보다 높은 온도(이하 제 1 온도라 함)에서 본딩 계면의 반응 어닐링(reaction anneal)을 받는다. 이러한 제 1 기결정된 온도는, 그 이상의 온도에서, 본딩 계면에 포획되어/되거나 접촉되기 전에 흡착되는 종들(species)(예를 들어 소수성 결합의 경우에, 수소, 불소, 물 단일층의 잔류물)이 주 면들(1a, 2a)에서 완전히 또는 부분적으로 반응하여, 본딩 계면(4)에 가스 기포들(5)을 형성하는 온도에 해당한다. 이 어닐링의 지속 시간은 일반적으로 1시간이다.
두 개의 기판들(1, 2)이 SiC로 형성되는 경우, 이러한 제 1 기결정된 온도는 대략 200℃이고, 제 1 온도는 예를 들어 700℃가 되도록 선택될 수 있다.
이러한 기포들(5)에 포획되는 가스는 예를 들어 이수소(dihydrogen), 수증기 또는 이산화탄소, 또는 본딩 계면(4)에서 열적으로 활성화된 반응으로부터 발생하는 다른 가스들일 수 있다. 이러한 기포들(5)은 SiC로 만들어지는 기판들(1, 2)의 경우, 일반적으로 최대 1100℃, 또는 그 이상까지의 광범위한 온도에 걸쳐 안정하게 유지될 수 있는 것으로 관찰되었다. 이것은 특히 기포들(5)이 안정하게 되는 전술한 범위를 초과함 없이 후속 공정에서 박형화 단계(thinning step)를 수행해야 할 때 문제가 된다: 본딩 결함들(기포들에 대응)은 제 1 기판(1)의 박형화로부터 기인하는 박층(1')의 무결성 및 품질에 해를 끼치기 쉽다.
본 발명의 다음 단계 c)(도 2c, 4c)는 본딩 계면(4)에서 두 개의 기판들(1, 2)을 적어도 부분적으로 분리(debonding)하는 것을 포함한다. 본딩 계면(4)을 개방(opening up)함으로써 두 개의 기판들(1, 2)을 분리하면 내부에 포획된 가스를 방출하는 것에 의해 기포들(5)이 제거될 수 있다.
분리 단계 c)는 본딩 계면(4)에서 두 개의 기판들(1, 2) 사이에 블레이드(6)를 삽입함으로써 두개의 기판들(1, 2)을 기계적으로 분리하는 것을 포함할 수 있다. 블레이드의 재료는 임의의 오염을 회피하여 마이크로 전자 응용들과 호환되도록 선택된다. 블레이드는 바람직하게는 테프론으로 만들어진다. 블레이드(6)가 본딩 계면(4)에 삽입될 때, 블레이드(6)는 본딩 계면(4)을 따라 전파하여 두 개의 기판들(1, 2)의 분리를 유발하는 분리 웨이브(debonding wave)를 생성한다. 분리 웨이브가 계면에 존재하는 기포들(5) 각각에 도달함으로써, 포획된 가스들을 방출하여 존재하는 기포들(5) 모두를 제거하도록 하는 것이 필요하며 이것으로 충분하다. 따라서 분리가 반드시 전체 본딩 계면(4)에 걸쳐 수행되는 것은 아니며; 따라서 두 개의 기판들(1, 2)은 본딩 계면(4)의 일부에 대하여 접합된 상태로 유지될 수 있다.
이 분리 단계 c)(도 2c, 4c)는 유리하게는 제어된 분위기 하에서 수행된다. 이 단계는 클린룸에서, 또는 바람직하게는 건조 질소 하에서 또는 진공 하에서와 같은 무수 분위기 하에서 수행될 수 있으며, 다음 단계에서 본딩 결함들을 생성할 수 있는 기판들(1, 2)의 주 면들(1a, 2a) 상에서의 입자 또는 물의 데포지션을 방지하기 위한 것이다.
단계 c)는 주변 온도(ambient temperature)보다 높거나 같은 제 2 온도에서 전체적으로 또는 부분적으로 수행될 수 있다. 이 제 2 온도는 일반적으로 700℃ 미만, 바람직하게는 200℃ 미만, 보다 바람직하게는 100℃ 미만이다.
단계 c)는 또한 임의의 산화물 층을 제거하기 위해 두 개의 기판들(1, 2)의 주 표면(1a, 2a)을 이온-빔-에칭(ion-beam-etching)하는 단계를 포함할 수 있다. 이것은 일반적으로 수십 초 동안 수십 내지 수백 eV의 에너지의 아르곤 이온으로 충격을 가하는 것을 포함한다.
그 후에, 두 개의 기판들(1, 2)이 어셈블리(3)를 재형성하고 주 표면들(1a, 2a)을 함께 확실하게 접합하도록 하기 위해 단계 d)(도 2d, 도 4d)에서 본딩 계면(4)에서 다시 긴밀하게 접촉하게 된다. 다시 접촉시키는 이 단계는 바람직하게는 새로운 기포들을 생성할 수 있는 새로운 불순물들의 도입을 방지하도록 하기 위해 단계 c)와 유사한 조성 및 온도의 제어된 분위기 하에서 수행된다.
이 단계 d) 이후에, 어셈블리(3)는 기판(1)의 품질 또는 선택적인 후속의 박형화 단계 e)의 완료 시에 얻어지는 박층(1')의 품질에 부정적인 영향을 미칠 가능성이 있는 접합 결함들을 생성하지 않고 열처리를 받을 수 있다. 이러한 해로운 본딩 결함의 부존재는 최종 접합 이후 본딩 계면(4)에서 온도와 반응할 수 있는 종이 현재 없거나 매우 적다는 사실에 의해 설명될 수 있다. 또한, 새로운 불순물들의 도입을 방지하기 위해 단계 c) 및 단계 d)에서 취해지는 예방 조치들도 본딩 결함들의 부존재에 기여한다.
단계 d)의 완료 시에, 타겟 응용(target application)이 박층(1')을 필요로 하며 제 1 기판(1)의 초기 두께가 적합하지 않은 경우, 제 1 기판(1)을 박형화하는 단계 e)를 수행하는 것이 가능하다. 본딩 결함들을 생성함 없이 어셈블리(3)를 열처리할 수 있음은 제1 기판(1)을 박형화는 단계 e)가 열처리를 포함하는 경우에 특히 중요하다. 실제로, 이것이 없다면, 단계 e)로부터 야기되는 박층(1')의 품질에 부정적인 영향을 미칠 위험이 있게 된다.
제 1 기판(1)을 박형화하는 단계 e)(도 2e, 도 4e)의 목적은 다양한 전자 컴포넌트들이 후속적으로 생산될 수 있는 박층(1')을 형성하는 것이다.
제 1 실시예(도 2e)에 따르면, 박층(1')은 세정 시퀀스(cleaning sequence)들과 교대로, 연삭, 건식 또는 습식 화학적 에칭 및/또는 화학적-기계적 연마에 의해 제 1 기판(1)의 후면(1c)을 박형화함으로써 형성될 수 있다. 하나 (또는 그 이상)의 열처리(들)는 본딩 계면(4)에서 새로운 기포들의 출현을 야기하지 않고 본딩 계면(4)을 강화하기 위해 및/또는 박층(1')의 결정 및/또는 표면 품질을 개선하기 위해 적용될 수 있다.
제 2 실시예에 따르면, 박층(1')은 Smart CutTM 방법을 사용하여 층 전달(layer transfer)에 의해 형성될 수 있다. 이 경우, 본 발명에 따른 접합 방법은, 긴밀하게 접촉시키는 단계 a) 이전에, 제 1 기판(1)(도 3)에 매립된 약화 평면(1b)을 형성하는 단계를 포함하고, 그 후에, 박층(1')이 주 면(1a)과 매립된 약화 평면(1b) 사이에 형성된다. 유리하게는, 매립된 약화 평면(1b)은 주어진 깊이까지 경량종들(light species)을 이온-주입함으로써 생성된다. 주입되는 경량종들은 바람직하게는 수소, 헬륨, 또는 공동-주입되는 이들 두 종들이다. 이러한 경량종들은 주어진 깊이 주변에서 제 1 기판(1)의 주 표면(1a)에 평행한 박층에 분포되는 미세공동(microcavity)들을 형성하게 된다. 이 박층은 단순화를 위해 매립된 약화 평면(1b)이라고 지칭된다. 경량종들의 주입 에너지는 제 1 기판(1)의 주어진 깊이에 도달하도록 선택되며, 상기 깊이는 박층(1')의 타겟 두께에 대응한다.
도 4a 내지 도 4d에 의해 도시된 이 제 2 실시예의 단계 a) 내지 단계 d)는 상기의 일반적인 설명에 따른다.
단계 e)는 제 1 기판(1)의 나머지(1'')로부터 박층(1')을 분리하고 이에 따라 제 2 기판(2) 상으로 박층(1')을 전달(transfer)하기 위해 매립된 약화 평면(1b)을 따라 분할하는 것을 포함한다(도 4e). 이러한 분할은 제 2 기결정된 온도 이상의 온도에서 어셈블리(3)에 열처리를 적용하는 것에 의해서 유발될 수 있다. 이러한 제 2 기결정된 온도는 매립된 약화 평면(1b)을 따라 자발적인(spontaneous) 분할이 발생할 수 있는 온도에 해당한다. 이러한 제 2 기결정된 온도는 SiC로 만들어진 제 1 기판(1)의 경우에 일반적으로 750℃ 내지 1000℃ 사이이다. 이 분할 열처리는 몇 분 내지 몇 시간 범위의 지속 시간을 가질 수 있다. 상기 열처리 동안, 매립된 약화 평면(1b)에 존재하는 미세공동들은 균열파(fracture wave)의 자발적인 개시까지 성장 키네틱스(growth kinetics)를 따르며, 이 균열파가 매립된 약화 평면(1b)의 전체 범위에 걸쳐 전파되어 제 2 기판(2)에 접합되는 박층(1')과 제 1 기판(1)의 나머지(1'') 사이의 분리를 초래하게 된다. 대안적으로, 이 분리는 국부적인 응력을 가하거나, 열처리와 기계적 응력의 조합에 의해서 유발될 수 있다.
계속해서 제 2 실시예에 따르면, 제 1 기판(1)의 재료 및 매립된 약화 평면(1b)의 특성들(경량종들의 주입 조건들과 관련됨)은 단계 b)의 제 1 온도보다 적어도 50℃ 내지 150℃ 높은 제 2 기결정된 온도에서 분할이 얻어질 수 있게 하는 것이 필요하며, 이에 따라 제 1 기판(1)의 나머지(1'')로부터 박층(1')의 조기 분리(premature separation)를 야기하지 않도록 한다. 유사하게, 단계 b)의 제 1 온도 (도 4b) 및 단계 c)의 제 2 온도 (도 4c)가 이 제 2 기결정된 온도를 초과하지 않는 것이 필요하다.
물론, 단계 e)에서 박층(1')을 형성하기 위해 위에 제시된 것과 다른 기술들을 상정하는 것이 가능할 것이다.
전술한 단계들 a) 내지 e)의 완료 시에, 유해한 본딩 결함들을 나타내지 않는 복합 구조체(3')가 얻어진다. 따라서 얻어진 복합 구조체(3')는 박층(1')과 캐리어 기판(2) 사이에 매우 우수한 접착력을 나타낸다.
따라서 이러한 복합 구조체(3')는 예를 들어 1700℃에서 10 마이크로미터의 두께로, 에피택시에 의해 그 위에 추가 층을 형성하는데 사용될 수 있으며, 여기서 디바이스들이 구조체(3')를 손상시킬 염려 없이 형성된다.
복합 구조체(3')는 또한 박층(1')과 캐리어 기판(2) 사이에서 매우 우수한 수직 전기 및 열 전도를 나타낼 수 있다. 이것은 박층(1') 및 캐리어 기판(2)에 대한 재료들의 선택 및 이들을 접합하기 위한 중간 본딩 층의 부존재에 기인하는 것이다.
물론, 본 발명은 설명된 구현(들)에 제한되지 않으며, 청구범위에 의해 정의된 본 발명의 범위를 벗어나지 않고 변형이 이루어질 수 있다.

Claims (10)

  1. 분자 접착에 의해 2개의 반도체 기판을 접합하기 위한 방법으로서,
    제 1 기판(1)과 제 2 기판(2)을 긴밀하게 접촉시켜 본딩 계면(bonding interface)(4)을 갖는 어셈블리(3)를 형성하는 단계 a);
    제 1 기결정된 온도보다 높은 제 1 온도에서 상기 본딩 계면을 반응 어닐링(reaction-annealing)하는 단계 b) - 이 단계 b)는 상기 본딩 계면에서 기포들을 발생시킴 -; 를 포함하며,
    상기 방법은,
    상기 기포들을 제거하기 위해 상기 본딩 계면(4)에서 상기 2개의 기판(1, 2)을 적어도 부분적으로 분리(debonding)하는 단계 c);
    상기 본딩 계면(4)에서 상기 제 1 기판(1) 및 상기 제 2 기판(2)을 다시 긴밀하게 접촉시켜 상기 어셈블리(3)를 재형성하는 단계 d);
    를 포함하는 것을 특징으로 하는 접합 방법.
  2. 제 1 항에 있어서,
    상기 분리하는 단계 c)는 제어된 분위기(controlled atmosphere) 하에 수행되는 접합 방법.
  3. 제 2 항에 있어서,
    상기 분리하는 단계 c)의 상기 제어된 분위기는 무수 분위기(anhydrous atmosphere) 또는 진공인 접합 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 분리하는 단계 c)는 주변 온도(ambient temperature)보다 높거나 같은 제 2 온도에서 전체적으로 또는 부분적으로 수행되는 접합 방법.
  5. 제 4 항에 있어서,
    상기 제 2 온도는 700℃ 미만, 바람직하게는 200℃ 미만, 더욱 더 바람직하게는 100℃ 미만인 접합 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 분리하는 단계 c)는 상기 본딩 계면(4)에서 상기 2개의 기판(1, 2) 사이에 블레이드를 삽입함으로써 상기 2개의 기판(1, 2)을 기계적으로 분리하는 단계를 포함하는 접합 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    단계 d) 이후에, 박층(thin layer)(1')을 형성하기 위해 상기 제 1 기판(1)을 박형화하는 단계 e)를 포함하는 접합 방법.
  8. 제 7 항에 있어서,
    상기 제 1 기판(1)은 주면(main face)(1a)과 매립된 약화 평면(buried weakened plane)(1b)을 포함하고, 상기 박층(1')은 상기 주면(1a)과 상기 매립된 약화 평면(1b) 사이에 형성되는 접합 방법.
  9. 제 8 항에 있어서,
    단계 e)는 상기 박층(1')을 상기 제 2 기판(2) 상으로 전달(transfer)하기 위해 상기 매립된 약화 평면(1b)을 따라 분할하는 단계를 포함하는 접합 방법.
  10. 제 9 항에 있어서,
    단계 e)는 상기 매립된 약화 평면(1b)을 따라 자발적인(spontaneous) 분할을 허용하는 제 2 기결정된 온도 이상의 온도에서의 열처리를 포함하고;
    단계 b)의 상기 제 1 온도 및 단계 c)의 상기 제 2 온도는 상기 제 2 기결정된 온도보다 낮은 접합 방법.
KR1020227026653A 2020-01-09 2020-12-15 두 개의 반도체 기판을 접합하기 위한 방법 KR20220124205A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2000140A FR3106235B1 (fr) 2020-01-09 2020-01-09 Procede d’assemblage de deux substrats semi-conducteurs
FRFR2000140 2020-01-09
PCT/FR2020/052439 WO2021140285A1 (fr) 2020-01-09 2020-12-15 Procede d'assemblage de deux substrats semi-conducteurs

Publications (1)

Publication Number Publication Date
KR20220124205A true KR20220124205A (ko) 2022-09-13

Family

ID=70154630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227026653A KR20220124205A (ko) 2020-01-09 2020-12-15 두 개의 반도체 기판을 접합하기 위한 방법

Country Status (7)

Country Link
US (1) US20230040826A1 (ko)
EP (1) EP4088309B1 (ko)
JP (1) JP2023510514A (ko)
KR (1) KR20220124205A (ko)
CN (1) CN114787968A (ko)
FR (1) FR3106235B1 (ko)
WO (1) WO2021140285A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117594454B (zh) * 2024-01-18 2024-04-26 合肥晶合集成电路股份有限公司 晶圆键合方法及晶圆键合结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818323A (en) * 1987-06-26 1989-04-04 Motorola Inc. Method of making a void free wafer via vacuum lamination
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
CN110098140B (zh) * 2019-05-16 2021-03-09 芯盟科技有限公司 低温晶圆直接键合机台和晶圆键合方法

Also Published As

Publication number Publication date
FR3106235B1 (fr) 2021-12-10
US20230040826A1 (en) 2023-02-09
EP4088309B1 (fr) 2023-11-01
TW202143293A (zh) 2021-11-16
CN114787968A (zh) 2022-07-22
JP2023510514A (ja) 2023-03-14
WO2021140285A1 (fr) 2021-07-15
EP4088309A1 (fr) 2022-11-16
FR3106235A1 (fr) 2021-07-16

Similar Documents

Publication Publication Date Title
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
EP2200077B1 (en) Method for bonding two substrates
US7575988B2 (en) Method of fabricating a hybrid substrate
US20080064182A1 (en) Process for high temperature layer transfer
US20040248378A1 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
US9881832B2 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR102094561B1 (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
TWI430339B (zh) 用於製備一多層結晶結構之方法
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
KR20220124205A (ko) 두 개의 반도체 기판을 접합하기 위한 방법
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
TWI836169B (zh) 用於接合兩個半導體底材的方法
EP2137755A2 (en) Method of fabricating a hybrid substrate
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
TW202301554A (zh) 用於製作碳化矽基半導體結構及中間複合結構之方法
KR20090107919A (ko) 접합 기판의 제조 방법
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法