CN110098140B - 低温晶圆直接键合机台和晶圆键合方法 - Google Patents
低温晶圆直接键合机台和晶圆键合方法 Download PDFInfo
- Publication number
- CN110098140B CN110098140B CN201910405744.4A CN201910405744A CN110098140B CN 110098140 B CN110098140 B CN 110098140B CN 201910405744 A CN201910405744 A CN 201910405744A CN 110098140 B CN110098140 B CN 110098140B
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonded
- unit
- bonding
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000004913 activation Effects 0.000 claims abstract description 69
- 238000001514 detection method Methods 0.000 claims abstract description 61
- 238000012545 processing Methods 0.000 claims abstract description 52
- 235000012431 wafers Nutrition 0.000 claims description 490
- 238000003860 storage Methods 0.000 claims description 44
- 238000000137 annealing Methods 0.000 claims description 26
- 230000007547 defect Effects 0.000 claims description 17
- 238000004381 surface treatment Methods 0.000 claims description 16
- 238000009832 plasma treatment Methods 0.000 claims description 14
- 230000007812 deficiency Effects 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000000926 separation method Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 6
- 230000032258 transport Effects 0.000 claims 5
- 238000001994 activation Methods 0.000 description 63
- 238000012546 transfer Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000012217 deletion Methods 0.000 description 6
- 230000037430 deletion Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000819 phase cycle Methods 0.000 description 4
- 229910008051 Si-OH Inorganic materials 0.000 description 3
- 229910008284 Si—F Inorganic materials 0.000 description 3
- 229910006358 Si—OH Inorganic materials 0.000 description 3
- 230000002209 hydrophobic effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
一种低温晶圆键合机台和晶圆键合方法，其中所述低温晶圆键合机台包括表面处理单元，用于对待键合晶圆的表面进行活化处理；预键合单元，用于将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；缺失检测单元，用于检测所述预键合晶圆对是否存在缺失；解键合单元，用于将所述存在缺失的预键合晶圆对分离。本发明的低温晶圆键合机台的解键合的成功率提升。
Description
技术领域
本发明涉及晶圆键合领域，尤其涉及一种低温晶圆直接键合机台和晶圆键合方法。
背景技术
低温晶圆直接键合技术是近年来研究最热门的键合方法，同时也是最为困难，对硅晶圆表面形貌和表面处理工艺要求最高的键合方法。晶圆直接键合的工艺经历了从早期的高温键合(硅的熔点，约1410℃)到现在普遍研究和推广的低温晶圆键合工艺(室温预键合加上低温退火(一般退火温度≤410℃))，主要就是为了克服高温对器件的影响，所以人们开始关注于低温晶圆键合的研究。
目前低温晶圆键合主要的研究包括亲水键合和疏水键合。低温晶圆直接键合的本质在于通过对硅表面进行表面处理，提高表面能，进而通过水分子桥接(亲水键合)或HF分子桥接(疏水键合)以及分子间的作用力(范德华力和静电力)，将两片或多片硅晶圆贴合在一起。
低温晶圆直接键合技术对硅晶圆表面形貌和表面处理工艺要求相当高，不良的硅晶圆表面形貌或表面处理都会让键合的晶圆对产生不可修复的缺失，例如气泡，进而导致良率下降，甚至是晶圆报废。针对存在不可修复缺失的未退火处理晶圆对(wafer bondedpair)，可利用解键合(de-bond)技术将已经预键合的晶圆对分离，然后再对分离的晶圆各自做适当的处理，处理后再重新对硅表面进行表面处理及晶圆预键合。针对存在不可修复缺失的已退火处理晶圆对，只有晶圆报废一途。
但是现有解键合技术仍存在解键合的成功率不佳的问题。
发明内容
本发明所要解决的技术问题是怎样提高解键合的成功率。
本发明提供了一种低温晶圆直接键合机台，包括：
表面处理单元OH-，用于对待键合晶圆的表面进行活化处理；
预键合单元，用于将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；
缺失检测单元，用于检测所述预键合晶圆对是否存在缺失；
解键合单元，用于将所述存在缺失的预键合晶圆对分离。
可选的，所述表面处理单元对待键合晶圆的表面进行活化处理的过程包括：对所述待键合晶圆的表面进行低温电浆处理；进行低温电浆处理后，对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗；进行所述溶液清洗后，进行干燥处理。
可选的，所述低温晶圆直接键合机台还包括：传送单元，用于在各单元之间进行待键合晶圆或预键合晶圆对的传送。
可选的，所述低温晶圆直接键合机台在进行晶圆的直接键合时，所述传送单元将至少一片待键合晶圆传送到表面处理单元中，所述表面处理单元对所述待键合晶圆的表面进行活化处理，所述传送单元将活化处理后的至少一片待键合晶圆从表面处理单元中传送到预键合单元中并将经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆也传送到预键合单元中，所述预键合单元将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，，形成预键合晶圆对，所述传送单元将预键合晶圆对从预键合单元中传送到缺失检测单元，所述缺失检测单元检测所述预键合晶圆对是否存在缺失，当预键合晶圆对存在缺失时，所述传送单元将存在缺失的预键合晶圆对从缺失检测单元中传送到解键合单元中，所述解键合单元对所述存在缺失的预键合晶圆对分离。
可选的，所述存在缺失的预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元的总时间小于20分钟。
可选的，所述低温晶圆直接键合机台还包括：退火单元，用于对不存在缺失的预键合晶圆对进行退火，形成键合晶圆对。
可选的，所述低温晶圆直接键合机台还包括控制单元，所述控制单元与所述表面处理单元、预键合单元、缺失检测单元、解键合单元、传送单元和退火单元之间进行通信，用于向各单元发送控制信号以及接受各单元的反馈信号。
可选的，所述低温晶圆直接键合机台还包括至少三个晶圆存储台。
可选的，所述低温晶圆直接键合机台包括三个晶圆存储台，所述三个晶圆存储台包括第一晶圆存储台、第二晶圆存储台和第三晶圆存储台，所述第一晶圆存储台用于存储待键合的第一晶圆或者分离后的第一晶圆，所述第二晶圆存储台用于存储待键合的第二晶圆或者分离后的第二晶圆，所述第三晶圆存储台用于存储键合后的晶圆对。
可选的，所述缺失包括气泡或对准问题。
本发明还提供了一种采用前述所述的低温晶圆直接键合机台进行晶圆键合的方法，包括：
提供待键合晶圆；
对所述待键合晶圆的表面进行活化处理；
将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；
对所述预键合的晶圆对进行缺失的检测；
若所述预键合的晶圆对存在缺失，将所述存在缺失的预键合晶圆对分离。
可选的，还包括：若所述预键合的晶圆对不存在缺失，则对所述预键合晶圆对进行退火，形成键合晶圆对。
可选的，还包括：活化处理的过程包括：对所述待键合晶圆的表面进行低温电浆处理；进行低温电浆处理后，对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗；进行所述溶液清洗后，进行干燥处理。可选的，所述待键合晶圆至少包括第一晶圆和第二晶圆；对所述待键合的第一晶圆和第二晶圆至少其中一个进行活化处理；将第一晶圆和第二晶圆中活化处理后的其中一个晶圆与另一个未活化处理的晶圆贴合或者将两个均经过活化处理后的第一晶圆和第二晶圆贴合，形成预键合晶圆对。
可选的，将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对对到将所述存在缺失的预键合晶圆对分离之间的时间小于20分钟。
与现有技术相比，本发明技术方案具有以下优点：
本身的低温晶圆键合机台包括预键合单元、缺失检测单元和解键合单元，由于预键合单元、缺失检测单元和解键合单元均是在同一机台内，因而在两个或两个以上的待键合晶圆在预键合单元贴合，形成预键合晶圆对后，可以直接或者立即被传送到缺失检测单元中进行缺失的检测，当预键合晶圆对中存在缺失时，所述存在缺失的预键合晶圆可以对直接或者立即被传送到解键合单元中进行分离，因而使得预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元时间被极大的缩短，使得存在缺失的预键合晶圆在键合强度被增强前就被分离，极大的提高了存在缺失的预键合晶圆分离的成功率，提高了生产的效率，避免了晶圆报废或良率损失。
进一步，所述存在缺失的预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元的总时间小于20分钟，使得预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元时间变得更短，存在缺失的预键合晶圆在键合强度更小，进一步提高了存在缺失的预键合晶圆分离的成功率。
进一步，所述低温晶圆直接键合机台还包括：退火单元，用于对不存在缺失的预键合晶圆对或者无需进行缺失检测的预键合晶圆对进行退火，使得预键合晶圆中两个和两个以上的待键合晶圆键合在一起，形成键合晶圆对，因而使得没有缺失或者不存在缺失的预键合晶圆对可以直接进行退火，减少因多次进出机台及传送过程中的预键合晶圆对碰撞所导致的晶圆损伤或键合界面的裂开，以提高低温晶圆键合的良率。键合
本发明的晶圆键合方法，可以在一个机台内将活化处理后的两个或两个以上的待键合晶圆贴合，形成预键合晶圆对；对所述预键合的晶圆对进行缺失的检测；若所述预键合的晶圆对存在缺失，将所述存在缺失的预键合晶圆对分离，因而使得晶圆对从预键合到缺失检测然后到解键合的时间被极大的缩短，使得存在缺失的预键合晶圆在键合强度被增强前就被分离，极大的提高了存在缺失的预键合晶圆分离的成功率，提高了生产的效率，避免了晶圆报废或良率损失。
附图说明
图1-图2为本发明实施例低温晶圆直接键合机台的结构示意图；
图3为本发明实施例中晶圆键合方法的流程示意图。
具体实施方式
如背景技术所言，现有解键合技术仍存在解键合的成功率不佳的问题。
研究发现，虽然可利用解键合技术将已经预键合的晶圆对分离，但分离的成功率则是取决于时间(预键合到解键合之间的时间)，时间愈长解键合的成功率愈低(除非所有因素都控制的完美，不然成功率都是<＝70％)，因为预键合晶圆对之间的键合强度与放置的时间有绝对的关系，室温下，预键合晶圆对的键合强度在短时间内会有快速的提升，键合强度的提升便会导致解键合的成功率的下降。
并且，现有的低温晶圆键合一般包括表面处理、预键合、缺失检测、退火四个过程，所述预键合、缺失检测、退火过程均是在独立的预键合机台、缺失检测机台和退火机台上进行的，而各机台对晶圆进行处理都是以批(一批25片晶圆)进行，一批晶圆在预键合机台进行预键合一般需要4小时，在检测机台进行缺失检测一般需要2小时，加上机台间的运输时间1小时，如果预键合后的晶圆对存在缺失(气泡或对准问题)，从预键合到解键合的时间至少要7小时以上，使得存在缺失的预键合晶圆对的键合强度快速提升，在进行解键合时，使得解键合的成功率下降或不佳。
为此，本发明提供了一种低温晶圆键合机台和晶圆键合方法，其中所述低温晶圆键合机台，包括预键合单元、缺失检测单元和解键合单元，由于预键合单元、缺失检测单元和解键合单元均是在同一机台内，因而在两个或两个以上的待键合晶圆在预键合单元贴合，形成预键合晶圆对后，可以直接或者立即被传送到缺失检测单元中进行缺失的检测，当预键合晶圆对中存在缺失时，所述存在缺失的预键合晶圆可以对直接或者立即被传送到解键合单元中进行分离，因而使得预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元时间被极大的缩短，使得存在缺失的预键合晶圆在键合强度被增强前就被分离，极大的提高了存在缺失的预键合晶圆分离的成功率，提高了生产的效率，避免了晶圆报废或良率损失。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-图2为本发明实施例低温晶圆直接键合机台的结构示意图。
参考图1，所述低温晶圆直接键合机台，包括：
表面处理单元101，用于对待键合晶圆的表面进行活化处理；
预键合单元102，用于将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；
缺失检测单元103，用于检测所述预键合晶圆对是否存在缺失；
解键合单元104，用于将所述存在缺失的预键合晶圆对分离。
具体的，所述表面处理单元101对待键合晶圆的表面进行活化处理，以提高待键合晶圆表面的活性或表面能，以提高后续进行晶圆键合时的键合强度。本申请中进行低温键合的方式包括亲水键合和疏水键合，根据键合方式的不同，对于亲水键合，进行活化处理时要在待键合晶圆的表面形成大量的Si-OH键结，对于疏水键合，进行活化处理时要在待键合晶圆的表面形成大量的Si-H和Si-F键结。
在一实施例中，所述表面处理单元101对待键合晶圆的表面进行活化处理的过程包括：对所述待键合晶圆的表面进行低温电浆处理；进行低温电浆处理后，对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗；进行所述溶液清洗后，进行干燥处理。
低温电浆处理一般采用N2、O2和/或Ar的等离子体电浆对待键合晶圆的表面进行轰击，使待键合晶圆的表面形成断键，以提供带正电的电洞。对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗采用的溶液包括：H2O、NH4OH或HF，进行清洗时，待键合晶圆的表面断键处的电洞会吸附OH-或者F-，使得待键合晶圆的表面形成大量的Si-OH键、Si-H或者Si-F键。
所述用于形成预键合晶圆对的待键合晶圆的数量为两个或两个以上时，所述表面处理单元101可以对所有的待键合晶圆表面进行活化处理。所述表面处理单元101可以也仅对其中一部分待检测晶圆的表面进行活化处理，对其他的待键合晶圆的表面不进行活化处理，比如将两片待键合晶圆进行键合时，所述表面处理单元101对其中一片待键合晶圆的表面进行活化处理，对另一片待键合晶圆的表面不进行活化处理(由于待键合晶圆的表面或多或少会存在部分Si-OH键、Si-H或者Si-F键，因而只对其中一片待键合晶圆的表面进行活化处理，后续进行预键合和键合时，活化处理后的待键合晶圆与位经过活化处理后的待键合晶圆也能键合在一起，只要键合的强度满足工艺的要求)。
在一实施例中，在所述表面处理单元101对待键合晶圆的表面进行活化处理之前，可以在专门的清洗机台对待键合晶圆进行清洗，以去除待键合晶圆表面残留的有机物以及大颗粒，为活化处理做准备。
本申请中，所述低温晶圆直接键合机台以批处理的方式对待检测晶圆进行各种处理，即一批(一般25片)待检测晶圆和另一批(一般25片)待检测晶圆被送至低温晶圆直接键合机台时，所述两批待检测晶圆中的至少一批中待检测晶圆相序被传送到表面处理单元101中进行活化处理(先对所述待键合晶圆的表面进行低温电浆处理，再对对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗)；在待检测晶圆在进行活化处理后，待检测晶圆相序被传送到预键合单元102，同时将另一批中经过活化处理后的待键合晶圆或者另一批中未经过活化处理的待键合晶圆也传送到预键合单元中进行预键合，形成预键合晶圆对；在进行预键合后，预键合晶圆对被相序传送到缺失检测单元103中进行缺失检测；进行缺失检测后，存在缺失的预键合晶圆对相序被传送到解键合单元104进行分离；不存在缺失的预键合晶圆对或者不需要缺失检测的预键合晶圆对相序被传送到退火单元中进行退火。
所述用于形成预键合晶圆对的待键合晶圆为两个或两个以上，本实施例中，所述待键合晶圆为两个包括第一晶圆和第二晶圆，在进行键合时，一批第一晶圆被送至低温晶圆直接键合机台，一批第二晶圆也被送至低温晶圆直接键合机台。
所述低温晶圆直接键合机台还包括至少三个晶圆存储台。本实施例中，所述低温晶圆直接键合机台包括三个晶圆存储台，请参考图1，所述三个晶圆存储台包括第一晶圆存储台A、第二晶圆存储台B和第三晶圆存储台AB，所述第一晶圆存储台A用于存储待键合的第一晶圆或者分离后的第一晶圆，所述第一晶圆存储台A一次可以存储一批第一晶圆，即至少可以存储25片第一晶圆，所述第二晶圆存储台B用于存储待键合的第二晶圆或者分离后的第二晶圆，所述第二晶圆存储台B一次可以存储一批第二晶圆，即至少可以存储25片第二晶圆，所述第三晶圆存储台AB用于存储键合后的晶圆对，所述第三存储台AB一次至少可以存储25个键合后的晶圆对。
具体的实施例中，第一晶圆存储台A、第二晶圆存储台B和第三晶圆存储台AB均包括一晶圆盒，所述第一晶圆、第二晶圆和键合后的晶圆对均放置于对应的晶圆盒内。
在进行低温之间键合工艺时，从第一晶圆存储台A、第二晶圆存储台B中的至少一个中取出待检测晶圆传送到表面处理单元100中进行活化处理，活化处理后的第一晶圆以及活化处理后的第二晶圆被传送到预键合单元102中进行预键合或者将活化处理后的第一晶圆和第二晶圆的其中一个以及未活化处理另外一个均传送到预键合单元102中进行预键合，形成预键合晶圆对。
所述预键合单元102活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆，形成预键合晶圆对，其目的是使得两个或两个以上的待键合晶圆初步键合，以便于后续进行退火时进一步键合。本实施例中，所述预键合单元102将两个待键合晶圆贴合，形成预键合晶圆对。在其他实施例中，所述预键合单元102将两个以上(比如可以为3个)的待键合晶圆贴合，以形成预键合晶圆对。
预键合单元102将活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆，需要将所述两个或两个以上的待键合晶圆进行对准，进行对准后，然后将所述两个或两个以上的待键合晶圆键合，进行初步键合。
所述缺失检测单元103，用于检测所述预键合晶圆对是否存在缺失(或缺陷)。所述缺失包括气泡和/或对准问题，所化气泡是指预键合晶圆对的键合界面上存在气泡，气泡的存在表示该区域未键合成功，后续会造成该区域的器件报废，所述对准问题是预键合晶圆对中的两个或多个晶圆没有对准或者存在较大的对准误差，对准问题使得两个或多个晶圆之间的电气连接存在问题，影响了键合晶圆的电学性能的稳定性。
对于对准问题缺失，所述缺失检测单元103可以通过对预键合晶圆对中两待键合晶圆上的键和标记的对准程度判断预键合晶圆对是否对准，具体的可以通过红外热像仪、图像判视及定位软件结合的方法进行判断。对于气泡缺失，所述缺失检测单元103通过红外热像无损检测法或超声波法进行检测。具体的，所述红外热像无损检测法是通过均匀的红外光照射预键合晶圆对，根据透射光的强度分布及折射等来成像。所述超声波法也称声学扫描显微镜法，它是利用声学变换器产生一声波脉冲，通过透镜聚焦到预键合晶圆对的有限个衍射点，通过接收回波，检测回波的幅值和相位，获得预键合晶圆键合面的声学图像。
本实施例中，所述缺失检测单元103对所有的预键合晶圆对进行缺失的检测。
在其他实施例中，所述缺失检测单元103可以设定采样率，对部分预键合晶圆对进行检测或者对所有预键合晶圆对进行抽样缺失检测，其他未进行缺失检测的预键合晶圆对直接传送到退火单元中进行退火。
解键合单元104用于将所述存在缺失的预键合晶圆对分离。所述解键合单元104采用掀开法(Crack opening)或水辅助掀开法(Water-enhanced crack opening)。在一实施例中，所述预键合晶圆对被分离后，相应的晶圆被传送回相应的存储台，比如当预键合的晶圆对中具有第一晶圆和第二晶圆时，被分离的第一晶圆被传送回第一晶圆存储台A，被分离的第二晶圆被传送回第二晶圆存储台B。
所述低温晶圆直接键合机台还包括：退火单元105，用于对不存在缺失的预键合晶圆对或者无需进行缺失检测的预键合晶圆对进行退火，使得预键合晶圆中两个和两个以上的待键合晶圆键合在一起，形成键合晶圆对。本申请的低温晶圆直接键合机台还包括退火单元105，使得没有缺失或者不存在缺失的预键合晶圆对可以直接进行退火，减少因多次进出机台及传送过程中的预键合晶圆对碰撞所导致的晶圆损伤或键合界面的裂开，以提高低温晶圆键合的良率。
所述低温晶圆直接键合机台还包括：传送单元106，用于在各单元之间进行待键合晶圆或预键合晶圆对的传送。
具体的，本申请的所述低温晶圆直接键合机台在进行晶圆的直接键合时，所述传送单元106至少一片待键合晶圆传送到表面处理单元101中，所述表面处理单元101对所述待键合晶圆的表面进行活化处理，所述传送单元106将活化处理后的至少一片待键合晶圆从表面处理单元101中传送到预键合单元102中并将经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆也传送到预键合单元102中，所述预键合单元102将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对，所述传送单元106将预键合晶圆对从预键合单元102中传送到缺失检测单元103，所述缺失检测单元103检测所述预键合晶圆对是否存在缺失，当预键合晶圆对存在缺失时，所述传送单元106将存在缺失的预键合晶圆对从缺失检测单元103中传送到解键合单元104中，所述解键合单元104对所述存在缺失的预键合晶圆对分离，所述传送单元106还分离后的晶圆传送回相应的晶圆存储台中。
所述传送单元106还将缺失检测单元103中不存在缺失的预键合晶圆对或者预键合单元102中无需进行缺失检测的预键合晶圆对传送到退火单元105中进行退火，形成键合晶圆对，所述传送单元106还将键合晶圆对传送到第三晶圆存储台AB中。
所述传送单元106还用于将晶圆存储台(第一晶圆存储台A和第二晶圆存储台B)中的待键合晶圆依次取出，将取出的至少一种待键合晶圆传送至表面处理单元101中进行活化处理。
采用本申请的低温晶圆直接键合机台进行晶圆键合时，由于预键合单元102、缺失检测单元103和解键合单元104均是在同一机台内，因而在两个或两个以上的待键合晶圆在预键合单元102贴合，形成预键合晶圆对后，可以直接或者立即被传送到缺失检测单元103中进行缺失的检测，当预键合晶圆对中存在缺失时，所述存在缺失的预键合晶圆可以对直接或者立即被传送到解键合单元中进行分离，因而使得预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元时间被极大的缩短，使得存在缺失的预键合晶圆在键合强度被增强前就被分离，极大的提高了存在缺失的预键合晶圆分离的成功率，提高了生产的效率，避免了晶圆报废或良率损失。
在一实施例中，所述存在缺失的预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元的总时间小于20分钟，使得预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元时间变得更短，存在缺失的预键合晶圆在键合强度更小，进一步提高了存在缺失的预键合晶圆分离的成功率。
参考图2，所述低温晶圆直接键合机台还包括控制单元107，所述控制单元107与所述表面处理单元101、预键合单元102、缺失检测单元103、解键合单元104、传送单元106和退火单元105之间进行通信，用于向各单元发送控制信号以及接受各单元的反馈信号，以对待键合晶圆和预键合晶圆对(以及键合晶圆对)在各单元之间的传送过程以及传送顺序以及各单元中处理过程等进行控制，以提高机台的性能和运行效率。所述控制单元107还与所述晶圆存储台108之间进行通信。
在一具体的实施例中，各单元在进行相应的处理操作时，各单元可以向控制单元107发送反馈信号，控制单元107在接收到相应反馈信号时，所述控制单元107向传送单元106发出取出相应单元内的待检测晶圆并将该待检测晶圆传送到下一个单元的以及向该单元中传送下一片待键合检测晶圆的控制信号。以预键合单元102为例，所述预键合单元102在预键合完成形成预键合晶圆对后，所述预键合单元102向控制单元107发送(处理完成)的反馈信号，控制单元107在接收到该(处理完成)的反馈信号后，所述控制单元107向传送单元106发出取出预键合单元102内的预键合晶圆对并将预键合晶圆对传送到缺失检测单元103以及向预键合单元102中传送下一片待键合检测晶圆的控制信号。
在另一实施例中，前述各单元中，只要一个单元发生异常，相应的单元会将异常情况发送给控制单元107，控制单元会给相应的单元或其他关联的单元发送控制指令，使相应的单元或其他关联的单元停止运作或继续运作。例如，当缺失检测单元102检测出预键合晶圆对缺失(比如气泡)时，所述缺失检测单元102向控制单元发出存在缺失的反馈信号，控制单元107在接收到该反馈信号后，所述控制单元107向传送单元106发出将存在缺失的预键合晶圆对传送到解键合单元104中进行解键合操作以及后续的流程操作的控制信号，所述控制单元107还可以向表面处理单元101和预键合单元102发出停止运作的控制信号，要求他们先停止运作，因而后面的预键合晶圆对都可能存在气泡的问题，此时控制单元会给出报警信号，要求认为介入判断表面处理单元101是否继续进行活化处理以及预键合单元是否继续进行预键合的操作。
本发明实施例还提供了一种采用前述所述的低温晶圆直接键合机台进行晶圆键合的方法，包括：
步骤S201，提供待键合晶圆；
步骤S202，对所述待键合晶圆的表面进行活化处理；
步骤S203，将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；
步骤S204，对所述预键合的晶圆对进行缺失的检测；
步骤S205，若所述预键合的晶圆对存在缺失，将所述存在缺失的预键合晶圆对分离；
步骤S206，若所述预键合的晶圆对不存在缺失，则对所述预键合晶圆对进行退火。
具体的，所述活化处理的过程包括：对所述待键合晶圆的表面进行低温电浆处理；进行低温电浆处理后，对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗；进行所述溶液清洗后，进行干燥处理。。
在一实施例中，所述待键合晶圆至少包括第一晶圆和第二晶圆；对所述待键合的第一晶圆和第二晶圆至少其中一个进行活化处理；将第一晶圆和第二晶圆中活化处理后的其中一个晶圆与另一个未活化处理的晶圆贴合或者将两个均经过活化处理后的第一晶圆和第二晶圆贴合，形成预键合晶圆对。
所述将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对将所述存在缺失的预键合晶圆对分离之间的时间小于20分钟。
需要说明的是，本实施例中与前述实施例中相同或相似部分的限定或描述，在本实施例中不再赘述，具体请参考前述实施例(低温晶圆直接键合机台)中相应的部分的限定或描述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种低温晶圆直接键合机台，其特征在于，包括：
表面处理单元，用于对待键合晶圆的表面进行活化处理；
预键合单元，用于将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；
缺失检测单元，用于检测所述预键合晶圆对是否存在缺失；
解键合单元，用于将所述存在缺失的预键合晶圆对分离。
2.如权利要求1所述的低温晶圆直接键合机台，其特征在于，所述表面处理单元对待键合晶圆的表面进行活化处理的过程包括：对所述待键合晶圆的表面进行低温电浆处理；进行所述低温电浆处理后，对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗；进行所述溶液清洗后，进行干燥处理。
3.如权利要求1所述的低温晶圆直接键合机台，其特征在于，所述低温晶圆直接键合机台还包括：传送单元，用于在各单元之间进行待键合晶圆或预键合晶圆对的传送。
4.如权利要求3所述的低温晶圆直接键合机台，其特征在于，所述低温晶圆直接键合机台在进行晶圆的直接键合时，所述传送单元将至少一片待键合晶圆传送到表面处理单元中，所述表面处理单元对所述待键合晶圆的表面进行活化处理，所述传送单元将活化处理后的至少一片待键合晶圆从表面处理单元中传送到预键合单元中并将经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆也传送到预键合单元中，所述预键合单元将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对，所述传送单元将预键合晶圆对从预键合单元中传送到缺失检测单元，所述缺失检测单元检测所述预键合晶圆对是否存在缺失，当预键合晶圆对存在缺失时，所述传送单元将存在缺失的预键合晶圆对从缺失检测单元中传送到解键合单元中，所述解键合单元对所述存在缺失的预键合晶圆对分离。
5.如权利要求4所述的低温晶圆直接键合机台，其特征在于，所述存在缺失的预键合晶圆对从预键合单元到缺失检测单元然后到解键合单元的总时间小于20分钟。
6.如权利要求3所述的低温晶圆直接键合机台，其特征在于，所述低温晶圆直接键合机台还包括：退火单元，用于对不存在缺失的预键合晶圆对进行退火，形成键合晶圆对。
7.如权利要求6所述的低温晶圆直接键合机台，其特征在于，所述低温晶圆直接键合机台还包括控制单元，所述控制单元与所述表面处理单元、预键合单元、缺失检测单元、解键合单元、传送单元和退火单元之间进行通信，用于向各单元发送控制信号以及接受各单元的反馈信号。
8.如权利要求1或3所述的低温晶圆直接键合机台，其特征在于，所述低温晶圆直接键合机台还包括至少三个晶圆存储台。
9.如权利要求8所述的低温晶圆直接键合机台，其特征在于，所述低温晶圆直接键合机台包括三个晶圆存储台，所述三个晶圆存储台包括第一晶圆存储台、第二晶圆存储台和第三晶圆存储台，所述第一晶圆存储台用于存储待键合的第一晶圆或者分离后的第一晶圆，所述第二晶圆存储台用于存储待键合的第二晶圆或者分离后的第二晶圆，所述第三晶圆存储台用于存储键合后的晶圆对。
10.如权利要求1所述的低温晶圆直接键合机台，其特征在于，所述缺失包括气泡或对准问题。
11.一种采用权利要求1-10任一项所述的低温晶圆直接键合机台进行晶圆键合的方法，其特征在于，包括：
提供待键合晶圆；
对所述待键合晶圆的表面进行活化处理；
将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对；
对所述预键合的晶圆对进行缺失的检测；
若所述预键合的晶圆对存在缺失，将所述存在缺失的预键合晶圆对分离。
12.如权利要求11所述的晶圆键合的方法，其特征在于，还包括：若所述预键合的晶圆对不存在缺失，则对所述预键合晶圆对进行退火，形成键合晶圆对。
13.如权利要求11所述的晶圆键合的方法，其特征在于，还包括：活化处理的过程包括：对所述待键合晶圆的表面进行低温电浆处理；进行低温电浆处理后，对所述待键合晶圆的表面进行含有OH-或者F-的溶液清洗；进行所述溶液清洗后，进行干燥处理。
14.如权利要求11所述的晶圆键合的方法，其特征在于，所述待键合晶圆至少包括第一晶圆和第二晶圆；对所述待键合的第一晶圆和第二晶圆至少其中一个进行活化处理；将第一晶圆和第二晶圆中活化处理后的其中一个晶圆与另一个未活化处理的晶圆贴合或者将两个均经过活化处理后的第一晶圆和第二晶圆贴合，形成预键合晶圆对。
15.如权利要求11所述的晶圆键合的方法，其特征在于，所述将经过活化处理后的一片待键合晶圆与经过活化处理后的另外至少一片待键合晶圆或者与未经过活化处理的另外至少一片待键合晶圆贴合，形成预键合晶圆对到将所述存在缺失的预键合晶圆对分离之间的时间小于20分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910405744.4A CN110098140B (zh) | 2019-05-16 | 2019-05-16 | 低温晶圆直接键合机台和晶圆键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910405744.4A CN110098140B (zh) | 2019-05-16 | 2019-05-16 | 低温晶圆直接键合机台和晶圆键合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110098140A CN110098140A (zh) | 2019-08-06 |
| CN110098140B true CN110098140B (zh) | 2021-03-09 |
Family
ID=67448180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910405744.4A Active CN110098140B (zh) | 2019-05-16 | 2019-05-16 | 低温晶圆直接键合机台和晶圆键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110098140B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676159A (zh) * | 2019-10-24 | 2020-01-10 | 武汉新芯集成电路制造有限公司 | 晶圆键合方法及装置 |
| FR3106235B1 (fr) * | 2020-01-09 | 2021-12-10 | Soitec Silicon On Insulator | Procede d’assemblage de deux substrats semi-conducteurs |
| CN114203862A (zh) * | 2020-09-18 | 2022-03-18 | 山东浪潮华光光电子股份有限公司 | 一种反极性GaAs基AlGaInP红光LED芯片的返工方法 |
| CN112216609B (zh) * | 2020-09-22 | 2022-07-26 | 长江存储科技有限责任公司 | 一种减小晶圆翘曲的方法及晶圆键合方法 |
| CN113745095A (zh) * | 2021-09-03 | 2021-12-03 | 湖北三维半导体集成创新中心有限责任公司 | 键合表面的金属氧化物的清洁方法 |
| CN114927538B (zh) * | 2022-07-20 | 2022-11-11 | 合肥晶合集成电路股份有限公司 | 晶圆键合方法以及背照式图像传感器的形成方法 |
| CN114975501A (zh) * | 2022-07-28 | 2022-08-30 | 晶芯成(北京)科技有限公司 | 晶圆键合方法以及背照式图像传感器的形成方法 |
| CN115631991B (zh) * | 2022-12-07 | 2023-03-21 | 天津中科晶禾电子科技有限责任公司 | 一种复合晶圆的制备方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047589A (zh) * | 2015-07-08 | 2015-11-11 | 浙江中纳晶微电子科技有限公司 | 晶圆解键合装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428403C (zh) * | 2005-12-28 | 2008-10-22 | 中国科学院半导体研究所 | 晶片直接键合过程中实验参数的优化方法 |
| CN100573821C (zh) * | 2008-04-11 | 2009-12-23 | 华中科技大学 | 一种短波长光辅助硅片直接键合方法 |
| CN101677057B (zh) * | 2008-09-17 | 2011-02-02 | 中国科学院半导体研究所 | 低温晶片键合的方法 |
| US8758552B2 (en) * | 2010-06-07 | 2014-06-24 | Skyworks Solutions, Inc. | Debonders and related devices and methods for semiconductor fabrication |
| US9508586B2 (en) * | 2014-10-17 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Debonding schemes |
-
2019
- 2019-05-16 CN CN201910405744.4A patent/CN110098140B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047589A (zh) * | 2015-07-08 | 2015-11-11 | 浙江中纳晶微电子科技有限公司 | 晶圆解键合装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110098140A (zh) | 2019-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110098140B (zh) | 低温晶圆直接键合机台和晶圆键合方法 | |
| KR101823718B1 (ko) | 기판 반전 장치, 기판 반전 방법 및 박리 시스템 | |
| TWI567779B (zh) | 剝離裝置、剝離系統及剝離方法 | |
| JP5909453B2 (ja) | 剥離装置、剥離システムおよび剥離方法 | |
| KR101883028B1 (ko) | 접합 시스템, 기판 처리 시스템 및 접합 방법 | |
| JP2013173654A (ja) | ガラス基板もしくは水晶基板からなるワークの貼り合わせ方法および装置 | |
| CN103832970A (zh) | 一种低温晶圆键合方法 | |
| JP2006191144A (ja) | ピックアップ装置及びピックアップ方法 | |
| KR20150101939A (ko) | 박리 방법, 컴퓨터 기억 매체, 박리 장치 및 박리 시스템 | |
| JP5969663B2 (ja) | 剥離装置、剥離システムおよび剥離方法 | |
| KR101805964B1 (ko) | 박리 시스템, 박리 방법 및 컴퓨터 기억 매체 | |
| KR20200110197A (ko) | 접합 시스템 및 접합 방법 | |
| CN103137524B (zh) | 晶圆分离和清洁装置及其使用方法 | |
| JP7224456B2 (ja) | 基板処理方法及び基板処理システム | |
| JP2023090717A (ja) | 基板処理方法及び基板処理システム | |
| KR20210143175A (ko) | 처리 장치 및 처리 방법 | |
| CN103794467A (zh) | 一种薄硅片的重新利用方法 | |
| JP2015088620A (ja) | 剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体 | |
| CN106449505B (zh) | 一种用于半导体超薄器件的背面工艺方法 | |
| CN114927538A (zh) | 晶圆键合方法以及背照式图像传感器的形成方法 | |
| WO2020153189A1 (ja) | 基板処理装置及び基板処理方法 | |
| KR101999054B1 (ko) | 웨이퍼 박리 및 세척 장치 및 방법 | |
| JP2011071283A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| JP2004221447A (ja) | 貼り合わせ基板の製造装置及びこの装置を用いた貼り合わせ基板の製造方法 | |
| CN112731697B (zh) | 液晶显示面板的加工系统及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |