CN110676159A - 晶圆键合方法及装置 - Google Patents

晶圆键合方法及装置 Download PDF

Info

Publication number
CN110676159A
CN110676159A CN201911019699.5A CN201911019699A CN110676159A CN 110676159 A CN110676159 A CN 110676159A CN 201911019699 A CN201911019699 A CN 201911019699A CN 110676159 A CN110676159 A CN 110676159A
Authority
CN
China
Prior art keywords
wafer
bonded wafer
bonded
defect
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911019699.5A
Other languages
English (en)
Inventor
张银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201911019699.5A priority Critical patent/CN110676159A/zh
Publication of CN110676159A publication Critical patent/CN110676159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

本发明提供了一种晶圆键合方法及装置，包括将第一晶圆和第二晶圆进行键合以形成键合晶圆；对所述键合晶圆进行空洞缺陷扫描，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；空洞缺陷符合控制要求的键合晶圆进行退火处理，而空洞缺陷不符合控制要求的键合晶圆则进行返工，从而可以拦截出存在报废风险的键合晶圆，有效的降低了键合晶圆的报废率，并且返工后的两个晶圆可以再次进行键合，不会直接报废，从而降低了制造成本。

Description

晶圆键合方法及装置
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶圆键合方法及装置。
背景技术
经过半个世纪的高速发展，微电子技术和依托于微电子技术的信息技术已经对人类社会的发展产生了革命性的影响。然而，当今必须面对的问题是：传统晶体管的物理极限不断逼近，更小尺寸的制造技术越来越困难，集成电路的功耗不断增大，晶圆厂的投资迅速攀升。在这种情况下，如何继续保持微电子技术以摩尔定律所描述的速度持续发展，已经成为今天整个行业都在努力解决的问题。
三维集成电路的出现，为半导体和微电子技术的持续发展提供了一个新的技术解决方案。所谓三维集成电路，广义上是将具有集成电路的晶圆经过键合工艺形成键合晶圆，通过穿透晶圆的三维结构互连实现多层之间的信号连接。三维集成电路能够实现更小的芯片面积、更短的芯片间互连、更高的数据传输带宽以及不同工艺技术的异质集成，从而大幅度降低芯片功耗，减小延时，提高性能，扩展功能，并为实现复杂功能的片上系统(SOC)提供可能。
在三维集成工艺中，晶圆与晶圆间的键合工艺是核心技术之一，如图1所示，在键合过程中，容易造成空洞(Bubble)缺陷。如图2所示，当空洞缺陷过大时会使得最终形成的键合晶圆报废。目前，形成键合晶圆之后通常会对键合晶圆进行退火处理，使得晶圆键合更加牢固，但是这样一来，经过退火处理后的键合晶圆就无法返工，一旦空洞缺陷过大，键合晶圆就只能报废，从而极大的增加了制造成本。
发明内容
本发明的目的在于提供一种晶圆键合方法及装置，在对键合晶圆进行退火处理之前就进行空洞缺陷扫描，从而能够在线、及时对空洞缺陷过大的键合晶圆进行返工。
为了达到上述目的，本发明提供了一种晶圆键合方法，包括：
将第一晶圆和第二晶圆进行键合以形成键合晶圆；
对所述键合晶圆进行空洞缺陷检测，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；
当所述键合晶圆中的空洞缺陷不符合控制要求时，对所述键合晶圆进行返工，当所述键合晶圆中的空洞缺陷符合控制要求时，对所述键合晶圆进行退火处理。
可选的，当所述空洞缺陷的最大宽度大于10毫米时，所述空洞缺陷不符合控制要求；反之，当所述空洞缺陷的最大宽度小于或等于10毫米时，所述空洞缺陷符合控制要求。
可选的，对所述键合晶圆进行空洞缺陷检测的步骤包括：
利用红外单色光照射所述键合晶圆，所述红外单色光穿过所述键合晶圆形成检测光；
利用图像传感器接收所述检测光并得到检测图像，根据所述检测图像判断出所述键合晶圆中的空洞缺陷是否符合控制要求。
可选的，当所述键合晶圆中存在空洞缺陷时，所述检测图像中具有牛顿环，所述空洞缺陷在所述键合晶圆中的尺寸和位置分别与所述牛顿环在所述检测图像中的尺寸和位置对应。
可选的，根据所述牛顿环的直径以及预设转换关系计算出所述空洞缺陷的最大宽度。
可选的，对所述键合晶圆进行退火处理的温度大于300℃，且时间大于或等于6小时。
可选的，对所述键合晶圆进行退火处理之后，所述晶圆的键合方法还包括：
利用超声波缺陷检测工艺对所述键合晶圆再次进行空洞缺陷检测。
可选的，对所述键合晶圆进行返工的步骤包括：
将所述键合晶圆中的第一晶圆和第二晶圆分离；
将所述第一晶圆和所述第二晶圆分别进行返工。
本发明还提供了一种晶圆键合装置，包括：
键合腔室，用于对第一晶圆和第二晶圆进行键合以形成键合晶圆；
缺陷扫描腔室，用于对所述键合晶圆进行空洞扫描，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；
传送模块，用于传送所述键合晶圆。
可选的，所述缺陷扫描腔室中包括：
透明承载台，用于承载所述键合晶圆；
光源，位于所述透明承载台的一侧，用于发出红外单色光照射所述键合晶圆；
图像传感器，位于所述透明承载台相对所述光源的另一侧，用于接收所述红外单色光穿过所述键合晶圆形成的检测光，并得到检测图像。
在本发明提供的晶圆键合方法及装置中，包括将第一晶圆和第二晶圆进行键合以形成键合晶圆；对所述键合晶圆进行空洞缺陷扫描，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；空洞缺陷符合控制要求的键合晶圆进行退火处理，而空洞缺陷不符合控制要求的键合晶圆则进行返工，从而可以拦截出存在报废风险的键合晶圆，有效的降低了键合晶圆的报废率，并且返工后的两个晶圆可以再次进行键合，不会直接报废，从而降低了制造成本。
附图说明
图1为键合晶圆中产生空洞缺陷的示意图；
图2为键合晶圆中空洞缺陷过大导致报废的示意图；
图3为本发明实施例提供的晶圆键合方法的流程图；
图4为本发明实施例提供的晶圆键合方法的另一流程图；
图5为本发明实施例提供的空洞缺陷检测的原理图；
其中，附图标记为：
10-键合晶圆；11-空洞缺陷；20-检测图像；21-牛顿环；S-红外单色光。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图3所示，本实施例提供了一种晶圆键合方法，其特征在于，包括：
步骤S1：将第一晶圆和第二晶圆进行键合以形成键合晶圆；
步骤S2：对所述键合晶圆进行空洞缺陷检测，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；
步骤S3：当所述键合晶圆中的空洞缺陷不符合控制要求时，对所述键合晶圆进行返工，当所述键合晶圆中的空洞缺陷符合控制要求时，对所述键合晶圆进行退火处理。
具体的，请参阅图4，在键合之前，首先将所述第一晶圆和所述第二晶圆进行离子活化，以活化所述第一晶圆和所述第二晶圆需要键合在一起的表面，使得所述第一晶圆和所述第二晶圆之间产生键合力(bonding force)。由于离子活化工艺通常都是使用活化液来进行的，为了避免活化液影响键合工艺，执行离子活化工艺之后，可以对所述第一晶圆和所述第二晶圆进行清洗，以去除晶圆表面上残留的活化液。
进一步，执行步骤S1，将清洗完毕后的所述第一晶圆和所述第二晶圆送入晶圆键合设备中进行键合，以形成键合晶圆。可以理解的是，当所述第一晶圆和所述第二晶圆的表面具有未接触的区域(非键合区域)时，在所述键合晶圆中就会体现为空洞缺陷(亦可理解为气泡)。由于工艺限制，所述键合晶圆中可能存在一个或多个空洞缺陷，当所述空洞缺陷的尺寸较小时(如图1所示)，对所述键合晶圆的影响也较小；当所述空洞缺陷的尺寸较大时(如图2所示)，对所述键合晶圆的影响也较大，可能导致键合晶圆直接报废，所以可以通过所述空洞缺陷的尺寸来判断所述键合晶圆是否合格。
可选的，键合的工艺可以是现有技术中的任何一种，也可以根据键合晶圆的类型适应性选择，本发明不作限制。
接下来，执行步骤S2，对所述键合晶圆进行空洞缺陷检测，本实施例中采用红外单色光扫描法检测所述键合晶圆中的空洞缺陷。具体的，如图5所示，首先采用红外单色光S照射所述键合晶圆10的表面，所述红外单色光S能够穿过所述键合晶圆10形成检测光。在所述键合晶圆10的另一表面上用图像传感器接收所述检测光并得到检测图像20，所述键合晶圆10中键合好的区域在所述检测图像20中体现为背景，而所述键合晶圆10中空洞缺陷11所在的区域在所述检测图像20中体现为牛顿环21(所述空洞缺陷11会形成干涉现象)。也就是说，所述红外单色光S穿过所述键合晶圆10中的空洞缺陷11后会形成牛顿环21，当所述检测图像20中存在牛顿环21时，则表明所述键合晶圆10中存在空洞缺陷。
请继续参阅图5，可以理解的是，所述检测图像20实际上是所述键合晶圆10的等比例缩小，所以所述空洞缺陷11在所述键合晶圆10中的尺寸和位置分别与所述牛顿环21在所述检测图像20中的尺寸和位置对应。通过获取所述牛顿环21的尺寸和相对所述检测图像20的位置即可求得所述空洞缺陷11的尺寸以及在所述键合晶圆10上的位置，并由此判断出所述空洞缺陷11是否符合控制要求。这种采用红外单色光检测所述键合晶圆中的空洞缺陷的方式速度很快，即使一一对键合晶圆进行检测，也不会影响产能。
由于所述空洞缺陷11可能有多种形状，或者具有不规则的形状，所述空洞缺陷11的宽度值可能有多个，而所述牛顿环21则可以通过拟合求出直径。本实施例中，设定所述牛顿环21的直径与所述空洞缺陷11的最大宽度L相对应，根据所述牛顿环21的直径以及预设转换关系计算出所述空洞缺陷11的最大宽度L。应理解，这里所指的“预设转换关系”是根据所述图像传感器的镜头捕获的物体的尺寸与实际物体之间存在的比例换算关系，所述预设转换关系可以由所述图像传感器的设计厂商提供，也可以由所述图像传感器的使用者实测。
本实施例中，当所述空洞缺陷11的最大宽度L大于10毫米时，判定所述空洞缺陷11不符合控制要求；反之，当所述空洞缺陷11的最大宽度L小于或等于10毫米时，则判定所述空洞缺陷11符合控制要求。所以，将所述空洞缺陷11的最大宽度L换算为所述牛顿环21的直径，当所述检测图像20中的一旦出现直径大于所述该值的牛顿环，则判定所述键合晶圆10存在较大的报废风险。
应理解，当晶圆类型不同或精度要求不同时，可以调整所述空洞缺陷11的最大宽度L的范围，在此不再一一举例说明。
请继续参阅图4，将空洞缺陷不符合控制要求的键合晶圆进行返工，分离出第一晶圆和第二晶圆，然后将所述第一晶圆和所述第二晶圆分别进行返工，直至达到要求后可以再次进行键合，所述第一晶圆和所述第二晶圆不会直接被报废，可以降低成本。而空洞缺陷符合控制要求的键合晶圆报废的风险很小，可以直接在大于300℃的温度下进行退火处理，所述退火处理的时间大于或等于6小时。
退火处理以后，所述键合晶圆的键合力增加，键合更加牢固，从而难以进行返工。虽然在退火处理之前进行了空洞缺陷检测，拦截了存在较大的报废风险的键合晶圆，但是在退火处理的过程中，有可能出现新的空洞缺陷，导致退火处理后的键合晶圆不良。本实施例中，在对所述键合晶圆进行退火处理之后，还利用超声波缺陷检测工艺(Ultrasonic C-scan Inspection，UCI)对所述键合晶圆再次进行空洞缺陷检测。UCI检测是通过超声波对所述键合晶圆进行扫描以获取所述键合晶圆的原始图像，由于超声波在不同介质中的传播不同，对所述原始图像进行图像分析后可以获取所述键合晶圆中的空洞缺陷信息，形成空洞缺陷趋势图(Daily Bubble Chart)，从而可以挑选出空洞缺陷不满足控制要求的键合晶圆(报废处理)。UCI检测较红外单色光检测的速度更慢，但准确度高，可以防止不良键合晶圆流入下一工艺点。
基于此，本实施例还提供了一种晶圆键合装置，包括：
键合腔室，用于对第一晶圆和第二晶圆进行键合以形成键合晶圆；
缺陷扫描腔室，用于对所述键合晶圆进行空洞扫描，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；
传送模块，用于传送所述键合晶圆。
具体的，所述键合腔室可以是现有技术中的任何一种键合腔室，里面具备晶圆级键合的各种机构，所述第一晶圆和所述第二晶圆直接在所述键合腔室中进行键合形成所述键合晶圆。
所述缺陷扫描腔室与所述键合腔室相邻，当所述第一晶圆和所述第二晶圆键合完毕形成所述键合晶圆之后，所述传送模块将所述键合晶圆传送至所述缺陷扫描腔室中进行空洞缺陷检测。所述缺陷扫描腔室可以具有两个不同的出口，分别是合格出口和返工出口，所述合格出口和所述返工出口分别对应下一工艺流程和返工工艺流程，当所述键合晶圆通过空洞缺陷检测后(Y)，所述传送模块将该键合晶圆从所述合格出口传出，进行下一工艺流程；当所述键合晶圆未通过空洞缺陷检测后(N)，所述传送模块将该键合晶圆从所述返工出口传出，进行返工工艺流程。由于所述缺陷扫描腔室在所述晶圆键合装置内，在键合完成后可以实时、在线的进行空洞缺陷检测，不必将键合晶圆转换机台，提高了检测的效率。
进一步，所述缺陷扫描腔室中包括透明承载台、光源和图像传感器，所述图像传感器和所述光源分别位于所述透明承载台的上方和下方。所述传送模块将所述键合晶圆放置于所述透明承载台上，所述光源发出红外单色光照射所述键合晶圆的表面，而所述图像传感器接收所述红外单色光穿过所述键合晶圆形成的检测光，并得到检测图像。
本发明中的空洞缺陷检测不限于红外单色光检测，还可以是其他的检测方式，相应的，所述缺陷扫描腔室中可以设置其他的缺陷检测设备。
综上，在本发明实施例提供的晶圆键合方法及装置中，包括将第一晶圆和第二晶圆进行键合以形成键合晶圆；对所述键合晶圆进行空洞缺陷扫描，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；空洞缺陷符合控制要求的键合晶圆进行退火处理，而空洞缺陷不符合控制要求的键合晶圆则进行返工，从而可以拦截出存在报废风险的键合晶圆，有效的降低了键合晶圆的报废率，并且返工后的两个晶圆可以再次进行键合，不会直接报废，从而降低了制造成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种晶圆键合方法，其特征在于，包括：
将第一晶圆和第二晶圆进行键合以形成键合晶圆；
对所述键合晶圆进行空洞缺陷检测，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；
当所述键合晶圆中的空洞缺陷不符合控制要求时，对所述键合晶圆进行返工，当所述键合晶圆中的空洞缺陷符合控制要求时，对所述键合晶圆进行退火处理。
2.如权利要求1所述的晶圆键合方法，其特征在于，当所述空洞缺陷的最大宽度大于10毫米时，所述空洞缺陷不符合控制要求；反之，当所述空洞缺陷的最大宽度小于或等于10毫米时，所述空洞缺陷符合控制要求。
3.如权利要求1或2所述的晶圆键合方法，其特征在于，对所述键合晶圆进行空洞缺陷检测的步骤包括：
利用红外单色光照射所述键合晶圆，所述红外单色光穿过所述键合晶圆形成检测光；
利用图像传感器接收所述检测光并得到检测图像，根据所述检测图像判断出所述键合晶圆中的空洞缺陷是否符合控制要求。
4.如权利要求3所述的晶圆键合方法，其特征在于，当所述键合晶圆中存在空洞缺陷时，所述检测图像中具有牛顿环，所述空洞缺陷在所述键合晶圆中的尺寸和位置分别与所述牛顿环在所述检测图像中的尺寸和位置对应。
5.如权利要求4所述的晶圆键合方法，其特征在于，根据所述牛顿环的直径以及预设转换关系计算出所述空洞缺陷的最大宽度。
6.如权利要求1所述的晶圆键合方法，其特征在于，对所述键合晶圆进行退火处理的温度大于300℃，且时间大于或等于6小时。
7.如权利要求1所述的晶圆键合方法，其特征在于，对所述键合晶圆进行退火处理之后，所述晶圆的键合方法还包括：
利用超声波缺陷检测工艺对所述键合晶圆再次进行空洞缺陷检测。
8.如权利要求1所述的晶圆键合方法，其特征在于，对所述键合晶圆进行返工的步骤包括：
将所述键合晶圆中的第一晶圆和第二晶圆分离；
将所述第一晶圆和所述第二晶圆分别进行返工。
9.一种晶圆键合装置，其特征在于，包括：
键合腔室，用于对第一晶圆和第二晶圆进行键合以形成键合晶圆；
缺陷扫描腔室，用于对所述键合晶圆进行空洞扫描，并判断出所述键合晶圆中的空洞缺陷是否符合控制要求；
传送模块，用于传送所述键合晶圆。
10.如权利要求9所述的晶圆键合装置，其特征在于，所述缺陷扫描腔室中包括：
透明承载台，用于承载所述键合晶圆；
光源，位于所述透明承载台的一侧，用于发出红外单色光照射所述键合晶圆；
图像传感器，位于所述透明承载台相对所述光源的另一侧，用于接收所述红外单色光穿过所述键合晶圆形成的检测光，并得到检测图像。
CN201911019699.5A 2019-10-24 2019-10-24 晶圆键合方法及装置 Pending CN110676159A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911019699.5A CN110676159A (zh) 2019-10-24 2019-10-24 晶圆键合方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911019699.5A CN110676159A (zh) 2019-10-24 2019-10-24 晶圆键合方法及装置

Publications (1)

Publication Number Publication Date
CN110676159A true CN110676159A (zh) 2020-01-10

Family

ID=69084194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911019699.5A Pending CN110676159A (zh) 2019-10-24 2019-10-24 晶圆键合方法及装置

Country Status (1)

Country Link
CN (1) CN110676159A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113504249A (zh) * 2021-06-26 2021-10-15 长江存储科技有限责任公司 键合晶圆的空洞检测方法及键合晶圆的空洞检测装置
CN114203862A (zh) * 2020-09-18 2022-03-18 山东浪潮华光光电子股份有限公司 一种反极性GaAs基AlGaInP红光LED芯片的返工方法
CN114252017A (zh) * 2021-12-24 2022-03-29 上海芯物科技有限公司 硅片键合力量测装置及量测方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499046A (ja) * 1990-08-06 1992-03-31 Nec Corp 気泡検出方法およびその装置
CN101005110A (zh) * 2007-01-12 2007-07-25 中国科学院上海微系统与信息技术研究所 采用金属键合工艺实现氮化镓发光二极管垂直结构的方法
CN101178368A (zh) * 2006-11-09 2008-05-14 中国科学院半导体研究所 检测键合质量的红外透视成像装置及调节方法
CN202633314U (zh) * 2012-06-20 2012-12-26 豪威科技(上海)有限公司 背照式互补型金属氧化物半导体影像传感器
CN103116227A (zh) * 2013-01-30 2013-05-22 福建福晶科技股份有限公司 一种易于检测封装质量的声光器件
CN103887197A (zh) * 2014-03-04 2014-06-25 武汉新芯集成电路制造有限公司 一种量测键合器件结构上非键合区域尺寸的方法
CN105161437A (zh) * 2015-09-18 2015-12-16 北京工业大学 等离子体辅助的玻璃或石英芯片的微结构对准及预键合方法
CN110098140A (zh) * 2019-05-16 2019-08-06 芯盟科技有限公司 低温晶圆直接键合机台和晶圆键合方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499046A (ja) * 1990-08-06 1992-03-31 Nec Corp 気泡検出方法およびその装置
CN101178368A (zh) * 2006-11-09 2008-05-14 中国科学院半导体研究所 检测键合质量的红外透视成像装置及调节方法
CN101005110A (zh) * 2007-01-12 2007-07-25 中国科学院上海微系统与信息技术研究所 采用金属键合工艺实现氮化镓发光二极管垂直结构的方法
CN202633314U (zh) * 2012-06-20 2012-12-26 豪威科技(上海)有限公司 背照式互补型金属氧化物半导体影像传感器
CN103116227A (zh) * 2013-01-30 2013-05-22 福建福晶科技股份有限公司 一种易于检测封装质量的声光器件
CN103887197A (zh) * 2014-03-04 2014-06-25 武汉新芯集成电路制造有限公司 一种量测键合器件结构上非键合区域尺寸的方法
CN105161437A (zh) * 2015-09-18 2015-12-16 北京工业大学 等离子体辅助的玻璃或石英芯片的微结构对准及预键合方法
CN110098140A (zh) * 2019-05-16 2019-08-06 芯盟科技有限公司 低温晶圆直接键合机台和晶圆键合方法
CN110323178A (zh) * 2019-07-04 2019-10-11 长春长光圆辰微电子技术有限公司 一种soi晶圆边缘零空洞的工艺制程方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
金玉丰: "《微米纳米器件封装技术》", 31 October 2012 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203862A (zh) * 2020-09-18 2022-03-18 山东浪潮华光光电子股份有限公司 一种反极性GaAs基AlGaInP红光LED芯片的返工方法
CN113504249A (zh) * 2021-06-26 2021-10-15 长江存储科技有限责任公司 键合晶圆的空洞检测方法及键合晶圆的空洞检测装置
CN114252017A (zh) * 2021-12-24 2022-03-29 上海芯物科技有限公司 硅片键合力量测装置及量测方法

Similar Documents

Publication Publication Date Title
CN110676159A (zh) 晶圆键合方法及装置
JP4935074B2 (ja) 積層装置及び集積回路素子の積層方法
US20140335761A1 (en) Detection apparatus and method of chemical mechanical polishing conditioner
KR102310123B1 (ko) 반도체 소자의 패턴 분석방법
CN110618585B (zh) 监控光刻机晶圆移载台平整度的方法
CN102738029A (zh) 检测特定缺陷的方法和用于检测特定缺陷的系统和程序
TW201710691A (zh) 使用單一探針測試晶片的多個連接墊的測試裝置及方法
CN106571315A (zh) 光刻胶质量检测方法
US20220157627A1 (en) Method for processing semiconductor wafers
JPH11121576A (ja) 半導体ウエハリペア装置及び方法
US10573534B2 (en) Rapid heating process in the production of semiconductor components
CN109141275B (zh) 加工方法及其应用的加工机台与系统
JP7134566B2 (ja) チップ破壊ユニット、チップの強度の比較方法
JP3166466B2 (ja) 張り合わせ半導体基板の製造方法および半導体基板の張り合わせ欠陥検査装置
CN111599709B (zh) 一种晶圆键合界面缺陷的检测方法及存储介质
CN112366149B (zh) 一种获取晶圆接触点的方法及系统
TWI262572B (en) Electrical address verification method and electrical testing method of failure analysis of semiconductor device structure
JP5633470B2 (ja) 半導体装置の製造方法
JP7442939B2 (ja) ウエーハの検査方法
KR100817082B1 (ko) 표면 균일도 평가 시스템 및 그 평가 방법
TWI839943B (zh) 對位方法與對位裝置
US11367656B2 (en) Wafer processing method
JPS58165338A (ja) 半導体製造装置
TW201743377A (zh) 晶圓的加工方法
TWI726225B (zh) 生醫晶片製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200110

RJ01 Rejection of invention patent application after publication