JP7224456B2 - 基板処理方法及び基板処理システム - Google Patents

基板処理方法及び基板処理システム Download PDF

Info

Publication number
JP7224456B2
JP7224456B2 JP2021520707A JP2021520707A JP7224456B2 JP 7224456 B2 JP7224456 B2 JP 7224456B2 JP 2021520707 A JP2021520707 A JP 2021520707A JP 2021520707 A JP2021520707 A JP 2021520707A JP 7224456 B2 JP7224456 B2 JP 7224456B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
separation
separated
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021520707A
Other languages
English (en)
Other versions
JPWO2020235373A5 (ja
JPWO2020235373A1 (ja
Inventor
隼斗 田之上
康隆 溝本
陽平 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2020235373A1 publication Critical patent/JPWO2020235373A1/ja
Publication of JPWO2020235373A5 publication Critical patent/JPWO2020235373A5/ja
Application granted granted Critical
Publication of JP7224456B2 publication Critical patent/JP7224456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Description

本開示は、基板処理方法及び基板処理システムに関する。
特許文献１には、半導体装置の製造方法が開示されている。この製造方法では、ウェハの表面が支持部材に固定された状態で、ウェハの裏面を研削し、さらにウェハを分割した後、ウェハから支持部材を剥離して、複数の半導体チップを取得する。支持部材の厚さは、研削された後のウェハの厚さよりも厚く、例えばウェハの厚さが７００μｍ～８００μｍ程度であるのに対し、支持部材の厚さは１ｍｍ～２ｍｍ程度である。
特許文献２には、半導体チップの製造方法が開示されている。この製造方法では、ウェハの表面に支持部材が貼着された状態で、ウェハの裏面を研削し、ウェハをダイシングフレームに取り付け、さらにウェハから支持部材を剥離した後、ウェハを分割して、複数の半導体チップを製造する。
特開２０１２－１４６８９２号公報 国際公開第２００３／０４９１６４号公報
本開示にかかる技術は、基板を分離して薄化された基板を処理対象基板と接合して再利用することで、半導体デバイスの製造におけるコストを低減する。
本開示の一態様は、表面にデバイスが形成された処理対象基板を処理する基板処理方法であって、処理対象基板と支持基板が接合された重合基板から、処理対象基板を、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板に分離する工程で分離された前記第２の分離基板を準備することと、前記第２の分離基板を支持基板として処理対象基板と接合することと、を有する。
本開示によれば、基板を分離して薄化された基板を処理対象基板と接合して再利用することで、半導体デバイスの製造におけるコストを低減することができる。
本実施形態にかかるウェハ処理システムの構成の概略を模式的に示す平面図である。 重合ウェハの構成の概略を示す側面図である。 第１の分離ウェハと第２の分離ウェハの概略を示す側面図である。 第１の実施形態にかかるウェハ処理の主な工程を示すフロー図である。 第１の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 第１の実施形態にかかるウェハ処理の一部工程を模式的に示す側面視の説明図である。 第２の実施形態にかかるウェハ処理の主な工程を示すフロー図である。 第２の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 他の実施形態にかかるダイシング装置の構成の概略を模式的に示す平面図である。 第３の実施形態にかかるウェハ処理の主な工程を示すフロー図である。 第３の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 第３の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。 他の実施形態にかかるウェハ処理の一部工程を模式的に示す側面視の説明図である。
半導体デバイスの製造工程においては、表面に複数のデバイスが形成された半導体ウェハ（以下、ウェハという）に対し、表面に支持基板が貼り付けられた状態で、当該ウェハを薄化し、さらにダイシングを行う。その後、ウェハから支持基板を剥離して、半導体チップ（以下、チップという）を製造する。
支持基板は、ウェハに一時的に貼り付けられ、所望の処理が終了した後ウェハから剥離される。このため、コストダウンの観点から、支持基板は繰り返し使用されるのが好ましい。そこで、本発明者らは更なるコストダウンを図り、ウェハを薄化する際に、デバイスが形成された表面側ウェハと裏面側ウェハとに分離し、分離された裏面側ウェハを支持基板に再利用することを想到した。
なお、上述した特許文献１や特許文献２に開示された方法では、ウェハを薄化する際にウェハの裏面を研削しているため、本開示のように、分離された裏面側ウェハを再利用することはできない。特に、特許文献１には、支持基板（支持部材）の厚さがウェハの厚さよりも大きいため、分離された裏面側ウェハを再利用することは、全く想定されていない。
本開示にかかる技術は、ウェハを分離して薄化し、さらに分離されたウェハを再利用する。以下、本実施形態にかかる基板処理システムとしてのウェハ処理システム、及び基板処理方法としてのウェハ処理方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
先ず、本実施形態にかかるウェハ処理システムの構成について説明する。図１は、ウェハ処理システム１の構成の概略を模式的に示す平面図である。
ウェハ処理システム１では、図２に示すように接着層としての接着テープＢを介して、処理対象基板（デバイス基板）としてのデバイスウェハＷと、支持ウェハとして再利用された再利用ウェハＳとを接合して重合ウェハＴを形成し、所望の処理が行われる。以下、デバイスウェハＷにおいて、接着テープＢを介して再利用ウェハＳと接合された面を表面Ｗａといい、表面Ｗａと反対側の面を裏面Ｗｂという。同様に、再利用ウェハＳにおいて、接着テープＢを介してデバイスウェハＷに接合された面を表面Ｓａといい、表面Ｓａと反対側の面を裏面Ｓｂという。
デバイスウェハＷは、例えばシリコン基板などの半導体ウェハであって、表面Ｗａに複数のデバイスを含むデバイス層（図示せず）が形成されている。
再利用ウェハＳは、デバイスウェハＷを支持するウェハであって、例えばシリコンウェハである。なお、再利用ウェハＳには、後述するように、先に処理されたデバイスウェハＷから分離された第２の分離ウェハＷ２が再利用されて用いられる。
本実施形態のウェハ処理システム１では、重合ウェハＴにおけるデバイスウェハＷを分離する。以下の説明においては、図３（ａ）に示すように、分離された表面Ｗａ側のデバイスウェハＷを第１の分離基板としての第１の分離ウェハＷ１といい、図３（ｂ）に示すように分離された裏面Ｗｂ側のデバイスウェハＷを第２の分離基板としての第２の分離ウェハＷ２という。第１の分離ウェハＷ１はデバイス層を有し、複数のチップに分割されて製品化される。第２の分離ウェハＷ２は、後述するように再利用ウェハＳに再利用される。なお、第１の分離ウェハＷ１において分離された面を分離面Ｗ１ａといい、すなわち分離面Ｗ１ａは表面Ｗａの反対側の面である。また、第２の分離ウェハＷ２において分離された面を分離面Ｗ２ａといい、すなわち分離面Ｗ２ａは裏面Ｗｂの反対側の面である。
また、ウェハ処理システム１では、図３に示すようにデバイスウェハＷ（第１の分離ウェハＷ１）に対して、ダイアタッチフィルムＤ（ＤＡＦ：Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）とダイシングテープＰを貼り付け、ダイシングフレームＦに固定し、所望の処理が行われる。
ダイアタッチフィルムＤは、両面に接着性を有し、第１の分離ウェハＷ１を複数積層する際の、当該第１の分離ウェハＷ１同士を接合するものである。ダイシングテープＰは、片面のみに接着性を有し、当該片面にダイアタッチフィルムＤが貼り付けられる。ダイシングフレームＦは、ダイアタッチフィルムＤを介して第１の分離ウェハＷ１に貼り付けられたダイシングテープＰを固定するものである。
図１に示すようにウェハ処理システム１は、デバイスウェハＷと再利用ウェハＳを接合する接合装置１０と、接合後の重合ウェハＴに所望の処理を行うウェハ処理装置２０とを有している。なお、ウェハ処理システム１における装置構成は任意であり、例えば接合装置１０のモジュールやウェハ処理装置２０のモジュールはそれぞれ別の装置に設けられていてもよい。
また、ウェハ処理システム１には、制御装置３０が設けられている。制御装置３０は、例えばＣＰＵやメモリなどを備えたコンピュータであり、プログラム格納部（図示せず）を有している。プログラム格納部には、ウェハ処理システム１におけるウェハ処理を制御するプログラムが格納されている。また、プログラム格納部には、各種処理装置や搬送装置などの駆動系の動作を制御して、ウェハ処理システム１におけるウェハ処理を実現させるためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Ｈに記録されていたものであって、当該記憶媒体Ｈから制御装置３０にインストールされたものであってもよい。
接合装置１０は、搬入出ステーション４０と処理ステーション４１を一体に接続した構成を有している。搬入出ステーション４０と処理ステーション４１は、Ｘ軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション４０は、例えば外部との間で複数のデバイスウェハＷ、複数の再利用ウェハＳ、複数の重合ウェハＴをそれぞれ収容可能なカセットＣｗ、Ｃｓ、Ｃｔがそれぞれ搬入出される。処理ステーション４１は、デバイスウェハＷ、再利用ウェハＳ、重合ウェハＴに対して所望の処理を施す各種処理装置を備えている。
搬入出ステーション４０には、カセット載置台５０が設けられている。図示の例では、カセット載置台５０には、複数、例えば３つのカセットＣｗ、Ｃｓ、ＣｔをＹ軸方向に一列に載置自在になっている。なお、カセット載置台５０に載置されるカセットＣｗ、Ｃｓ、Ｃｔの個数は、本実施形態に限定されず、任意に決定することができる。
搬入出ステーション４０には、カセット載置台５０のＸ軸正方向側において、当該カセット載置台５０に隣接してウェハ搬送領域６０が設けられている。ウェハ搬送領域６０には、Ｙ軸方向に延伸する搬送路６１上を移動自在なウェハ搬送装置６２が設けられている。ウェハ搬送装置６２は、デバイスウェハＷ、再利用ウェハＳ、重合ウェハＴを保持して搬送する、２つの搬送アーム６３、６３を有している。各搬送アーム６３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム６３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置６２は、カセット載置台５０のカセットＣｗ、Ｃｓ、Ｃｔ、及び後述する接着層形成モジュール７０、接合モジュール７１に対して、デバイスウェハＷ、再利用ウェハＳ、重合ウェハＴを搬送可能に構成されている。
処理ステーション４１には、ウェハ搬送領域６０のＸ軸正方向側において、接着層形成モジュール７０と、接合部としての接合モジュール７１とが、Ｙ軸方向に並べて配置されている。なお、これらモジュール７０～７１の数や配置は本実施形態に限定されず、任意に決定することができる。
接着層形成モジュール７０では、デバイスウェハＷの表面Ｗａに接着テープＢを貼り付ける。なお、接着層形成モジュール７０では、再利用ウェハＳの表面Ｓａに接着テープＢを貼り付けてもよい。また、接着層形成モジュール７０には、公知の装置が用いられる。
接合モジュール７１では、デバイスウェハＷと再利用ウェハＳを接合する。例えば接合モジュール７１では、接着テープＢを介してデバイスウェハＷと再利用ウェハＳを押圧して接合する。なお、接合モジュール７１には、公知の装置が用いられる。
ウェハ処理装置２０は、搬入出ステーション８０と処理ステーション８１を一体に接続した構成を有している。搬入出ステーション８０と処理ステーション８１は、Ｘ軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション８０は、例えば外部との間で複数の重合ウェハＴ、複数の第１の分離ウェハＷ１、複数の第２の分離ウェハＷ２をそれぞれ収容可能なカセットＣｔ、Ｃｗ１、Ｃｗ２がそれぞれ搬入出される。処理ステーション８１は、重合ウェハＴ、分離ウェハＷ１、Ｗ２に対して所望の処理を施す各種処理装置を備えている。
なお、本実施形態では、カセットＣｔとカセットＣｗ１を別々に設けたが、同じカセットとしてもよい。すなわち、処理前の重合ウェハＴを収容するカセットと、処理後の第１の分離ウェハＷ１を収容するカセットとを共通に用いてもよい。
搬入出ステーション８０には、カセット載置台９０が設けられている。図示の例では、カセット載置台９０には、複数、例えば３つのカセットＣｔ、Ｃｗ１、Ｃｗ２をＹ軸方向に一列に載置自在になっている。なお、カセット載置台９０に載置されるカセットＣｔ、Ｃｗ１、Ｃｗ２の個数は、本実施形態に限定されず、任意に決定することができる。
搬入出ステーション８０には、カセット載置台９０のＸ軸正方向側において、当該カセット載置台９０に隣接してウェハ搬送領域１００が設けられている。ウェハ搬送領域１００には、Ｙ軸方向に延伸する搬送路１０１上を移動自在なウェハ搬送装置１０２が設けられている。ウェハ搬送装置１０２は、重合ウェハＴ、分離ウェハＷ１、Ｗ２を保持して搬送する、２つの搬送アーム１０３、１０３を有している。各搬送アーム１０３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１０３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置１０２は、カセット載置台９０のカセットＣｔ、Ｃｗ１、Ｃｗ２、及び後述するトランジション装置１１０に対して、重合ウェハＴ、分離ウェハＷ１、Ｗ２を搬送可能に構成されている。
搬入出ステーション８０には、ウェハ搬送領域１００のＸ軸正方向側において、当該ウェハ搬送領域１００に隣接して、重合ウェハＴ、分離ウェハＷ１、Ｗ２を受け渡すためのトランジション装置１１０が設けられている。
処理ステーション８１には、ウェハ搬送領域１２０、第１の処理ブロック１３０、及び第２の処理ブロック１４０が設けられている。第１の処理ブロック１３０はウェハ搬送領域１２０のＹ軸正方向側に配置され、第２の処理ブロック１４０はウェハ搬送領域１２０のＹ軸負方向側に配置されている。
ウェハ搬送領域１２０には、Ｘ軸方向に延伸する搬送路１２１上を移動自在なウェハ搬送装置１２２が設けられている。ウェハ搬送装置１２２は、重合ウェハＴ、分離ウェハＷ１、Ｗ２を保持して搬送する、２つの搬送アーム１２３、１２３を有している。各搬送アーム１２３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１２３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置１２２は、トランジション装置１１０、第１の処理ブロック１３０、及び第２の処理ブロック１４０の各処理モジュールに対して、重合ウェハＴ、分離ウェハＷ１、Ｗ２を搬送可能に構成されている。
第１の処理ブロック１３０には、改質モジュール１３１、分離部としての分離モジュール１３２、研削部としての研削モジュール１３３、反転モジュール１３４、洗浄モジュール１３５、及びエッチング部としてのエッチングモジュール１３６が、Ｘ軸方向に並べて配置されている。なお、これらモジュール１３１～１３６の数や配置は本実施形態に限定されず、任意に決定することができる。
改質モジュール１３１では、デバイスウェハＷの内部にレーザ光を照射し、改質層を形成する。レーザ光には、デバイスウェハＷに対して透過性を有する波長のレーザ光が用いられる。改質層は、第１の分離ウェハＷ１の分離面Ｗ１ａと第２の分離ウェハＷ２の分離面Ｗ２ａに沿って形成される。なお、改質モジュール１３１の構成は任意である。
分離モジュール１３２では、改質モジュール１３１で形成された改質層を基点に、デバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離する。例えば分離モジュール１３２では、第１の分離ウェハＷ１と第２の分離ウェハＷ２をそれぞれチャック（図示せず）で吸着保持した状態で、例えばくさび形状からなるブレード（図示せず）を挿入し、分離面Ｗ１ａ、Ｗ２ａを境界に第１の分離ウェハＷ１と第２の分離ウェハＷ２を縁切りする。その後、チャックを離隔させて、第１の分離ウェハＷ１と第２の分離ウェハＷ２を分離する。なお、分離モジュール１３２の構成は任意である。
研削モジュール１３３では、第１の分離ウェハＷ１の分離面Ｗ１ａ又は第２の分離ウェハＷ２の分離面Ｗ２ａを研削する。なお、研削モジュール１３３には、公知の装置が用いられる。
反転モジュール１３４では、分離モジュール１３２で分離された第１の分離ウェハＷ１又は第２の分離ウェハＷ２の表裏面を反転させる。なお、反転モジュール１３４には、公知の装置が用いられる。
洗浄モジュール１３５では、第１の分離ウェハＷ１の分離面Ｗ１ａ又は第２の分離ウェハＷ２の分離面Ｗ２ａをスクラブ洗浄する。なお、洗浄モジュール１３５には、公知の装置が用いられる。
エッチングモジュール１３６では、第１の分離ウェハＷ１の分離面Ｗ１ａ又は第２の分離ウェハＷ２の分離面Ｗ２ａをエッチングする。なお、エッチングモジュール１３６には、公知の装置が用いられる。
第２の処理ブロック１４０には、貼付部としての貼付モジュール１４１、ダイシング部としてのダイシングモジュール１４２、固定部としての固定モジュール１４３、剥離部としての剥離モジュール１４４、及び接着層除去モジュール１４５が、Ｘ軸方向に並べて配置されている。なお、これらモジュール１４１～１４５の数や配置は本実施形態に限定されず、任意に決定することができる。
貼付モジュール１４１では、第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤを貼り付けるマウント処理が行われる。なお、貼付モジュール１４１には、公知の装置が用いられる。
ダイシングモジュール１４２では、レーザ光を用いて、ダイアタッチフィルムＤ又は第１の分離ウェハＷ１をダイシングする。ダイアタッチフィルムＤのダイシングで用いられるレーザ光と、第１の分離ウェハＷ１のダイシングで用いられるレーザ光では、その仕様が異なる。ダイシングモジュール１４２の構成は任意であるが、例えば同じレーザヘッドから異なるレーザ光を照射してもよいし、あるいは異なるレーザヘッドから異なるレーザ光をそれぞれ照射してもよい。
固定モジュール１４３では、再利用ウェハＳに支持された第１の分離ウェハＷ１にダイシングテープＰを貼り付け、当該第１の分離ウェハＷ１をダイシングフレームＦに固定するマウント処理が行われる。なお、固定モジュール１４３には、公知の装置が用いられる。
剥離モジュール１４４では、第１の分離ウェハＷ１から再利用ウェハＳを剥離する。なお、剥離モジュール１４４には、公知の装置が用いられる。
接着層除去モジュール１４５では、第１の分離ウェハＷ１の表面Ｗａに残存する接着テープＢを剥離して除去する。なお、接着層除去モジュール１４５には、公知の装置が用いられる。
次に、以上のように構成されたウェハ処理システム１において行われる、第１の実施形態にかかるウェハ処理について説明する。図４は、第１の実施形態にかかるウェハ処理の主な工程を示すフロー図である。図５は、第１の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。図６は、第１の実施形態にかかるウェハ処理の一部工程を模式的に示す側面視の説明図である。
先ず、接合装置１０において、図５（ａ）に示すデバイスウェハＷと再利用ウェハＳをそれぞれ複数収納したカセットＣｗ、Ｃｓが、搬入出ステーション４０のカセット載置台５０に載置される。
次に、ウェハ搬送装置６２によりカセットＣｗ内のデバイスウェハＷが取り出され、接着層形成モジュール７０に搬送される。接着層形成モジュール７０では、デバイスウェハＷの表面Ｗａに接着テープＢが貼り付けられる。
次に、ウェハ搬送装置６２によりデバイスウェハＷは、接合モジュール７１に搬送される。続けて、ウェハ搬送装置６２によりカセットＣｓ内の再利用ウェハＳも取り出され、接合モジュール７１に搬送される。接合モジュール７１では、図５（ｂ）に示すように接着テープＢを介して、デバイスウェハＷと再利用ウェハＳが押圧されて接合される（図４のステップＡ１）。
次に、ウェハ搬送装置６２により、デバイスウェハＷと再利用ウェハＳが接合された重合ウェハＴは、カセット載置台５０のカセットＣｔに搬送される。こうして、接合装置１０における一連の接合処理が終了する。
その後、複数の重合ウェハＴを収納したカセットＣｔが搬入出ステーション４０から搬出され、ウェハ処理装置２０に搬送される。ウェハ処理装置２０では、カセットＣｔが、搬入出ステーション８０のカセット載置台９０に載置される。
次に、ウェハ搬送装置１０２によりカセットＣｔ内の重合ウェハＴが取り出され、トランジション装置１１０に搬送される。続けて、ウェハ搬送装置１２２により、トランジション装置１１０の重合ウェハＴが取り出され、改質モジュール１３１に搬送される。改質モジュール１３１では、図５（ｃ）に示すようにデバイスウェハＷの内部にレーザ光が照射され、改質層Ｍが形成される（図４のステップＡ２）。
ステップＡ２では改質層Ｍとして、図６（ａ）に示すように周縁改質層Ｍ１と内部面改質層Ｍ２が形成される。周縁改質層Ｍ１は、円環状に形成され、エッジトリムにおいて周縁部Ｗｅを除去の際の基点となるものである。エッジトリムは、後述するようにデバイスウェハＷを分離した後、デバイスウェハＷの周縁部Ｗｅが鋭く尖った形状（いわゆるナイフエッジ形状）になることを防止するための処理である。また、内部面改質層Ｍ２は、デバイスウェハＷを分離して薄化するための基点となるものである。内部面改質層Ｍ２は、デバイスウェハＷの面方向に沿って、中心部から周縁改質層Ｍ１まで延伸して形成される。
次に、重合ウェハＴはウェハ搬送装置１０２により分離モジュール１３２に搬送される。分離モジュール１３２では、図５（ｄ）に示すように重合ウェハＴにおけるデバイスウェハＷが、第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離される（図４のステップＡ３）。
ステップＡ３では、図６（ｂ）に示すように周縁改質層Ｍ１と内部面改質層Ｍ２を基点に、デバイスウェハＷが第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離される。この際、周縁部Ｗｅは第２の分離ウェハＷ２に付いて一体となり、第１の分離ウェハＷ１から周縁部Ｗｅが除去される。
分離モジュール１３２で分離された第１の分離ウェハＷ１と第２の分離ウェハＷ２には、後続の別々の処理が行われる。
第２の分離ウェハＷ２はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第２の分離ウェハＷ２の表裏面が反転される（図４のステップＡ４）。すなわち、反転モジュール１３４では、第２の分離ウェハＷ２の分離面Ｗ２ａが上方に向けられる。
次に、第２の分離ウェハＷ２はウェハ搬送装置１２２により洗浄モジュール１３５に搬送される。洗浄モジュール１３５では、第２の分離ウェハＷ２の分離面Ｗ２ａがスクラブ洗浄される（図４のステップＡ５）。
次に、第２の分離ウェハＷ２はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図５（ｅ）に示すように第２の分離ウェハＷ２の分離面Ｗ２ａがエッチング液によりウェットエッチングされる（図４のステップＡ６）。このエッチングにより、分離面Ｗ２ａに残存する周縁改質層Ｍ１と内部面改質層Ｍ２が除去される。
次に、第２の分離ウェハＷ２はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図５（ｆ）に示すように第２の分離ウェハＷ２の分離面Ｗ２ａが研削される（図４のステップＡ７）。この研削により、図６（ｃ）に示すように分離面Ｗ２ａの外周部において突出した周縁部が除去される。
次に、第２の分離ウェハＷ２はウェハ搬送装置１２２により洗浄モジュール１３５に搬送される。洗浄モジュール１３５では、第２の分離ウェハＷ２の分離面Ｗ２ａがスクラブ洗浄される（図４のステップＡ８）。
次に、第２の分離ウェハＷ２はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図５（ｇ）に示すように第２の分離ウェハＷ２の分離面Ｗ２ａがエッチング液によりウェットエッチングされる（図４のステップＡ９）。このエッチングにより、分離面Ｗ２ａに残存する研削痕が除去される。
その後、すべての処理が施された第２の分離ウェハＷ２は、ウェハ搬送装置１２２によりトランジション装置１１０に搬送され、さらにウェハ搬送装置１０２によりカセット載置台９０のカセットＣｗ２に搬送される。
そして、以上の処理が施された第２の分離ウェハＷ２は、例えば４００μｍ～７００μｍの厚さを有している。このため、第２の分離ウェハＷ２は、次に処理されるデバイスウェハＷの再利用ウェハＳとして再利用される。すなわち、図５（ａ）及び（ｂ）に示したように第２の分離ウェハＷ２は、次に処理されるデバイスウェハＷに接合され、支持ウェハとして機能する。
以上のように第２の分離ウェハＷ２に対してステップＡ４～Ａ９が行われるのに並行して、第１の分離ウェハＷ１に対して所望の処理が行われる。
第１の分離ウェハＷ１はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図５（ｈ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａが研削される（図４のステップＡ１０）。この研削により、図６（ｄ）に示すように第１の分離ウェハＷ１は所望の厚みに薄化される。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により洗浄モジュール１３５に搬送される。洗浄モジュール１３５では、第１の分離ウェハＷ１の分離面Ｗ１ａがスクラブ洗浄される（図４のステップＡ１１）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図５（ｉ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａがエッチング液によりウェットエッチングされる（図４のステップＡ１２）。このエッチングにより、分離面Ｗ１ａに残存する周縁改質層Ｍ１、内部面改質層Ｍ２、研削痕が除去される。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により貼付モジュール１４１に搬送される。貼付モジュール１４１では、図５（ｊ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤが貼り付けられる（図４のステップＡ１３）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図５（ｋ）に示すようにダイアタッチフィルムＤにレーザ光が照射され、当該ダイアタッチフィルムＤがダイシングされる（図４のステップＡ１４）。
次に、第１の分離ウェハＷ１は同じダイシングモジュール１４２において、図５（ｌ）に示すように第１の分離ウェハＷ１にレーザ光が照射され、当該第１の分離ウェハＷ１がダイシングされる（図４のステップＡ１５）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により固定モジュール１４３に搬送される。固定モジュール１４３では、図５（ｍ）に示すように第１の分離ウェハＷ１の表面Ｗａに貼り付けられたダイアタッチフィルムＤに対して、さらにダイシングテープＰが貼り付けられる。そして、第１の分離ウェハＷ１が、ダイシングテープＰを介してダイシングフレームＦに固定される（図４のステップＡ１６）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第１の分離ウェハＷ１（重合ウェハＴ）の表裏面が反転される（図４のステップＡ１７）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により剥離モジュール１４４に搬送される。剥離モジュール１４４では、図５（ｎ）に示すように第１の分離ウェハＷ１から再利用ウェハＳが剥離される（図４のステップＡ１８）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により接着層除去モジュール１４５に搬送される。接着層除去モジュール１４５では、図５（ｏ）に示すように第１の分離ウェハＷ１の表面Ｗａから接着テープＢが除去される（図４のステップＡ１９）。
その後、すべての処理が施された第１の分離ウェハＷ１は、ウェハ搬送装置１２２によりトランジション装置１１０に搬送され、さらにウェハ搬送装置１０２によりカセット載置台９０のカセットＣｗ１に搬送される。この際、カセットＣｔが空の場合には、第１の分離ウェハＷ１はカセットＣｔに搬送されるようにしてもよい。こうして、ウェハ処理システム１における一連のウェハ処理が終了する。
以上の工程により、チップＣが製造される。そして、ウェハ処理システム１の外部において、図５（ｐ）に示すようにチップＣがダイボンディングされる。
以上の第１の実施形態によれば、デバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離する。そして、第１の分離ウェハＷ１は製品となるチップＣに分割される。一方、第２の分離ウェハＷ２は、次に処理されるデバイスウェハＷに接合され、再利用ウェハＳとして再利用される。そして、このように第２の分離ウェハＷ２が再利用された再利用ウェハＳは、その後のデバイスウェハＷの処理に対して繰り返し使用することができる。
ここで従来、デバイスウェハＷの支持部材には、例えばＢＧテープや支持ウェハ（再利用ウェハではなく、別途新たに用意された支持ウェハ）が用いられてきた。かかる場合、支持部材を準備するためのコストがかかる。この点、第１の実施形態では、デバイスウェハＷの再利用ウェハＳとして、第２の分離ウェハＷ２を再利用するので、コストを低減することができる。
また、第１の実施形態によれば、デバイスウェハＷと再利用ウェハＳを接合した後、デバイスウェハＷに所望の処理を行うので、これら処理を安定的に行うことができる。また、薄化した状態のデバイスウェハＷ（第１の分離ウェハＷ１）に対しても、エッチングなどの所望の処理を行うことができる。
また、第１の実施形態によれば、ステップＡ３でデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離した後、ステップＡ１０において第１の分離ウェハＷ１の分離面Ｗ１ａを研削するので、当該研削における研削量を小さくすることができる。すなわち、分離面Ｗ１ａの研削を簡略化することができる。また、ステップＡ１２において第１の分離ウェハＷ１を所望の厚みまでエッチングする場合には、このステップＡ１０における研削を省略することも可能となる。
なお、上述した第１の実施形態では、ステップＡ２～Ａ３を行ってデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離したが、デバイスウェハＷの裏面Ｗｂを研削してもよい。かかる場合、図４に示したステップＡ２～Ａ３に代えてステップＡ１０が行われ、さらに後続のステップＡ１１～Ａ１９が行われる。また、デバイスウェハＷが研削されるため、ステップＡ４～Ａ９は省略される。さらに、ウェハ処理システム１において、改質モジュール１３１と分離モジュール１３２を省略することも可能となる。
次に、第２の実施形態にかかるウェハ処理について説明する。図７は、第２の実施形態にかかるウェハ処理の主な工程を示すフロー図である。図８は、第２の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。なお、第２の実施形態にかかるウェハ処理においても、図１に示したウェハ処理システム１が用いられる。
第２の実施形態のウェハ処理では、第１の実施形態のウェハ処理のステップＡ１～Ａ９と同様の、図７のステップＢ１～Ｂ９が順次行われる。すなわち、図８（ａ）及び（ｂ）に示すステップＢ１におけるデバイスウェハＷと再利用ウェハＳの接合、図８（ｃ）に示すステップＢ２におけるデバイスウェハＷへの改質層Ｍ（周縁改質層Ｍ１と内部面改質層Ｍ２）の形成、図８（ｄ）に示すステップＢ３におけるデバイスウェハＷの分離、が順次行われる。
また、分離後の第２の分離ウェハＷ２に対して、ステップＢ４～Ｂ９が行われる。すなわち、ステップＢ４における第２の分離ウェハＷ２の反転、ステップＢ５における分離面Ｗ２ａのスクラブ洗浄、図８（ｅ）に示すステップＢ６における分離面Ｗ２ａのエッチング、が順次行われる。続いて、図８（ｆ）に示すステップＢ７における分離面Ｗ２ａの研削、ステップＢ８における分離面Ｗ２ａのスクラブ洗浄、図８（ｇ）に示すステップＢ９における分離面Ｗ２ａのエッチング、が順次行われる。そして、すべての処理が施された第２の分離ウェハＷ２は、カセットＣｗ２に搬送される。
なお、上述したようにステップＢ１～Ｂ９はそれぞれ、第１の実施形態のステップＡ１～Ａ９と同様であるので説明を省略する。そして、第２の実施形態のウェハ処理が第１の実施のウェハ処理と異なる点は、以下に説明する、分離された第１の分離ウェハＷ１の処理であり、具体的には第１の分離ウェハＷ１のダイシングを行うタイミングが異なる。
第１の分離ウェハＷ１はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図８（ｈ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａが研削される（図７のステップＢ１０）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図８（ｉ）に示すように第１の分離ウェハＷ１にレーザ光が照射され、当該第１の分離ウェハＷ１がダイシングされる（図７のステップＢ１１）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図８（ｊ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａがエッチング液によりウェットエッチングされる（図７のステップＢ１２）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により貼付モジュール１４１に搬送される。貼付モジュール１４１では、図８（ｋ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤが貼り付けられる（図７のステップＢ１３）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図８（ｌ）に示すようにダイアタッチフィルムＤにレーザ光が照射され、当該ダイアタッチフィルムＤがダイシングされる（図７のステップＢ１４）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により固定モジュール１４３に搬送される。固定モジュール１４３では、図８（ｍ）に示すように第１の分離ウェハＷ１の表面Ｗａに貼り付けられたダイアタッチフィルムＤに対して、さらにダイシングテープＰが貼り付けられる。そして、第１の分離ウェハＷ１が、ダイシングテープＰを介してダイシングフレームＦに固定される（図７のステップＢ１５）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第１の分離ウェハＷ１（重合ウェハＴ）の表裏面が反転される（図７のステップＢ１６）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により剥離モジュール１４４に搬送される。剥離モジュール１４４では、図８（ｎ）に示すように第１の分離ウェハＷ１から再利用ウェハＳが剥離される（図７のステップＢ１７）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により接着層除去モジュール１４５に搬送される。接着層除去モジュール１４５では、図８（ｏ）に示すように第１の分離ウェハＷ１の表面Ｗａから接着テープＢが除去される（図７のステップＢ１８）。
その後、すべての処理が施された第１の分離ウェハＷ１は、カセットＣｗ１に搬送される。以上の工程により、チップＣが製造される。そして、ウェハ処理システム１の外部において、図８（ｐ）に示すようにチップＣがダイボンディングされる。
以上の第２の実施形態においても、第１の実施形態と同様の効果を享受することができる。
なお、上述した第２の実施形態では、ステップＢ２～Ｂ３を行ってデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離したが、第１の実施形態と同様にデバイスウェハＷの裏面Ｗｂを研削してもよい。かかる場合、図７に示したステップＢ２～Ｂ３に代えてステップＢ１０が行われ、さらに後続のステップＢ１１～Ｂ１８が行われる。また、デバイスウェハＷが研削されるため、ステップＢ４～Ｂ９は省略される。
次に、第３の実施形態にかかるウェハ処理について説明する。上述した第１の実施形態及び第２の実施形態のウェハ処理では、再利用ウェハＳに接合されたデバイスウェハＷの分離後に第１の分離ウェハＷ１のダイシングを行ったが、第３の実施形態では、接合前のデバイスウェハＷに対してダイシングを行う。
そこで、第３の実施形態のウェハ処理を行うにあたっては、図９に示すダイシング装置１５０を用いる。ダイシング装置１５０は、図１に示したウェハ処理システム１に設けられる。そして、ダイシング装置１５０の動作は、制御装置３０によって制御される。
図９に示すようにダイシング装置１５０は、搬入出ステーション１６０と処理ステーション１６１を一体に接続した構成を有している。搬入出ステーション１６０と処理ステーション１６１は、Ｘ軸負方向側から正方向側に向けて並べて配置されている。搬入出ステーション１６０は、例えば外部との間で複数のデバイスウェハＷを収容可能なカセットＣｗがそれぞれ搬入出される。処理ステーション１６１は、デバイスウェハＷに対して所望の処理を施す各種処理装置を備えている。
搬入出ステーション１６０には、カセット載置台１７０が設けられている。図示の例では、カセット載置台１７０には、複数、例えば３つのカセットＣｗをＹ軸方向に一列に載置自在になっている。なお、カセット載置台１７０に載置されるカセットＣｗの個数は、本実施形態に限定されず、任意に決定することができる。
搬入出ステーション１６０には、カセット載置台１７０のＸ軸正方向側において、当該カセット載置台１７０に隣接してウェハ搬送領域１８０が設けられている。ウェハ搬送領域１８０には、Ｙ軸方向に延伸する搬送路１８１上を移動自在なウェハ搬送装置１８２が設けられている。ウェハ搬送装置１８２は、デバイスウェハＷを保持して搬送する、２つの搬送アーム１８３、１８３を有している。各搬送アーム１８３は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム１８３の構成は本実施形態に限定されず、任意の構成を取り得る。そして、ウェハ搬送装置１８２は、カセット載置台１７０のカセットＣｗ、及び後述する保護層形成モジュール１９０、ダイシングモジュール１９１、保護層除去モジュール１９２に対して、デバイスウェハＷを搬送可能に構成されている。
処理ステーション１６１には、ウェハ搬送領域１８０のＸ軸正方向側において、保護層形成部としての保護層形成モジュール１９０、ダイシング部としてのダイシングモジュール１９１、保護層除去部としての保護層除去モジュール１９２とが、Ｙ軸方向に並べて配置されている。なお、これらモジュール１９０～１９２の数や配置は本実施形態に限定されず、任意に決定することができる。
保護層形成モジュール１９０では、デバイスウェハＷの表面Ｗａに保護剤をスピン塗布して、保護層としての保護膜を形成する。なお、保護層形成モジュール１９０には、公知の装置が用いられる。
ダイシングモジュール１９１では、レーザ光を用いてデバイスウェハＷをダイシングする。なお、ダイシングモジュール１９１の構成は、上述したダイシングモジュール１４２の構成と同様であって、公知の装置が用いられる。
保護層除去モジュール１９２では、デバイスウェハＷの表面Ｗａから保護膜を除去して、表面Ｗａをスピン洗浄する。なお、保護層除去モジュール１９２には、公知の装置が用いられる。
次に、以上のように構成されたウェハ処理システム１において行われる、第３の実施形態にかかるウェハ処理について説明する。図１０は、第３の実施形態にかかるウェハ処理の主な工程を示すフロー図である。図１１及び図１２は、第３の実施形態にかかるウェハ処理の各工程を模式的に示す説明図である。なお、図１１はデバイスウェハＷを分離するまでのウェハ処理を示し、図１２はデバイスウェハＷを分離後のウェハ処理を示している。
先ず、ダイシング装置１５０において、図１１（ａ）に示すデバイスウェハＷを複数収納したカセットＣｗが、搬入出ステーション１６０のカセット載置台１７０に載置される。
次に、ウェハ搬送装置１８２によりカセットＣｗ内のデバイスウェハＷが取り出され、保護層形成モジュール１９０に搬送される。保護層形成モジュール１９０では、図１１（ｂ）に示すようにデバイスウェハＷの表面Ｗａに保護剤がスピン塗布され、保護膜Ｌが形成される（図１０のステップＣ１）。
次に、デバイスウェハＷはウェハ搬送装置１８２によりダイシングモジュール１９１に搬送される。ダイシングモジュール１９１では、図１１（ｃ）に示すようにデバイスウェハＷにレーザ光が照射され、当該デバイスウェハＷがダイシングされる（図１０のステップＣ２）。このダイシングの際、保護膜Ｌによって、デバイスウェハＷに形成されたデバイス層が保護される。
次に、デバイスウェハＷはウェハ搬送装置１８２により保護層除去モジュール１９２に搬送される。保護層除去モジュール１９２では、図１１（ｄ）に示すようにデバイスウェハＷの表面Ｗａに保護膜Ｌの溶剤が供給され、当該保護膜Ｌが除去される（図１０のステップＣ３）。
次に、デバイスウェハＷはウェハ搬送装置１８２によりカセット載置台１７０のカセットＣｗに搬送される。こうして、ダイシング装置１５０における一連のダイシング処理が終了する。
その後、複数のデバイスウェハＷを収納したカセットＣｗが搬入出ステーション１６０から搬出され、接合装置１０に搬送される。接合装置１０では、カセットＣｗが、搬入出ステーション４０のカセット載置台５０に載置される。また、接合装置１０には、図１１（ｅ）に示す複数の再利用ウェハＳを収納したカセットＣｓも、搬入出ステーション４０のカセット載置台５０に載置される。
接合装置１０では、接着層形成モジュール７０においてデバイスウェハＷの表面Ｗａに接着テープＢが貼り付けられた後、図１１（ｆ）に示すように接合モジュール７１において、接着テープＢを介してデバイスウェハＷと再利用ウェハＳが押圧されて接合される（図１０のステップＣ４）。なお、ステップＣ４は、第１の実施形態のステップＡ１と同様であるので説明を省略する。
その後、複数の重合ウェハＴを収納したカセットＣｔが搬入出ステーション４０から搬出され、ウェハ処理装置２０に搬送される。ウェハ処理装置２０では、第１の実施形態のウェハ処理のステップＡ２～Ａ９と同様の、図１０のステップＣ５～Ｃ１２が順次行われる。すなわち、図１１（ｇ）に示すステップＣ５におけるデバイスウェハＷへの改質層Ｍ（周縁改質層Ｍ１と内部面改質層Ｍ２）の形成、図１１（ｈ）に示すステップＣ６におけるデバイスウェハＷの分離、が順次行われる。
また、分離後の第２の分離ウェハＷ２に対して、ステップＣ７～Ｃ１２が行われる。すなわち、ステップＣ７における第２の分離ウェハＷ２の反転、ステップＣ８における分離面Ｗ２ａのスクラブ洗浄、図１２（ｉ）に示すステップＣ９における分離面Ｗ２ａのエッチング、が順次行われる。続いて、図１２（ｊ）に示すステップＣ１０における分離面Ｗ２ａの研削、ステップＣ１１における分離面Ｗ２ａのスクラブ洗浄、図１２（ｋ）に示すステップＣ１２における分離面Ｗ２ａのエッチング、が順次行われる。そして、すべての処理が施された第２の分離ウェハＷ２は、カセットＣｗ２に搬送される。
なお、上述したようにステップＣ５～Ｃ１２はそれぞれ、第１の実施形態のステップＡ２～Ａ９と同様であるので説明を省略する。
第１の分離ウェハＷ１はウェハ搬送装置１２２により研削モジュール１３３に搬送される。研削モジュール１３３では、図１２（ｌ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａが研削される（図１０のステップＣ１３）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりエッチングモジュール１３６に搬送される。エッチングモジュール１３６では、図１２（ｍ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａがエッチング液によりウェットエッチングされる（図１０のステップＣ１４）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により貼付モジュール１４１に搬送される。貼付モジュール１４１では、図１２（ｎ）に示すように第１の分離ウェハＷ１の分離面Ｗ１ａにダイアタッチフィルムＤが貼り付けられる（図１０のステップＣ１５）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２によりダイシングモジュール１４２に搬送される。ダイシングモジュール１４２では、図１２（ｏ）に示すようにダイアタッチフィルムＤにレーザ光が照射され、当該ダイアタッチフィルムＤがダイシングされる（図１０のステップＣ１６）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により固定モジュール１４３に搬送される。固定モジュール１４３では、図１２（ｐ）に示すように第１の分離ウェハＷ１の表面Ｗａに貼り付けられたダイアタッチフィルムＤに対して、さらにダイシングテープＰが貼り付けられる。そして、第１の分離ウェハＷ１が、ダイシングテープＰを介してダイシングフレームＦに固定される（図１０のステップＣ１７）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により反転モジュール１３４に搬送される。反転モジュール１３４では、第１の分離ウェハＷ１（重合ウェハＴ）の表裏面が反転される（図１０のステップＣ１８）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により剥離モジュール１４４に搬送される。剥離モジュール１４４では、図１２（ｑ）に示すように第１の分離ウェハＷ１から再利用ウェハＳが剥離される（図１０のステップＣ１９）。
次に、第１の分離ウェハＷ１はウェハ搬送装置１２２により接着層除去モジュール１４５に搬送される。接着層除去モジュール１４５では、図１２（ｒ）に示すように第１の分離ウェハＷ１の表面Ｗａから接着テープＢが除去される（図１０のステップＣ２０）。
その後、すべての処理が施された第１の分離ウェハＷ１は、カセットＣｗ１に搬送される。以上の工程により、チップＣが製造される。そして、ウェハ処理システム１の外部において、図１２（ｓ）に示すようにチップＣがダイボンディングされる。
以上の第３の実施形態においても、第１の実施形態と同様の効果を享受することができる。
なお、上述した第３の実施形態では、ステップＣ５～Ｃ６を行ってデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離したが、第１及び第２の実施形態と同様にデバイスウェハＷの裏面Ｗｂを研削してもよい。かかる場合、図１０に示したステップＣ５～Ｃ６に代えてステップＣ１３が行われ、さらに後続のステップＣ１４～Ｃ２０が行われる。また、デバイスウェハＷが研削されるため、ステップＣ７～Ｃ１２は省略される。
以上の第１～第３の実施形態においては、図６に示すようにデバイスウェハＷを分離する際、周縁部Ｗｅは第２の分離ウェハＷ２に付いて一体となっていたが、デバイスウェハＷを分離する方法はこれに限定されない。
例えば図１３（ａ）に示すように、デバイスウェハＷの内部において周縁改質層Ｍ１をデバイスウェハＷの外縁部まで形成する。そうすると、図１３（ｂ）に示すようにデバイスウェハＷを分離する際、第１の分離ウェハＷ１、第２の分離ウェハＷ２、及び周縁部Ｗｅが別々に分離される。かかる場合であっても、図１３（ｃ）に示す第２の分離ウェハＷ２を再利用することができ、図１３（ｄ）に示す第１の分離ウェハＷ１からチップＣを製造することができる。
以上の第１～第３の実施形態においては、デバイスウェハＷと再利用ウェハＳを接合する接着層として接着テープＢを用いたが、例えば接着剤を用いてもよい。
かかる場合、接着層形成モジュール７０では、デバイスウェハＷの表面Ｗａに接着剤をスピン塗布する。なお、接着層形成モジュール７０には、公知の装置が用いられる。
また、接着層除去モジュール１４５では、第１の分離ウェハＷ１の表面Ｗａに残存する接着剤を除去して、表面Ｗａをスピン洗浄する。なお、接着層除去モジュール１４５には、公知の装置が用いられる。
以上の第１～第３の実施形態においては、ウェハ処理システム１において所望の処理が行われた第２の分離ウェハＷ２は、デバイスウェハＷに接合される再利用ウェハＳとして再利用したが、再利用先はこれに限定されない。例えば所望の処理後の第２の分離ウェハＷ２の厚みが７００μｍの場合、デバイスウェハＷの基板として再利用することも可能である。
また、以上の第１～第３の実施形態においては、処理対象基板としてのデバイスウェハＷを第１の分離ウェハＷ１と第２の分離ウェハＷ２に分離し、当該第２の分離ウェハＷ２を再利用ウェハＳとして再利用した。この点、再利用ウェハＳは、他のデバイス基板としてのデバイスウェハから分離されたウェハであってもよい。例えば、ウェハ処理システム１に搬送される前に行われる前処理には、デバイスウェハを薄化する処理がある。この薄化処理では、デバイスウェハを、デバイスが形成された第１の分離ウェハと、デバイスが形成されていない第２の分離ウェハに分離する。このように分離された第２の分離ウェハを、本実施形態の再利用ウェハＳとして再利用してもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１ ウェハ処理システム
１０ 接合装置
２０ ウェハ処理装置
７１ 接合モジュール
１３２ 分離モジュール
Ｗ デバイスウェハ
Ｗ１ 第１の分離ウェハ
Ｗ２ 第２の分離ウェハ

Claims (15)

  1. 表面にデバイスが形成された処理対象基板を処理する基板処理方法であって、
    処理対象基板と支持基板が接合された重合基板から、処理対象基板を、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板に分離する工程で分離された前記第２の分離基板を準備することと、
    前記第２の分離基板を支持基板として処理対象基板と接合することと、を有する、基板処理方法。
  2. 前記処理対象基板から分離された前記第２の分離基板の分離面を研削することと、
    前記研削された前記第２の分離基板の分離面をエッチングすることと、を有する、請求項１に記載の基板処理方法。
  3. 前記処理対象基板から分離された前記第１の分離基板の分離面をエッチングすることと、
    前記エッチングされた前記第１の分離基板をダイシングすることと、
    前記ダイシングされた前記第１の分離基板をダイシングフレームに固定することと、
    前記ダイシングフレームに固定された前記第１の分離基板から前記第２の分離基板を剥離することと、を有する、請求項１又は２に記載の基板処理方法。
  4. 前記エッチングされた前記第１の分離基板の分離面にダイアタッチフィルムを貼り付けることと、
    前記ダイアタッチフィルムをダイシングすることと、を有する、請求項３に記載の基板処理方法。
  5. 前記ダイシングされた第１の分離基板の分離面にダイアタッチフィルムを貼り付けることと、
    前記ダイアタッチフィルムをダイシングすることと、を有する、請求項３に記載の基板処理方法。
  6. 前記第２の分離基板に接合する前の前記処理対象基板の表面に保護層を形成することと、
    前記保護層が形成された前記処理対象基板をダイシングすることと、
    前記ダイシングされた前記処理対象基板から前記保護層を除去することと、
    前記保護層が除去された前記処理対象基板に対して、前記第２の分離基板を支持基板として接合することと、
    前記処理対象基板を、表面側の第１の分離基板と裏面側の第２の分離基板に分離することと、
    前記処理対象基板から分離された前記第１の分離基板の分離面をエッチングすることと、
    前記エッチングされた前記第１の分離基板をダイシングフレームに固定することと、
    前記ダイシングフレームに固定された前記第１の分離基板から前記第２の分離基板を剥離することと、を有する、請求項１に記載の基板処理方法。
  7. 前記エッチングされた第１の分離基板の分離面にダイアタッチフィルムを貼り付けることと、
    前記ダイアタッチフィルムをダイシングすることと、を有する、請求項６に記載の基板処理方法。
  8. 前記第２の分離基板に接合された前記処理対象基板を研削することと、
    前記研削された前記処理対象基板の研削面をエッチングすることと、
    前記エッチングされた前記処理対象基板をダイシングすることと、
    前記ダイシングされた前記処理対象基板をダイシングフレームに固定することと、
    前記ダイシングフレームに固定された前記処理対象基板から前記第２の分離基板を剥離することと、を有する、請求項１に記載の基板処理方法。
  9. 前記処理対象基板を前記第１の分離基板と前記第２の分離基板に分離する工程で、当該処理対象基板の周縁部が一体となって分離された前記第２の分離基板を準備し、
    前記処理対象基板から分離された前記第２の分離基板の分離面を研削し、当該分離面の外周部において突出した周縁部を除去する、請求項１に記載の基板処理方法。
  10. 表面にデバイスが形成された処理対象基板を処理する基板処理システムであって、
    処理対象基板と支持基板が接合された重合基板から、処理対象基板を、デバイスがある側の第１の分離基板とデバイスがない側の第２の分離基板に分離する工程で分離された前記第２の分離基板を、支持基板として処理対象基板と接合する接合部を有する、基板処理システム。
  11. 前記処理対象基板を、表面側の第１の分離基板と裏面側の第２の分離基板に分離する分離部を有する、請求項１０に記載の基板処理システム。
  12. 前記第２の分離基板の分離面を研削する研削部と、
    前記第２の分離基板の分離面をエッチングするエッチング部と、を有する、請求項１０又は１１に記載の基板処理システム。
  13. 前記第１の分離基板をダイシングするダイシング部と、
    前記第１の分離基板をダイシングフレームに固定する固定部と、
    前記第１の分離基板から前記第２の分離基板を剥離する剥離部と、を有する、請求項１０～１２のいずれか一項に記載の基板処理システム。
  14. 前記第１の分離基板の分離面にダイアタッチフィルムを貼り付ける貼付部を有する、請求項１０～１３のいずれかに記載の基板処理システム。
  15. 前記第２の分離基板に接合される前の前記処理対象基板の表面に保護層を形成する保護層形成部と、
    前記処理対象基板から前記保護層を除去する保護層除去部と、を有する、請求項１０～１４のいずれか一項に記載の基板処理システム。
JP2021520707A 2019-05-23 2020-05-11 基板処理方法及び基板処理システム Active JP7224456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019096791 2019-05-23
JP2019096791 2019-05-23
PCT/JP2020/018795 WO2020235373A1 (ja) 2019-05-23 2020-05-11 基板処理方法及び基板処理システム

Publications (3)

Publication Number Publication Date
JPWO2020235373A1 JPWO2020235373A1 (ja) 2020-11-26
JPWO2020235373A5 JPWO2020235373A5 (ja) 2022-03-22
JP7224456B2 true JP7224456B2 (ja) 2023-02-17

Family

ID=73458441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021520707A Active JP7224456B2 (ja) 2019-05-23 2020-05-11 基板処理方法及び基板処理システム

Country Status (6)

Country Link
US (1) US20220223475A1 (ja)
JP (1) JP7224456B2 (ja)
KR (1) KR20220011141A (ja)
CN (1) CN113811983A (ja)
TW (1) TW202109638A (ja)
WO (1) WO2020235373A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040069A (ja) * 2019-09-04 2021-03-11 キオクシア株式会社 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108532A (ja) 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2010263041A (ja) 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
JP2011171382A (ja) 2010-02-16 2011-09-01 Disco Corp 分割方法
JP2016035965A (ja) 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP2017024039A (ja) 2015-07-21 2017-02-02 株式会社ディスコ ウエーハの薄化方法
JP2017041481A (ja) 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017041482A (ja) 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI241674B (en) 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP5645678B2 (ja) 2011-01-14 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108532A (ja) 2004-10-08 2006-04-20 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2010263041A (ja) 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
JP2011171382A (ja) 2010-02-16 2011-09-01 Disco Corp 分割方法
JP2016035965A (ja) 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP2017024039A (ja) 2015-07-21 2017-02-02 株式会社ディスコ ウエーハの薄化方法
JP2017041481A (ja) 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法
JP2017041482A (ja) 2015-08-18 2017-02-23 株式会社ディスコ ウエーハの加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040069A (ja) * 2019-09-04 2021-03-11 キオクシア株式会社 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP7332398B2 (ja) 2019-09-04 2023-08-23 キオクシア株式会社 半導体ウェハ

Also Published As

Publication number Publication date
KR20220011141A (ko) 2022-01-27
TW202109638A (zh) 2021-03-01
WO2020235373A1 (ja) 2020-11-26
CN113811983A (zh) 2021-12-17
US20220223475A1 (en) 2022-07-14
JPWO2020235373A1 (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
KR101561359B1 (ko) 적층체, 및 그 적층체의 분리 방법
JP5882364B2 (ja) ウエハレベルのシンギュレーションのための方法
US7294531B2 (en) Wafer level chip stack method
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
JP2004311576A (ja) 半導体装置の製造方法
JP2002100588A (ja) 半導体装置の製造方法
JP3933118B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JPWO2018135492A1 (ja) 半導体基板の処理方法及び半導体基板の処理装置
US9281182B2 (en) Pre-cut wafer applied underfill film
JP7224456B2 (ja) 基板処理方法及び基板処理システム
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP7412131B2 (ja) 基板処理方法及び基板処理システム
JP2007005366A (ja) 半導体装置の製造方法
JP7258175B2 (ja) 基板処理方法及び基板処理システム
TW201921545A (zh) 基板處理系統及基板處理方法
TWI837149B (zh) 基板處理系統及基板處理方法
JP5489784B2 (ja) 半導体デバイスの製造方法
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
JP2022184618A (ja) 処理システム及び処理方法
JP2003318135A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20211109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230207

R150 Certificate of patent or registration of utility model

Ref document number: 7224456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150