CN114787968A - 接合两个半导体衬底的方法 - Google Patents
接合两个半导体衬底的方法 Download PDFInfo
- Publication number
- CN114787968A CN114787968A CN202080082122.3A CN202080082122A CN114787968A CN 114787968 A CN114787968 A CN 114787968A CN 202080082122 A CN202080082122 A CN 202080082122A CN 114787968 A CN114787968 A CN 114787968A
- Authority
- CN
- China
- Prior art keywords
- substrates
- temperature
- bonding
- substrate
- bonding interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000000034 method Methods 0.000 title claims abstract description 45
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000010070 molecular adhesion Effects 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000005304 joining Methods 0.000 claims description 17
- 230000003313 weakening effect Effects 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000004320 controlled atmosphere Methods 0.000 claims description 8
- 230000002269 spontaneous effect Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 40
- 230000007547 defect Effects 0.000 description 15
- 239000002131 composite material Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 229910001868 water Inorganic materials 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000002209 hydrophobic effect Effects 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
- Led Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种通过分子粘附来接合两个半导体衬底的方法，所述方法包括：使第一衬底和第二衬底(2)紧密接触以便形成具有结合界面(4)的组合件的步骤a)；以比第一预定温度高的第一温度对结合界面(4)进行反应退火的步骤b)，所述步骤b)在结合界面处产生气泡；在结合界面(4)处至少部分地剥离这两个衬底以便消除所述气泡的步骤c)；以及在结合界面(4)处使第一衬底和第二衬底(2)再次紧密接触以便重新形成该组合件的步骤d)。
Description
技术领域
本发明涉及微电子元件的半导体材料领域。特别地，本发明涉及通过分子粘附来接合两个半导体衬底的方法。
背景技术
通过分子粘附(“直接晶片结合”)接合衬底是公知的技术，其应用于微电子学、光电子学、以及微机电系统领域，例如，用于制造绝缘体上硅衬底、多结光伏电池，以及生产3D结构。
根据该技术，使两个衬底紧密接触，以使它们的表面彼此足够接近，以在它们之间形成原子键和/或分子键。这样，在不采用中间粘合层(诸如聚合物或粘合剂层)的情况下，在这两个接触表面之间产生附着力。
然后，根据衬底的性质以及所设想的应用，使所获得的组合件通常在可能介于50℃至1200℃之间不等的温度下经受热处理，以加强附着力。
在一些情况下，通过分子粘附的接合导致在结合界面处出现被称为结合缺陷的缺陷。这些可能是“气泡”型缺陷(“结合空隙”)。结合缺陷可以由所接合的衬底的表面之间的气态物质的俘获和积聚而产生。这些物质可以对应于在衬底接合前的制备期间被吸附在衬底表面上的物质。它们可以特别地对应于来自化学反应(特别是来自水的化学反应)的残余物，该化学反应是在使衬底紧密接触时或者在用于加强结合的退火期间发生的。
在接合界面处存在结合缺陷对所生产的结构的质量是非常有害的。例如，当接合步骤之后是通过铣削或使用Smart CutTM技术来使这两个衬底中的一个减薄以形成层的步骤时，在这两个表面之间的结合缺陷的位置处不存在附着力可以导致该位置处的薄层发生局部撕裂。
另外，当例如包括单晶碳化硅(SiC)薄层(被接合至由SiC制成的载体衬底)的复合结构旨在用于生产垂直功率器件时，在该薄层与载体衬底之间需要良好的热传导和电传导。
为了接合将产生复合结构的衬底，存在两种主要的方法来用于执行直接结合：亲水方法和疏水方法。
在亲水方法中，对这两个衬底的表面进行处理，以便通过特别生成天然氧化物层来使它们亲水。在这两个衬底之间存在水层，以便促进原子键和/或分子键的形成，该原子键和/或分子键负责这两个衬底之间的附着力。然而，在结合界面处存在的天然氧化物层影响并恶化了这两个衬底之间的电传导。
在疏水方法中，对这两个衬底的表面进行处理以使其疏水：去除天然氧化物层并且限制衬底之间水的存在。为了更进一步限制水的存在，这两个衬底之间的接合可以在受控气氛(诸如无水气氛或真空)下执行。使用这种方法接合在一起的两个衬底将表现出良好的垂直电传导和热传导(Yushin等人的Applied Physics Letters,84(20),3993-3995,2004)。然而，在工业环境中获得这些条件可能是复杂的。而且，本申请人已经观察到，当使用该方法接合的两个SiC衬底经受高于700℃的温度时，加压气泡可能形成于这两个衬底之间的界面处并且不利地影响结合质量。当通过接合这两个衬底形成的组合件必须在超过出现这种气泡的温度的温度下经受热处理，例如为了使用Smart CutTM方法执行层转移时，这种情况尤其棘手。
还有例如由F.Mu等人(4th IEEE International Workshop on Low TemperatureBonding for 3D Integration(LTB-3D),15–16July 2014)描述的基于活性表面的结合(“表面活性结合(surface active bonding)”，或SAB)的另一种方法。待接合的两个衬底的表面经受原子轰击，以便在以低温将它们接合到一起之前活化它们的表面。该方法使得可以在这两个衬底之间获得非常好的附着力，但是在这两个衬底之间的界面处形成了非晶层。这种非晶层的存在通常使这两个衬底之间的传导性变差。
本发明的主题
本发明旨在克服前述缺点中的全部或一些缺点。本发明涉及一种通过分子粘附来接合两个半导体衬底的方法，其允许接合界面的良好的电传导和热传导，并且其减少了结合缺陷的数量甚或完全防止这种结合缺陷的出现。
发明内容
为了实现该目的，本发明的主题提供了一种通过分子粘附来接合两个半导体衬底的方法，所述方法包括：
-步骤a)，使第一衬底和第二衬底紧密接触，以便形成呈现结合界面的组合件；
-步骤b)，以比预定第一温度高的第一温度对结合界面进行反应退火，该步骤b)在结合界面处产生气泡；
所述方法的特征在于，包括：
-步骤c)，在结合界面处使这两个衬底至少部分地剥离(décollement)，以便消除气泡；
-步骤d)，使第一衬底(1)和第二衬底在结合界面处重新紧密接触，以便重新形成该组合件。
根据本发明的其它有利和非限制特征，单独或按任何技术上可行的组合来采取：
-剥离步骤c)是在受控气氛下执行的；
-剥离步骤c)的受控气氛是无水气氛或真空；
-剥离步骤c)是全部或部分以高于或等于环境温度的第二温度来执行的；
-第二温度低于700℃，优选为低于200℃，甚至更优选为低于100℃；
-剥离步骤c)包括：通过在这两个衬底之间的结合界面处插入刀片来以机械方式分离这两个衬底；
-所述接合方法包括，在步骤d)之后，步骤e)使第一衬底减薄，以便形成薄层；
-第一衬底包括主面以及埋置弱化平面，该薄层被限定在主面与埋置弱化平面之间；
-步骤e)包括：沿着埋置弱化平面进行分裂，以便将该薄层转移到第二衬底上；
-步骤e)包括在高于或等于预定第二温度的温度下进行热处理，以允许沿着埋置弱化平面(1b)自发分裂；步骤b)的第一温度和步骤c)的第二温度低于预定第二温度。
附图说明
参照附图，根据下面对本发明的详细描述，本发明的进一步的特征和优点将变得明显，其中：
-图1示出了根据本发明的接合方法生产的复合结构；
-图2a至图2e示出了根据本发明的接合方法中的步骤；
-图3以及图4a至图4e示出了根据本发明的接合方法中的另选或可选步骤。
具体实施方式
如上提及，本发明涉及通过分子粘附将第一衬底1接合至第二衬底2的方法，各个衬底皆是由半导体材料形成的。
更特别地，本发明寻求形成包括被设置在载体衬底2上的单晶薄层1'的复合结构3'(图1)。第一衬底1旨在用于形成薄层1'以便生产元件，并因此优选地由高质量的单晶材料形成。第二衬底2旨在用于形成复合结构3'的载体衬底2，并因此可以由较低质量的单晶或多晶材料形成。
有利地，薄层1'具有小于1微米的厚度，与Smart Cut型方法兼容。在接合之前，第一衬底1和第二衬底2具有几百微米量级的厚度。
这两个衬底1、2可以由选自碳化硅(SiC)和磷化铟(InP)的不同或相同的半导体材料形成。更一般地，这些材料可以是由来自元素周期表的IV族以及III族和V族的元素形成的二元、三元或四元化合物。
衬底1、2各自包括“主”面1a、2a，其对应于将被紧密接触以便执行接合的面。
在紧密接触之前，为了通过分子粘附实现直接结合，主表面1a、2a有利地经历各种处理。这些处理的目的是清洁主表面1a、2a，以便去除污染物(微粒、有机物等)，并且潜在地活化主表面1a、2a，以便促进有利于结合波传播并且有利于结合界面4的高强度的化学表面终止(terminaisons chimiques de surface)。也可以对主表面1a、2a进行化学机械抛光，以便使主表面1a、2a尽可能光滑。还可以想到的是，在主表面1a、2a中的一个主表面上或者其中各个主表面上形成导电中间层，该导电中间层也可以通过化学机械抛光而变光滑。
图2a至图2e例示了根据本发明的接合方法的步骤。
本发明的第一步骤a)(图2a、图4a)包括：使第一衬底1的主面1a与第二衬底2的主面2a紧密接触，以便形成呈现结合界面4的组合件3。“紧密”接触的意思是使主表面1a、2a在没有粘合剂层的情况下直接接触，以便通过沿着结合界面4的分子粘附来接合它们。
可以在环境气氛下或者在受控气氛下(例如在惰性气体下和/或在真空下)执行衬底1、2的紧密接触。可以想到的是，在环境温度下或者在更高的温度下(例如，在30℃到500℃之间)执行这种紧密接触。
在完成步骤a)之后，在下一步骤b)(图2b、图4b)中，使组合件3在高于预定第一温度的温度(下文中被称为第一温度)下经受结合界面的反应退火。该预定第一温度对应于这样的温度，即，超过该温度，在主面1a、2a上的结合界面处俘获的和/或在进行接触之前吸附的物质(例如，在疏水结合的情况下，氢、氟、水单层的残余物)全部或部分地起反应，以在结合界面4处形成气泡5。该退火的持续时间通常为1小时。
在两个衬底1、2由SiC形成的情况下，该预定第一温度约为200℃，并且第一温度例如可以被选择为等于700℃。
被俘获在这些气泡5中的气体例如可以是二氢(dihydrogène)、水蒸气或二氧化碳，或者由结合界面4处的热活化反应产生的其它气体。已经观察到，在由SiC制成的衬底1、2的情况下，这些气泡5能够在通常高达1100℃甚或更高的宽温度范围内保持稳定。这是很棘手的，特别是当必须在不超过气泡5保持稳定的前述范围的情况下来执行该方法中稍后的减薄步骤时：结合缺陷(对应于气泡)易于损害由第一衬底1的减薄而产生的薄层1'的完整性和质量。
本发明的下一步骤c)(图2c、图4c)包括在结合界面4处使两个衬底1、2至少部分地剥离。通过打开结合界面4来分离两个衬底1、2允许通过释放其中俘获的气体来消除气泡5。
剥离步骤c)可以包括：通过在两个衬底1、2之间的结合界面4处插入刀片6来以机械方式分离两个衬底1、2。选择刀片的材料以避免任何污染，从而与微电子应用兼容。刀片优选由Teflon制成。当将刀片6在结合界面4处插入时，该刀片产生沿着结合界面4传播并且导致两个衬底1、2分离的剥离波。剥离波必须且足以到达存在于界面处的气泡5中的各个气泡，以便释放所俘获的气体并且消除存在的所有气泡5。因此，剥离不必在整个结合界面4上进行；从而，两个衬底1、2可以在结合界面4的一部分上仍保持接合。
该剥离步骤c)(图2c，图4c)是有利地在受控气氛下执行的。它可以在洁净室中执行，或者优选为在无水气氛下执行，诸如在干燥氮气下或者在真空下执行，以便防止颗粒或水沉积在衬底1、2的主面1a、2a上，这种沉积可能在下一步骤中产生结合缺陷。
步骤c)可以在高于或等于环境温度的第二温度下全部或部分地执行。该第二温度通常低于700℃，优选为低于200℃，更优选为低于100℃。
步骤c)还可以包括：对两个衬底1、2的主表面1a、2a进行离子束蚀刻以便去除任何氧化物层的步骤。这通常涉及利用氩离子以几十eV到几百eV的能量轰击几十秒钟。
然后，在步骤d)(图2d、图4d)中，使两个衬底1、2在结合界面4处重新紧密接触，以便重新形成组合件3并且将主表面1a、2a最终接合在一起。该重新接触的步骤是优选地在受控气氛下执行的，该受控气氛的组成和温度与步骤c)的相似，以便避免引入可能产生新气泡的新杂质。
在该步骤d)之后，可以使组合件3经受热处理，而不会产生可能不利地影响衬底1或者薄层1'的质量的结合缺陷，该薄层是在完成可选的稍后减薄步骤e)时获得的。这种有害结合缺陷的不存在可以通过以下事实来说明：在最终接合之后，在结合界面4处现在不存在或存在非常少的能够随着温度起反应的物质。另外，在步骤c)和d)中采取的避免引入新杂质的预防措施也有助于防止结合缺陷出现。
在完成步骤d)之后，如果目标应用需要薄层1'，而第一衬底1的初始厚度不合适，则可以执行使第一衬底1减薄的步骤e)。如果使第一衬底1减薄的步骤e)包括热处理，则能够使组合件3经受热处理而不产生结合缺陷尤其重要。实际上，如果无法使组合件3在不产生结合缺陷的情况下经受热处理，将存在不利地影响由步骤e)产生的薄层1'的质量的风险。
使第一衬底1减薄的步骤e)(图2e、图4e)的目的是形成薄层1'，在该薄层中稍后可以制造各种电子元件。
根据第一实施方式(图2e)，薄层1'可以通过与清洁程序交替地进行研磨、干法或湿法化学蚀刻和/或化学机械抛光使第一衬底1的背面1c减薄来形成。可以施加一次(或更多次)热处理以巩固结合界面4和/或改善薄层1'的晶体和/或表面质量，而不使结合界面4处出现新的气泡。
根据第二实施方式，可以通过使用Smart CutTM方法进行层转移来形成薄层1'。在这种情况下，在进行紧密接触的步骤a)之前，根据本发明的接合方法包括：在第一衬底1中形成埋置弱化平面1b的步骤(图3)，然后，将该薄层1'限定在主面1a与埋置弱化平面1b之间。有利地，通过将轻物质向下经离子注入至给定深度来形成埋置弱化平面1b。所注入的轻物质优选为氢、氦或共注入的这两种物质。这些轻物质将在给定深度附近形成以平行于第一衬底1的主表面1a的薄层分布的微腔。为了简化起见，将该薄层称为埋置弱化平面1b。选择轻物质的注入能量以便到达第一衬底1中的给定深度，所述深度对应于薄层1'的目标厚度。
图4a至图4d所例示的该第二实施方式的步骤a)至d)与上述一般描述一致。
步骤e)包括：沿着埋置弱化平面1b分裂，以便将薄层1'与第一衬底1的剩余部分1"分离，并由此将薄层1'转移到第二衬底2上(图4e)。这种分裂可以通过在高于或等于预定第二温度的温度下对组合件3施加热处理来引发。该预定第二温度对应于沿着埋置弱化平面1b可以发生自发分裂的温度。在由SiC制成的第一衬底1的情况下，该预定第二温度通常介于750℃到1000℃之间。分裂热处理可以具有范围从几分钟至几小时的持续时间。在所述热处理期间，存在于埋置弱化平面1b中的微腔遵循生长动力学，直到断裂波的自发开始，该断裂波将在埋置弱化平面1b的整个范围上传播，并且导致被接合至第二衬底2的薄层1'与第一衬底1的剩余部分1"之间的分离。另选地，可以通过施加局部化应力或者通过热处理和机械应力的组合来引发分离。
仍然根据该第二实施方式，第一衬底1的材料和埋置弱化平面1b的特性(与轻物质的注入条件相关)必须允许在比步骤b)的第一温度高至少50℃至150℃的第二预定温度下获得分裂，以便不引起薄层1'与第一衬底1的剩余部分1"的过早分离。类似地，步骤b)(图4b)的第一温度和步骤c)(图4c)的第二温度必须不超过该第二预定温度。
当然，可以设想与上面呈现的用于在步骤e)中形成薄层1'的技术不同的其它技术。
当完成前述步骤a)至e)时，获得了不呈现有害结合缺陷的复合结构3'。由此获得的复合结构3'在薄层1'与载体衬底2之间表现出非常好的附着力。
这样的复合结构3'因此可以被用于通过外延在其上形成附加层，例如，在1700℃下形成具有10微米的厚度的附加层，器件将在该附加层中形成，而不用担心损坏结构3'。
复合结构3'还可以在薄层1'与载体衬底2之间表现出非常好的垂直电传导和热传导。这是由于薄层1'和载体衬底2的材料选择，以及由于没有用于接合它们的中间结合层。
当然，本发明不限于所描述的实现，并且在不脱离由权利要求限定的本发明的范围的情况下，可以对本发明进行各种变型。
Claims (10)
1.一种通过分子粘附来接合两个半导体衬底的方法，所述方法包括：
-步骤a)，使第一衬底(1)和第二衬底(2)紧密接触，以便形成呈现结合界面(4)的组合件(3)；
-步骤b)，以比预定第一温度高的第一温度对所述结合界面进行反应退火，该步骤b)在所述结合界面处产生气泡；
所述方法的特征在于包括：
-步骤c)，在所述结合界面(4)处使两个衬底(1、2)至少部分地剥离，以便消除所述气泡；
-步骤d)，使所述第一衬底(1)和所述第二衬底(2)在所述结合界面(4)处重新紧密接触，以便重新形成所述组合件(3)。
2.根据前一权利要求所述的接合方法，其中，剥离步骤c)是在受控气氛下执行的。
3.根据前一权利要求所述的接合方法，其中，剥离步骤c)的所述受控气氛是无水气氛或真空。
4.根据前述权利要求中的一项所述的接合方法，其中，剥离步骤c)是全部或部分以高于或等于环境温度的第二温度来执行的。
5.根据前一权利要求所述的接合方法，其中，所述第二温度低于700℃，优选为低于200℃，甚至更优选为低于100℃。
6.根据前述权利要求中的一项所述的接合方法，其中，剥离步骤c)包括：通过在所述两个衬底(1、2)之间的所述结合界面(4)处插入刀片来以机械方式分离所述两个衬底(1、2)。
7.根据前述权利要求中的一项所述的接合方法，所述接合方法包括：在步骤d)之后进行步骤e)，该步骤e)将所述第一衬底(1)减薄，以便形成薄层(1')。
8.根据前一权利要求所述的接合方法，其中，所述第一衬底(1)包括主面(1a)以及埋置弱化平面(1b)，所述薄层(1')被限定在所述主面(1a)与所述埋置弱化平面(1b)之间。
9.根据前一权利要求所述的接合方法，其中，步骤e)包括：沿着所述埋置弱化平面(1b)进行分裂，以便将所述薄层(1')转移到所述第二衬底(2)上。
10.根据前一权利要求所述的接合方法，其中：
-步骤e)包括以高于或等于预定第二温度的温度进行热处理，以允许沿着所述埋置弱化平面(1b)的自发分裂；
-步骤b)的所述第一温度和步骤c)的所述第二温度低于所述预定第二温度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FRFR2000140 | 2020-01-09 | ||
| FR2000140A FR3106235B1 (fr) | 2020-01-09 | 2020-01-09 | Procede d’assemblage de deux substrats semi-conducteurs |
| PCT/FR2020/052439 WO2021140285A1 (fr) | 2020-01-09 | 2020-12-15 | Procede d'assemblage de deux substrats semi-conducteurs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114787968A true CN114787968A (zh) | 2022-07-22 |
Family
ID=70154630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080082122.3A Pending CN114787968A (zh) | 2020-01-09 | 2020-12-15 | 接合两个半导体衬底的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20230040826A1 (zh) |
| EP (1) | EP4088309B1 (zh) |
| JP (1) | JP2023510514A (zh) |
| KR (1) | KR20220124205A (zh) |
| CN (1) | CN114787968A (zh) |
| FR (1) | FR3106235B1 (zh) |
| TW (1) | TWI836169B (zh) |
| WO (1) | WO2021140285A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594454A (zh) * | 2024-01-18 | 2024-02-23 | 合肥晶合集成电路股份有限公司 | 晶圆键合方法及晶圆键合结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818323A (en) * | 1987-06-26 | 1989-04-04 | Motorola Inc. | Method of making a void free wafer via vacuum lamination |
| US4939101A (en) * | 1988-09-06 | 1990-07-03 | General Electric Company | Method of making direct bonded wafers having a void free interface |
| DE19648501A1 (de) * | 1996-11-22 | 1998-05-28 | Max Planck Gesellschaft | Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| CN110098140B (zh) * | 2019-05-16 | 2021-03-09 | 芯盟科技有限公司 | 低温晶圆直接键合机台和晶圆键合方法 |
-
2020
- 2020-01-09 FR FR2000140A patent/FR3106235B1/fr active Active
- 2020-12-15 EP EP20845202.9A patent/EP4088309B1/fr active Active
- 2020-12-15 CN CN202080082122.3A patent/CN114787968A/zh active Pending
- 2020-12-15 KR KR1020227026653A patent/KR20220124205A/ko unknown
- 2020-12-15 US US17/758,624 patent/US20230040826A1/en active Pending
- 2020-12-15 JP JP2022539423A patent/JP2023510514A/ja active Pending
- 2020-12-15 WO PCT/FR2020/052439 patent/WO2021140285A1/fr unknown
- 2020-12-16 TW TW109144419A patent/TWI836169B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117594454A (zh) * | 2024-01-18 | 2024-02-23 | 合肥晶合集成电路股份有限公司 | 晶圆键合方法及晶圆键合结构 |
| CN117594454B (zh) * | 2024-01-18 | 2024-04-26 | 合肥晶合集成电路股份有限公司 | 晶圆键合方法及晶圆键合结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230040826A1 (en) | 2023-02-09 |
| EP4088309B1 (fr) | 2023-11-01 |
| FR3106235A1 (fr) | 2021-07-16 |
| TW202143293A (zh) | 2021-11-16 |
| JP2023510514A (ja) | 2023-03-14 |
| KR20220124205A (ko) | 2022-09-13 |
| WO2021140285A1 (fr) | 2021-07-15 |
| EP4088309A1 (fr) | 2022-11-16 |
| FR3106235B1 (fr) | 2021-12-10 |
| TWI836169B (zh) | 2024-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101035699B1 (ko) | 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법 | |
| KR100996539B1 (ko) | 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조 | |
| KR100753741B1 (ko) | 전자 회로용의 자립 반도체 박층을 얻는 방법 | |
| US10475694B2 (en) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof | |
| US7115481B2 (en) | Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate | |
| US20080064182A1 (en) | Process for high temperature layer transfer | |
| JP5415129B2 (ja) | 貼り合わせ基板の製造方法 | |
| WO2007019544A2 (en) | Pre-made cleavable substrate and devices using films provided by a layer transfer process | |
| US20100227452A1 (en) | Method for manufacturing soi substrate | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
| CN114787968A (zh) | 接合两个半导体衬底的方法 | |
| KR20220038695A (ko) | 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic의 박층을 포함하는 복합 구조체의 제조 방법 | |
| KR102026506B1 (ko) | 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법 | |
| JP2012519372A (ja) | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 | |
| WO2008088559A1 (en) | Method and structure for cleaning surfaces for bonding layer transfer substrates | |
| US20190329542A1 (en) | Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate | |
| KR20090107919A (ko) | 접합 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |